JP2008229004A - 遊技機用表示制御装置 - Google Patents

Abstract

【課題】マルチプロセッサ方式を採用しながらも、簡単な制御で、余計な処理を極力増やすことなく、各演算部に演算処理を均等に分散する。
【解決手段】２つのＣＰＵコア１３１ａ，１３１ｂを１チップにパッケージした表示制御用ＣＰＵ１３１を搭載し、各ＣＰＵコア１３１ａ，１３１ｂが交互にフレーム毎に各フレームの表示に必要なプログラムコードに従って各種パラメータを演算して各フレームのディスプレイリストを作成し、ＲＡＭ１３３に書き込む。ＲＡＭ１３３上に書き込まれたディスプレイリストは、ＶＤＰ１３５へ転送される。ＶＤＰ１３５は、ディスプレイリストに従って必要な圧縮された画像データをキャラクタＲＯＭ１３７から読み出し、読み出した画像データをＶＲＡＭ１３８に展開する。
【選択図】図３

Description

本発明は遊技機用表示制御装置に関し、特にパチンコ遊技機等の弾球遊技機，スロットマシンやパチスロ機等の回胴式遊技機，ポーカーゲーム機等の各種ゲーム機で使用される遊技機用表示制御装置に関する。

近年、遊技機の表示装置に表示する画像は高解像度になるとともに３Ｄ（Dimension）グラフィックスを採用する等、表示制御基板のＣＰＵ（Central Processing Unit）にかかる負荷はどんどん大きくなってきている。そのため、表示制御基板に搭載されるＣＰＵはかなり処理能力が高いものが要求されている。クロック周波数の大きいＣＰＵを採用すれば高い処理能力を期待できるが、表示制御基板は遊技機の背面に搭載されており、遊技店では多数の遊技機が背面を向き合わせた状態で設置されているため、ＣＰＵが発する大量の熱を十分に冷却することが難しく、またコスト面からもなかなか処理能力が高く高価なＣＰＵを搭載することは難しくなっている。

このため、画像処理装置においてマルチプロセッサ方式を採用し、各ＣＰＵが１フレーム内での担当部分を演算することにより１フレームの画像情報（本発明の画面情報に相当）の担当部分を作成して、しかる後に各ＣＰＵの演算結果の画像情報の担当部分を合成することにより１フレームの画像情報を生成する手法が提案されている（特許文献１参照）。
特開平７−２９５５４６号公報

マルチプロセッサ方式を採用すればＣＰＵの負荷を分散できるので、シングルプロセッサ方式を採用する場合に比べて小さいクロック周波数のＣＰＵでも高い処理能力が期待できる。しかし、特許文献１に記載された手法を採用する場合、フレーム毎に各ＣＰＵに画像情報のどの部分を担当させて演算させるのかを制御プログラムを作成する段階で予め設計しておく必要があるとともに、各ＣＰＵの演算結果を合成して１つの画像情報を作成する処理も発生してしまうため、画像情報の演算処理に関する各ＣＰＵの負荷は分散されるものの、シングルプロセッサ方式であれば必要のない処理が増えてしまう、という問題点がある。

本発明は、このような事情に鑑みてなされたものであり、マルチプロセッサ方式を採用しながらもシングルプロセッサ方式を採用した場合に比べて余計な処理を極力増やすことなく、各ＣＰＵに演算処理を均等に分散することができるようにした遊技機用表示制御装置を提供することを課題とする。

課題を解決するための手段及び発明の効果

上記課題を解決するために、請求項１記載の遊技機用表示制御装置は、遊技機に設けられ、遊技に基づく情報を表示する表示手段での表示内容を制御する表示制御プログラムを格納するプログラム格納手段と、前記表示制御プログラムのプログラムコードに従って各種パラメータを演算し、フレーム毎の画面情報を作成する演算手段と、前記表示手段に表示される画像データを格納する画像データ格納手段と、前記画面情報に基づいて必要な画像データを読み出し、前記表示手段に表示する画面データを作成する画面データ作成手段と、前記画面データに従って表示信号を前記表示手段に出力する表示信号出力手段と、を備える遊技機用表示制御装置において、前記演算手段を複数の演算部で構成し、１の演算部が１フレーム分の画面情報を作成するとともに、各演算部が順にフレーム毎の画面情報を作成することを特徴とする。請求項１記載の遊技機用表示制御装置によれば、複数の演算部が各フレームの表示に必要なプログラムコードの担当部分に従って各種パラメータを演算し画面情報の担当部分を作成して画面情報の担当部分を合成することにより各フレームの画面情報を作成するのではなく、各演算部が順に（演算部が２つであれば交互に）フレーム毎に各フレームの表示に必要なプログラムコードに従って各種パラメータを演算して各フレームの画面情報を作成するので、マルチプロセッサ方式を採用しながらも、表示制御プログラムの設計段階での負担を減らし、ディスプレイリストを作成するときにフレーム単位で各プロセッサに作成処理を割り振るだけの簡単な制御で、余計な処理を極力増やすことなく、負荷を分散することができる。この手法では、何れかの演算部をマスタとし、後は各フレームの画面情報を演算する順番さえ決めてあれば、各演算部が順にフレーム毎に各フレームの表示に必要なプログラムコードに従って各種パラメータを演算して各フレームの画面情報を作成することができるとともに、その演算結果の画面情報に対して何らかの処理を施す必要もないという利点がある。

遊技機用表示制御装置において、マルチプロセッサ方式を採用したときに、余計な処理を極力増やすことなく均等な処理で各演算部の負荷を分散するという目的を、各演算部が順にフレーム毎に各フレームの表示に必要なプログラムコードに従って各種パラメータを演算して各フレームの画面情報を作成することにより達成した。

以下、本発明の遊技機用表示制御装置の実施例について、図面を参照して説明する。

図１は、本発明の実施例１に係る遊技機用表示制御装置を搭載する遊技機の一例としてのパチンコ遊技機１の正面模式図である。このパチンコ遊技機１は、台枠に取り付けられた透明ガラス板でなる前面扉２と、台枠の内側に配置されて前面扉２によって覆われる遊技盤３と、遊技盤３の左右斜め下方に配置された一対のスピーカ４と、遊技盤３の上方位置等に配置された装飾ランプ類５と、遊技盤３の下方に設けられた貯留皿６と、貯留皿６の右方（図１で見て）に設けられた発射ハンドル７とを含んで構成されている。

遊技盤３は、遊技盤３のほぼ中央位置に配設された遊技機用表示装置１０と、遊技機用表示装置１０の左方に設けられた通過ゲート１１と、遊技盤３上に植設された多数本（図示は４本）の釘１２と、いわゆる電動チューリップ（以下、電チューと略記する）である始動入賞装置１３と、始動入賞装置１３の下方に設けられた大入賞装置１４と、大入賞装置１４の下方に設けられた玉排出口１５と、遊技盤３の左縁寄り中程に配置されたＬＥＤ（Light Emitting Diode）でなる普図（普通図柄）表示部１６と、普図表示部１６の下方に連設された４つのＬＥＤでなる普図保留表示部１７とを含んで構成されている。

発射ハンドル７は、発射停止ボタン７１を備える回転操作部材でなり、発射停止ボタン７１を押圧することなしに回転操作されると、その回転操作量を表す回転操作信号を発射制御回路１５０（図２参照）に出力する。なお、発射停止ボタン７１を押圧しているときは、発射ハンドル７の回転操作量に関わらず回転操作信号は出力されない。

遊技機用表示装置１０は、特図（特別図柄）の抽選結果により決定された３桁のアラビア数字等のキャラクタでなる特図を上下２段または１段に表示して遊技者に特図の抽選結果を報知する液晶表示装置（本発明の表示手段に相当）８と、液晶表示装置８の窓枠下辺に配設された４つのＬＥＤでなる特図（特別図柄）保留表示部９とから構成されている。

通過ゲート１１は、賞球がないゲートであり、通過ゲート１１に玉を通過させると、普図の抽選処理が行われる。普図表示部１６では、普図の抽選結果に基づいて図柄変動（ＬＥＤの点滅動作）が行われ、所定時間経過後に点灯表示すれば当たりとなり、後述する始動入賞装置１３の可動羽根を所定時間開放する。普図の図柄変動中や始動入賞装置１３の開放動作中に新たな普図の抽選処理が行われると、その抽選結果は一時記憶（保留）され、普図保留表示部１７は、最大４つまで保留できる普図の抽選結果の数に応じて点灯表示する。先の図柄変動や開放動作が終了すると、普図表示部１６では保留された普図の抽選結果に基づいて新たな図柄変動を開始する。

始動入賞装置１３は、開口部に一対の可動羽根を有する、いわゆる電チューと呼ばれる可変入賞装置でなる。始動入賞装置１３は、普図表示部１６にて当たり表示がなされると、可動羽根を所定時間開放する。始動入賞装置１３に玉が入賞すると、特図の抽選処理が行われる。液晶表示装置８では、特図の抽選結果に基づいて図柄変動が行われる。詳しくは、３桁の図柄が同時に変動を開始し、所定時間経過後に停止し、３つの同じ数字が並べば大当たりとなり、大当たり処理が行われる。特図の図柄変動中や大当たり処理中に新たな特図の抽選処理が行なわれると、その抽選結果は一時記憶（保留）され、特図保留表示部９は、最大４つまで保留できる特図の抽選結果の数に応じて点灯表示する。先の図柄変動や大当たり処理が終了すると、液晶表示装置８では保留された特図の抽選結果に基づいて新たな図柄変動を開始する。

大入賞装置１４は、いわゆるアタッカーと呼ばれる可変入賞装置であり、開口部と蓋部材とから構成され、蓋部材が移動することにより開口部の閉鎖状態と開放状態とを呈する。大入賞装置１４は、大当たりに当選すると、１回の大当たり処理で、例えば、開放してから１０個入賞または２５秒経過で閉鎖するまでの処理を１ラウンドとして、１５ラウンド継続する処理を行う。

玉排出口１５は、遊技盤３の最下部に開口されており、遊技盤３の盤面上を流下し終わった玉を遊技機外部に排出する。

図２を参照すると、パチンコ遊技機１は、主回路１１０を搭載する主制御基板１００と、主回路１１０に接続された特図保留表示部９，普図表示部１６および普図保留表示部１７と、主回路１１０に接続され装飾ランプ類５ならびにアンプ４０およびスピーカ４を制御する副制御回路１２０の搭載された副制御基板と、副制御回路１２０に接続され液晶表示装置８を制御する表示制御回路１３０（本発明の遊技機用表示制御装置に相当）の搭載された表示制御基板と、主回路１１０に接続され払出装置１４１を制御する払出制御回路１４０の搭載された払出制御基板と、払出制御回路１４０に接続され発射ハンドル７からの回転操作信号に基づいて発射装置１５１を制御する発射制御回路１５０の搭載された発射制御基板と、通過ゲート１１に併設され主回路１１０に接続されたゲート通過検出器１６１と、始動入賞装置１２に併設され主回路１１０に接続された始動入賞検出器１６２と、大入賞装置１４に併設され主回路１１０に接続された大入賞検出器１６３と、主回路１１０に接続され電チューである始動入賞装置１３の可動羽根を開閉する電チューソレノイド１６６と、主回路１１０に接続され大入賞装置１４を開閉する大入賞ソレノイド１６７と、各基板に所定電圧を供給する電源回路１６８とを含んで構成されている。

なお、パチンコ遊技機１を制御する各回路が搭載された各基板はパチンコ遊技機１の背面側に配置されており、表示制御回路１３０の搭載された表示制御基板は液晶表示装置８の背面側に配置されている。

主回路１１０は、ＣＰＵ（Central Processing Unit）１１１，プログラム格納用のＲＯＭ（Read Only Memory）１１２，ワークエリアや各種カウンタ等が割り当てられるＲＡＭ（Random Access Memory）１１３，Ｉ／Ｏ（Input/Output）１１４等を備える。

なお、その他の各基板の各回路も、個別にＣＰＵやメモリを備える構成が一般的であるが、図２では省略している。

副制御回路１２０は、主回路１１０より入力される音声制御信号に応じてアンプ４０を介してスピーカ４より音声を出力させる。また、副制御回路１２０は、主回路１１０より入力されるランプ制御信号に応じて装飾ランプ類５の点灯／消灯を制御する。

払出制御回路１４０は、主回路１１０より入力される賞球払出信号に応じて払出装置１４１を制御し、貯留皿６に所定数の賞球を払い出させる。

発射制御回路１５０は、遊技者による発射ハンドル７の回転操作に応じて発射装置１５１を作動させる。発射ハンドル７の回転操作量に応じて、発射装置１５１による玉の発射強度（玉の飛距離）を調節することが可能となっている。発射装置１５１より発射された玉は、遊技盤３上へと放出され自重によって流下する。

表示制御回路１３０は、副制御回路１２０から入力される表示制御コマンドに応じて液晶表示装置８に画像を表示させるための処理を実行する。

図３（ａ）は、表示制御回路１３０の構成を示す回路ブロック図である。表示制御回路１３０は、デュアルコアプロセッサでなる表示制御用ＣＰＵ（本発明の演算手段に相当）１３１と、表示制御用ＣＰＵ１３１に第１バス１３２を介して接続されたＲＡＭ１３３と、表示制御用ＣＰＵ１３１に第１バス１３２を介して接続されたプログラムＲＯＭ（本発明のプログラム格納手段に相当）１３４と、表示制御用ＣＰＵ１３１に第１バス１３２を介して接続されたＶＤＰ（Video Display Processor）（画像処理用ＬＳＩ（Large Scaled Integration）、本発明の画面データ作成手段，表示信号出力手段に相当）１３５と、ＶＤＰ１３５に第２バス１３６を介して接続されたキャラクタＲＯＭ（本発明の画像データ格納手段に相当）１３７と、ＶＤＰ１３５に第２バス１３６を介して接続されたＶＲＡＭ（Video Random Access Memory）１３８とを備えて構成されている。

表示制御用ＣＰＵ１３１は、図３（ｂ）にさらに詳細に示すように、第１ＣＰＵコア（本発明の演算部に相当）１３１ａと、第２ＣＰＵコア（本発明の演算部に相当）１３１ｂと、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂを並列に接続する内部バス１３１ｃと、内部バス１３１ｃに接続されたローカルバスコントローラ１３１ｄと、内部バス１３１ｃに接続されたメモリバスコントローラ１３１ｅと、内部バス１３１ｃに接続されたＰＣＩ（Peripheral Component Interconnect）コントローラ１３１ｆとを備えて構成されている。ローカルバスコントローラ１３１ｄは３２ビットのローカルバスを介してプログラムＲＯＭ１３４に接続され、メモリバスコントローラ１３１ｅは３２ビットのメモリバスを介してＲＡＭ１３３に接続され、ＰＣＩコントローラ１３１ｆは３２ビットのＰＣＩバスを介してＶＤＰ１３５に接続されている。上記ローカルバス，メモリバスおよびＰＣＩバスを総称して、第１バス１３２（図３（ａ）参照）という。

第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂは、図３（ｃ）にさらに詳細に示すように、演算処理部１３１ｇと、内部バス１３１ｈと、キャッシュメモリ１３１ｉと、ＳＲＡＭ（Static Random Access Memory）１３１ｊとを備えて構成されている。

表示制御用ＣＰＵ１３１は、副制御回路１２０からの表示制御コマンドに基づいてプログラムＲＯＭ１３４に格納された制御プログラムを実行する。３Ｄポリゴン等の表示制御コマンドに基づいて制御プログラムを実行させるには、シングルプロセッサを採用する場合に１ＧＨｚほどの周波数が必要になるが、１ＧＨｚほどの周波数では表示制御用ＣＰＵ１３１の発熱量も多く、パチンコ遊技機１の背面側に表示制御基板を配置したときに十分に冷却することが難しい。そこで、本実施例１では、表示制御用ＣＰＵ１３１として、例えば４４０ＭＨｚの周波数の２つのＣＰＵコア、すなわち第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂを１チップにパッケージしたデュアルコアプロセッサを採用している。

表示制御用ＣＰＵ１３１としてデュアルコアプロセッサを採用した場合、前記特許文献１に記載されているように、１フレームに表示する画像データ，表示する場所，透過率・回転角度・拡大率等が記載されたディスプレイリスト（本発明の画面情報に相当）の作成処理内の、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂがそれぞれ担当する部分のプログラムコードに従って各種パラメータを演算し、その演算結果のディスプレイリストを合成して１フレーム全体のディスプレイリストを作成することも可能であるが、その場合には第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂが１フレームのどの担当部分のプログラムコードに従って各種パラメータを演算するのかを予め設計しておく必要があり、また第１ＣＰＵコア１３１ａの演算結果のディスプレイリストと第２ＣＰＵコア１３１ｂの演算結果のディスプレイリストとを合成する処理も発生するため、あまり合理的とはいえない。

そこで、本実施例１では、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂが交互にフレーム毎に各フレームの表示に必要なプログラムコードに従って各種パラメータを演算して各フレームのディスプレイリストを作成する手法を採用している。この手法であれば、事前に第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂに１フレーム内での担当部分を割り振ったり、演算後に合成処理したりすることも必要なく、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂは交互にフレーム毎に演算結果のディスプレイリストをＲＡＭ１３３に記憶していくだけでよいので、シンプルな設計で第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂの処理負荷を継続的に分散することができるようになる。

プログラムＲＯＭ１３４は、プログラムコードおよび各種パラメータ（座標データ，色情報，テキスチャ値等）からなる制御プログラムを格納する。例えば、プログラムＲＯＭ１３４として３２〜１２８Ｍ（Mega）ビットのＲＯＭを使用した場合、プログラムコードの容量は数１００Ｋ（Kilo）ビット程度で、残りは各種パラメータが格納されている。なお、プログラムＲＯＭ１３４には、割り込みタイプに対応したサブルーチンが格納されており、第１ＣＰＵコア１３１ａに割込み処理が発生すると、第１ＣＰＵコア１３１ａは、所定アドレスに格納されたサブルーチンを実行する。具体的には、垂直同期信号V-syncの入力時に垂直同期信号割込み処理（V-sync INT処理）（図１０参照）を実行し、コマンドの入力時にコマンド割込み処理（CMD INT処理）（図１１参照）を実行する。

図４は、プログラムＲＯＭ１３４に格納されている表示用パラメータのテーブルを示す図である。図４に示すように、表示用パラメータとしては、起動用，待機用，変動表示用および大当たり用の４種類がある。例えば変動表示用パラメータとしては、通常状態用，確変状態用および時短状態用の３種類がある。確変状態用パラメータとしては、ハズレ，ハズレリーチおよび当たりの３種類がある。ハズレリーチパターンとしては、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇの８パターンがある。パターンＤとしては、背景，キャラクタ，図柄の３つがあり、キャラクタＤには、コード，時間，位置，倍率，回転，透過度，座標，順の項目がある。ここで、コードは、３Ｄで構成されるキャラクタの部品を指しており、時間の経過とともにキャラクタがどう移動するのか、どのように変形するのか等をそのキャラクタのベースとなる位置やそのキャラクタの部分を構成するポリゴンの１要素の動きに基づいて各種パラメータが設定されている。表示制御用ＣＰＵ１３１は、図４のような階層構造のテーブルから作成すべきディスプレイリストの構成要素となる各種パラメータを読み込んで演算し、そのフレームのディスプレイリストを作成する。

なお、前出の特許文献１に記載された手法を採用する場合、表示用パラメータを設計する段階で複数あるＣＰＵの各々にどの部分を担当させて演算させるのかを予め設定しておく必要があるため、表示用パラメータのデータ容量が増えてしまうとともに、表示用パラメータを設計するボリュームもずっと多くなってしまう。しかし、本実施例１は、この段階ではマルチプロセッサ方式であることを意識せず、シングルプロセッサ方式である場合と同様にプログラムの設計を行なうことができる。つまり、本実施例１の方式であれば、シングルプロセッサ方式で設計された表示用パラメータであっても実行することが可能なので、パチンコ遊技機の開発途中でシングルプロセッサ方式からマルチプロセッサ方式への転向が発生しても、表示制御装置としてプログラムの大掛かりな設計変更をすることなく対応することが可能である。

ＲＡＭ１３３は、表示制御用ＣＰＵ１３１が受信した情報や演算結果などを一時的に記憶しておく記憶手段であり、図５は、ＲＡＭ１３３のメモリマップを示す図である。図５を参照すると、ＲＡＭ１３３には、プログラムコード展開領域１３３ａ，コマンド書込み領域１３３ｂ，コマンド解析結果展開領域１３３ｃ，第１作成領域（第１ＣＰＵ用ディスプレイリスト作成領域１）１３３ｄ，第２作成領域（第１ＣＰＵ用ディスプレイリスト作成領域２）１３３ｅ，第３作成領域１３３ｆ（第２ＣＰＵ用ディスプレイリスト作成領域１），第４作成領域１３３ｇ（第２ＣＰＵ用ディスプレイリスト作成領域２），内部カウンタ１３３ｈ，ＣＰＵフラグ１３３ｊ，第１作成フラグ１３３ｋ，第２作成フラグ１３３ｌ，転送フラグ１３３ｍ等が設けられている。内部カウンタ１３３ｈは、電源起動時より定期的（ＶＤＰ１３５から出力される垂直同期信号V-syncによる割込みが発生する毎）に＋１だけインクリメントされるカウンタである。ＣＰＵフラグ１３３ｊは、第１ＣＰＵコア１３１ａが各種処理を実行・指示するときに参照するフラグである。第１作成フラグ１３３ｋおよび第２作成フラグ１３３ｌは、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂがディスプレイリスト（本発明の画面情報に相当）を作成中に１となり、それ以外では０となるフラグである。転送フラグ１３３ｍは、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂにより作成されたディスプレイリストのＤＭＡ（Direct Memory Access）転送中に１となり、それ以外のときに０となるフラグである。ＲＡＭ１３３は、例えば、ＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）で構成されている。なお、ＲＡＭ１３３は、表示制御用ＣＰＵ１３１に内蔵された構成であってもよい。

キャラクタＲＯＭ１３７には、表示内容に対応した図柄やキャラクタ等の圧縮された画像データが格納されている。

ＶＲＡＭ１３８は、表示制御用ＣＰＵ１３１から転送された情報や、ＶＤＰ１３５の演算結果などを一時的に記憶しておく記憶手段であり、図６は、ＶＲＡＭ１３８のメモリマップを示す図である。ＶＲＡＭ１３８は、図柄やキャラクタ等の画像データを第１フレームバッファ１３８ａおよび第２フレームバッファ１３８ｂに展開（解凍，拡大，縮小等）するためのメモリである（図７（ａ）参照）。図６を参照すると、ＶＲＡＭ１３８には、画像データ展開領域，第１保持領域（ディスプレイリスト保持領域１）１３８ｄ，第２保持領域（ディスプレイリスト保持領域２），第１フレームバッファ１３８ａ，第２フレームバッファ１３８ｂ等が設けられている。なお、ＶＲＡＭ１３８は、ＶＤＰ１３５に内蔵された構成であってもよい。

画像処理用ＬＳＩであるＶＤＰ１３５は、表示制御用ＣＰＵ１３１の指示に従い、フレーム単位の画面データを作成して液晶表示装置８に出力する処理を行なっており、図７（ａ）は、ＶＤＰ１３５がキャラクタＲＯＭ１３７から画像データを読み出してフレームバッファに展開し、液晶表示装置８に出力する過程を示す。ＶＤＰ１３５は、図７（ａ）に示すように、ＲＡＭ１３３からＶＲＡＭ１３８に転送された各フレームのディスプレイリストに従って必要な画像データを圧縮された状態で格納されているキャラクタＲＯＭ１３７から読み出し、圧縮された画像データをデコーダとして解凍しながらＶＲＡＭ１３８上の画像データ展開領域１３８ｃに展開し、さらにディスプレイリストに従ってＶＲＡＭ１３８上の第１フレームバッファ１３８ａおよび第２フレームバッファ１３８ｂに描画していく。詳しくは、ＶＤＰ１３５は、図７（ｂ）に示すように、解凍された画像データをディスプレイリストの指示に従って回転や拡大させる等して第１フレームバッファ１３８ａおよび第２フレームバッファ１３８ｂ上に描画していき、フレーム単位の画面データを作成する。

また、ＶＤＰ１３５は、インターフェース（Ｉ／Ｆ）回路（図示せず）を介して液晶表示装置８に接続されている。ＶＤＰ１３５は、第１フレームバッファ１３８ａへの画像データの描画中には、第２フレームバッファ１３８ｂ上に作成済みの画面データをデジタルＲＧＢ（Red, Green, Blue）信号（本発明の表示信号に相当）として液晶表示装置８に出力し、第２フレームバッファ１３８ｂへの画像データの描画中には、第１フレームバッファ１３８ａ上に作成済みの画面データをデジタルＲＧＢ信号として液晶表示装置８に出力する。

図８は、各ＣＰＵコア１３１ａ，１３１ｂ共通のメイン処理を示すフローチャートである。各ＣＰＵコア１３１ａ，１３１ｂは、メイン処理では、初期化処理を実行し、ディスプレイリストの作成指示を受信すると、画面情報作成処理（図９参照）を実行する。

図９は、各ＣＰＵコア１３１ａ，１３１ｂ共通の画面情報作成処理を示すフローチャートである。画面情報作成処理では、各ＣＰＵコア１３１ａ，１３１ｂは、ディスプレイリストの作成指示の内容を解析し、解析結果に基づいて、プログラムＲＯＭ１３４から必要な各種パラメータを読み込み、所定フレームに描画する画像の画像コードやその画像を描画する位置（座標），表示倍率，回転角，透過率などを演算し、演算結果をまとめたディスプレイリストを作成して、ＲＡＭ１３３に書き込む。

図１０は、第１ＣＰＵコア１３１ａの垂直同期信号割込み処理（V-sync INT処理）を示すフローチャートである。垂直同期信号割込み処理（V-sync INT処理）では、第１ＣＰＵコア１３１ａは、ＶＤＰ１３５に対し表示切替指示および描画指示を出し、コマンド解析処理（図１２参照）および作成指示処理（図１３参照）を実行し、転送処理（図１７参照）を起動して、ＣＰＵフラグ１３３ｊを変更する。

図１１は、第１ＣＰＵコア１３１ａのコマンド割込み処理（CMD INT処理）を示すフローチャートである。コマンド割込み処理（CMD INT処理）では、第１ＣＰＵコア１３１ａは、受信したコマンドをＲＡＭ１３３に書き込む。

図１２は、第１ＣＰＵコア１３１ａのコマンド解析処理を示すフローチャートである。コマンド解析処理では、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３にコマンドの書込みがあれば、コマンドを解析し、解析結果をＲＡＭ１３３に展開する。なお、コマンドとしては、「電源ＯＦＦ」，「待機画面表示」，「大当たり画面表示」などの様々な種類があり、それぞれのコマンドに対応して動作する。特に、表示に関するコマンドを受けた時、それぞれの表示に対応した表示パターンファイルをプログラムＲＯＭ１３４から読み込んでＲＡＭ１３３に展開し、表示制御用ＣＰＵ１３１にディスプレイリストを作成させる。

図１３は、第１ＣＰＵコア１３１ａの作成指示処理を示すフローチャートである。作成指示処理では、第１ＣＰＵコア１３１ａは、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂにディスプレイリストの作成を交互に行わせるために、ＣＰＵフラグ１３３ｊが１または３であれば、自身のメイン処理（図８参照）にディスプレイリストの作成を指示し、ＣＰＵフラグ１３３ｊが２または４であれば、第２ＣＰＵコア１３１ｂのメイン処理（図８参照）にディスプレイリストの作成を指示する。

図１４は、第１ＣＰＵコア１３１ａの転送処理を示すフローチャートである。転送処理では、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３に書き込まれた最古のディスプレイリストをＶＤＰ１３５を介してＶＲＡＭ１３８へＤＭＡ転送方式で転送させる。

図１５は、ＶＤＰ１３５のメイン処理を示すフローチャートである。メイン処理では、ＶＤＰ１３５は、初期化処理を実行し、１フレーム期間（３３．３ｍｓ）毎に、第１ＣＰＵコア１３１ａに垂直同期信号V-syncを送信する。

図１６は、ＶＤＰ１３５の描画処理を示すフローチャートである。描画処理では、ＶＤＰ１３５は、描画指示を受けると、ＶＲＡＭ１３８に書き込まれているディスプレイリストのうち、第１ＣＰＵコア１３１ａに指示された方のディスプレイリストに従って必要な画像データをキャラクタＲＯＭ１３７より読み込み、拡大，回転，透過処理などを行って、第１フレームバッファ１３８ａまたは第２のフレームバッファ１３８ｂの所定位置に描画していき、表示する画面データを作成する。

図１７は、ＶＤＰ１３５の表示処理を示すフローチャートである。表示処理では、ＶＤＰ１３５は、表示切替指示があるたびに第１フレームバッファ１３８ａまたは第２のフレームバッファ１３８ｂを切り替えながら、第１フレームバッファ１３８ａまたは第２のフレームバッファ１３８ｂに書き込まれた画面データに基づいてデジタルＲＧＢ信号をＩ／Ｆ回路（図示せず）を介して液晶表示装置８に出力する。

図１８は、本実施例１における表示制御用ＣＰＵ１３１およびＶＤＰ１３５のタイムチャートを示す。

図１９は、シングルプロセッサ方式のＣＰＵで処理した場合のＣＰＵおよびＶＤＰのタイムチャートを示す。

次に、このように構成された実施例１に係る遊技機用表示制御装置の動作について説明する。

パチンコ遊技機１の電源起動後、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂは、メイン処理（図８参照）において、初期化処理を実行する（図８のＳ１０１）。詳しくは、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂは、プログラムＲＯＭ１３４に格納された制御プログラムからプログラムコードを読み出して解凍し、ＲＡＭ１３３上のプログラムコード展開領域１３３ａに展開（初期ロード）する。また、第１ＣＰＵコア１３１ａは、ＶＤＰ１３５に対し液晶表示装置８の解像度，ドットクロックに関する情報，キャラクタＲＯＭ１３７へのリードタイミングに関する情報等の、ＶＤＰ１３５の処理に必要な情報を送信する。

プログラムコードの初期ロードの完了後、第１ＣＰＵコア１３１ａが表示制御回路１３０全体を制御することになり、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂは、第１ＣＰＵコア１３１の作成指示処理（図１３参照）からディスプレイリストの作成指示があるかどうかを判定し（図８のＳ１０２）、ディスプレイリストの作成指示がなければ（図８のＳ１０２：ＮＯ）、ディスプレイリストの作成指示があるまで待機する。

第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂの初期化処理（図８のＳ１０１）と同時に、ＶＤＰ１３５は、メイン処理（図１５参照）において、初期化処理を実行する（図１５のＳ５０１）。

次に、ＶＤＰ１３５は、タイマをリセットし（図１５のＳ５０２）、１フレーム期間（３３．３ｍｓ）の経過時に（図１５のＳ５０３：ＹＥＳ）、第１ＣＰＵコア１３１ａに垂直同期信号V-syncを送信する（図１５のＳ５０４）。以降、ＶＤＰ１３５は、１フレーム期間（３３．３ｍｓ）間隔で第１ＣＰＵコア１３１ａに垂直同期信号V-syncの送信を繰り返す。

第１ＣＰＵコア１３１ａは、ＶＤＰ１３５から定期的（１フレーム期間（３３．３ｍｓ）間隔）に垂直同期信号V-syncが送信されると、サブルーチンである垂直同期信号割込み処理（V-sync INT処理）（図１０参照）を実行する。

垂直同期信号割込み処理（V-sync INT処理）（図１０参照）を実行すると、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上の内部カウンタ１３３ｈを＋１だけインクリメントして更新する（図１０のＳ３０１）。

次に、第１ＣＰＵコア１３１ａは、ＶＤＰ１３５の描画フラグ（ＶＤＰ１３５の出力端子の１つ）が０であるかどうかに基づいてＶＤＰ１３５の描画処理（図１６参照）が完了しているかどうかを判定する（図１０のＳ３０２）。ＶＤＰ１３５の描画処理（図１６参照）が完了していなければ（図１０のＳ３０２：ＮＯ）、第１ＣＰＵコア１３１ａは、垂直同期信号割込み処理（V-sync INT処理）を直ちに終了する。

ＶＤＰ１３５の描画処理（図１６参照）が完了していれば（図１０のＳ３０２：ＹＥＳ）、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊを確認し、次の指示対象となるＣＰＵコアの第１作成フラグ１３３ｋまたは第２作成フラグ１３３ｌが０であるかどうかに基づいて画面情報作成処理（図９参照）が完了しているかどうかを判定する（図１０のＳ３０３）。詳しくは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊが１または３のときは第１作成フラグ１３３ｋを、２または４のときは第２作成フラグ１３３ｌを確認し、０であれば画面情報作成処理が完了していると判定する。次の指示対象となるＣＰＵコアの画面情報作成処理（図９参照）が完了していなければ（図１０のＳ３０３：ＮＯ）、第１ＣＰＵコア１３１ａは、垂直同期信号割込み処理（V-sync INT処理）を直ちに終了する。

次の指示対象となるＣＰＵコアの画面情報作成処理（図９参照）が完了していれば（図１０のＳ３０３：ＹＥＳ）、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上の転送フラグ１３３ｍに基づいて転送処理（図１４参照）が完了しているかどうかを判定する（図１０のＳ３０４）。転送処理（図１４参照）が完了していなければ（図１０のＳ３０４：ＮＯ）、第１ＣＰＵコア１３１ａは、垂直同期信号割込み処理（V-sync INT処理）を直ちに終了する。

転送処理（図１４参照）が完了していれば（図１０のＳ３０４：ＹＥＳ）、第１ＣＰＵコア１３１ａは、ＶＤＰ１３５に対し表示切替指示を出す（図１０のＳ３０５）。詳しくは、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊを確認し、ＣＰＵフラグ１３３ｊが１または３であれば第１フレームバッファ１３８ａに、ＣＰＵフラグ１３３ｊが２または４であれば第２フレームバッファ１３８ｂに書き込まれた画面データに基づいて表示するように指示する。

ＶＤＰ１３５は、第１フレームバッファ１３８ａまたは第２フレームバッファ１３８ｂの何れかに書き込まれた画面データに基づいて、常に表示処理（図１７参照）を継続している。１画面分の信号出力は１６．６ｍｓ（１／６０ｓ）で完了するので、表示切替指示があるまで同じフレームバッファの画面データに基づいてＩ／Ｆ回路（図示せず）を介してデジタルＲＧＢ信号を液晶表示装置８に向けて出力（１フレーム期間に２回出力）し続ける（図１７のＳ５２１）。そして、第１ＣＰＵコア１３１ａから表示切替指示があると（図１７のＳ５２２：ＹＥＳ）、ＶＤＰ１３５は、指示に従って出力元とするフレームバッファをもう一方に切り替える（図１７のＳ５２３）。

表示切替指示を出した後、第１ＣＰＵコア１３１ａは、ＶＲＡＭ１３８上の第１保持領域１３８ｄまたは第２保持領域１３８ｅに書き込まれているディスプレイリストを指示してＶＤＰ１３５に対し描画指示を出す（図１０のＳ３０６）。詳しくは、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊを確認し、ＣＰＵフラグ１３３ｊが１または３であれば第２保持領域１３８ｅに書き込まれているディスプレイリストに基づいて第２フレームバッファ１３８ｂに描画するように指示を出し、ＣＰＵフラグ１３３ｊが２または４であれば第１保持１３８ｄに書き込まれているディスプレイリストに基づいて第１フレームバッファ１３８ａに描画するように指示を出す。

ＶＤＰ１３５は、描画処理（図１６参照）において、第１ＣＰＵコア１３１ａから描画指示があるかどうかを判定し（図１６のＳ５１１）、描画指示がなければ（図１６のＳ５１１：ＮＯ）、描画処理を直ちに終了する。描画指示があれば（図１６のＳ５１１：ＹＥＳ）、ＶＤＰ１３５は、描画フラグを１に変更し（図１６のＳ５１２）、ＶＲＡＭ１３８上の第１保持領域１３８ｄまたは第２保持領域１３８ｅに書き込まれているディスプレイリストのうち、第１ＣＰＵコア１３１ａに指示された方のディスプレイリストに従って必要な画像データをキャラクタＲＯＭ１３７より読み込み（図１６のＳ５１３）、拡大，回転，透過処理などを行って、第１ＣＰＵコア１３１ａに指示された方の第１フレームバッファ１３８ａまたは第２フレームバッファ１３８ｂの所定位置に描画していき、表示する画面データを作成する（図１６のＳ５１４）。そして、ＶＤＰ１３５は、画面データの作成が完了すると、描画フラグを０に変更して（図１６のＳ５１５）、描画処理を終了する。

ところで、第１ＣＰＵコア１３１ａは、主回路１１０からのコマンドが副制御回路１２０を介して送信されることにより、サブルーチンであるコマンド割込み処理（CMD INT処理）（図１１参照）を実行する。

コマンド割込み処理（CMD INT処理）（図１１参照）では、第１ＣＰＵコア１３１ａは、受信したコマンドをＲＡＭ１３３上のコマンド書込み領域１３３ｂに書き込む（図１１のＳ３１１）。

垂直同期信号割込み処理（V-sync INT処理）において描画指示を出した後、第１ＣＰＵコア１３１ａは、コマンド解析処理（図１２参照）を実行する（図１０のＳ３０７）。

詳しくは、コマンド解析処理（図１２参照）では、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のコマンド書込み領域１３３ｂにコマンドの書込みがあるか否かを確認する（図１２のＳ３２１）。コマンドの書込みがなければ（図１２のＳ３２１：ＮＯ）、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のコマンド解析結果展開領域１３３ｃに展開されている解析結果と内部カウンタ１３３ｈに基づいて、何れの表示パターンの何フレーム目のディスプレイリストを作成する、という次の処理を抽出して（図１２のＳ３２４）、コマンド解析処理を終了する。コマンドの書込みがあれば（図１２のＳ３２１：ＹＥＳ）、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のプログラムコード展開領域１３３ａにあるプログラムコードに従って受信したコマンドを解析し（図１２のＳ３２２）、その解析結果をＲＡＭ１３３上のコマンド解析結果展開領域１３３ｃに展開する（図１２のＳ３２３）。コマンドが新たな図柄変動の開始コマンドであれば、第１ＣＰＵコア１３１ａは、その解析結果から変動パターン（変動時間込み）や停止図柄をＲＡＭ１３３上のコマンド解析結果展開領域１３３ｃに展開する（内部カウンタ１３３ｈに紐付ける）。その変動パターンの中で、第１ＣＰＵコア１３１ａは、まずは最初のフレームの画面データを作成するためのディスプレイリストを作成する、という次の処理を抽出する（図１２のＳ３２４）。

なお、パチンコ遊技機は、図柄の変動表示を開始する段階で決定されている変動時間を厳守して図柄を停止表示しなければならない。そのため、ＶＤＰ１３５から定期的に垂直同期信号V-syncが入力される毎に内部カウンタ１３３ｈを必ず更新すると共に、コマンドの解析結果を展開する段階で、例えばある変動パターンが選択されたのであれば、内部カウンタ１３３ｈがいくつのときにその変動パターンの中のどのフレームを表示するかを紐付けし、今現在の内部カウンタ１３３ｈに紐付けられた処理を抽出しなければならない。

コマンド解析処理（図１２参照）の実行後、第１ＣＰＵコア１３１ａは、作成指示処理（図１３参照）を実行する（図１０のＳ３０８）。

詳しくは、作成指示処理（図１３参照）では、第１ＣＰＵコア１３１ａは、ディスプレイリストの作成を交互に行わせるために、先に抽出した次のフレームの処理情報を、ＣＰＵフラグ１３３ｊに従って第１ＣＰＵコア１３１ａまたは第２ＣＰＵコア１３１ｂの何れかに送信する。すなわち、ＣＰＵフラグ１３３ｊが１または３であれば（図１３のＳ３３１：ＹＥＳ）、第１ＣＰＵコア１３１ａは、自身のメイン処理（図８参照）に作成を指示し（図１３のＳ３３２）、ＣＰＵフラグ１３３ｊが２または４であれば（図１３のＳ３３１：ＮＯ）、第１ＣＰＵコア１３１ａは、第２ＣＰＵコア１３１ｂのメイン処理（図８参照）に作成を指示し（図１３のＳ３３３）、作成指示処理を終了する。

第１ＣＰＵコア１３１ａの作成指示処理（図１３参照）からのディスプレイリストの作成指示を第１ＣＰＵコア１３１ａが受信すると（図８のＳ１０２：ＹＥＳ）、第１ＣＰＵコア１３１ａは、画面情報作成処理（図９参照）を実行する（図８のＳ１０３）。

画面情報作成処理（図９参照）では、第１ＣＰＵコア１３１ａは、第１作成フラグ１３３ｋを０から１に変更する（図９のＳ２０１）。次に、第１ＣＰＵコア１３１ａは、コマンド解析処理により抽出された次の処理の指示内容を解析し（図９のＳ２０２）、その解析結果に基づいてプログラムＲＯＭ１３４から所定フレームのディスプレイリストを作成するのに必要な各種パラメータを読み込む（図９のＳ２０３）。続いて、第１ＣＰＵコア１３１ａは、所定フレームに描画する画像の画像コードやその画像を描画する位置（座標），表示倍率，回転角，透過率などの各種パラメータを演算し（図９のＳ２０４）、その演算結果をまとめたディスプレイリストを作成し（図９のＳ２０５）、ＲＡＭ１３３上の第１作成領域１３３ｄまたは第２作成領域１３３ｅに書き込む（図９のＳ２０６）。第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊを確認し、ＣＰＵフラグ１３３ｊが１であれば作成したディスプレイリストを第１作成領域１３３ｄに書き込み、ＣＰＵフラグ１３３ｊが３であれば第２作成領域１３３ｅに書き込む。ディスプレイリストの書込みが完了したならば、第１ＣＰＵコア１３１ａは、第１作成フラグ１３３ｋを０に変更する（図９のＳ２０７）。

第１ＣＰＵコア１３１ａの作成指示処理（図１３参照）からのディスプレイリストの作成指示を第２ＣＰＵコア１３１ｂが受信すると（図８のＳ１０２：ＹＥＳ）、第２ＣＰＵコア１３１ｂは、画面情報作成処理（図９参照）を実行する（図８のＳ１０３）。

画面情報作成処理（図９参照）では、第２ＣＰＵコア１３１ｂは、第２作成フラグ１３３ｌを０から１に変更する（図９のＳ２０１）。次に、第２ＣＰＵコア１３１ｂは、コマンド解析処理により抽出された次の処理の指示内容を解析し（図９のＳ２０２）、その解析結果に基づいてプログラムＲＯＭ１３４から所定フレームのディスプレイリストを作成するのに必要な各種パラメータを読み込む（図９のＳ２０３）。続いて、第２ＣＰＵコア１３１ｂは、所定フレームに描画する画像の画像コードやその画像を描画する位置（座標），表示倍率，回転角，透過率などの各種パラメータを演算し（図９のＳ２０４）、その演算結果をまとめたディスプレイリストを作成し（図９のＳ２０５）、ＲＡＭ１３３上の第３作成領域１３３ｆまたは第４作成領域１３３ｇに書き込む（図９のＳ２０６）。第２ＣＰＵコア１３１ｂは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊを確認し、ＣＰＵフラグ１３３ｊが２であれば作成したディスプレイリストを第３作成領域１３３ｆに書き込み、ＣＰＵフラグ１３３ｊが４であれば第４作成領域１３３ｇに書き込む。ディスプレイリストの書込みが完了したならば、第２ＣＰＵコア１３１ｂは、第２作成フラグ１３３ｌを０に変更する（図９のＳ２０７）。

作成指示処理（図１３参照）の後、第１ＣＰＵコア１３１ａは、ディスプレイリストの転送処理を起動する（図１０のＳ３０９）。

転送処理（図１４参照）が起動されると、第１ＣＰＵコア１３１ａは、転送フラグ１３３ｍを１に変更し（図１４のＳ３４１）、ＲＡＭ１３３上の第１作成領域１３３ｄないし第４作成領域１３３ｇに書き込まれたディスプレイリストを、ＶＤＰ１３５を介してＶＲＡＭ１３８上の第１保持領域１３８ｄまたは第２保持領域１３８ｅへＤＭＡ転送方式で転送させる（図１４のＳ３４２）。詳しくは、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊを確認し、ＣＰＵフラグ１３３ｊが１であれば第２作成領域１３３ｅのディスプレイリストを第１保持領域１３８ｄへ、ＣＰＵフラグ１３３ｊが２であれば第４作成領域１３３ｇのディスプレイリストを第２保持領域１３８ｅへ、ＣＰＵフラグ１３３ｊが３であれば第１作成領域１３３ｄのディスプレイリストを第１保持領域１３８ｄへ、ＣＰＵフラグ１３３ｊが４であれば第３作成領域１３３ｆのディスプレイリストを第２保持領域１３８ｅへ転送させる。ディスプレイリストのＤＭＡ転送が完了したならば、第１ＣＰＵコア１３１ａは、転送フラグ１３３ｍを０に変更する（図１４のＳ３４３）。

転送処理（図１４参照）を起動した後、第１ＣＰＵコア１３１ａは、ＣＰＵフラグ変更を実施する（図１０のＳ３１０）。詳しくは、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のＣＰＵフラグ１３３ｊを確認し、ＣＰＵフラグ１３３ｊが１であればＣＰＵフラグ１３３ｊを２に変更し、ＣＰＵフラグ１３３ｊが２であればＣＰＵフラグ１３３ｊを３に変更し、ＣＰＵフラグ１３３ｊが３であればＣＰＵフラグ１３３ｊを４に変更し、ＣＰＵフラグ１３３ｊが４であればＣＰＵフラグ１３３ｊを１に変更する。

ＣＰＵフラグ１３３ｊを変更した後、第１ＣＰＵコア１３１ａは、垂直同期信号割込み処理（V-sync INT処理）を終了する。

図１８は、本実施例１における第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂによるディスプレイリストの作成タイミングと、ＲＡＭ１３３上の各作成領域とＶＲＡＭ１３８上の各保持領域および各フレームバッファの書込みおよび読出しタイミングとを１つのタイムチャートとして示したものであり、この図１８により第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂならびにＶＤＰ１３５の動作の流れを説明する。なお、図１８中の数字０〜１０（ＣＰＵフラグは除く）は、コマンド解析処理により抽出された所定の変動パターンにおける連続するフレームのフレーム番号（初期値は０）を示しており、特定フレームについてディスプレイリストが作成されてから表示されるまでを把握可能に表している。

第１ＣＰＵコア１３１ａは、ＶＤＰ１３５から１フレーム期間（３３．３ｍｓ）間隔で送信される垂直同期信号V-syncを入力する度に、サブルーチンである垂直同期信号割込み処理（V-sync INT処理）を実行する。図１８において、例えば（左から数えて）５回目の垂直同期信号V-syncを入力したとき、第１ＣＰＵコア１３１ａは、垂直同期信号割込み処理（V-sync INT処理）を開始し、ＲＡＭ１３３上の内部カウンタ１３３ｈを更新する。次に、第１ＣＰＵコア１３１ａは、ＶＤＰ１３５の出力端子により描画処理が完了していることを確認し、ＣＰＵフラグ１３３ｊが１なので、ＲＡＭ１３３上の第１作成フラグ１３３ｋが０である（第１ＣＰＵコア１３１ａのディスプレイリスト作成処理が完了している）ことを確認し、ＲＡＭ１３３上の転送フラグ１３３ｍが０である（ディスプレイリストの転送処理が完了している）ことを確認する。さらに、第１ＣＰＵコア１３１ａは、ＣＰＵフラグ１３３ｊが１なので、ＶＤＰ１３５に対し、表示信号の出力元となるフレームバッファをＶＲＡＭ１３８上の第１フレームバッファ１３８ａに切り替えるように指示するとともに、ＶＲＡＭ１３８上の第２保持領域１３８ｅに記憶されているディスプレイリストに基づいて第２フレームバッファ１３８ｂに画面データを作成するように指示する。続けて、第１ＣＰＵコア１３１ａは、ＲＡＭ１３３上のコマンド解析結果展開領域１３３ｃから次の処理は４番フレームのディスプレイリスト作成であることを抽出し、ＣＰＵフラグ１３３ｊが１なので、第１ＣＰＵコア１３１ａのメイン処理に対し４番フレームの表示内容（各種パラメータ）を演算してＲＡＭ１３３上の第１作成領域１３３ｄに４番フレームのディスプレイリストを作成するように指示する。その後、第１ＣＰＵコア１３１ａは、ＣＰＵフラグ１３３ｊが１なので、ＲＡＭ１３３上の第２作成領域１３３ｅに記憶されているディスプレイリストをＶＲＡＭ１３８上の第１保持領域１３８ｄに転送するための転送処理を起動し、ＣＰＵフラグ１３３ｊを２に変更して、垂直同期信号割込み処理（V-sync INT処理）を終了する。

つまり、５回目の垂直同期信号V-syncを入力した後、第１ＣＰＵコア１３１ａが４番フレームのディスプレイリストを第１作成領域１３３ｄに作成し、第２作成領域１３３ｅに記憶されている２番フレームのディスプレイリストが第１保持領域１３８ｄに転送され、ＶＤＰ１３５が第２保持領域１３８ｅに記憶されている１番フレームのディスプレイリストに基づいて必要な画像データをキャラクタＲＯＭ１３７から読み出し、第２フレームバッファ１３８ｂに描画して１番フレームの画面データを作成し、第１フレームバッファ１３８ａに作成された０番フレームの画面データが液晶表示装置８（ＬＣＤ）に表示される。

同様に、６回目の垂直同期信号V-syncを入力した後は、第２ＣＰＵコア１３１ｂが５番フレームのディスプレイリストを第３作成領域１３３ｆに作成し、第４作成領域１３３ｇに記憶されている３番フレームのディスプレイリストが第２保持領域１３８ｅに転送され、ＶＤＰ１３５が第１保持領域１３８ｄに記憶されている２番フレームのディスプレイリストに基づいて第１フレームバッファ１３８ａに２番フレームの画面データを作成し、第２フレームバッファ１３８ｂに作成された１番フレームの画面データが液晶表示装置８（ＬＣＤ）に表示される。

次の７回目の垂直同期信号V-syncを入力したとき、第２ＣＰＵコア１３１ｂは５番フレームのディスプレイリスト作成を完了していないが、このとき第１ＣＰＵコア１３１ａの画面情報作成処理が完了しているので、次の処理を行なうことが可能である。つまり、２つのＣＰＵコアに交互に画面情報作成処理を行なわせることによって、各ＣＰＵコアにおける画面情報作成処理が１フレーム期間（３３．３ｍｓ）で完了しなくても、２フレーム期間（６６．６ｍｓ）内に完了できれば、表示装置においてフレーム欠けが発生することもなく、きれいに連続した動画として表示することができる。

なお、図１８の０番フレームに注目して見ると、最初の垂直同期信号V-syncを入力したときに第１ＣＰＵコア１３１ａがディスプレイリストの作成を開始し、５回目の垂直同期信号V-syncを入力したときに液晶表示装置８に出力されているので、本実施例１では、フレームのディスプレイリストの作成指示が出力されてから実際にそのフレームが表示されるまでに４フレーム期間（１３３．３ｍｓ）必要である。

ところで、図１９は、シングルコアプロセッサである１つの表示制御用ＣＰＵで処理した場合のタイムチャートを例示する。シングルコアプロセッサで処理する場合、ＲＡＭ上のディスプレイリストの作成領域は２つ（本実施例１では４つ）でよい。なお、図１９には、図１８と比較し易くするため、図１８における第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂによる画面情報作成処理のタイムチャートも併せて示す。

ＣＰＵが１つしかない場合にディスプレイリストの作成が１フレーム期間（３３．３ｍｓ）以内に完了していないと、内部カウンタの更新だけ行って新たなディスプレイリストの作成指示を出すことができない。

詳しくは、図１９のように、表示制御用ＣＰＵは、１回目の垂直同期信号V-syncを入力したときに０番フレームのディスプレイリストの作成を開始し、この作成が１フレーム期間（３３．３ｍｓ）以上かかってしまうと、２回目の垂直同期信号V-syncを入力したときに次の１番フレームのディスプレイリストの作成を指示することができず、０番フレームのディスプレイリストの作成が２フレーム期間（６６．６ｍｓ）以内に完了していれば、３回目の垂直同期信号V-syncを入力したときに内部カウンタに従って２番フレームのディスプレイリストの作成を指示することになる。つまり、１番フレームのディスプレイリストは作成されないので、表示装置において１番フレームの画面は表示されず、フレーム欠けが発生してしまう。

このように、図１９では、０番フレーム、５番フレームおよび７番フレームのディスプレイリストの作成が１フレーム期間で完了しなかったために、表示装置では１番フレーム、６番フレームおよび８番フレームが表示されず、ディスプレイリストの作成が完了していないとＶＤＰに表示切替指示も出せないため、２番フレームや３番フレームが２フレーム期間（６６．６ｍｓ）表示されることになってしまう。つまり、きれいに連続した動画として表示することができなくなってしまう。

図１９の例において、ＶＤＰ１３５から出力される垂直同期信号V-syncの間隔を長くすることによりフレーム欠けを防止することは可能であるが、それにより１秒間に表示できるフレーム数が少なくなってしまい、やはりきれいな動画として表示することはできない。

ところで、実施例１では、表示制御用ＣＰＵ１３１として、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂを１つのチップにパッケージしたデュアルコアプロセッサを使用するようにしたが、図２０（ａ）に示すように、表示制御用ＣＰＵ１３１を、別体の第１ＣＰＵ１３１ｃと第２ＣＰＵ１３１ｄとを第１バス１３２に並列的に接続することによって構成し、マルチプロセッサ方式を実現するようにしてもよい。

また、図２０（ｂ）に示すように、表示制御用ＣＰＵ１３１を、第１ＣＰＵコア１３１ａと第２ＣＰＵコア１３１ｂとをモノリシックな基板１３１ｅ上に一体に形成したマルチコアプロセッサで構成し、これを第１バス１３２に接続するようにして、マルチプロセッサ方式を実現するようにしてもよい。

なお、本実施例１に係る遊技機用表示制御装置を配設するパチンコ遊技機１の動作については、パチンコ遊技機１が遊技機の単なる一例であり、また本発明とは直接関係がないので、詳しい説明を割愛する。

実施例１によれば、マルチプロセッサ方式を採用しながらも、簡単な制御で、余計な処理を極力増やすことなく、負荷を分散できる。具体的には、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂが交互にフレーム毎に各フレームの表示に必要なプログラムコードに従って各種パラメータを演算して各フレームのディスプレイリストを作成するので、マルチプロセッサ方式を採用しながらも、プログラムの設計段階での負担を減らし、ディスプレイリストを作成するときにフレーム単位で各プロセッサに作成処理を割り振るだけの簡単な制御で、余計な処理を極力増やすことなく、負荷を分散することができる。

以上、本発明の実施例１を説明したが、これはあくまでも例示にすぎず、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。

例えば、実施例１では、表示制御用ＣＰＵ１３１として、２つの演算部（第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂ）を使用するようにしたが、表示装置の解像度がさらに向上するなどして２つの演算部でも処理が間に合わないような場合に３つ以上の演算部を使用することもできる。３つ以上の演算部を使用しても、何れかの演算部をマスタとし、後は各フレームのディスプレイリスト（画面情報）を演算する順番さえ決めれば、各演算部が順にフレーム毎に各フレームの表示に必要なプログラムコードに従って各種パラメータを演算して各フレームのディスプレイリスト（画面情報）を作成することができる。このようにすれば、各演算部が１フレームのディスプレイリスト（画面情報）の作成処理に要する期間が１フレーム期間に対して大幅に長くなることを許容することができ、さらなる負荷の分散化を図ることもできる。

また、実施例１では、表示装置を液晶表示装置８としたが、ＰＤＰ（Plasma Display Panel），有機ＥＬ（Electroluminescence），ＳＥＤ（Surface-conduction Electron-emitter Display），ＣＲＴ（Cathode Ray Tube）等のその他の表示装置であっても、本発明が同様に適用できることはもちろんである。

さらに、実施例１では、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂの負荷を軽減するために、ＰＣＩコントローラ１３１ｆによるＤＭＡ転送を使用するようにしたが、第１ＣＰＵコア１３１ａおよび第２ＣＰＵコア１３１ｂが交互にフレーム毎に、ＲＡＭ１３３上のディスプレイリストをＶＤＰ１３５に転送するなど、他の転送方式を採用するようにしてもよいことはいうまでもない。

本発明の実施例１に係る遊技機用表示制御装置を搭載するパチンコ遊技機の正面模式図。 パチンコ遊技機の回路ブロック図。 （ａ）〜（ｃ）は表示制御回路の回路ブロック図。 プログラムＲＯＭに格納されている表示用パラメータのテーブルを示す図。 ＲＡＭのメモリマップを示す図。 ＶＲＡＭのメモリマップを示す図。 （ａ），（ｂ）はフレームバッファ上での画像データの展開を説明する図。 各ＣＰＵコア共通のメイン処理を示すフローチャート。 各ＣＰＵコア共通の画面情報作成処理を示すフローチャート。 第１ＣＰＵコアの垂直同期信号割込み処理を示すフローチャート。 第１ＣＰＵコアのコマンド割込み処理を示すフローチャート。 第１ＣＰＵコアのコマンド解析処理を示すフローチャート。 第１ＣＰＵコアの作成指示処理を示すフローチャート。 第１ＣＰＵコアの転送処理を示すフローチャート。 ＶＤＰのメイン処理を示すフローチャート。 ＶＤＰの描画処理を示すフローチャート。 ＶＤＰの表示処理を示すフローチャート。 本実施例１におけるＣＰＵコアおよびＶＤＰのタイムチャート。 １つのＣＰＵで処理した場合のＣＰＵおよびＶＤＰのタイムチャート。 （ａ），（ｂ）はマルチプロセッサの他の例をそれぞれ示す要部ブロック図。

符号の説明

１ パチンコ遊技機（遊技機）
８ 液晶表示装置（表示手段）
１０ 遊技機用表示装置
１００ 主制御基板
１１０ 主回路
１２０ 副制御回路
１３０ 表示制御回路（遊技機用表示制御装置）
１３１ 表示制御用ＣＰＵ（演算手段）
１３１ａ 第１ＣＰＵコア（演算部）
１３１ｂ 第２ＣＰＵコア（演算部）
１３２ 第１バス
１３３ ＲＡＭ
１３４ プログラムＲＯＭ（プログラム格納手段）
１３５ ＶＤＰ（画像データ作成手段，表示信号出力手段）
１３６ 第２バス
１３７ キャラクタＲＯＭ（画像データ格納手段）
１３８ ＶＲＡＭ
１３８ａ 第１フレームバッファ
１３８ｂ 第２フレームバッファ

Claims (1)

1. 遊技機に設けられ、遊技に基づく情報を表示する表示手段での表示内容を制御する表示制御プログラムを格納するプログラム格納手段と、
   前記表示制御プログラムのプログラムコードに従って各種パラメータを演算し、フレーム毎の画面情報を作成する演算手段と、
   前記表示手段に表示される画像データを格納する画像データ格納手段と、
   前記画面情報に基づいて必要な画像データを読み出し、前記表示手段に表示する画面データを作成する画面データ作成手段と、
   前記画面データに従って表示信号を前記表示手段に出力する表示信号出力手段と、を備え、
   前記演算手段を複数の演算部で構成し、１の演算部が１フレーム分の画面情報を作成するとともに、各演算部が順にフレーム毎の画面情報を作成することを特徴とする遊技機用表示制御装置。

Images