上記課題を解決するために、請求項1記載の遊技機用表示制御装置は、遊技機に設けられ、遊技に基づく情報を表示する表示手段を制御する遊技機用表示制御装置において、制御プログラムに従ってフレーム毎の画面情報を作成する表示制御用CPUと、前記画面情報に基づいて必要な画像データを読み出してフレーム毎の画面データを作成し、その画面データに基づく表示信号を前記表示手段に出力する画像処理用LSIと、前記画像処理用LSIと接続し、前記表示制御用CPUが使用する制御プログラムおよび前記画像処理用LSIが使用する画像データを格納するデータ格納手段と、を備え、前記表示制御用CPUは、前記画像処理用LSIに対して前記制御プログラムの読み出し要求を出力し、前記画像処理用LSIから前記制御プログラムを受信して処理するように構成され、前記画像処理用LSIは、前記表示制御用CPUから前記制御プログラムの読み出し要求を受信すると、前記データ格納手段に対して前記制御プログラムの読み出し要求を出力し、前記データ格納手段から前記制御プログラムを受信して前記表示制御用CPUに出力するように構成されていることを特徴とする。請求項1記載の遊技機用表示制御装置によれば、表示制御用CPUが実行する制御プログラムと画像処理用LSIが処理する画像データとをデータ格納手段に格納し、表示制御用CPUは画像処理用LSI経由で制御プログラムにアクセスするようにしたので、物理的なROMの数を減らしてコスト(基板の単価)を削減することができる。一方、表示制御用CPUが実行する制御プログラムのデータ量は画像処理用LSIが処理する画像データのデータ量に比べて圧倒的に小さいので、バスの渋滞を招くおそれはほとんどない。
請求項2記載の遊技機用表示制御装置は、請求項1記載の遊技機用表示制御装置において、前記表示制御用CPUは、起動時に前記画像処理用LSI経由で前記データ格納手段から前記制御プログラムを受信して自身に接続された或いは自身に備えた一時格納手段に展開し、以降は前記一時格納手段内に展開された前記制御プログラムに従って動作することを特徴とする。請求項2記載の遊技機用表示制御装置によれば、データ格納手段を画像処理用LSIに接続し、表示制御用CPUが起動時に画像処理用LSI経由でデータ格納手段に格納された制御プログラムを受信して自身のRAMに展開し、以降はRAM内に展開された制御プログラムに従って動作するようにしたので、起動時に制御プログラムを表示制御用CPU側のRAMに展開するだけで、それ以降、表示制御用CPUは制御プログラムに関してデータ格納手段にアクセスする必要がなくなる一方、画像処理用LSIは従来通り自由にデータ格納手段にアクセスすることができる。このため、バスの渋滞を招くおそれはない。
請求項3記載の遊技機用表示制御装置は、請求項1または2に記載の遊技機用表示制御装置において、前記制御プログラムは、少なくともプログラムコードおよび各種パラメータで構成されており、前記表示制御用CPUは、起動時に前記画像処理用LSI経由で前記データ格納手段に格納されたプログラムコードを受信し、必要に応じて前記画像処理用LSI経由で前記データ格納手段に格納された各種パラメータを受信することを特徴とする。請求項3記載の遊技機用表示制御装置によれば、表示制御用CPUが起動時にデータ格納手段に格納されたプログラムコードを画像処理用LSI経由で受信し、必要に応じてデータ格納手段に格納された各種パラメータを画像処理用LSI経由で受信するようにしたので、制御プログラムの動作中におけるデータ格納手段から表示制御用CPUに読み出されるデータ量を必要最小限に抑えることができ、バスの渋滞をさらに抑制することができる。このとき、表示制御用CPUは制御プログラム内の各種パラメータを画像処理用LSI経由でデータ格納手段に必要に応じてアクセスして受信することになるが、各種パラメータのデータ量は画像データのデータ量に比べて格段に少なく、画像処理用LSIの処理に弊害を及ぼすことはない。
請求項4記載の遊技機用表示制御装置は、請求項1ないし3のいずれか1項に記載の遊技機用表示制御装置において、前記データ格納手段に音データを格納し、前記表示制御用CPUは、音源付きCPUでなり、前記画像処理用LSI経由で前記データ格納手段から前記音データを受信して音を再生することを特徴とする。請求項4記載の遊技機用表示制御装置によれば、制御プログラムと画像データとを格納するデータ格納手段にさらに音データを格納することにより、ROMを1つにして共有することで構成がさらに単純になるとともに、物理的なROMの数を減らしてコスト(基板の単価)をさらに削減することができる。
図1は、本発明の実施例1に係る遊技機用表示制御装置を搭載する遊技機の一例としてのパチンコ遊技機1の正面模式図である。このパチンコ遊技機1は、所謂セブン機タイプ(第1種)のパチンコ遊技機であり、台枠に取り付けられた透明ガラス板でなる前面扉2と、台枠の内側に配置されて前面扉2によって覆われる遊技盤3と、遊技盤3の左右斜め下方に配置された一対のスピーカ4と、遊技盤3の上方位置等に配置された装飾ランプ類5と、遊技盤3の下方に設けられた貯留皿6と、貯留皿6の右方(図1で見て)に設けられ、発射停止ボタン71を備える発射ハンドル7とを含んで構成されている。
遊技盤3は、遊技盤3のほぼ中央位置に配設された遊技機用表示装置10と、遊技機用表示装置10の左方に設けられた通過ゲート11と、遊技盤3上に植設された多数本(図示は4本)の釘12と、いわゆる電動チューリップ(以下、電チューと略記する)である始動入賞装置13と、始動入賞装置13の下方に設けられた大入賞装置14と、大入賞装置14の下方に設けられた玉排出口15と、遊技盤3の左縁寄り中程に配置されたLED(Light Emitting Diode)でなる普図(普通図柄)表示部16と、普図表示部16の下方に連設された4つのLEDでなる普図保留表示部17とを含んで構成されている。
発射ハンドル7は、発射停止ボタン71を備える回転操作部材でなり、発射停止ボタン71を押圧することなしに回転操作されると、その回転操作量を表す回転操作信号を発射制御回路150(図2参照)に出力する。なお、発射停止ボタン71を押圧しているときは、発射ハンドル7の回転操作量に関わらず回転操作信号は出力されない。
遊技機用表示装置10は、特図(特別図柄)の抽選結果により決定された3桁のアラビア数字等のキャラクタでなる特図を上下2段または1段に表示して遊技者に特図の抽選結果を報知する液晶表示装置(本発明の表示手段に相当)8と、液晶表示装置8の窓枠下辺に配設された4つのLEDでなる特図(特別図柄)保留表示部9とから構成されている。
通過ゲート11は、賞球がないゲートであり、通過ゲート11に玉を通過させると、普図の抽選処理が行われる。普図表示部16では、普図の抽選結果に基づいて図柄変動(LEDの点滅動作)が行われ、所定時間経過後に点灯表示すれば当たりとなり、後述する始動入賞装置13の可動羽根を所定時間開放する。普図の図柄変動中や始動入賞装置13の開放動作中に新たな普図の抽選処理が行われると、その抽選結果は一時記憶(保留)され、普図保留表示部17は、最大4つまで保留できる普図の抽選結果の数に応じて点灯表示する。先の図柄変動や開放動作が終了すると、普図表示部16では保留された普図の抽選結果に基づいて新たな図柄変動を開始する。
始動入賞装置13は、開口部に一対の可動羽根を有する、いわゆる電チューと呼ばれる可変入賞装置でなる。始動入賞装置13は、普図表示部16にて当たり表示がなされると、可動羽根を所定時間開放する。始動入賞装置13に玉が入賞すると、特図の抽選処理が行われる。液晶表示装置8では、特図の抽選結果に基づいて図柄変動が行われる。詳しくは、3桁の図柄が同時に変動を開始し、所定時間経過後に停止し、3つの同じ数字が並べば大当たりとなり、大当たり処理が行われる。特図の図柄変動中や大当たり処理中に新たな特図の抽選処理が行なわれると、その抽選結果は一時記憶(保留)され、特図保留表示部9は、最大4つまで保留できる特図の抽選結果の数に応じて点灯表示する。先の図柄変動や大当たり処理が終了すると、液晶表示装置8では保留された特図の抽選結果に基づいて新たな図柄変動を開始する。
大入賞装置14は、いわゆるアタッカーと呼ばれる可変入賞装置であり、開口部と蓋部材とから構成され、蓋部材が移動することにより開口部の閉鎖状態と開放状態とを呈する。大入賞装置14は、大当たりに当選すると、1回の大当たり処理で、例えば、開放してから10個入賞または25秒経過で閉鎖するまでの処理を1ラウンドとして、15ラウンド継続する処理を行う。
玉排出口15は、遊技盤3の最下部に開口されており、遊技盤3の盤面上を流下し終わった玉を遊技機外部に排出する。
図2を参照すると、パチンコ遊技機1は、主回路110を搭載する主制御基板100と、主回路110に接続された特図保留表示部9,普図表示部16および普図保留表示部17と、主回路110に接続され装飾ランプ類5を制御する副制御回路120の搭載された副制御基板と、副制御回路120に接続され液晶表示装置8ならびにアンプ40およびスピーカ4を制御する表示制御回路130(本発明の遊技機用表示制御装置に相当)の搭載された表示制御基板と、主回路110に接続され払出装置141を制御する払出制御回路140の搭載された払出制御基板と、払出制御回路140に接続され発射ハンドル7からの回転操作信号に基づいて発射装置151を制御する発射制御回路150の搭載された発射制御基板と、通過ゲート11に併設され主回路110に接続されたゲート通過検出器161と、始動入賞装置12に併設され主回路110に接続された始動入賞検出器162と、大入賞装置14に併設され主回路110に接続された大入賞検出器163と、主回路110に接続され電チューである始動入賞装置13の可動羽根を開閉する電チューソレノイド166と、主回路110に接続され大入賞装置14を開閉する大入賞ソレノイド167と、各基板に所定電圧を供給する電源回路168とを含んで構成されている。
なお、パチンコ遊技機1を制御する各回路の搭載された各基板はパチンコ遊技機1の背面側に配置されており、表示制御回路130の搭載された表示制御基板は液晶表示装置8の背面側に配置されている。
主回路110は、CPU(Central Processing Unit)111,プログラム格納用のROM(Read Only Memory)112,ワークエリアや各種カウンタ等が割り当てられるRAM(Random Access Memory)113,I/O(Input/Output)114等を備える。
なお、その他の各基板の各回路も、個別にCPUやメモリを備える構成が一般的であるが、図2では省略している。
副制御回路120は、主回路110より入力されるランプ制御信号に応じて装飾ランプ類5の点灯/消灯を制御する。
払出制御回路140は、主回路110より入力される賞球払出信号に応じて払出装置141を制御し、貯留皿6に所定数の賞球を払い出させる。
発射制御回路150は、遊技者による発射ハンドル7の回転操作に応じて発射装置151を作動させる。発射ハンドル7の回転操作量に応じて、発射装置151による玉の発射強度(玉の飛距離)を調節することが可能となっている。発射装置151より発射された玉は、遊技盤3上へと放出され自重によって流下する。
表示制御回路130は、副制御回路120から入力される表示制御コマンドに応じて液晶表示装置8に画像を表示させるための処理を実行する。また、表示制御回路130は、副制御回路120より入力される音声制御信号に応じてアンプ40を介してスピーカ4より音声を出力させる。
図3は、本実施例1に係る遊技機用表示制御装置における表示制御回路130の構成を示す回路ブロック図である。この表示制御回路130は、音源付きDSP(Digital Signal Processor)等でなる表示制御用CPU131と、表示制御用CPU131に第1バス132を介して接続されたRAM133と、表示制御用CPU131に第1バス132を介して接続されたVDP(本発明の画像処理用LSIに相当)134と、VDP134に第2バス135を介して接続された共有ROM(本発明のデータ格納手段に相当)136と、VDP134に第2バス135を介して接続されたVRAM137とを含んで構成され、VDP134は液晶表示装置8に接続され、表示制御用CPU131はアンプ40を介してスピーカ4に接続されている。
共有ROM136には、表示制御用CPU131が実行する制御プログラム,VDP134が処理する画像データ,およびアンプ40に出力される音データが格納されている。また、表示制御用CPU131は、音源ICを介することなしに、アンプ40に直接接続されている。
このような表示制御回路130では、表示制御用CPU131が実行する制御プログラム,VDP134が処理する画像データ,およびアンプ40に出力される音データを共有ROM136に格納し、表示制御用CPU131はVDP134経由で共有ROM136に格納された制御プログラム(プログラムコード)にアクセスする。また、起動時(電源ON時およびリセット時)に制御プログラム(プログラムコード)を表示制御用CPU131側のRAM133に展開しておくことで、それ以降、表示制御用CPU131は制御プログラム(プログラムコード)に関して共有ROM136にアクセスする必要がなくなる一方、VDP134は従来通り自由に共有ROM136にアクセスすることができる。
図4は、図3に示した表示制御回路130をさらに具体化して示す回路ブロック図である。この表示制御回路130は、音源付きDSP等でなる表示制御用CPU131と、表示制御用CPU131に第1バス132を介して接続されたVDP134と、VDP134に第2バス135を介して接続された共有ROM136と、VDP134に液晶表示装置8を接続するインターフェース回路138とを備えて構成されている。なお、RAM133は表示制御用CPU131に、VRAM137はVDP134にそれぞれ内蔵されている。
表示制御用CPU131は、副制御回路120からの表示制御コマンドに基づいて制御プログラムを実行する。表示制御用CPU131は、32ビットのデータバス,24ビットのアドレスバス(図示せず),チップセレクト信号ライン等からなる第1バス132を介してVDP134と接続されている。また、表示制御用CPU131は、アンプ40を経由してスピーカ4に接続されている。
VDP134は、インターフェース回路138を介して液晶表示装置8に接続されている。また、VDP134は、64ビットのデータバス,28ビットのアドレスバス(図示せず),チップセレクト信号ライン等からなる第2バス135を介して共有ROM136に接続されている。ここで、第2バス135のデータバスを往復各64ビットとしたのに対して、第1バス132のデータバスを往復各32ビットとしたのは、VDP134が処理する画像データのデータ量が表示制御用CPU131が実行する制御プログラム(プログラムコード、各種パラメータ)のデータ量に比べて圧倒的に大きいからである。なお、VDP134は、調停回路(図示せず)を内蔵し、共有ROM136から画像データを取り込んでいる最中は表示制御用CPU131からのアクセスを制限する。
共有ROM136に格納されているデータは、制御プログラム(通常は32〜128MビットのROMを使用、プログラムコードは数100Kビット、残りは各種パラメータ)と、画像データ(通常は4〜8GビットのROMを使用)と、音データ(通常は128〜512MビットのROMを使用)とから構成されている。
図5(a)は、表示制御用CPU131のメモリマップを示す。チップセレクト信号CS0でVDP134が、チップセレクト信号CS1でRAM133が、チップセレクト信号CS2でVDP134がそれぞれ選択される。表示制御用CPU131は、起動時(電源ON時およびリセット時)には、チップセレクト信号CS0で選択されたチップ、すなわちVDP134の先頭アドレスを見に行く。
なお、図10に示した従来の表示制御回路1130の場合には、図5(b)に示すメモリマップのように、チップセレクト信号CS0でプログラムROM1134が、チップセレクト信号CS1でRAM1133が、チップセレクト信号CS2でVDP1135がそれぞれ選択される。表示制御用CPU1131は、起動時(電源ON時およびリセット時)には、必ずチップセレクト信号CS0で選択されたチップ、すなわちプログラムROM1134の先頭アドレスを見に行くことになっていた。
図6(a)は、表示制御用CPU131とVDP134との間のデータ送受信を示すタイミングチャートである。ここでは、表示制御用CPU131の起動時(電源ON時およびリセット時)のリード(read)時間は400nsであるが、その後に読み込んだ制御プログラムに従って、リード時間は216nsに変更される。
図6(b)は、VDP134と共有ROM136との間のデータ送受信を示すタイミングチャートである。ここでは、VDP134の起動時(電源ON時およびリセット時)のリード時間は200nsであるが、その後に表示制御用CPU131からの指示によりリード時間は130nsに変更される。
図7は、表示制御用CPU131の要求処理を示すフローチャートである。
図8は、VDP134の転送処理を示すフローチャートである。
図9(a),(b)は、VDP134の表示制御を説明する図である。図9(a)に示すように、VRAM137には図柄やキャラクタからなる画像データを展開するため2フレーム分のフレームバッファ137a,137bが用意されており、VDP134は、表示制御用CPU131の作成した画面情報(ディスプレイリスト)に従って一方のフレームバッファ137aまたは137bに画像データを展開して1フレーム分の画面データを作成しながら、他方のフレームバッファ137bまたは137aに作成された画面データに基づくデジタルRGB信号(本発明の表示信号に相当)をインターフェース回路138を介して液晶表示装置8へ送信する処理を交互に行う。なお、共有ROM136内の画像データは圧縮されており、VDP134は、デコーダとして画像データを伸展する。また、VDP134は、図9(b)に示すように、伸展された画像データを画面情報(ディスプレイリスト)の指示に従って回転や拡大させるなどしてフレームバッファ137a,137b上に展開する。
次に、このように構成された実施例1に係る遊技機用表示制御装置の動作について、図1ないし図9を参照しながら説明する。
パチンコ遊技機1が起動(電源ONまたはリセット)されると、表示制御用CPU131は、表示制御用CPU131の要求処理(図7参照)を開始するとともに、VDP134は、VDP134の転送処理(図8参照)を開始する。
表示制御用CPU131の要求処理では、表示制御用CPU131は、第1バス132のチップセレクト信号ラインCS0を有効にし、第1バス132のアドレスバスにアドレスをセットする(図7のS101)。起動時(電源ON時またはリセット時)には、アドレスは、チップセレクト信号ラインCS0で選択されたVDP134の先頭アドレスとなる(図5(a)参照)。次に、表示制御用CPU131は、VDP134が第1バス132のデータバスにデータをセットするのに十分な所定時間t1が経過したかどうかを判定し(図7のS102)、所定時間t1が経過していなければ(図7のS102:NO)、ステップS102を繰り返す。
VDP134の転送処理では、VDP134は、表示制御用CPU131側の第1バス132のチップセレクト信号ラインCS0が有効であるかどうかを判定し(図8のS201)、第1バス132のチップセレクト信号ラインCS0が有効でなければ(図8のS201:NO)、直ちに転送処理を終了する。
第1バス132のチップセレクト信号ラインCS0が有効であれば(図8のS201:YES)、VDP134は、表示制御用CPU131から第1バス132のアドレスバスにセットされているアドレスを確認し(図8のS202)、共有ROM136側の第2バス135のチップセレクト信号ラインCS0を有効にするとともに第2バス135のアドレスバスに受信したアドレスをセットする(図8のS203)。次に、VDP134は、共有ROM136から第2バス135のデータバスにデータが読み出されるのに十分な所定時間t2(t2<t1)が経過したかどうかを判定し(図8のS204)、所定時間t2が経過していなければ(図8のS204:NO)、ステップS204を繰り返す。
所定時間t2が経過すると(図8のS204:YES)、VDP134は、共有ROM136側の第2バス135のデータバスからデータをリードし(図8のS205)、リードしたデータを表示制御用CPU131側の第1バス132のデータバスにセットして(図8のS206)、転送処理を終了する。なお、図6(b)に示すように、VDP134の起動時(電源ON時およびリセット時)のリード時間は200nsであるが、その後に表示制御用CPU131からの指示によりリード時間は130nsに変更される。
所定時間t1が経過すると(図7のS102:YES)、表示制御用CPU131は、VDP134側の第1バス132のデータバスからデータをリードし(図7のS103)、要求処理を終了する。なお、図6(a)に示すように、表示制御用CPU131の起動時(電源ON時およびリセット時)のリード時間は400nsであるが、その後に読み込んだ制御プログラムに従ってリード時間は216nsに変更される。
パチンコ遊技機1の起動時(電源ON時またはリセット時)に、表示制御用CPU131の要求処理とVDP134の転送処理とを繰り返すことにより、共有ROM136からVDP134を経由して表示制御用CPU131が実行する制御プログラム中のプログラムコードが読み出され、RAM133上に初期ロードされる。この初期ロードは、数10msで完了する。
制御プログラム中のプログラムコードの初期ロードが完了すると、表示制御用CPU131は、RAM133上の制御プログラムのプログラムコードの先頭アドレスから実行を開始する。
そして、表示制御用CPU131は、副制御回路120から表示制御コマンドが入力されるたびに、RAM133上の制御プログラムのプログラムコードの該当部分を実行する。
詳しくは、表示制御用CPU131は、副制御回路120から受信した画像制御コマンドの内容をプログラムROM134に格納された制御プログラムに従って解析し、必要に応じてVDP134経由で共有ROM136に格納された各種パラメータを受信しながら、1フレームごとの画面情報(ディスプレイリスト)(表示する画像,表示する場所,透過率・回転角度・拡大率などのオプション情報が記載されたもの)を作成して一旦RAM133に書き出し、作成した画面情報(ディスプレイリスト)をフレーム順にVDP134へ転送する。この画面情報(ディスプレイリスト)の転送はDMA転送方式で行なわれ、RAM133から読み出した画面情報をVDP134経由でVRAM137の所定領域へ転送する。
VDP134は、表示制御用CPU131から受信した画面情報(ディスプレイリスト)に従って必要な画像データを共有ROM136から読み出して伸展しながら、図9(b)に示すように、伸展された画像データを画面情報(ディスプレイリスト)の指示に従って回転や拡大させるなどしてVRAM137のフレームバッファ137aまたは137b上に展開して描画し、1フレーム分の画面データを作成していく。そして、VDP134は、図9(a)に示すように、一方のフレームバッファ137aまたは137bに画面データを作成しながら、他方のフレームバッファ137bまたは137aに作成された1フレーム分の画面データに基づくデジタルRGB信号を画像データを所定のタイミングごとにインターフェース回路138を介して液晶表示装置8へ送信する処理を交互に行う。
また、表示制御用CPU131は、必要に応じてVDP134経由で共有ROM136に圧縮された音データを要求し、VDP134は、共有ROM136から圧縮された音データを読み出して表示制御用CPU131に転送する。この圧縮された音データの要求および転送においても、図7および図8に示したフローチャートと同様の処理が行われる。なお、圧縮された音データは、ステレオ音源を採用しても128Kビット/s程度であり、画像データの転送に影響を与えることはない。
表示制御用CPU131は、圧縮された音データを受信すると、これを音源付DSPとして解凍してアンプ40へ送信し、アンプ40は音データに基づいてスピーカ4を鳴動させる。
このように本実施例1では、表示制御用CPU131として音源付DSPを採用することで、表示制御用CPU131にアンプ40を直接接続して音の制御を行うとともに、その音データも従来は個別の音データROMに格納していたところを、VDP134に接続された共有ROM136内に格納しておくことで、さらに物理的なROMの数を減らしてコストを削減している。
なお、本実施例1に係る遊技機用表示制御装置を配設するパチンコ遊技機1の動作については、パチンコ遊技機1が遊技機の単なる一例であり、また本発明とは直接関係がないので、詳しい説明を割愛する。
実施例1によれば、表示制御用CPU131が実行する制御プログラムおよびVDP134が処理する画像データを共有ROM136に格納し、表示制御用CPU131はVDP134経由で共有ROM136上の制御プログラムにアクセスするようにしたので、物理的なROMの数を減らしてコストを削減することができる。共有ROM136内に格納されているデータは大半が画像データであり、その共有ROM136が接続されている第2バス135をVDP134が制御することになるので、表示制御用CPU131からの割り込み処理も含めて、VDP134が第2バス135でのデータ送受信をスムーズに制御することができる。(図11のような回路構成では、表示制御用CPU1131が共有ROM1141の接続されているバス1132を制御することになるが、VDP1135はその共有ROM1141から画像データを読み込みたいときに、その都度表示制御用CPU1131に要求処理を行わなければならないので全体として処理が増え、表示制御用CPU1131の処理が追いつかなくなる可能性がある。)
また、実施例1によれば、起動時(電源ON時およびリセット時)に共有ROM136上の制御プログラムをVDP134経由で表示制御用CPU131側のRAM133に展開しておくことで、それ以降、表示制御用CPU131は制御プログラムに関して共有ROM136にアクセスする必要がなくなる一方、VDP134は従来通り自由に共有ROM136にアクセスすることができる。すなわち、共有ROM136をVDP134に接続し、表示制御用CPU131が起動時(電源ON時およびリセット時)にVDP134経由で共有ROM136に格納された制御プログラムを受信して自身のRAM133に展開し、以降はRAM133内に展開された制御プログラムに従って動作するようにしたので、表示制御用CPU131は従来と同様の処理が可能でありながら、物理的なROMの数を減らしてコスト(基板の単価)を削減することができる。
さらに、実施例1によれば、表示制御用CPU131が起動時(電源ON時およびリセット時)に共有ROM136に格納された制御プログラムのプログラムコードをVDP134経由で受信し、必要に応じて共有ROM136に格納された制御プログラムの各種パラメータをVDP134経由で受信するようにしたことにより、制御プログラムの動作中における共有ROM136からVDP134経由で表示制御用CPU131に読み出されるデータ量を最小限に抑えることができる。なお、表示制御用CPU131は、制御プログラムの各種パラメータをVDP134経由で共有ROM136に必要に応じてアクセスして受信することになるが、VDP134の処理に弊害を及ぼすことはない。
さらにまた、実施例1によれば、制御プログラムおよび画像データを格納する共有ROM136にさらに音データを格納することにより、ROMを1つにして共有することで構成がさらに単純になるとともに、物理的なROMの数を減らしてコストをさらに削減することができる。
なお、実施例1では、表示装置を液晶表示装置8としたが、PDP(Plasma Display Panel),有機EL(Electroluminescence),SED(Surface-conduction Electron-emitter Display),CRT(Cathode Ray Tube)等のその他の表示装置であってもよいことはもちろんである。
以上、本発明の実施例1を説明したが、これはあくまでも例示にすぎず、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。