以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
また、図面は模式的なものであり、厚みと平面寸法との関係や、各層の厚みの比率などは、以下の説明を参酌して判断すべきものである。
また、以下の実施の形態は、本発明の技術的思想を具現化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置、動作電圧等を実施の形態のように特定するものではない。
(実施の形態1)
本発明の特徴であるゲート電極側からの高効率正孔注入については、基板に垂直な方向での1次元的なバンド構造によって理解することができる。そこで、まず通常のMOSトランジスタと同じデバイス構造を有するメモリセルを代表的な例として説明する。その後、電子注入法の検討を行い、高速動作に適したメモリセル構造に適用した場合について説明する。これらのメモリセル構造は、メモリの用途に応じて最適な構造を選択することができる。
図13〜図15、図17を用いて本実施の形態のメモリセルの製造工程を説明する。これらの図は、前記図1に示した平面レイアウトのA−A断面に対応するものであり、ここでは、いわゆる0.13μm世代相当のプロセス技術を用いて説明する。
図13に示すように、p型シリコン基板100の主面に公知の浅溝素子分離(STI:Shallow Trench Isolation)プロセスを用いて素子分離領域990を形成する。また、ホウ素のイオン注入および活性化アニール処理を行うことにより、基板表面に1017atom/cm3の不純物濃度を持ったp型ウエル領域(図示せず)を形成する。
次に、図14に示すように、基板表面を熱酸化して膜厚4nmの酸化シリコン膜910を形成した後、CVD(chemical vapor deposition)法を用いて酸化シリコン膜910の上部に膜厚6nmの窒化シリコン膜920および膜厚5nmの酸窒化シリコン膜930を順次堆積する。CVD法による窒化シリコン膜920の堆積には、SiH2Cl2+NH3を原料ガスとして用いる。続いて、この原料ガスに酸化剤(N2O)を添加し、NH3の流量を制限することにより、酸窒化シリコン膜930を形成する。酸窒化シリコン膜930は、窒化シリコン膜920よりもバンドギャップが大きいという特徴がある。ここでは、酸窒化シリコン膜930中の酸素と窒素の組成比を1:1にした。
次に、酸窒化シリコン膜930上に膜厚1nm程度の薄い酸化シリコン膜940を形成する。このような極めて薄い酸化シリコン膜940は、酸窒化シリコン膜930の表面をISSG(In-Situ Steam Generation)酸化することによって形成することができる。酸窒化シリコン膜930の膜厚は、酸化シリコン膜940による膜厚の減少を考慮して決定する。ここまでの工程により、ゲート絶縁膜を構成する4層の絶縁膜が得られる。
次に、図15に示すように、酸化シリコン膜940の上部にCVD法でドープドポリシリコン膜を堆積した後、このドープドポリシリコン膜と4層の絶縁膜とをドライエッチングすることによって、ゲート電極500およびゲート絶縁膜を形成する。本実施の形態のメモリセルは、ゲート電極500からの正孔注入を高効率で行うために、ゲート電極500を構成するドープドポリシリコン膜を、不純物濃度が異なる複数のポリシリコン膜の積層構造とする。具体的には、低不純物濃度のn型ポリシリコン膜とその上部に堆積した高不純物濃度のp+型ポリシリコン膜とからなる2層膜、低不純物濃度のp型ポリシリコン膜とその上部に堆積した高不純物濃度のp+型ポリシリコン膜とからなる2層膜、あるいはノンドープポリシリコン膜とその上部に堆積した高不純物濃度のp+型ポリシリコン膜とからなる2層膜などとする。このような積層構造のゲート電極500を形成する方法については、後に詳述する。
次に、基板の表面にヒ素をイオン注入した後、基板を熱処理してヒ素を活性化することにより、メモリセルのソース、ドレインとなる拡散層200、300を形成する。ここでのヒ素の注入エネルギーは40keV、ドーズ量は2×1015atom/cm2とする。また、熱処理条件は、950℃、60秒とする。
次に、図17に示すように、基板上に堆積した厚い層間絶縁膜510に接続孔520を形成した後、層間絶縁膜510上に配線620、630を形成することにより、接続孔520を通じて配線620と拡散層200、および配線630と拡散層300とをそれぞれ電気的に接続する。その後、配線620、630の上層に上部配線を形成するが、その説明は省略する。なお、ここでは層間絶縁膜510上に配線620、630を形成したが、拡散層200、300をゲート電極500の延在方向にライン状に形成し、配線として利用することもできる。また、チャネル方向に隣り合ったメモリセル間で拡散層200、300の一方を共用することもできる。
図18(b)は、上記した4層の絶縁膜(酸化シリコン膜910、窒化シリコン膜920、酸窒化シリコン膜930、酸化シリコン膜940)で構成されたゲート絶縁膜のバンド構造を示している。同図(a)は、従来のMONOS型メモリで使用されている3層の絶縁膜(酸化シリコン膜910、窒化シリコン膜920、酸化シリコン膜940)で構成されたゲート絶縁膜のバンド構造を示している。いずれのゲート絶縁膜も、窒化シリコン膜920の電荷トラップが主たる電荷蓄積層となっている。
上記3層の絶縁膜で構成されたゲート絶縁膜の場合、酸化シリコン膜910、940と窒化シリコン膜920は、電子および正孔に対するバンドオフセット10、20がそれぞれ1.1eV、2.9eVと言われている(応用物理第70巻、第9号、2001年、p.1050)。これに対し、本実施の形態のゲート絶縁膜の場合、酸窒化シリコン膜930は、電荷蓄積層(窒化シリコン膜920)に対し、電子11および正孔21がそれぞれ0.5eV、0.8eVのオフセット障壁を持っている。
本実施の形態のメモリセルにおいて、ゲート絶縁膜を酸化シリコン膜910、窒化シリコン膜920、酸窒化シリコン膜930および極薄の酸化シリコン膜940の4層構造とした理由は、酸窒化シリコン膜930が、酸化シリコン膜に比べてゲート電極500中の正孔に対するオフセット障壁が低く、従来のMONOS型メモリと比べてゲート電極500からの正孔注入が容易になるためである。もちろん、従来のMONOS型メモリに上記した4層構造のゲート絶縁膜を適用しても同様の効果を得ることができる。
メモリセルの書き込み・消去は、電荷蓄積層を構成する窒化シリコン膜920に電子および正孔を注入してトータルの電荷量を変えることにより行う。なお、書き込みおよび消去の呼び方は方式に依るものであり、メモリセルの基本的動作には依らない。そこで、ここでは電子および正孔の注入法として説明する。
電子の注入は、基板で発生したホットエレクトロンを窒化シリコン膜920へ引き込むことにより行う。既知のホットエレクトロン注入を用いるならば、例えばソースに0V、ドレインに5V、ゲート電極500に10Vといった電圧を与え、ソースとドレインの電流経路に急俊な電界勾配を設け、そこで発生したホットキャリアをゲート電極500側に引き込んで窒化シリコン膜920に注入する。以後の実施の形態では、特に断りの無い限り、電子注入は、基板からのホットエレクトロン注入とする。
一方、ゲート電極500から窒化シリコン膜920に正孔を注入する際は、ゲート電極500に正電位(例えば10V)を与え、ゲート電極500で発生した正孔をF−N(Fowler-Nordheim)トンネルによって酸窒化シリコン膜930を透過させる(図19)。正孔の注入時、ソース、ドレインの電圧は、基板ホットエレクトロンを発生させないような電圧、例えばソース、ドレイン共に0Vにしておく必要がある。なお、図19の実線は、本実施の形態のメモリセルのバンド図であり、点線は、従来の単層ポリシリコンゲートを有するメモリセルのバンド図である。この図19に関する説明は後に詳述する。また、酸窒化シリコン膜930上の酸化シリコン膜940は、主としてゲート電極500を構成するポリシリコン膜との界面状態を良好にするものであるが、その膜厚が1nm程度と極めて薄いため、正孔は直接トンネル現象によって酸化シリコン膜940を透過する。そのため、酸化シリコン膜940は、注入時の正孔透過を決める主因とはならない。
注入時の正孔透過を決める主因となるのは、酸窒化シリコン膜930である。酸窒化シリコン膜930は、酸化シリコン膜に比べてバンドギャップが小さいので、その分、正孔の注入効率が高い。また、酸窒化シリコン膜930の膜厚を薄くすればするほど、正孔の注入効率が高くなる。しかし、前述した通り、酸窒化シリコン膜930の薄膜化、および電荷蓄積層から見た酸窒化シリコン膜930のバンドオフセットの低下は、電荷保持特性を悪化させる。他方、酸窒化シリコン膜930の厚膜化およびバンドオフセットの向上は、ゲート電極500からの正孔注入効率が悪化したり、基板からの電子注入量の方が主な注入キャリアとなってしまうので、正孔を蓄積することができなくなる。
前述したように、本実施の形態では、ゲート電極500を低不純物濃度のn型ポリシリコン膜とその上部に堆積した高不純物濃度のp+型ポリシリコン膜との2層膜、低不純物濃度のp型ポリシリコン膜とその上部に堆積した高不純物濃度のp+型ポリシリコン膜との2層膜、またはノンドープポリシリコン膜とその上部に堆積した高不純物濃度のp+型ポリシリコン膜との2層膜などで構成し、ゲート電極500から高い効率で正孔を注入する。
図19の実線は、ゲート電極500から正孔を注入する際、ゲート電極500に正の電圧を印加したときのゲート絶縁膜のバンド図である。符号1010は、低不純物濃度のn型ポリシリコン膜、低不純物濃度のp型ポリシリコン膜またはノンドープポリシリコン膜を示し、符号1020は、高不純物濃度のp+型ポリシリコン膜を示している。一方、破線は、ゲート電極を不純物濃度が均一なp型ポリシリコン単層膜で構成した場合のバンド図である。
図に示すように、ゲート電極500を2層のポリシリコン膜(1010、1020)で構成することにより、正孔の注入時にゲート電極500に正電圧を印加した際、ポリシリコン膜(低不純物濃度のn型ポリシリコン膜、低不純物濃度のp型ポリシリコン膜またはノンドープポリシリコン膜)1010を良好に空乏化させることができる。これは、pn接合を考えたときに、不純物濃度の低い方の空乏層が長く、不純物濃度の高い方の空乏層が短くなることと同じ原理である。このように、ゲート絶縁膜との界面付近のポリシリコン膜を空乏化させることにより、この界面付近に量子準位を形成することができる。
図20は、上記界面付近を拡大したバンド図であり、図中の量子準位(QL)は、界面にできる三角井戸の基底状態を示している。すなわち、正孔は、この基底状態のエネルギー分だけエネルギー的に持ち上がっており、その分だけ酸窒化シリコン膜930および酸化シリコン膜940の高さが低く見えるので、ゲート電極をポリシリコン単層膜で構成した場合に比べて高い効率で正孔を注入することができる。ポリシリコン膜1010の膜厚およびゲート電圧にも依るが、ポリシリコン膜1010が5nm以下で、ゲート電圧が8〜13V程度の状況下では、この空乏化による量子準位(QL)の形成によって、ゲート電極500中の正孔のエネルギーは、0.5〜0.8eV程度持ち上がる。
不純物濃度が低いn型またはp型のポリシリコン膜1010は、理想的には、不純物濃度が低ければ低いほど良い。これとは逆に、高不純物濃度のp+型ポリシリコン膜1020は、不純物濃度が高ければ高いほど、ポリシリコン膜1010に効率的に電圧をかけられるので、正孔の注入効率が高くなる。ポリシリコン膜1010の不純物濃度は、1017atom/cm3以下であることが望ましく、ポリシリコン膜1020の不純物濃度は、1019atom/cm3以上であることが望ましい。
図21は、上記のような量子準位(QL)の形成も取り入れ、図22に示すバンド図のように、ゲート電極500に正電圧を加えた際にゲート電極500から流れる正孔トンネル電流をシミュレーションした結果を示すグラフである。図22のポリシリコン膜1120は、膜厚2nmのノンドープシリコン膜であり、ポリシリコン膜1110は、5×1020atom/cm3以上の不純物濃度を有するp+型ポリシリコン膜である。酸窒化シリコン膜1130は、シリコンとのバレンスバンドオフセットを2.8eV、比誘電率を6.1、膜厚を6nmと仮定している。符号1140はp型シリコン基板、FL(S)はシリコン基板のフェルミ準位、FL(G)はゲート電極のフェルミ準位をそれぞれ示している。図21の曲線Aは、この場合の計算結果を示している。
一方、図21の曲線Bは、図23に示すような高不純物濃度のp+型ポリシリコン単層膜(1110)をゲート電極に用いた場合における同様の計算結果を示している。トンネル電流のシミュレーションには、数値計算技術としてよく知られるTransfer-Matrix法(例えばHIROSHI MIZUTA, et al., IEEE TRANSACTION ON ELECTRON DEVICES, VOL 35, NO.11, NOVEMBER 1988)を用いた。
上記のシミュレーション結果から分かるように、曲線Aと曲線Bとを比べると、2層ポリシリコン構造のゲート電極を採用した場合(曲線A)は、2V程度の低電圧印加時でも、正孔トンネル電流が約10倍向上しており、ゲート電圧を高くするにつれて、約1000倍程度までのトンネル電流向上効果が得られる。これは、正孔注入時間が1/10〜1/1000程度まで縮小できることを意味している。この量子準位による高効率正孔注入の効果が明確に得られる膜厚は、本シミュレーションによる見積もりを行った結果、6nm以下であった。
また、ゲート電極500の空乏化は、キャリア保持特性を向上させる効果もある。図24は、電荷保持時における4層構造のゲート絶縁膜のバンド図を示している。実線で示したのが上記2層ポリシリコン構造のゲート電極を用いた場合であり、点線で示したのがp型ポリシリコン単層構造のゲート電極を用いた場合である。ゲート電極が空乏化していないp型ポリシリコン単層構造と比べて、2層ポリシリコン構造の場合は、空乏化の効果により、トラップ電荷(TC)の作り出す電界が空乏層にも掛かるようになるので、酸窒化シリコン膜930と酸化シリコン膜940とに掛かる電界が小さくなり、電子が抜け難くなる。すなわち、電荷保持特性が向上する。また、正孔を保持しているときにも、これと同様のことが言える。
次に、2層ポリシリコン構造を有するゲート電極500の製造方法を図25〜図28を用いて説明する。この製法は、作り易いと考えられる製法の一例であり、本発明を限定するためのものではない。
まず、前述した図13および図14に示す方法で基板上に酸化シリコン膜910、窒化シリコン膜920、酸窒化シリコン膜930および酸化シリコン膜940を形成した後、図25に示すように、酸化シリコン膜940上にCVD法で膜厚6nmのノンドープまたは低不純物濃度のアモルファスシリコン膜1210を堆積する。このアモルファスシリコン膜1210は、後の工程で図19のポリシリコン膜1010となる。
次に、図26に示すように、20%の酸素を含む400℃〜450℃のガス雰囲気中で約5分間の熱酸化処理を行い、アモルファスシリコン膜1210の表面に膜厚1nm程度の薄い酸化シリコン膜1220を形成する。この薄い酸化シリコン膜1220は、ホウ素の拡散を防ぐバリア層の役割と、ゲート電極550と酸化シリコン膜940との界面にポリシリコンの粒塊を作り出すことによって、正孔注入時に電界集中を引き起こす役割を持つ。これについては、また後述する。
次に、図27に示すように、酸化シリコン膜1220上にCVD法で膜厚6nmのノンドープまたは低不純物濃度のアモルファスシリコン膜を堆積した後、約900℃の窒素雰囲気中、約30分間のアニールを行って、このアモルファスシリコン膜を多結晶化することにより、ポリシリコン膜1230を得る。また、このアニールを行うと、酸化シリコン膜1220の一部がアモルファスシリコン膜1210と酸化シリコン膜940との界面に回り込み、この界面にポリシリコンの粒塊(図示せず)が形成される。
次に、フッ酸による洗浄を行った後、図28に示すように、ポリシリコン膜1230上にCVD法で低不純物濃度のp型ポリシリコン膜1240を堆積し、続いてp型ポリシリコン膜1240中の不純物(ホウ素)を活性化するためのアニールを行う。p型ポリシリコン膜1240の膜厚は、200nm程度とする。
上記の活性化アニールを行うと、p型ポリシリコン膜1240中のホウ素が拡散するが、p型ポリシリコン膜1240と下層のアモルファスシリコン膜1210との間には、薄い酸化シリコン膜1220が介在しているので、p型ポリシリコン膜1240中のホウ素は、アモルファスシリコン膜1210中に殆ど拡散しない。なお、レーザーアニール法を用いて上記の活性化アニールを行うと、ホウ素の拡散距離をより正確に制御することができる。この場合は、アモルファスシリコン膜1210の表面に酸化シリコン膜1220を形成する工程を省略することもできる。
図示は省略するが、その後、p型ポリシリコン膜1240、ポリシリコン膜1230、酸化シリコン膜1220、アモルファスシリコン膜1210および下層の積層絶縁膜(酸化シリコン膜940、酸窒化シリコン膜930、窒化シリコン膜920、酸化シリコン膜910)をドライエッチングすることにより、不純物濃度の異なる複数層のポリシリコン膜からなるゲート電極500が得られる。ポリシリコン膜の間に介在する酸化シリコン膜1220の膜厚は、極めて薄く(1nm程度)、正孔が直接トンネルすることができるので、ゲート電極500から正孔を注入する際の障害になることは殆どない。
なお、上記の工程に代えて、酸化シリコン膜940上に高不純物濃度のn型アモルファスシリコン膜を堆積し、続いて、このn型アモルファスシリコン膜上にp型ポリシリコン膜1240を堆積した後、p型ポリシリコン膜1240中のホウ素を活性化するためのアニールを行ってもよい。この場合は、p型ポリシリコン膜1240中のホウ素の一部が下層のn型アモルファスシリコン膜に拡散し、n型アモルファスシリコン膜中の不純物(リン)を中和するので、ノンドープまたは低不純物濃度のポリシリコン膜とp型ポリシリコン膜1240とからなる2層構造のゲート電極500が得られる。
また、上記酸化シリコン膜1220に代えて、膜厚1nm程度の窒化シリコン膜を使用してもよい。この窒化シリコン膜は、約700℃のアンモニア雰囲気中でアモルファスシリコン膜1210を熱処理することによって形成することができる。この場合は、アモルファスシリコン膜1210と酸化シリコン膜940との界面にポリシリコンの粒塊が形成されないので、この粒塊が正孔注入時に電界集中を起こす効果は得られない。しかし、窒化シリコン膜は、酸化シリコン膜に比べてゲート電極中の正孔に対するポテンシャルバリア障壁が低いため、正孔が直接トンネルし易くなり、より高い効率で正孔を注入することができる。
また、上記酸化シリコン膜1220に代えて、ホウ素が拡散し難い性質を持った金属薄膜を使用してもよい。代表的な金属薄膜材料としてTiNを挙げることができるが、これに限定されるものではなく、他のプロセスとの整合性を考慮した上で最適な材料を選択すればよい。
上記したゲート電極500の製造方法は、新規な材料の導入がないため、既存の半導体製造プロセスとの整合性が高い利点がある。また、本実施の形態のメモリセルは、正孔の注入に際してホットホールを利用しないので、ゲート電極500の下の絶縁膜を劣化させることがないという利点がある。さらに、ゲート電極材料が従来と同じポリシリコンであるため、その下の絶縁膜との接合面に不要な欠陥を作ることがなく、安定した動作が得られるという利点もある。
本実施の形態のメモリセルは、量子準位形成による正孔に対する障壁低下の効果が0.5〜0.8eV程度であり、後述する実施の形態のメモリセルに比べると若干小さい。しかし、上で説明した例は基底状態のみを考慮した場合であり、例えばゲート電極500に印加する電圧を上げてさらに上の準位まで形成されるような動作をさせた場合は、その準位分の障壁低下効果が得られるので、より高効率の正孔注入が可能となる。
(実施の形態2)
ゲート電極からの高効率正孔注入を実現するためには、ポリシリコンゲート中の正孔から見たゲート下の絶縁膜のポテンシャル障壁を下げればよいことは、前記実施の形態1から明らかである。本実施の形態では、ゲート電極中の正孔から見たポテンシャル障壁の高さを量子準位の形成によって下げるのではなく、ワイドギャップの半導体材料をゲート電極に用いることで実現する。
図29は、メモリセルのゲート電極を炭化シリコン(SiC)膜で構成し、所定のゲート電圧を印加したときのゲート電極近傍のバンド図を示している。図中のゲート電極部に示した実線CB(SiC)はSiCのコンダクションバンド、VB(SiC)はSiCのバレンスバンドをそれぞれ示している。また、点線CB(Si)はシリコンのコンダクションバンド、VB(Si)はシリコンのバレンスバンドをそれぞれ示している。
IEEE Electron Device Letters, Vol. 18, No.12, December 1997(Anant.K等)に記載されているように、酸化シリコンとSiCのバンドオフセットは4H−SiCで、バレンスバンドオフセットが3.05eV、6H−SiCでバレンスバンドオフセットが3.2eVである。これは、シリコンと酸化シリコンとのバレンスバンドオフセットが4.7eV程度であることを考えると、ゲート電極の正孔から見た酸化シリコン膜の障壁が、ゲート電極にシリコンを用いたときと比較して約1.5〜1.6eV下がっていることになる。これは、前記実施の形態1の量子準位(QL)形成による障壁低下の効果に比べて大きく、従ってゲート電極中の正孔が酸化シリコン膜940および酸窒化シリコン膜930をトンネルする確率は、前記実施の形態1で示した2層構造のゲート電極よりも高くなるので、より高効率の正孔注入が可能となる。
ゲート電極に用いるワイドギャップの半導体材料として、上記SiCの他、AlN、InN、GaN、InGaN、GaAs、AlGaAs、ZnOなど、III-V族の化合物半導体を用いることができる。
(実施の形態3)
ゲート電極からの高効率正孔注入は、ゲート電極上でホットホールを生成することによっても実現可能である。これも前記実施の形態1、2と同じくゲート電極中の正孔から見た絶縁膜の障壁を下げていると言える。
本実施の形態では、図30のバンド図に示すように、ゲート電極をn型ポリシリコン膜と高不純物濃度のn+型(またはp+型)ポリシリコン膜との2層膜で構成し、アバランシェホットホールを発生させる。同図は、ゲート電圧印加直後におけるゲート電極近傍のバンド図である。また、同図にはアバランシェホットホール(Ha)が生成する様子も示してある。
アバランシェホットホールを生成するためには、同図に示すような深い空乏化によってキャリアを加速させる必要があり、そのためには、ゲート絶縁膜に近い側のn型ポリシリコン膜の不純物濃度を1018atom/cm3よりも低くする必要がある。n型ポリシリコン膜の不純物濃度が1018atom/cm3よりも高い場合には、ゲート電圧印加直後に電子のバレンスバンドからコンダクションバンドへのZener Tunnel(バンド間トンネル)現象が起こり、これによってバレンスバンド上に生成した正孔が反転層を形成してしまうため、アバランシェホットホールに必要な深い空乏化を引き起こすことが出来なくなる。また、n型ポリシリコン膜の上部のn+型(またはp+型)ポリシリコン膜の不純物濃度は、できるだけ高い方が深い空乏化を起こすことができるため、1019atom/cm3以上の不純物濃度であることが望ましい。
なお、上記n型ポリシリコン膜は、アバランシェホットホールの発生に必要なキャリアの加速距離を考慮してその膜厚を設定する必要がある。膜厚が大きければキャリアの加速距離も伸びるので高効率の正孔注入が期待できるが、その分ゲート電圧に印加する電圧も大きくなる。また、読み出し時に印加する電圧も同様に増加する。従って、n型ポリシリコン膜の厚さは、使用するメモリに印加可能なゲート電圧を考慮して設定する必要がある。上記した本実施の形態のゲート電極は、前記実施の形態1で示した方法によって製造することができる。
本実施の形態のメモリセルは、ホットホールを利用したキャリア注入方式を採用するため、他の実施の形態のメモリセルよりも高い効率でゲート電極から正孔を注入することができる。また、ホットホールを利用することによって、酸化シリコン膜940や酸窒化シリコン膜930の劣化が生じ易くなるが、基板からのホットホール注入ではないため、チャネル界面を傷めることはなく、読み出し特性などのトランジスタ特性を劣化させることはない。
ホットホールを利用することによる絶縁膜の劣化を抑制するには、ゲート電極とゲート絶縁膜との界面にNOアニールを施すことが有効である。また、ゲート電極とゲート絶縁膜との界面をプラズマ窒化した後、窒素雰囲気中でアニールするのも効果的である。なお、ゲート電極の下層のゲート絶縁膜を前記実施の形態1で説明した4層構造とすることにより、窒化シリコン膜920中に蓄積されたキャリアが作り出す電界がゲート電極の一部(n型ポリシリコン膜)にも良く掛かるため、前記実施の形態1で述べた理由と同じ理由により、キャリア保持特性が向上する。
(実施の形態4)
本実施の形態のメモリセルは、ゲート電極とその直下の酸化シリコン膜940との界面に準位を作り出し、この準位を介して酸化シリコン膜940をトンネルすることにより、高効率の正孔注入を実現する。
図31は、本実施の形態のメモリセルにおけるゲート電圧印加時のバンド図である。ゲート電極と酸化シリコン膜940との界面に準位を作ることにより、正孔(H)がその準位にトラップされ、ゲート電極の空乏化時にポリシリコン膜(ゲート電極)のバレンスバンドの底に正孔(H)が落ち込むことなく、酸化シリコン膜940をトンネルしていく。この場合も、ゲート電極中の正孔から見て絶縁膜の障壁を下げていると言える。
ゲート電極と酸化シリコン膜940との界面に準位を作るには、酸化シリコン膜940の表面を薄く熱窒化またはプラズマ窒化して窒化シリコンのトラップ準位を形成する。あるいは、プラズマ照射によってゲート電極と酸化シリコン膜940との界面にダメージを与えて準位を形成するなどの方法もある。さらに、上記界面にフッ素をイオン注入したり、酸化シリコン膜940にトラップを作る金属薄膜を挿入することによって、準位を作ることも考えられる。本実施の形態のメモリセルは、その製法が単純で、製造し易いという特徴がある。
(実施の形態5)
前記実施の形態1〜4のメモリセルは、基板とゲート電極との間のゲート絶縁膜を基板側から酸化シリコン膜910/窒化シリコン膜920/酸窒化シリコン膜930/薄い酸化シリコン膜940の4層膜で構成している。他方、ゲート絶縁膜を基板側から(1)酸化シリコン膜/窒化シリコン膜/酸窒化シリコン膜の3層構造、または(2)酸化シリコン膜/窒化シリコン膜/酸化シリコン膜の3層膜で構成した場合でも、ゲート電極からの高効率正孔注入を実現できる。
上記(1)の3層膜を採用した場合は、前記実施の形態1〜4の4層膜を採用した場合に比べて、酸化シリコン膜940がない分、より高効率の正孔注入が可能となる。また、酸窒化シリコンよりも酸化シリコンのほうがバンドギャップが大きいため、(2)の3層膜を採用した場合は、前記実施の形態1〜4の4層膜を採用した場合に比べて、窒化シリコン膜中に蓄積されたキャリアの保持特性が向上する。
(実施の形態6)
前記実施の形態1〜5では、MONOS型メモリについて説明したが、電荷蓄積層をポリシリコン膜で構成した、いわゆるフローティングゲート型メモリにおいても、前記実施の形態1〜4のいずれかのゲート電極構造を適用することにより、ゲート電極からフローティングゲートへの高効率正孔注入を実現できる。
電荷蓄積層をポリシリコン膜で構成したメモリセルは、ポリシリコン膜を挟む基板側の絶縁膜およびゲート電極側の絶縁膜の欠陥に敏感となる。これは、ポリシリコン膜が導電膜であることから、例えば図32に示すように、ゲート絶縁膜901の所定部位に欠陥(D)が生じた場合、ポリシリコン膜(電荷蓄積層)に蓄積された電荷(C)は、容易に欠陥部位へ到達できるので、そこから電荷(C)がリークしてしまうためである。他方、窒化シリコン膜のような非導電性で、かつ離散トラップ性を有する膜の場合、電荷(C)が欠陥部位へ到達するためには、離散トラップ中のサイトを渡り歩くエネルギーが必要となるので、容易にリークすることはない。
従って、電荷蓄積層をポリシリコン膜で構成する場合は、ポリシリコン膜を挟む基板側の絶縁膜およびゲート電極側の絶縁膜を厚くしなければならず、それに伴って正孔注入および電子注入に必要となるゲート電圧も増大するが、電荷蓄積層を窒化シリコン膜で構成し、ホットキャリアによる局所注入を行ったときに起こるような、電荷蓄積層の一部に電荷が局在する問題を回避することができる。
(実施の形態7)
前記実施の形態1〜6では、ゲート電極から正孔を注入するメモリセルについて説明したが、ゲート電極に負の電圧を印加し、ゲート電極から電子を注入するメモリセルにおいても、同様に高効率注入を実現することができる。
この方式を採用した場合は、ゲート電極から電子も正孔も注入することができるため、チャネル界面を全く劣化させることなく、書き込み・消去動作を行うことができ、読み出し時におけるトランジスタ特性の劣化を防ぐことができる。
(実施の形態8)
本発明は、図7〜図9で説明したようなスプリットゲート構造を有するMONOS型メモリに適用することも可能である。すなわち、図7〜図9に示すスプリットゲート構造を有するMONOS型メモリのメモリゲート550に、前記実施の形態1〜4のいずれかのゲート電極構造を適用することにより、メモリゲート550から電荷蓄積層に高い効率で正孔を注入することが可能となる。また、メモリゲート550のゲート絶縁膜950を前記実施の形態1のゲート絶縁膜と同じ4層膜で構成することにより、正孔の注入効率をさらに高くすることが可能となる。
図33は、本実施の形態のメモリセルを示す平面図、図34は、図33のA−A線断面図である。本発明のメモリセルにおけるキャリア注入方式は、ゲート電極からの正孔注入と基板からのホットエレクトロン注入なので、まずメモリセルの動作において、消去動作が前述のものと置き換わることになる。すなわち、消去時には、例えばメモリゲート550に正電位10Vを与え、拡散層(ソース)200、拡散層(ドレイン)300、選択ゲート500およびシリコン基板100にそれぞれ0Vを与える。正孔は、メモリゲート550から電荷蓄積層(窒化シリコン膜920)に注入される。ここで、前記実施の形態1〜4で示した本発明のゲート電極構造をメモリゲート550に適用することにより、正孔の高効率注入が可能となる。書き込みおよび読み出しにおいては、前述と同様の動作を行うことができる。消去時に高効率の正孔注入が可能となるので、閾値を低くするができる。そのため、選択トランジスタによってメモリセルの選択を行う本実施の形態のメモリセルは、メモリゲート550を0Vで読み出すことができるので、動作時の低電圧化と高速化を実現できる。また、書き込み時と消去時以外にはメモリゲート550にバイアスが掛からないので、電荷保持にとって有効である。
次に、図35〜図44を用いて本実施の形態のメモリセルの製造方法を説明する。図35〜図44のそれぞれは、左側が図33のA−A線方向に沿った断面図であり、右側が図33のB−B線方向に沿った断面図である。また、ここでは、いわゆる0.13μm世代相当のプロセス技術を用いて説明する。
まず、図35に示すように、p型シリコン基板の主面に公知の浅溝素子分離(STI:Shallow Trench Isolation)プロセスを用いて素子分離領域150を形成する。また、ホウ素のイオン注入および活性化アニール処理を行うことにより、基板表面にp型ウエル領域(図示せず)を形成する。次に、基板表面を熱酸化して膜厚2.5nmの酸化シリコン膜からなるゲート絶縁膜900を形成した後、ゲート絶縁膜900上にCVD法を用いて膜厚200nm程度のポリシリコン膜を堆積し、続いてこのポリシリコン膜をドライエッチングすることにより、選択ゲート500を形成する。なお、選択ゲート500の下のゲート絶縁膜900は極めて薄いので、以下の図(図36〜図44)では図示しない。
次に、図36に示すように、基板上にゲート絶縁膜950を形成する。このゲート絶縁膜950は、前記実施の形態1で説明した酸化シリコン膜910、窒化シリコン膜920、酸窒化シリコン膜930および酸化シリコン膜940の4層膜からなり、その製造方法も、前記実施の形態1で説明した製法と同じである。
次に、図37に示すように、ゲート絶縁膜950上にCVD法で膜厚70nmのp型ポリシリコン膜550pを堆積した後、図38に示すように、p型ポリシリコン膜550pを異方性エッチングすることにより、選択ゲート500の側壁にスペーサ状のメモリゲート550を形成する。ここで、p型ポリシリコン膜550pは、前記実施の形態1で説明したような、低不純物濃度のp型ポリシリコン膜とその上部に堆積した高不純物濃度のp+型ポリシリコン膜との2層膜で構成されている。また、メモリゲート550は、上記p型ポリシリコン膜550pに代えて、前記実施の形態2〜4で説明したようなゲート電極材料を用いて形成することもできる。
次に、図39に示すように、フォトレジスト膜700をマスクにしたドライエッチングで選択ゲート500の一方の側壁のメモリゲート550を除去し、他方の側壁のみにメモリゲート550を残す。
次に、図40に示すように、ゲート絶縁膜950をドライエッチングし、選択ゲート500の一方の側壁およびメモリゲート550の下部にゲート絶縁膜950を残す。続いて、基板の表面にヒ素をイオン注入した後、基板を熱処理してヒ素を活性化することにより、n−拡散層210、310を形成する。ここでのヒ素の注入エネルギーは10keV、ドーズ量は1×1015atom/cm−2とする。n−拡散層210、310は、メモリセルをLDD(Lightly doped drain)構造にするために形成する。
次に、図41に示すように、基板上にCVD法で膜厚100nmの酸化シリコン膜961を堆積した後、図42に示すように、酸化シリコン膜961を異方性エッチングすることにより、選択ゲート500の側壁およびメモリゲートの側壁にサイドウォールスペーサ960を形成する。続いて、基板の表面にヒ素をイオン注入した後、基板を熱処理してヒ素を活性化することにより、メモリセルのソース、ドレインとなる拡散層200、300を形成する。ここでのヒ素の注入エネルギーは40keV、ドーズ量は2×1015atom/cm2とする。また、熱処理条件は、950℃、60秒とする。
次に、図43に示すように、公知のサリサイドプロセスにより、選択ゲート500、メモリゲート550、拡散層200、300のそれぞれの表面にシリサイド層501を形成する。シリサイド層501は、例えばCoシリサイドからなる。
次に、図44に示すように、基板上に厚い層間絶縁膜510を堆積した後、公知の配線プロセスにより、層間絶縁膜510上に配線600を形成する。以上の工程により、ゲート電極側から高い効率で正孔を注入することができるスプリットゲート構造のMONOS型メモリが完成する。
なお、上記の説明では、メモリゲート550を選択ゲート500に対して自己整合で形成したが、図45に示すように、選択ゲート500の上部を覆うように導電膜を堆積した後、フォトレジスト膜をマスクにしてこの導電膜をドライエッチングすることにより、メモリゲート550を形成することもできる。メモリゲート550を構成する導電膜は、前記実施の形態1〜4で説明したようなゲート電極材料で構成する。
(実施の形態9)
ノンドープポリシリコン膜とp型ポリシリコン膜とからなる理想的な積層ゲート電極を形成するには、前記実施の形態1でも述べた通り、活性化の際にボロンの拡散をよく抑制できるレーザーアニールを用いるのがよい。これは、従来のRTA(Rapid Thermal Anneal)に比べて急加熱・急冷が可能であるためである。
実際に、レーザーアニールによってノンドープポリシリコン膜とp型ポリシリコン膜の積層膜を活性化した場合のボロン濃度分布を図46に示す。図46の曲線Aは、シリコン基板上に酸化シリコン膜(膜厚=4nm)、窒化シリコン膜(膜厚=5nm)、酸窒化シリコン膜(膜厚=5nm)の順で堆積した絶縁膜上に、膜厚6nmのノンドープポリシリコン膜(i−Si)と膜厚200nmのボロンドープ多結晶シリコン膜(p+−Si)を積層してゲート電極を形成し、レーザーアニールでボロンの活性化を行ったときのSIMS分析によるボロン濃度プロファイルである。ボロンの活性化は、N2雰囲気で900℃、30分熱処理を行った後に1200℃、800μsecのレーザーアニールを行ったものである。比較対象として、p型ポリシリコン単層膜からなるゲート電極のSIMS分析結果(曲線B)も載せている。
図46から、積層ゲート電極の場合、ノンドープポリシリコン膜とボロンドープ多結晶シリコン膜との間でボロン濃度が急激に低下していることが分かる。特に、ノンドープポリシリコン膜(i−Si)中に、ボロンドープ多結晶シリコン膜(p+−Si)の平均ボロン濃度(4×1020/cm3)に対して一桁以上低い領域が4nm程度あるが、この領域は、ゲート電圧印加時に効果的にバンドを曲げることができるので、実質的にノンドープポリシリコン膜と見なすことができる。
これは、C−V測定による電気的なノンドープポリシリコン膜の厚さをシリコンの比誘電率(=11.9)を用いて算出したところ3.9nmであったことからも、ボロンの拡散は約2nm程度に抑えられており、実効的にノンドープポリシリコンとみなせる厚さはボロンドープ多結晶シリコン膜のボロン濃度よりも一桁低い部分の厚さであるということが分かる。よって、本発明において、ノンドープポリシリコン膜と呼ぶ層は、特に断りのない限り、ボロンドープ多結晶シリコン膜のボロン濃度の平均値に対して一桁以上低い領域を指し、C−V測定によって電気的に測定されるSi層膜厚とする。
また、上記レーザーアニールを行った後にもボロン拡散を極小に抑えることが望ましいことから、拡散層(ソース、ドレイン)を形成する際の不純物の活性化もレーザーアニールを用いるのがよい。理想的には、ゲート電極と拡散層をレーザーアニールで一括して活性化するのがよい。
図47は、上記の条件で形成した積層ゲート電極を有するMONOSと、p型ポリシリコン単層膜からなるゲート電極を有するMONOSの書き込み・消去特性を示すグラフである。図47(a)の曲線C、D、Eは、それぞれ積層ゲートMONOSの初期、書き込み後および消去後のトランジスタのVg−Vd特性である。また、(b)の曲線F、G、Hは、それぞれ単層ゲートMONOSの初期、書き込み後および消去後のトランジスタのVg−Vd特性である。
図48は、MONOSにおいて、書き込み状態から、ゲート電極に正の電圧を印加して消去したときの、しきい値変化の時間依存性を示すグラフであり、実線は積層ゲート電極を有するMONOSのしきい値変化、破線は単層ゲート電極を有するMONOSのしきい値変化をそれぞれ示している。
図49は、積層ゲート電極を有するMONOSの断面図である。図中の符号100はシリコン基板、401はn型拡散層(ソース、ドレイン)、402は膜厚4nmの酸化シリコン膜、403は膜厚5nmの窒化シリコン膜、404は膜厚5nmの酸窒化シリコン膜である。405は、前述したSIMS分析のサンプルの製法および条件で作成した積層ゲート電極であり、レーザーアニール時に拡散層と同時に活性化処理したものである。
図48および図49から、積層ゲートMONOSの消去時におけるホールの注入量は、単層ゲートMONOSのそれに比べて多くなっており、また消去の速度も約100倍程度速くなっていることが分かる。このように、レーザーアニールによる積層ゲート電極の形成は、本発明の実施に非常に有用である。また、レーザーアニールによるゲート電極の活性化後には、高温を必要とするプロセスをなるべく排除することも有効である。
そこで、本実施の形態およびそれ以降の実施の形態では、レーザーアニールを用いてメモリセルの積層ゲート電極を活性化するプロセスとプロセスとの整合性を考慮した製造方法の例を示す。
本実施の形態で説明する製造方法は、ノンドープポリシリコン膜とp型ポリシリコン膜とからなる積層ゲート電極を有する1トランジスタ(NROM)型メモリセルとCMOS周辺回路とを同一シリコン基板上に形成する製造方法である。以下の各図において、左側部分はメモリセル領域の断面図、右側部分は、周辺回路領域の断面図である。
まず、図50に示すように、周知の方法で素子分離領域150、n型ウエル151およびp型ウエル152を形成したシリコン基板100の表面にCMOSトランジスタのゲート酸化膜406を形成する。ゲート酸化膜406は、シリコン基板100の表面を熱酸化して形成し、その膜厚は3nm程度とする。続いて、ゲート酸化膜406上にCVD法で膜厚150nm程度のノンドープポリシリコン膜407aを堆積した後、メモリセル領域のノンドープポリシリコン膜407aおよびゲート酸化膜406をドライエッチング、ウェットエッチングまたはウェット洗浄によって除去する。
次に、図51に示すように、電荷蓄積部およびバリア膜を有するメモリセルのゲート絶縁膜408を堆積する。ゲート絶縁膜408は、例えば酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜などでもよいし、これらの積層膜でもよい。また、電荷蓄積層としては、high−kトラップ膜やポリシリコンフローティングゲートなどでもよいし、その他の電荷蓄積層を有する構成でもよい。ここでは例えば、膜厚4nmの酸化シリコン膜、膜厚5nmの酸化シリコン膜および膜厚5nmの酸窒化シリコン膜からなる積層膜をCVD法で堆積する。
次に、図52に示すように、ゲート絶縁膜408上にCVD法でノンドープもしくは低不純物濃度のアモルファスシリコン膜409aを堆積した後、N2雰囲気中で900℃、30分程度の熱処理を行う。この熱処理はアモルファスシリコンをポリシリコンにし、後のレーザーアニール工程において、ボロンがアモルファスシリコン膜409aへ拡散するのをより効果的に防ぐために行う。アモルファスシリコン膜409aの不純物濃度は、このアモルファスシリコン膜409a上に堆積するp型ポリシリコン膜の不純物濃度よりも1桁以上低いことが望ましい。また、アモルファスシリコン膜409aの膜厚は、6nm以下が望ましい。6nm以上でも効果はあるが、あまり厚すぎると、読み出し時にゲート電極の空乏化を促進してしまうことなり、読み出し特性が劣化する。
次に、アモルファスシリコン膜409a上に膜厚150nm程度のp型ポリシリコン膜410pを堆積した後、周辺回路領域のp型ポリシリコン膜410pおよびアモルファスシリコン膜409aをドライエッチング、ウェットエッチングまたはウェット洗浄によって除去する。
次に、図53に示すように、メモリセル領域のp型ポリシリコン膜410p、アモルファスシリコン膜409aおよびゲート絶縁膜408をドライエッチングでパターニングすることによって、アモルファスシリコン膜409aとp型ポリシリコン膜410pとの積層膜からなるメモリセルのゲート電極411を形成する。
次に、周辺回路領域のノンドープポリシリコン膜407a上に堆積されたゲート絶縁膜408を除去した後、図54に示すように、nMOSトランジスタ形成領域のノンドープポリシリコン膜407aにリンをイオン注入してn型ポリシリコン膜407nとし、pMOS形成領域のノンドープポリシリコン膜407aにボロンをイオン注入してp型ポリシリコン膜407pとする。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。また、ボロンの注入エネルギーは5KeV程度、ドーズ量は4×1015/cm2程度とする。
次に、n型ポリシリコン膜407n、p型ポリシリコン膜407pおよびゲート酸化膜406をドライエッチングでパターニングすることによって、図55に示すように、nMOSトランジスタのゲート電極412およびpMOSトランジスタのゲート電極413を形成する。
次に、メモリセル、nMOSトランジスタおよびpMOSトランジスタのそれぞれの拡散層(ソース、ドレイン)を形成するために、メモリセル領域のp型ウエル152および周辺回路領域のp型ウエル152にヒ素をイオン注入し、周辺回路領域のn型ウエル151にボロンをイオン注入した後、例えば1200℃、800μsecのレーザーアニールによってこれらの不純物を活性化する。このとき、ゲート電極411、412、413に注入されていた不純物の活性化も同時に行う。
CMOS周辺回路は高速動作を要求されるため、後に拡散層(ソース、ドレイン)の表面にシリサイド層を形成する必要があるが、レーザーアニールによる活性化では、不純物の拡散が少ないため、浅い拡散層しか形成することができない。しかし、浅い拡散層の表面にシリサイド層を形成すると、MOSトランジスタに接合リークが生じる原因となる。そこで、レーザーアニールによる活性化でも深い拡散層が形成できるよう、周辺回路領域は不純物を多段注入して拡散層を深く形成してからレーザーアニールによる活性化を行う。
例えばヒ素をイオン注入する際、(1)注入エネルギー=5KeV、ドーズ量=1×1015/cm2、(2)注入エネルギー=15KeV、ドーズ量=2×1015/cm2、(3)注入エネルギー=30KeV、ドーズ量=1×1015/cm2の3段注入を行うことにより、活性化後に40〜50nm程度の深さの拡散層を形成することができる。従って、シリサイド層の厚さを20nm以下とすれば、拡散層を突き破ることはないため、正常なトランジスタ動作が可能となる。このように、CMOS周辺回路は、メモリセルに比べて拡散層の深さを大きく、かつ拡散層の不純物濃度を高くすることが望ましい。ただし、工程を簡略化するため、メモリセル領域のp型ウエル152にヒ素を多段注入して拡散層を深く形成したり、メモリセルの拡散層の表面にもシリサイド層を形成したりすることもできる。
なお、メモリセル領域のp型ウエル152にヒ素をイオン注入する際、ゲート電極411の表面(p型ポリシリコン膜410p)にもヒ素がイオン注入されるので、ヒ素の濃度を高くすると、メモリセルのゲート電極411中にpn接合が形成されてしまう。従って、メモリセル領域のp型ウエル152にイオン注入するヒ素の濃度は、周辺回路領域のp型ウエル152にイオン注入するヒ素の濃度よりも低くすることが望ましい。あるいは、図52に示す工程でp型ポリシリコン膜410pを堆積した後、その表面に酸化シリコン膜を堆積しておき、拡散層形成用のイオン注入を行った後にこの酸化シリコン膜を除去してもよい。
ここまでの工程で、図56に示すように、メモリセル領域のp型ウエル152にメモリセルのn型拡散層(ソース、ドレイン)414が形成される。また、周辺回路領域のp型ウエル152にnMOSトランジスタのn型拡散層(ソース、ドレイン)415が形成され、n型ウエル151にpMOSトランジスタのp型拡散層(ソース、ドレイン)416が形成される。
次に、図57に示すように、膜厚50〜100nm程度の酸化シリコン膜417を堆積し、続いて周辺回路領域の酸化シリコン膜417をドライエッチングしてゲート電極412、413の側壁にサイドウォールスペーサ417sを形成した後、CMOS周辺回路のゲート電極412、413、n型拡散層415およびp型拡散層416のそれぞれの表面にCoシリサイドなどからなるシリサイド層418を形成する。なお、前述したように、メモリセルのゲート電極411およびn型拡散層414のそれぞれの表面にシリサイド層418を形成することもできる。
このように、CMOS周辺回路のn型拡散層415およびp型拡散層416をメモリセルのn型拡散層414よりも深く形成することによって、シリサイド層418の突き抜けを防ぐことが可能となるので、高効率なゲートからのホール注入を実現するメモリセルと、高速動作を実現するCMOS周辺回路を同一のシリコン基板100上に製造することができる。
(実施の形態10)
前記実施の形態9では、シリサイド層が拡散層を突き抜けることがないよう、不純物の多段注入によって深い拡散層を形成した。本実施の形態では、メモリセルの積層ゲート電極を形成する前に拡散層のイオン注入を行い、RTAによる拡散層の活性化を施した後に、メモリセルのゲート電極を形成するというプロセスによって、深い拡散層を有するCMOS周辺回路を形成する。
まず、図58に示すように、素子分離領域150、n型ウエル151およびp型ウエル152を形成したシリコン基板100の表面にCMOSトランジスタのゲート酸化膜406を形成する。ゲート酸化膜406の膜厚は3nm程度とする。続いて、ゲート酸化膜406上にCVD法で膜厚150nm程度のノンドープポリシリコン膜(図示せず)を堆積した後、メモリセル領域のノンドープポリシリコン膜およびnMOSトランジスタ形成領域のノンドープポリシリコン膜にリンをイオン注入してn型ポリシリコン膜407nとし、pMOS形成領域のノンドープポリシリコン膜にボロンをイオン注入してp型ポリシリコン膜407pとする。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。また、ボロンの注入エネルギーは5KeV程度、ドーズ量は4×1015/cm2程度とする。
次に、メモリセル領域のノンドープポリシリコン膜およびゲート酸化膜406を除去した後、n型ポリシリコン膜407n、p型ポリシリコン膜407pおよびゲート酸化膜406をパターニングすることによって、図59に示すように、nMOSトランジスタのゲート電極412およびpMOSトランジスタのゲート電極413を形成する。
次に、図60に示すように、後の工程でメモリセルのゲート電極が形成される領域に、このゲート電極と同一形状のフォトレジスト膜420を形成した後、図61に示すように、メモリセル、nMOSトランジスタおよびpMOSトランジスタのそれぞれの拡散層(ソース、ドレイン)を形成するために、不純物のイオン注入を行う。このとき、メモリセル領域のp型ウエル152には、注入エネルギー=25KeV、ドーズ量=1×1015/cm2の条件でヒ素をイオン注入する。また、周辺回路領域のp型ウエル152には、注入エネルギー=40KeV、ドーズ量=4×1015/cm2の条件でヒ素をイオン注入し、n型ウエル151には、注入エネルギー=10KeV、ドーズ量=2×1015/cm2の条件でボロンをイオン注入する。またこの際、より深い拡散層を形成するために、不純物の多段イオン注入を行ってシリコン基板100の深さ方向により広い不純物プロファイルを作ってもよい。特に、高速動作を実現するためにシリサイド層を必要とするCMOSトランジスタは、メモリセルの拡散層に比べて拡散層の深さを深く、そして不純物濃度も高くすることが望ましい。
次に、RTAによって上記不純物の活性化処理を行う。これにより、メモリセル領域のp型ウエル152にメモリセルのn型拡散層(ソース、ドレイン)414が形成される。また、周辺回路領域のp型ウエル152にnMOSトランジスタのn型拡散層(ソース、ドレイン)415が形成され、n型ウエル151にpMOSトランジスタのp型拡散層(ソース、ドレイン)416が形成される。
次に、図62に示すように、メモリセル領域のフォトレジスト膜420を除去した後、図63に示すように、電荷蓄積部およびバリア膜を有するメモリセルのゲート絶縁膜408を堆積する。ゲート絶縁膜408は、例えば酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜などでもよいし、これらの積層膜でもよい。また、電荷蓄積層としては、high−kトラップ膜やポリシリコンフローティングゲートなどでもよいし、その他の電荷蓄積層を有する構成でもよい。ここでは例えば、膜厚4nmの酸化シリコン膜、膜厚5nmの酸化シリコン膜および膜厚5nmの酸窒化シリコン膜からなる積層膜をCVD法で堆積する。
次に、ゲート絶縁膜408上にノンドープもしくは低不純物濃度のアモルファスシリコン膜409aを堆積し、続いて、N2雰囲気中で900℃、30分程度の熱処理を行った後、アモルファスシリコン膜409a上に膜厚150nm程度のp型ポリシリコン膜410pを堆積する。前記実施の形態9と同様、アモルファスシリコン膜409aの不純物濃度は、p型ポリシリコン膜410pの不純物濃度よりも1桁以上低いことが望ましい。また、アモルファスシリコン膜409aの膜厚は、6nm以下が望ましい。
次に、図64に示すように、周辺回路領域のp型ポリシリコン膜410pおよびアモルファスシリコン膜409aを除去した後、メモリセル領域のp型ポリシリコン膜410p、アモルファスシリコン膜409aおよびゲート絶縁膜408をドライエッチングでパターニングすることによって、アモルファスシリコン膜409aとp型ポリシリコン膜410pとの積層膜からなるメモリセルのゲート電極411を形成する。
次に、図65に示すように、周辺回路領域のゲート絶縁膜408を除去した後、図66に示すように、前記実施の形態9と同様の方法で酸化シリコン膜417を堆積し、続いて周辺回路領域の酸化シリコン膜417をドライエッチングしてゲート電極412、413の側壁にサイドウォールスペーサ417sを形成した後、CMOS周辺回路のゲート電極412、413、n型拡散層415およびp型拡散層416のそれぞれの表面にシリサイド層418を形成する。
このように、CMOS周辺回路のn型拡散層415およびp型拡散層416をメモリセルのn型拡散層414よりも深く形成することによって、シリサイド層418の突き抜けを防ぐことが可能となるので、高効率なゲートからのホール注入を実現するメモリセルと、高速動作を実現するCMOS周辺回路を同一のシリコン基板100上に製造することができる。
また、本実施の形態によれば、メモリセルのゲート電極411を形成する前に拡散層414を形成するので、拡散層414の不純物濃度を高くしても、ゲート電極411中にpn接合が形成されることがない。
(実施の形態11)
本実施の形態では、前記実施の形態8で示したようなスプリットゲート型のメモリセルとCMOS周辺回路とを同一シリコン基板上に形成する製造方法を説明する。
まず、図67に示すように、素子分離領域150、n型ウエル151およびp型ウエル152を形成したシリコン基板100の表面に膜厚3nm程度のゲート酸化膜406を形成し、続いてゲート酸化膜406上に膜厚150nm程度のノンドープポリシリコン膜407aを堆積した後、メモリセル領域のノンドープポリシリコン膜407aにリンをイオン注入してn型ポリシリコン膜407nを形成する。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。
次に、図68に示すように、メモリセル領域のn型ポリシリコン膜407nおよびゲート酸化膜406をパターニングして選択ゲート421を形成した後、電荷蓄積部およびバリア膜を有するメモリセルのゲート絶縁膜408を堆積する。ゲート絶縁膜408は、例えば膜厚4nmの酸化シリコン膜、膜厚5nmの酸化シリコン膜および膜厚5nmの酸窒化シリコン膜からなる積層膜とするが、前記実施の形態9、10で例示したような他の材料でもよい。
次に、図69に示すように、ゲート絶縁膜408上にノンドープもしくは低不純物濃度のアモルファスシリコン膜409aを堆積し、続いて、N2雰囲気中で900℃、30分程度の熱処理を行った後、アモルファスシリコン膜409a上に膜厚150nm程度のp型ポリシリコン膜410pを堆積する。前記実施の形態9と同様、アモルファスシリコン膜409aの不純物濃度は、p型ポリシリコン膜410pの不純物濃度よりも1桁以上低いことが望ましい。また、アモルファスシリコン膜409aの膜厚は、6nm以下が望ましい。
次に、図70に示すように、メモリセル領域のp型ポリシリコン膜410pおよびアモルファスシリコン膜409aをドライエッチングでパターニングすることによって、アモルファスシリコン膜409aとp型ポリシリコン膜410pとの積層膜からなるスペーサ形状のメモリゲート422を形成する。
次に、図71に示すように、フォトレジスト膜423をマスクにしたドライエッチングにより、選択ゲート421の両側に形成されたメモリゲート422の一方を除去する。
次に、図72に示すように、選択ゲート421の一方の側壁とメモリゲート422の下部にゲート絶縁膜408を残し、他の領域のゲート絶縁膜408をエッチングして除去する。
次に、図73に示すように、nMOSトランジスタ形成領域のノンドープポリシリコン膜407aにリンをイオン注入してn型ポリシリコン膜407nとし、pMOS形成領域のノンドープポリシリコン膜407aにボロンをイオン注入してp型ポリシリコン膜407pとする。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。また、ボロンの注入エネルギーは5KeV程度、ドーズ量は4×1015/cm2程度とする。
次に、n型ポリシリコン膜407n、p型ポリシリコン膜407pおよびゲート酸化膜406をドライエッチングでパターニングすることによって、図74に示すように、nMOSトランジスタのゲート電極412およびpMOSトランジスタのゲート電極413を形成する。
次に、図75に示すように、メモリセル、nMOSトランジスタおよびpMOSトランジスタのそれぞれの拡散層(ソース、ドレイン)を形成するために、メモリセル領域のp型ウエル152および周辺回路領域のp型ウエル152にヒ素をイオン注入し、周辺回路領域のn型ウエル151にボロンをイオン注入した後、前記実施の形態9と同様に、例えば1200℃、800μsecのレーザーアニールによってこれらの不純物を活性化する。このとき、ゲート電極411、412、413に注入されていた不純物の活性化も同時に行う。
CMOS周辺回路は高速動作を要求されるため、後に拡散層(ソース、ドレイン)の表面にシリサイド層を形成する必要があるが、レーザーアニールによる活性化では、不純物の拡散が少ないため、浅い拡散層しか形成することができない。しかし、浅い拡散層の表面にシリサイド層を形成すると、MOSトランジスタに接合リークが生じる原因となる。そこで、レーザーアニールによる活性化でも深い拡散層が形成できるよう、周辺回路領域は不純物を多段注入して拡散層を深く形成してからレーザーアニールによる活性化を行う。
例えばヒ素をイオン注入する際、(1)注入エネルギー=5KeV、ドーズ量=1×1015/cm2、(2)注入エネルギー=15KeV、ドーズ量=2×1015/cm2、(3)注入エネルギー=30KeV、ドーズ量=1×1015/cm2の3段注入を行うことにより、活性化後に40〜50nm程度の深さの拡散層を形成することができる。従って、シリサイド層の厚さを20nm以下とすれば、拡散層を突き破ることはないため、正常なトランジスタ動作が可能となる。このように、CMOS周辺回路は、メモリセルに比べて拡散層の深さを大きく、かつ拡散層の不純物濃度を高くすることが望ましい。ただし、工程を簡略化するため、メモリセル領域のp型ウエル152にヒ素を多段注入して拡散層を深く形成したり、メモリセルの拡散層の表面にもシリサイド層を形成したりすることもできる。
なお、メモリセル領域のp型ウエル152にヒ素をイオン注入する際、ゲート電極411の表面(p型ポリシリコン膜410p)にもヒ素がイオン注入されるので、ヒ素の濃度を高くすると、メモリセルのゲート電極411中にpn接合が形成されてしまう。従って、メモリセル領域のp型ウエル152にイオン注入するヒ素の濃度は、周辺回路領域のp型ウエル152にイオン注入するヒ素の濃度よりも低くすることが望ましい。
ここまでの工程で、メモリセル領域のp型ウエル152にメモリセルのn型拡散層(ソース、ドレイン)424が形成される。また、周辺回路領域のp型ウエル152にnMOSトランジスタのn型拡散層(ソース、ドレイン)415が形成され、n型ウエル151にpMOSトランジスタのp型拡散層(ソース、ドレイン)416が形成される。
次に、図76に示すように、膜厚50〜100nm程度の酸化シリコン膜417を堆積し、続いて周辺回路領域の酸化シリコン膜417をドライエッチングしてゲート電極412、413の側壁にサイドウォールスペーサ417sを形成した後、CMOS周辺回路のゲート電極412、413、n型拡散層415およびp型拡散層416のそれぞれの表面にCoシリサイドなどからなるシリサイド層418を形成する。
このように、CMOS周辺回路のn型拡散層415およびp型拡散層416をメモリセルのn型拡散層424よりも深く形成することによって、シリサイド層418の突き抜けを防ぐことが可能となるので、高効率なゲートからのホール注入を実現するメモリセルと、高速動作を実現するCMOS周辺回路を同一のシリコン基板100上に製造することができる。
(実施の形態12)
本実施の形態では、前記実施の形態8で示したようなスプリットゲート型のメモリセルとCMOS周辺回路とを同一シリコン基板上に形成する製造方法を説明する。
まず、図77に示すように、素子分離領域150、n型ウエル151およびp型ウエル152を形成したシリコン基板100の表面に膜厚3nm程度のゲート酸化膜406を形成し、続いてゲート酸化膜406上に膜厚150nm程度のノンドープポリシリコン膜407aを堆積する。
次に、図78に示すように、メモリセル領域のノンドープポリシリコン膜407aおよびnMOSトランジスタ形成領域のノンドープポリシリコン膜407aにリンをイオン注入してn型ポリシリコン膜407nとし、pMOS形成領域のノンドープポリシリコン膜407aにボロンをイオン注入してp型ポリシリコン膜407pとする。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。また、ボロンの注入エネルギーは5KeV程度、ドーズ量は4×1015/cm2程度とする。
次に、図79に示すように、メモリセル領域のn型ポリシリコン膜407nおよびゲート酸化膜406をパターニングすることによって選択ゲート421を形成し、周辺回路領域のn型ポリシリコン膜407n、p型ポリシリコン膜407pおよびゲート酸化膜406をパターニングすることによって、nMOSトランジスタのゲート電極412およびpMOSトランジスタのゲート電極413を形成する。
次に、図80に示すように、p型ウエル152にヒ素をイオン注入し、n型ウエル151にボロンをイオン注入する。ヒ素の注入エネルギーは40KeV程度、ドーズ量は4×1015/cm2程度とする。また、ボロンの注入エネルギーは10KeV程度、ドーズ量は2×1015/cm2程度とする。このとき、後の工程でメモリゲートが形成される領域は、フォトレジスト膜425で覆っておく。
次に、RTAによって上記不純物の活性化処理を行う。これにより、図81に示すように、メモリセル領域のp型ウエル152にメモリセルのn型拡散層(ソース、ドレイン)424が形成される。また、周辺回路領域のp型ウエル152にnMOSトランジスタのn型拡散層(ソース、ドレイン)415が形成され、n型ウエル151にpMOSトランジスタのp型拡散層(ソース、ドレイン)416が形成される。
次に、図82に示すように、前記実施の形態11の図68〜図72に示す工程に従って、スペーサ形状のメモリゲート422を形成した後、図83に示すように、前記図76に示す工程に従って、CMOS周辺回路のゲート電極412、413、n型拡散層415およびp型拡散層416のそれぞれの表面にCoシリサイドなどからなるシリサイド層418を形成する。
このように、CMOS周辺回路のn型拡散層415およびp型拡散層416を深く形成することによって、シリサイド層418の突き抜けを防ぐことが可能となるので、高効率なゲートからのホール注入を実現するメモリセルと、高速動作を実現するCMOS周辺回路を同一のシリコン基板100上に製造することができる。
また、本実施の形態によれば、メモリゲート422を形成する前にメモリセルのn型拡散層424を形成するので、n型拡散層424の不純物濃度を高くしても、メモリゲート422中にpn接合が形成されることがない。従って、n型拡散層424の表面にシリサイド層418を形成することも可能となる。
(実施の形態13)
前記実施の形態10および実施の形態12では、電荷蓄積層とバリア膜を含むゲート絶縁膜408を形成する工程よりも前に、CMOS周辺回路のゲート電極用ノンドープポリシリコン膜407aに不純物を導入している。
上記ゲート絶縁膜408を形成する工程では、膜の信頼性を向上させるためにNO雰囲気中のアニール等の高温処理を行う方法があるが、この高温処理を行うと、ノンドープポリシリコン膜407a中のn型不純物とp型不純物とが熱拡散して局所的に混じり合ってしまう可能性がある。そこで、本実施の形態では、このような不具合を防ぐことのできる製造方法について説明する。ここでは、1トランジスタ型(NROM型)のメモリセルを有する場合を例にとって説明する。
まず、図84に示すように、素子分離領域150、n型ウエル151およびp型ウエル152を形成したシリコン基板100の表面に膜厚3nm程度のゲート酸化膜406を形成し、続いてゲート酸化膜406上に膜厚150nm程度のノンドープポリシリコン膜407aを堆積した後、メモリセル領域のノンドープポリシリコン膜407aおよびゲート酸化膜406を除去する。次に、ゲート絶縁膜408を形成する。ゲート絶縁膜408は、例えば膜厚4nmの酸化シリコン膜、膜厚5nmの酸化シリコン膜および膜厚5nmの酸窒化シリコン膜からなる積層膜とするが、前記実施の形態9、10で例示したような他の材料でもよい。
次に、図85に示すように、周辺回路領域のゲート絶縁膜408を除去すると共に、メモリセル領域のゲート絶縁膜408をパターニングし、後の工程でメモリセルのゲート電極(411)を形成する領域にゲート絶縁膜408を残す。続いて、前記実施の形態9の図54および図55に示す工程に従って、nMOSトランジスタ形成領域のノンドープポリシリコン膜407aにリンをイオン注入してn型ポリシリコン膜407nとし、pMOS形成領域のノンドープポリシリコン膜407aにボロンをイオン注入してp型ポリシリコン膜407pとする。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。また、ボロンの注入エネルギーは5KeV程度、ドーズ量は4×1015/cm2程度とする。
次に、n型ポリシリコン膜407n、p型ポリシリコン膜407pおよびゲート酸化膜406をドライエッチングでパターニングすることによってnMOSトランジスタのゲート電極412およびpMOSトランジスタのゲート電極413を形成する。
次に、図86に示すように、ゲート絶縁膜408およびゲート電極412、413のそれぞれの周囲をフォトレジスト膜426で覆い、p型ウエル152にヒ素をイオン注入し、n型ウエル151にボロンをイオン注入する。ヒ素の注入エネルギーは40KeV程度、ドーズ量は4×1015/cm2程度とする。また、ボロンの注入エネルギーは10KeV程度、ドーズ量は2×1015/cm2程度とする。これらの不純物をイオン注入する領域は、後の工程でシリサイド層(18)が形成される領域である。
次に、図87に示すように、RTAによって上記不純物の活性化処理を行う。これにより、メモリセル領域のp型ウエル152に深いn型拡散層(ソース、ドレイン)427が形成される。また、周辺回路領域のp型ウエル152に深いn型拡散層(ソース、ドレイン)428が形成され、n型ウエル151に深いp型拡散層(ソース、ドレイン)429が形成される。
次に、図88に示すように、膜厚50〜100nm程度の絶縁膜430を堆積した後、メモリセル領域の絶縁膜430を除去する。この絶縁膜430は、次の工程でメモリセル領域を加工する際に周辺回路領域を保護するための保護膜である。絶縁膜430は、例えば酸化シリコン膜、酸化シリコン膜とポリシリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜との積層膜などで構成する。
次に、ノンドープもしくは低不純物濃度のアモルファスシリコン膜409aを堆積し、続いて、N2雰囲気中で900℃、30分程度の熱処理を行った後、アモルファスシリコン膜409a上に膜厚150nm程度のp型ポリシリコン膜410pを堆積する。前記実施の形態9と同様、アモルファスシリコン膜409aの不純物濃度は、p型ポリシリコン膜410pの不純物濃度よりも1桁以上低いことが望ましい。また、アモルファスシリコン膜409aの膜厚は、6nm以下が望ましい。次に、周辺回路領域のp型ポリシリコン膜410pとアモルファスシリコン膜409aを除去する。
次に、図89に示すように、メモリセル領域のp型ポリシリコン膜410pおよびアモルファスシリコン膜409aをパターニングすることによって、アモルファスシリコン膜409aとp型ポリシリコン膜410pとの積層膜からなるメモリセルのゲート電極411を形成する。続いて、周辺回路領域の絶縁膜430を除去する。
次に、図90に示すように、メモリセル、nMOSトランジスタおよびpMOSトランジスタのそれぞれの拡散層を形成するために、メモリセル領域のp型ウエル152および周辺回路領域のp型ウエル152にヒ素をイオン注入し、周辺回路領域のn型ウエル151にボロンをイオン注入した後、例えば1200℃、800μsecのレーザーアニールによってこれらの不純物を活性化する。
これにより、メモリセル領域のp型ウエル152にメモリセルのn型拡散層431が形成される。また、周辺回路領域のp型ウエル152にnMOSトランジスタのn型拡散層432が形成され、n型ウエル151にpMOSトランジスタのp型拡散層433が形成される。
次に、図91に示すように、膜厚50〜100nm程度の酸化シリコン膜(図示せず)を堆積し、続いてこの酸化シリコン膜をドライエッチングしてゲート電極411、412、413のそれぞれの側壁にサイドウォールスペーサ417sを形成した後、ゲート電極411、412、413、n型拡散層431、432およびp型拡散層433のそれぞれの表面にCoシリサイドなどからなるシリサイド層418を形成する。
このように、本実施の形態の製造方法によれば、ゲート絶縁膜408を形成した後にCMOS周辺回路のゲート電極用ノンドープポリシリコン膜407aに不純物を導入するので、ノンドープポリシリコン膜407a中のn型不純物とp型不純物とが熱拡散して混じり合う不具合を防止することができる。
また、本実施の形態の製造方法によれば、図90に示す工程において、不純物のイオン注入後に、レーザーアニールによる活性化処理を行うことで、ソース、ドレインのエクステンション層として機能する浅い拡散層(431、432、433)を形成することができる。
(実施の形態14)
前記実施の形態13では、1トランジスタ型(NROM型)のメモリセルを有する場合を例にとって説明したが、本実施の形態では、スプリットゲート型のメモリセルを有する場合を例にとって説明する。
まず、図92に示すように、素子分離領域150、n型ウエル151およびp型ウエル152を形成したシリコン基板100の表面に膜厚3nm程度のゲート酸化膜406を形成し、続いてゲート酸化膜406上に膜厚150nm程度のノンドープポリシリコン膜407aを堆積した後、メモリセル領域のノンドープポリシリコン膜407aにリンをイオン注入してn型ポリシリコン膜407nを形成する。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。
次に、メモリセル領域のn型ポリシリコン膜407nおよびゲート酸化膜406をパターニングして選択ゲート421を形成する。
次に、図93に示すように、電荷蓄積部およびバリア膜を有するメモリセルのゲート絶縁膜408を堆積する。ゲート絶縁膜408は、例えば膜厚4nmの酸化シリコン膜、膜厚5nmの酸化シリコン膜および膜厚5nmの酸窒化シリコン膜からなる積層膜とするが、前記実施の形態9、10で例示したような他の材料でもよい。
次に、周辺回路領域のゲート絶縁膜408を除去した後、nMOSトランジスタ形成領域のノンドープポリシリコン膜407aにリンをイオン注入してn型ポリシリコン膜とし、pMOS形成領域のノンドープポリシリコン膜407aにボロンをイオン注入してp型ポリシリコンとする。リンの注入エネルギーは10KeV程度、ドーズ量は6×1015/cm2程度とする。また、ボロンの注入エネルギーは5KeV程度、ドーズ量は4×1015/cm2程度とする。
次に、n型ポリシリコン膜、p型ポリシリコン膜およびゲート酸化膜406をドライエッチングでパターニングすることによって、nMOSトランジスタのゲート電極412およびpMOSトランジスタのゲート電極413を形成する。次に、膜厚50〜100nm程度の絶縁膜430を堆積する。この絶縁膜430は、例えば酸化シリコン膜、酸化シリコン膜とポリシリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜との積層膜などで構成する。
次に、図94に示すように、p型ウエル152にヒ素をイオン注入し、n型ウエル151にボロンをイオン注入する。このイオン注入は、絶縁膜430を通して不純物をウエルに導入しなければならないので、前記実施の形態9〜13で例示した注入エネルギーよりも高いエネルギーで注入する。また、あらかじめ絶縁膜430をエッチングしてゲート電極(421、412、413)の側壁にスペーサ状に残してからイオン注入を行ってもよい。
次に、RTAによって上記不純物の活性化処理を行う。これにより、図95に示すように、メモリセル領域のp型ウエル152に深いn型拡散層(ソース、ドレイン)427が形成される。また、周辺回路領域のp型ウエル152に深いn型拡散層(ソース、ドレイン)428が形成され、n型ウエル151に深いp型拡散層(ソース、ドレイン)429が形成される。
次に、メモリセル領域の絶縁膜430を除去した後、図96に示すように、前記実施の形態11の図68〜図72に示す工程に従って、スペーサ形状のメモリゲート422を形成する。その際、周辺回路領域に堆積される膜は、随時、公知の洗浄方法を用いて除去していく。
次に、メモリセル、nMOSトランジスタおよびpMOSトランジスタのそれぞれの拡散層を形成するために、メモリセル領域のp型ウエル152および周辺回路領域のp型ウエル152にヒ素をイオン注入し、周辺回路領域のn型ウエル151にボロンをイオン注入した後、例えば1200℃、800μsecのレーザーアニールによってこれらの不純物を活性化する。
これにより、メモリセル領域のp型ウエル152にメモリセルのn型拡散層431が形成される。また、周辺回路領域のp型ウエル152にnMOSトランジスタのn型拡散層432が形成され、n型ウエル151にpMOSトランジスタのp型拡散層433が形成される。
次に、図97に示すように、膜厚50〜100nm程度の酸化シリコン膜(図示せず)を堆積し、続いてこの酸化シリコン膜をドライエッチングしてゲート電極(421、422、412、413)のそれぞれの側壁にサイドウォールスペーサ434を形成した後、ゲート電極(421、422、412、413)、n型拡散層431、432およびp型拡散層433のそれぞれの表面にCoシリサイドなどからなるシリサイド層418を形成する。
このように、本実施の形態の製造方法によれば、ゲート絶縁膜408を形成した後にCMOS周辺回路のゲート電極用ノンドープポリシリコン膜407aに不純物を導入するので、ノンドープポリシリコン膜407a中のn型不純物とp型不純物とが熱拡散して混じり合う不具合を防止することができる。
また、本実施の形態の製造方法によれば、不純物のイオン注入後に、レーザーアニールによる活性化処理を行うことで、ソース、ドレインのエクステンション層として機能する浅い拡散層(431、432、433)を形成することができる。
周辺回路領域においては、ゲート絶縁膜408を堆積する前に拡散層形成用の不純物をイオン注入してもよい。その際に、一度不純物をイオン注入した後、サイドウォールを形成してからもう一度不純物をイオン注入するといった多段注入を行うことで、周辺回路領域にエクステンションを形成することもできる。
(実施の形態15)
これまでの実施の形態は、ゲートからホールを高効率に注入するために、p型ポリシリコン膜とノンドープポリシリコン膜、もしくはp型ポリシリコン膜とそれより不純物濃度の低いポリシリコン膜からなる積層ゲート構造をとったメモリセルについてのものである。
前述したように、ゲートからのホール注入は、基板からホットホールを用いて注入するものと比べ、基板と絶縁膜界面に与えるダメージが少ないこと、また局所的な注入ではないので、電荷注入後に電荷蓄積層中を電荷が再分布することによる閾値変動が抑制できること、また基板から電子を注入し、ゲートからホールを注入するという両極性キャリアの動作方式により、例えば電子だけを電荷蓄積層に注入して引き抜くといった単極性キャリアによる動作方式と比べて、書き込み状態と消去状態のしきい値の差をより広く取ることが出来ることなどが利点として挙げられる。特に、消去時に積極的にホールを注入し、しきい値を下げるということは、読み出し時に大きな読み出し電流をとることが出来るため、メモリを含むモジュール全体として高速動作が可能となる。
もちろん、用途によっては、電子だけの単極性キャリアによる書き込み消去動作方式でもよい。この動作方式に関しても、本発明の積層ゲート電極は有用である。その場合、積層構造として、ノンドープポリシリコン膜とn+型のポリシリコン膜、もしくはノンドープポリシリコン膜と不純物濃度の低いポリシリコン膜の積層構造とする。
これまでの実施の形態と同様、ノンドープポリシリコン膜もしくは不純物濃度の低いポリシリコン膜の膜厚は、6nm以下が望ましい。6nm以上でも効果はあるが、あまり厚すぎると、読み出し時のゲートの空乏化を促進してしまうことなり、読み出し特性が劣化する。また、不純物濃度の低いポリシリコン膜は、その上部に積層されたn型ポリシリコン膜に比べて1桁以上低不純物濃度であることが望ましい。その他、メモリセル単体の製法および、周辺回路との整合性を加味した製法については、これまでの実施の形態に示した通りである。その際、本構造における利点は、例えば、メモリセル部の拡散層にn型の不純物をイオン注入する際に、ゲート電極もn型ポリシリコン膜であるため、これまでの実施の形態で懸念事項として記載したゲート部がpn接合になるといった問題が生じないということである。
ホールより電子に対する絶縁膜のポテンシャルバリアは低いため、この構造にて、ゲートに負の電圧を印加することにより、ゲートから電子を電荷蓄積層に注入し、ゲートに正電圧を印加することにより、ゲートに電子を引き抜くという書き込み消去動作を高効率に行うことができる。特に、ゲートから電子を注入するときは、これまでの実施の形態でホールを注入するときと同様、ゲート中のノンドープもしくは不純物濃度の低いポリシリコン膜に電圧がかかることにより、実効的にゲート中の電子から見た絶縁膜のポテンシャルバリアが下がり、高効率に電子を注入することができる。本動作は基板からのホットエレクトロンおよびホットホールを用いた電荷注入方式ではないため、基板側絶縁膜に与えるダメージを抑制することができ、読み出し時および電荷保持時に良好な特性を得ることができる。また、書き込み時に更なる高速性を求める場合には、基板からホットエレクトロン注入を用い、ゲートに電子を引き抜くといった動作を本構造にて行うこともできる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能であることはいうまでもない。