JP2011049580A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011049580A JP2011049580A JP2010233231A JP2010233231A JP2011049580A JP 2011049580 A JP2011049580 A JP 2011049580A JP 2010233231 A JP2010233231 A JP 2010233231A JP 2010233231 A JP2010233231 A JP 2010233231A JP 2011049580 A JP2011049580 A JP 2011049580A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- film
- memory
- silicon oxide
- memory gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】メモリセルは、選択ゲート6とその一方の側面に配置されたメモリゲート8とを有している。メモリゲート8は、一部が選択ゲート6の一方の側面に形成され、他部がメモリゲート8の下部に形成されたONO膜7を介して選択ゲート6およびp型ウエル2と電気的に分離されている。選択ゲート6の側面にはサイドウォール状の酸化シリコン膜12が形成されており、メモリゲートの側面にはサイドウォール状の酸化シリコン膜9と酸化シリコン膜12とが形成されている。メモリゲート8の下部に形成されたONO膜7は、酸化シリコン膜9の下部で終端し、酸化シリコン膜12の堆積時にメモリゲート8の端部近傍の酸化シリコン膜12中に低破壊耐圧領域が生じるのを防いでいる。
【選択図】図2
Description
半導体基板の主面上にゲート絶縁膜を介して形成された選択ゲートと、前記選択ゲートの一方の側面にサイドウォール状に形成されたメモリゲートと、一部が前記選択ゲートの一方の側面と前記メモリゲートの一方の側面との間に形成され、他部が前記メモリゲートの下部に形成された断面L字状のONO膜とを備えたスプリットゲート型のメモリセルを有する半導体装置であって、
前記メモリゲートの他方の側面には、サイドウォール状の第1絶縁膜を介してサイドウォール状の第2絶縁膜が形成され、
前記選択ゲートの他方の側面には、サイドウォール状の第2絶縁膜が形成され、
前記半導体基板上に形成された前記ONO膜の一端部は、前記第1絶縁膜の下部で終端し、
前記主面に水平な方向における前記第1絶縁膜の膜厚は、前記主面に水平な方向における前記第1絶縁膜端部と前記ONO膜の一端部との間の距離よりも大きくなるように構成されているものである。
(a)半導体基板の主面上にゲート絶縁膜を介して第1導電膜を形成した後、前記第1導電膜をパターニングすることによって、前記選択ゲートを形成する工程と、
(b)前記選択ゲートの上面および両側面を含む前記半導体基板上にONO膜を形成する工程と、
(c)前記ONO膜上に第2導電膜を形成した後、前記第2導電膜を異方性エッチングすることによって、前記ONO膜を介して前記選択ゲートおよび前記半導体基板と電気的に分離されたサイドウォール状のメモリゲートを前記選択ゲートの両側面に形成する工程と、
(d)前記半導体基板上に第1絶縁膜を形成した後、前記第1絶縁膜を異方性エッチングすることによって、前記選択ゲートの両側面に形成された前記メモリゲートのそれぞれの他方の側面にサイドウォール状の前記第1絶縁膜を形成する工程と、
(e)フォトレジスト膜をマスクにしたエッチングにより、前記選択ゲートの一方の側面側に前記メモリゲートと前記第1絶縁膜とを残し、前記選択ゲートの他方の側面側に形成された前記メモリゲートと前記第1絶縁膜とを除去する工程と、
(f)前記工程(e)の後、前記ONO膜をウェットエッチングすることにより、前記選択ゲートの一方の側面と前記メモリゲートの一方の側面との間、および前記メモリゲートの下部に断面L字状の前記ONO膜を残す工程と、
(g)前記工程(f)の後、前記半導体基板上に第2絶縁膜を形成し、前記第2絶縁膜を異方性エッチングすることによって、前記メモリゲートの他方の側面に前記第1絶縁膜を介してサイドウォール状の第2絶縁膜を形成し、前記選択ゲートの他方の側面にサイドウォール状の第2絶縁膜を形成する工程とを含むものである。
図1は、本実施の形態のMONOS型不揮発性メモリを示す要部平面図、図2の左側は、図1のA−A線に沿った断面図、右側は、B−B線に沿った断面図である。図1は、ビット線の延在方向に隣接する2個のメモリセル(MC1、MC2)を示している。
前記実施の形態1では、図12に示すように、基板1に不純物をイオン注入してn−型半導体領域11を形成し、次に、図13に示すように、選択ゲート6およびメモリゲート8のそれぞれの一方の側面に酸化シリコン膜12を形成した。
まず、図22に示すように、基板1上に選択ゲート6とONO膜7とを形成した後、ONO膜7上に堆積したn型多結晶シリコン膜を異方性エッチングすることにより、選択ゲート6の両側面にサイドウォール状のメモリゲート8を形成する。ここまでの工程は、前記実施の形態1の図3〜図7に示した工程と同じである。
前記実施の形態1では、図7に示すように、選択ゲート6の両側面にメモリゲート8を形成した後、図8および図9に示すように、基板1上に堆積した酸化シリコン膜9を異方性エッチングすることにより、選択ゲート6の側面にサイドウォール状の酸化シリコン膜9を残した。
前記実施の形態1〜4は、選択ゲート5とメモリゲート6とを備えたスプリットゲート型構造のMONOS型不揮発性メモリについて説明したが、本発明は、単一のメモリゲートを備えたMONOS型不揮発性メモリに適用することもできる。
2 p型ウエル
3 素子分離溝
4 n型埋込み層
5 ゲート酸化膜
6 選択ゲート
7 ONO膜
8 メモリゲート
8n n型多結晶シリコン膜
9 酸化シリコン膜
10 フォトレジスト膜
11 n−型半導体領域
12 酸化シリコン膜
13 n+型半導体領域
14 Coシリサイド層
16 窒化シリコン膜
17 酸化シリコン膜
18 コンタクトホール
19 プラグ
20〜24 フォトレジスト膜
25 多結晶シリコン膜
30 ONO膜
31 メモリゲート
32 n−型半導体領域
33 n+型半導体領域
34、35 酸化シリコン膜
50 半導体基板
51 選択ゲート
52 メモリゲート
53 ゲート絶縁膜
54 ONO膜
55、56 拡散層
57 素子分離溝
58 フォトレジスト膜
59 窪み
60 酸化シリコン膜
61 空隙
BL データ線
MC1、MC2 メモリセル
Claims (3)
- 半導体基板の主面上にゲート絶縁膜を介して形成された選択ゲートと、前記選択ゲートの一方の側面にサイドウォール状に形成されたメモリゲートと、一部が前記選択ゲートの一方の側面と前記メモリゲートの一方の側面との間に形成され、他部が前記メモリゲートの下部に形成された断面L字状のONO膜とを備えたスプリットゲート型のメモリセルを有する半導体装置であって、
前記メモリゲートの他方の側面には、サイドウォール状の第1絶縁膜を介してサイドウォール状の第2絶縁膜が形成され、
前記選択ゲートの他方の側面には、サイドウォール状の第2絶縁膜が形成され、
前記半導体基板上に形成された前記ONO膜の一端部は、前記第1絶縁膜の下部で終端し、
前記主面に水平な方向における前記第1絶縁膜の膜厚は、前記主面に水平な方向における前記第1絶縁膜端部と前記ONO膜の一端部との間の距離よりも大きくなるように構成されていることを特徴とする半導体装置。 - 書き込み時には、前記メモリゲートの近傍の前記半導体基板に第1電圧を印加すると共に、前記メモリゲートに前記第1電圧よりも高い第2電圧を印加することにより、前記半導体基板中に発生したホットエレクトロンを前記ONO膜中に注入することを特徴とする請求項1記載の半導体装置。
- 前記ホットエレクトロンが注入された前記ONO膜中にホールを注入することによって消去を行うことを特徴とする請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010233231A JP5214700B2 (ja) | 2010-10-18 | 2010-10-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010233231A JP5214700B2 (ja) | 2010-10-18 | 2010-10-18 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067088A Division JP4646837B2 (ja) | 2006-03-13 | 2006-03-13 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013005246A Division JP2013077841A (ja) | 2013-01-16 | 2013-01-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049580A true JP2011049580A (ja) | 2011-03-10 |
JP5214700B2 JP5214700B2 (ja) | 2013-06-19 |
Family
ID=43835540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010233231A Expired - Fee Related JP5214700B2 (ja) | 2010-10-18 | 2010-10-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5214700B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391178B2 (en) | 2012-03-21 | 2016-07-12 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041354A (ja) * | 2004-07-29 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2010
- 2010-10-18 JP JP2010233231A patent/JP5214700B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041354A (ja) * | 2004-07-29 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391178B2 (en) | 2012-03-21 | 2016-07-12 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5214700B2 (ja) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646837B2 (ja) | 半導体装置の製造方法 | |
JP5538838B2 (ja) | 半導体装置およびその製造方法 | |
JP5734744B2 (ja) | 半導体装置およびその製造方法 | |
JP5116987B2 (ja) | 集積半導体不揮発性記憶装置 | |
US20090050956A1 (en) | Semiconductor memory device and method of manufacturing the same | |
US9231115B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100634266B1 (ko) | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 | |
JP5781733B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
JP2007281092A (ja) | 半導体装置およびその製造方法 | |
JP2006019373A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
JP5707224B2 (ja) | 半導体装置およびその製造方法 | |
JP2005228786A (ja) | 半導体記憶装置およびその製造方法 | |
JP2003332469A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP6385873B2 (ja) | 半導体装置およびその製造方法 | |
JP6454646B2 (ja) | 電荷トラップスプリットゲートデバイス及びその製作方法 | |
JP4445353B2 (ja) | 直接トンネル型半導体記憶装置の製造方法 | |
TW200302568A (en) | Semiconductor memory having storage cells storing multiple bits and a method of driving the same | |
JP2018200936A (ja) | 半導体装置および半導体装置の製造方法 | |
CN106024889B (zh) | 半导体器件及其制造方法 | |
JP5214700B2 (ja) | 半導体装置 | |
TWI556412B (zh) | 記憶元件及其製造方法 | |
JP2005260197A (ja) | 半導体素子及びその製造方法 | |
JP2013077841A (ja) | 半導体装置 | |
US10504913B2 (en) | Method for manufacturing embedded non-volatile memory | |
JP2009194221A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5214700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |