JP2008198299A - データ書き込み方法 - Google Patents

データ書き込み方法 Download PDF

Info

Publication number
JP2008198299A
JP2008198299A JP2007033871A JP2007033871A JP2008198299A JP 2008198299 A JP2008198299 A JP 2008198299A JP 2007033871 A JP2007033871 A JP 2007033871A JP 2007033871 A JP2007033871 A JP 2007033871A JP 2008198299 A JP2008198299 A JP 2008198299A
Authority
JP
Japan
Prior art keywords
data
word line
memory cell
memory
scramble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007033871A
Other languages
English (en)
Other versions
JP4498370B2 (ja
Inventor
Tomoji Takada
知二 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007033871A priority Critical patent/JP4498370B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to KR1020097019093A priority patent/KR101121346B1/ko
Priority to US12/441,785 priority patent/US8341333B2/en
Priority to EP08711601A priority patent/EP2109823A4/en
Priority to PCT/JP2008/052790 priority patent/WO2008099958A1/en
Priority to CN2008800051468A priority patent/CN101611386B/zh
Priority to TW097105214A priority patent/TWI391932B/zh
Publication of JP2008198299A publication Critical patent/JP2008198299A/ja
Application granted granted Critical
Publication of JP4498370B2 publication Critical patent/JP4498370B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Abstract

【課題】半導体記憶装置の動作信頼性を向上出来るデータ書き込み方法を提供すること。
【解決手段】ワード線ＷＬにそれぞれ接続されたゲートを有する不揮発性のメモリセルＭＣが直列接続されたＮＡＮＤ型フラッシュメモリ１１のデータ書き込み方法であって、データを書き込むべきメモリセルＭＣのワード線アドレスに応じて、前記データのスクランブル方式を選択するステップＳ１３と、前記選択したスクランブル方式に従って、前記データをスクランブルするステップＳ１４と、前記スクランブルされた前記データを、前記ワード線アドレスに応じた前記メモリセルＭＣに書き込むステップＳ１５とを具備する。
【選択図】図１０

Description

この発明は、データ書き込み方法に関する。例えば、ＮＡＮＤ型フラッシュメモリにおけるデータのランダマイズ方法に関する。
近年、デジタルカメラや携帯型オーディオプレーヤの急速な普及により、大容量の不揮発性半導体メモリの需要が拡大している。そして、不揮発性半導体メモリとしてＮＡＮＤ型フラッシュメモリ（以下、単にフラッシュメモリと呼ぶ場合がある）が広く使用されている。
また、近年の半導体技術の進展に伴い、ＮＡＮＤ型フラッシュメモリの大容量化には著しいものがある。ＮＡＮＤ型フラッシュメモリ型フラッシュメモリは、複数のメモリセルが直列接続されたＮＡＮＤストリング構造を備えている。大容量化に伴い、このＮＡＮＤストリングに含まれるメモリセル数も増加している。
上記従来のＮＡＮＤ型フラッシュメモリでは、ＮＡＮＤストリング内のメモリセル数の増加に従って、その動作信頼性が悪化するという問題があった。
この発明は、半導体記憶装置の動作信頼性を向上出来るデータ書き込み方法を提供する。
この発明の一態様に係るデータ書き込み方法は、ワード線にそれぞれ接続されたゲートを有する不揮発性のメモリセルが直列接続されたＮＡＮＤ型フラッシュメモリのデータ書き込み方法であって、データを書き込むべきメモリセルのワード線アドレスに応じて、前記データのスクランブル方式を選択するステップと、前記選択したスクランブル方式に従って、前記データをスクランブルするステップと、前記スクランブルされた前記データを、前記ワード線アドレスに応じた前記メモリセルに書き込むステップとを具備する。
本発明によれば、半導体記憶装置の動作信頼性を向上出来るデータ書き込み方法を提供出来る。
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１の実施形態］
この発明の第１の実施形態に係るメモリシステムについて、図１を用いて説明する。図１は、本実施形態に係るメモリシステムのブロック図である。
図示するようにメモリシステムは、メモリカード１及びホスト機器２を備えている。ホスト機器２は、バスインタフェース１４を介して接続されるメモリカード１に対しアクセスを行うためのハードウェアおよびソフトウェアを備えている。メモリカード１は、ホスト機器２に接続された時に電源供給を受けて動作し、ホスト機器２からのアクセスに応じた処理を行う。
メモリカード１は、ホスト機器２とバスインタフェース１４を介して情報の授受を行う。メモリカード１は、ＮＡＮＤ型フラッシュメモリチップ（単にＮＡＮＤ型フラッシュメモリ、またはフラッシュメモリと呼ぶことがある）１１、フラッシュメモリチップ１１を制御するカードコントローラ１２、および複数の信号ピン（第１ピン乃至第９ピン）１３を備えている。
複数の信号ピン１３は、カードコントローラ１２と電気的に接続されている。複数の信号ピン１３における第１ピン乃至第９ピンに対する信号の割り当ては、例えば図２に示すようになっている。図２は、第１ピン乃至第９ピンと、それらに割り当てられた信号とを示す表である。
データ０乃至データ３は、第７ピン、第８ピン、第９ピン、および第１ピンにそれぞれ割り当てられている。第１ピンは、また、カード検出信号に対しても割り当てられている。さらに、第２ピンはコマンドに割り当てられ、第３ピンおよび第６ピンは接地電位Ｖssに、第４ピンは電源電位Ｖddに、第５ピンはクロック信号に割り当てられている。
また、メモリカード１は、ホスト機器２に設けられたスロットに対して挿抜可能なように形成されている。ホスト機器２に設けられたホストコントローラ（図示せず）は、これら第１ピン乃至第９ピンを介してメモリカード１内のカードコントローラ１２と各種信号およびデータを通信する。例えば、メモリカード１にデータが書き込まれる際には、ホストコントローラは、書き込みコマンドを、第２ピンを介してカードコントローラ１２にシリアルな信号として送出する。このとき、カードコントローラ１２は、第５ピンに供給されているクロック信号に応答して、第２ピンに与えられる書き込みコマンドを取り込む。
ここで、前述したように、書き込みコマンドは、第２ピンのみを利用してカードコントローラ１２にシリアルに入力される。コマンドの入力に割り当てられている第２ピンは、図２に示すように、データ３用の第１ピンと接地電位Ｖss用の第３ピンとの間に配置されている。複数の信号ピン１３とそれに対するバスインタフェース１４は、ホスト機器２内のホストコントローラとメモリカード１とが通信するのに使用される。
これに対し、フラッシュメモリ１１とカードコントローラ１２との間の通信は、ＮＡＮＤ型フラッシュメモリ用のインタフェースによって行われる。したがって、ここでは図示しないが、フラッシュメモリ１１とカードコントローラ１２とは例えば８ビットの入出力（Ｉ／Ｏ）線により接続されている。
例えば、カードコントローラ１２がフラッシュメモリ１１にデータを書き込む際には、カードコントローラ１２は、これらＩ／Ｏ線を介してデータ入力コマンド８０Ｈ、カラムアドレス、ページアドレス、データ、およびプログラムコマンド１０Ｈをフラッシュメモリ１１に順次入力する。ここで、コマンド８０Ｈの“Ｈ”は１６進数を示すものであり、実際には“１０００００００”という８ビットの信号が、８ビットのＩ／Ｏ線にパラレルに与えられる。つまり、このＮＡＮＤ型フラッシュメモリ用のインタフェースでは、複数ビットのコマンドがパラレルに与えられる。
また、ＮＡＮＤ型フラッシュメモリ用のインタフェースでは、フラッシュメモリ１１に対するコマンドとデータが同じＩ／Ｏ線を共用して通信されている。このように、ホスト機器２内のホストコントローラとメモリカード１とが通信するインタフェースと、フラッシュメモリ１１とカードコントローラ１２とが通信するインタフェースとは異なる。
次に、図１に示すメモリカード１の備えるカードコントローラの内部構成について図３を用いて説明する。図３はカードコントローラ１２のブロック図である。
カードコントローラ１２は、フラッシュメモリ１１内部の物理状態（例えば、何処の物理ブロックアドレスに、何番目の論理セクタアドレスデータが含まれているか、あるいは、何処のブロックが消去状態であるか）を管理する。そして、ＮＡＮＤ型フラッシュメモリ１１へのデータの書き込みや読み出しを制御する。図示するようにカードコントローラ１２は、ホストインタフェースモジュール２１、ＭＰＵ（Micro Processing Unit）２２、フラッシュコントローラ２３、ＲＯＭ（Read Only Memory）２４、ＲＡＭ（Random Access Memory）２５、およびスクランブル回路２６を有する。
ホストインタフェースモジュール２１は、カードコントローラ１２とホスト機器２との間のインタフェース処理を行う。
ＭＰＵ２２は、メモリカード１全体の動作を制御する。ＭＰＵ２２は、例えばメモリカード１が電源供給を受けたときに、ＲＯＭ２４に格納されているファームウェア（制御プログラム）をＲＡＭ２５上に読み出して所定の処理を実行することにより、各種のテーブルをＲＡＭ２５上に作成する。またＭＰＵ２２は、ホスト機器２から書き込みコマンド、読み出しコマンド、消去コマンドを受け取り、フラッシュメモリ１１に対して所定の処理を実行する。更にＭＰＵ２２は、スクランブル回路２６を制御して、書き込みデータのスクランブルを行う。書き込みデータのスクランブルについては、後に詳述する。
ＲＯＭ２４は、ＭＰＵ２２により制御される制御プログラムなどを格納する。ＲＡＭ２５は、ＭＰＵ２２の作業エリアとして使用され、制御プログラムや各種のテーブル（表）を記憶する。更にＲＡＭ２５は、予め作成されたスクランブルテーブル２７を保持する。スクランブルテーブル２７については、後に詳述する。フラッシュコントローラ２３は、カードコントローラ１２とフラッシュメモリ１１との間のインタフェース処理を行う。
次に、ＮＡＮＤ型フラッシュメモリ１１の内部構成について簡単に説明する。図４はＮＡＮＤ型フラッシュメモリ１１のブロック図である。図示するようにＮＡＮＤ型フラッシュメモリ１１は、メモリセルアレイ３０、ページバッファ３１、及びロウデコーダ３２を備えている。
メモリセルアレイ３０は、複数のメモリブロックＢＬＫを含んでいる。データの消去はメモリブロックＢＬＫ単位で行われる。すなわち、同一メモリブロックＢＬＫ内のデータは一括して消去される。メモリブロックＢＬＫの各々は、複数のメモリセルトランジスタを備えている。またメモリブロックＢＬＫ内には、複数のワード線ＷＬ０、ＷＬ１、…と、ワード線ＷＬ０、ＷＬ１、…に直交するビット線ＢＬ０、ＢＬ１、…とが設けられている。以下、ワード線ＷＬ０、ＷＬ１、…を特に区別しない場合には単にワード線ＷＬと呼び、ビット線ＢＬ０、ＢＬ１、…を特に区別しない場合には単にビット線ＢＬと呼ぶ。同一行にあるメモリセルトランジスタは同一のワード線に共通接続されている。また、同一列にあるメモリセルトランジスタは、複数のメモリセルトランジスタ単位でビット線ＢＬに共通接続されている。なお、データの書き込み及び読み出しは複数のメモリセルトランジスタの集合毎に行われ、このメモリセルトランジスタの集合を１ページと呼ぶ。なお、読み出し時及び書き込み時において、ロウアドレスによっていずれかのワード線ＷＬが選択され、カラムアドレスによっていずれかのビット線ＢＬが選択される。図４の例であると、フラッシュメモリ１１の各メモリブロックは、例えば３２ページを含んでいる。
ページバッファ３１は、フラッシュメモリ１１へのデータ入出力を行い、データを一時的に保持する。ページバッファ３１が保持可能なデータサイズは、各メモリブロックＢＬＫのページサイズと同じ（例えば２０４８バイト＋ＥＣＣ用の６４バイト）である。データ書き込みなどの際、ページバッファ３１は、フラッシュメモリ１１に対するデータ入出力処理を、自身の記憶容量に相当する１ページ分の単位で実行する。
ロウデコーダ３２は、データの書き込み時及び読み出し時において、いずれかのワード線ＷＬを選択する。
次に、メモリブロックの詳細な構成について図５を用いて説明する。図５はいずれかのメモリブロックＢＬＫの等価回路図である。
図示するようにメモリブロックＢＬＫは、ワード線ＷＬ方向に沿って配置された（ｍ＋１）個のＮＡＮＤストリングを備えている（ｍは１以上の自然数）。各々のＮＡＮＤストリングは、選択トランジスタＳＴ１、ＳＴ２、及び１６個のメモリセルトランジスタＭＴを備えている。ＮＡＮＤストリング内に含まれるメモリセルトランジスタＭＴの数は一例に過ぎず、例えば８個、３２個、６４個、１２８個等であってもよい。各々のＮＡＮＤストリングに含まれる選択トランジスタＳＴ１は、ドレインがビット線ＢＬ０〜ＢＬｍのいずれかに接続され、ゲートがセレクトゲート線ＳＧＤに共通接続されている。また選択トランジスタＳＴ２は、ソースがソース線ＳＬに共通接続され、ゲートがセレクトゲート線ＳＧＳに共通接続されている。
メモリセルトランジスタＭＴの各々は、半導体基板上にゲート絶縁膜を介在して形成された積層ゲートを備えたＭＯＳトランジスタである。積層ゲートは、ゲート絶縁膜上に形成された電荷蓄積層（フローティングゲート）と、電荷蓄積層上にゲート間絶縁膜を介在して形成された制御ゲートとを含んでいる。各々のＮＡＮＤストリングにおいて、１６個のメモリセルトランジスタＭＴは、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に、各々の電流経路が直列接続されるように配置されている。そして、最もソース側に位置するメモリセルトランジスタＭＴから順に、制御ゲートがワード線ＷＬ０〜ＷＬ１５にそれぞれ接続されている。従って、ワード線ＷＬ１５に接続されたメモリセルトランジスタＭＴのドレインは選択トランジスタＳＴ１のソースに接続され、ワード線ＷＬ０に接続されたメモリセルトランジスタＭＴのソースは選択トランジスタＳＴ２のドレインに接続されている。
ワード線ＷＬ０〜ＷＬ１５は、メモリブロック内のＮＡＮＤストリング間で、メモリセルトランジスタＭＴの制御ゲートを共通に接続している。つまり、メモリブロックＢＬＫ内において同一行にあるメモリセルトランジスタＭＴの制御ゲートは、同一のワード線ＷＬに接続される。またビット線ＢＬ０〜ＢＬｍは、メモリブロック間で、選択トランジスタＳＴ１のドレインを共通に接続している。つまり、複数のメモリブロックＢＬＫ内において同一列にあるＮＡＮＤストリングは、同一のビット線ＢＬに接続される。
なお、以下ではメモリセルトランジスタＭＴを単にメモリセルＭＣと呼ぶことがある。
上記メモリセルＭＣの各々は、４値（“００”データ、“０１”データ、“１０”データ、または“１１”データ）のデータ、つまり２ビットデータを保持可能である。そしてこの２ビットには、２つの異なるページアドレスが割り当てられる。具体的には、２ビットデータのうち下位ビットに下位ページアドレスが割り当てられ、上位ビットに上位ページアドレスが割り当てられる。従って、本実施形態に係る構成であると、メモリブロックＢＬＫは３２ページを含むから、上位ページが１６ページであり、下位ページが１６ページ存在する。
上記メモリセルＭＣの閾値について、図６を用いて説明する。図６はメモリセルＭＣの閾値分布を示すグラフであり、横軸が閾値電圧Ｖthを示し、縦軸がメモリセルの存在確率を示す。
図示するようにメモリセルＭＣは、閾値電圧Ｖthの低い順に“１１”、“０１”、“１０”、“００”の４つのデータを保持出来る。“１１”データを保持するメモリセルの閾値電圧Ｖthは、Ｖth＜０Ｖである。“０１”データを保持するメモリセルの閾値電圧Ｖthは、０Ｖ＜Ｖth＜Ｖth１である。“１０”データを保持するメモリセルの閾値電圧Ｖthは、Ｖth１＜Ｖth＜Ｖth２である。“００”データを保持するメモリセルの閾値電圧Ｖthは、Ｖth２＜Ｖth＜Ｖth３である。
上記４値のデータのメモリセルＭＣへの書き込み方法について図７を用いて簡単に説明する。図７はメモリセルの閾値分布を示すグラフであり、書き込み時おけるメモリセルの閾値電圧Ｖthの変化の様子を示している。データは１ページに対して一括して書き込まれる。またデータの書き込みは、まず下位ページから行い、次に上位ページについて行う。
書き込みにあたって、メモリセルは消去状態にある。すなわち、メモリセルの閾値電圧Ｖthは負の値であり、“１１”データを保持した状態である。その状態で、まず下位ページについてデータの書き込みを行う。下位ページが“１”の場合には、フローティングゲートに電子は注入されず、閾値電圧Ｖthは不変である。下位ページが“０”の場合には、フローティングゲートに電子が注入され、閾値電圧Ｖthは正の方向へ変化し、約Ｖth１＜Ｖth＜Ｖth２となる。つまり、メモリセルは“１０”を保持している時とほぼ同じ閾値となる。
次に上位ページの書き込みを行う。まず下位ページが“１”であった場合について説明する。下位ページが“１”で、なおかつ上位ページも“１”である場合、上位ページの書き込み時においてもフローティングゲートに電子は注入されず、閾値電圧Ｖthは負の値を維持する。その結果、メモリセルには“１１”が書き込まれる。上位ページが“０”の場合、フローティングゲートに電子が注入される。その結果、閾値電圧Ｖthは負から正の方向へ変化し、０Ｖ＜Ｖth＜Ｖth１となる。すなわち、メモリセルには“０１”が書き込まれる。
次に下位ページが“０”であった場合について説明する。下位ページが“０”で、上位ページが“１”である場合、上位ページの書き込み時にはフローティングゲートに電子が注入されない。よって、下位ページの書き込みの結果の値を維持する。すなわち、Ｖth１＜Ｖth＜Ｖth２であり、その結果メモリセルには“１０”が書き込まれる。上位ページが“０”の場合、更にフローティングゲートに電子が注入される。その結果、閾値電圧Ｖthは更に正の方向へ変化し、Ｖth２＜Ｖth＜Ｖth３となる。すなわち、メモリセルには“００”が書き込まれる。
次に、上記ＲＡＭ２５が保持するスクランブルテーブル２７と共に、データのスクランブルについて説明する。図８は、スクランブルテーブル２７の概念図である。
本実施形態に係るメモリカード１では、カラム方向に同一データが続くことの無いよう、データの正転と反転とを混ぜ合わせて（ランダマイズ）、データをメモリセルＭＣへ書き込む。この際の、外部から入力された１ページの書き込みデータを、一定の規則に従って変えることをスクランブルと呼ぶ。そして、その一定の規則、すなわちスクランブル方式を保持しているのがスクランブルテーブル２７である。
図示するようにスクランブルテーブル２７は、ワード線ＷＬのアドレス（以下、ワード線アドレスと呼ぶ）を例えば“４”で割った余りＡ毎に、当該ワード線アドレスに対応したデータの上位ページと下位ページの変え方を保持している。より具体的には、ワード線アドレスを“４”で割った余りＡが“０”である場合には、上位ページ及び下位ページに書き込むべきデータを正転させて書き込む。つまり入力されたデータを変えずにそのままメモリセルＭＣへ書き込む。余りＡが“１”である場合には、上位ページ及び下位ページに書き込むデータを、それぞれ反転及び正転させて書き込む。余りＡが“２”である場合には、上位ページ及び下位ページに書き込むデータを、それぞれ正転及び反転させて書き込む。余りＡが“３”である場合には、上位ページ及び下位ページに書き込むデータを、共に反転させて書き込む。
上記のようにワード線アドレスを“４”で割った余りＡ毎にスクランブル方式を有するということは、換言すれば、ワード線ＷＬを４つのグループに分類し、グループ毎にスクランブル方式を変えていることに相当する。図９は、メモリブロックＢＬＫの回路図である。
図示するように、例えばワード線ＷＬ０〜ＷＬ１５のワード線アドレスを、それぞれ“０”〜“１５”とすると、ワード線ＷＬ０、ＷＬ４、ＷＬ８、ＷＬ１２についての余りＡが“０”となり、これらのワード線ＷＬが第１グループに分類される。また、ワード線ＷＬ１、ＷＬ５、ＷＬ９、ＷＬ１３についての余りＡが“１”となり、これらのワード線ＷＬが第２グループに分類される。更に、ワード線ＷＬ２、ＷＬ６、ＷＬ１０、ＷＬ１４についての余りＡが“２”となり、これらのワード線ＷＬが第３グループに分類される。そして、ワード線ＷＬ３、ＷＬ７、ＷＬ１１、ＷＬ１５についての余りＡが“３”となり、これらのワード線ＷＬが第４グループに分類される。その上で、第１〜第４グループ毎に、それぞれ異なるスクランブル方式が採用される。スクランブル回路２６は、上記スクランブル方式に従って、外部から入力されたデータのスクランブルを行う。
次に、上記構成のメモリカード１における、データの書き込み方法について、特にスクランブル方法に着目して説明する。図１０は、本実施形態に係るデータの書き込み方法のフローチャートである。
図示するように、まずホスト機器２からデータの書き込み命令及び書き込みデータがメモリカード１に与えられ、カードコントローラ１２のホストインタフェースモジュール２１が書き込み命令及び書き込みデータを受信する（ステップＳ１０）。
するとＭＰＵ２２は、受信した書き込みデータを書き込むべきメモリセルＭＣのアドレス（以下ではワード線アドレスにのみ着目する）を算出する（ステップＳ１１）。引き続きＭＰＵ２２は、算出したワード線アドレスから、当該ワード線アドレスに対応するワード線ＷＬが第１〜第４グループのいずれに相当するかを判断する（ステップＳ１２）。すなわち、ワード線アドレスをＭ、グループ数を“Ｎ”（本実施形態ではＮ＝“４”）とすると、Ａ＝Ｍ mod Ｎなる計算を行う。余りＡがそれぞれ“０”〜“３”の場合、当該ワード線アドレスに対応するワード線は第１〜第４グループのそれぞれに属することが分かる。
次にＭＰＵ２２は、ＲＡＭ２５に保持されるスクランブルテーブル２７を参照する。そして、ステップＳ１２で判断されたグループに応じて、スクランブル方式を選択する（ステップＳ１３）。具体的には、ステップＳ１２において例えばＡ＝“３”であり、当該ワード線アドレスに対応するワード線が第４グループに属すると判断された場合には、ＭＰＵ２２は書き込みデータの上位ページ及び下位ページの両方を反転させるスクランブル方式を選択し、その旨をスクランブル回路２６に命令する。
するとスクランブル回路２６は、ステップＳ１３でＭＰＵ２２によって選択されたスクランブル方式に従って、書き込みデータをスクランブルする（ステップＳ１４）。例えば、第４グループに属するワード線ＷＬの上位ページデータを書き込む場合には、当該ページデータの全てを反転させる。
その後、スクランブル回路２６においてスクランブルされた書き込みデータが、フラッシュコントローラ２３を介してＮＡＮＤ型フラッシュメモリ１１へ与えられ、メモリセルＭＣに書き込まれる（ステップＳ１５）。
上記データのスクランブル方法の具体例について、図１１を用いて説明する。図１１はメモリセルブロックＢＬＫの概念図である。そして、全メモリセルＭＣに対して“００”を書き込む場合において、実際の各メモリセルＭＣに対して書き込まれたデータを示す図である。
図示するように、第１グループに属するワード線ＷＬ０、ＷＬ４、ＷＬ８、ＷＬ１２に接続されたメモリセルＭＣには、入力データ“００”がそのまま書き込まれる。第２グループに属するワード線ＷＬ１、ＷＬ５、ＷＬ９、ＷＬ１３に接続されたメモリセルＭＣには、上位ページが反転されたデータ“１０”が書き込まれる。第３グループに属するワード線ＷＬ２、ＷＬ６、ＷＬ１０、ＷＬ１４に接続されたメモリセルＭＣには、下位ページが反転されたデータ“０１”が書き込まれる。そして第４グループに属するワード線ＷＬ３、ＷＬ７、ＷＬ１１、ＷＬ１５に接続されたメモリセルＭＣには、上位ページ及び下位ページが共に反転されたデータ“１１”が書き込まれる。
なお、データの読み出しの際には、外部から与えられたアドレスに従ってメモリセルからデータが読み出されると共に、ＭＣＵ２２は当該アドレスに対応したスクランブル方式をスクランブルテーブル２７から読み出す。そして、読み出したスクランブル方式に応じて、読み出しデータを解読する。例えば、第３グループに属するワード線の下位ページデータを読み出す場合には、スクランブル方式は図８の通り「反転」であるから、ＭＣＵ２２は読み出しデータを反転させて外部へ出力する。このような読み出し方法を行うため、データのページ毎のコピーは、同一のグループに属するワード線間に制限される。
上記のように、本実施形態に係るＮＡＮＤ型フラッシュメモリのデータ書き込み方法であると、下記（１）、（２）の効果が得られる。
（１）半導体記憶装置の動作信頼性を向上出来る。
背景技術で説明したとおり、近年のＮＡＮＤ型フラッシュメモリの大容量化の要請はますます増加している。その反面、書き込み及び読み出しデータの信頼性は徐々に悪くなる傾向にある。その理由として、例えばＮＡＮＤ型フラッシュメモリでは、トンネル電流を利用したデータ記録方式であることから、動作保証温度で記憶データを保持するためにゲート絶縁膜（トンネル酸化膜）の膜厚を一定値以下に薄くする事が出来ない。にもかかわらず、メモリセルトランジスタＭＴのゲート長、ゲート幅など横方向のサイズを縮小してきたため、いわゆるＧＩＤＬ（Gate Induced Drain Leak）現象によるデータリテンション（記録データ消失）が顕著になってきたことが挙げられる。
また、ビット当たりの面積を削減するために、ＮＡＮＤストリング内のメモリセルトランジスタ数が大きくなってきている。その結果、ＮＡＮＤストリングに流せる電流が小さくなり、データを読み出してセンスする際に必要な電圧変動や電流値がますます小さくなることも挙げられる。
更に、ＮＡＮＤストリング内のメモリセルトランジスタ数が大きくなることは、リードディスターブ（Read Disturb：以下ＲＤと略記する）に対する耐性や、プログラムディスターブ（Program Disturb：以下ＰＤと略記する）に対する耐性を悪化させる傾向がある。これらＲＤおよびＰＤの悪化は、ＮＡＮＤストリング内で直列に連続するメモリセルトランジスタがオンする場合において、その連続するメモリセルトランジスタ数が大きければ大きいほど顕著となる傾向がある。この一例について、図１２及び図１３を用いて説明する。図１２及び図１３はＮＡＮＤストリングの等価回路であり、図１３ではワード線ＷＬ０〜ＷＬ（ｋ−１）に接続されたメモリセルトランジスタがオン状態となった際の様子を示している。
図１２に示すように、ＮＡＮＤストリングにはｎ個（ｎは２以上の自然数）のメモリセルトランジスタＭＴが含まれている。そして、読み出しデータをセンスするセンスアンプ４０が、ビット線ＢＬに接続されている。各メモリセルトランジスタＭＴには寄生容量４０が存在する。この寄生容量４０は、例えばメモリセルトランジスタのソースまたはドレイン領域と、メモリセルトランジスタが形成されるウェル領域との間のｐｎ接合に存在する。
図１３に示すように、例えばワード線ＷＬ０〜ＷＬ（ｋ−１）に接続されたｋ個のメモリセルトランジスタがオン状態となると、ＮＡＮＤストリング内には非常に大きな寄生容量４２が発生する。つまり、ワード線ＷＬ０〜ＷＬ（ｋ−１）に接続されたメモリセルトランジスタの寄生容量４１が並列接続されて形成される巨大な寄生容量４２が、ワード線ＷＬｋに接続されたメモリセルトランジスタと選択トランジスタＳＴ２間に存在することとなる。この寄生容量４２が、ＮＡＮＤ型フラッシュメモリに対して様々な悪影響を及ぼす。
例えば、ワード線ＷＬ０が読み出し電圧になった時に、寄生容量４２から供給された大量の電荷（電流）が、ワード線ＷＬ０のゲート電圧で加速されてホットエレクトロンを発生する。そして、発生されたホットエレクトロンが、ワード線ＷＬ０に接続されたメモリセルトランジスタのトンネル酸化膜を超えて、このメモリセルトランジスタの記録データを破壊する。これが、いわゆるＧＩＤＬ現象である。更に、連続した多くのメモリセルトランジスタがオンとなる場合には、ＲＤのみならずＰＤも起こりやすいことが判明している。
ＮＡＮＤストリング内において連続した多くのメモリセルトランジスタが同時にオンとなるためには、多くのページにわたって同一カラムアドレスのデータが同一データであることが必要となる。実際のデータは、通常はランダムデータなので特に意識する必要はないが、アプリケーションによってはこのようなデータが続くケースも稀ではない。具体的には、あまり多く使用されていないメディアカードのＦＡＴ（File Allocation Table）領域は広い利用域に渡って“０”データが続いており、多くのページに連続して“０”データが続くことが多い。また、固定サイズのファイルをデータファイルとしてサポートしている特定のアプリケーションでは、初期化直後のデータの少ないファイルでは“０”パディング（padding）された領域が長く続くことも多い。従って、上記問題が発生しやすい。
しかしながら本実施形態であると、ワード線ＷＬはＡ（＝Ｍ mod Ｎ）の値に応じてＮ種類のグループに分類される。換言すれば、ワード線は、少なくとも１本のワード線を挟んで隣接する複数のワード線毎にグループ化される。本実施形態の場合には、ワード線アドレスを“４”で割った余りＡに応じて、４種類のグループに分類される。そして、各グループについて異なるスクランブル方式が適用される。従って、隣接するワード線間では、適用されるスクランブル方式が異なる。その結果、連続した多くのメモリセルに対して同一データを書き込むような場合であっても、同一のＮＡＮＤストリング内において同一データが連続することが防止出来る。つまり本実施形態の例であると、４つのデータ毎に均等にデータが分散されることになる。従って、上記したＲＤやＰＤの問題を緩和し、ＮＡＮＤ型フラッシュメモリの動作信頼性を向上出来る。
（２）ＮＡＮＤ型フラッシュメモリの性能劣化を伴うことなく、上記（１）の効果が得られる（その１）。
上記（１）で説明したように、本実施形態に係るＮＡＮＤ型フラッシュメモリであると、カラム方向に沿ってデータをランダマイズしている。
この点、データが盗み見られることを防止するためのセキュリティ技術の一環として、データのスクランブル技術がある。しかしながら、セキュリティのためのスクランブル技術であると、次のような問題がある。
すなわち、スクランブルのアルゴリズム上、ページ間ではスクランブルアルゴリズムやスクランブルのシードを変えることはしない。このため、ページ内データのランダマイズとしては効果があるが、異なるページ間で同一カラムアドレスのメモリセル間では、データの正転／反転が常に一方向に定まっていて、ランダマイズされていない。したがって、前述のＲＤ、ＰＤに対する対策として効果は期待できない。
更に、上記問題を解決するためにページ毎にスクランブルシード（Scramble Seed）を変更すると、あるページに書いたスクランブル済みデータを別のページにコピー（Page Copy）した場合、新しいページのスクランブルシードでスクランブル解読しても正常なデータに復元することが出来ない。スクランブルシードとは、データをスクランブルするための元データともいうべきもので、その概念は図８に示すスクランブル方式と同義である。従って、ページアドレスごとにスクランブルのシードを変更すると、ページコピーコマンドが使用できず、ＮＡＮＤ型フラッシュメモリの性能を大幅に劣化させる。
しかしながら本実施形態に係るＮＡＮＤ型フラッシュメモリであると、互いにカラム方向で隣接しない複数のワード線ＷＬを同一グループとし、更に同一グループ内では同一のスクランブル方式を適用している。従って、同一グループ内であればページコピーが可能であり、ＮＡＮＤ型フラッシュメモリの性能劣化を防止しつつ、上記（１）の効果が得られる。
勿論、本実施形態においても、異なるグループ間では直接のページコピーは禁止される。しかしながら、実際にページコピーが必要となるケースは、ブロックデータの一部または全部をまとめて別のブロックに引っ越す際に必要となることが多い。つまり、多数のページを連続してページコピーする。すると、本実施形態の場合には、カラム方向に沿って第１〜第４グループが順次並んでいる。つまり、第１〜第４グループがカラム方向に沿って同じ順序で繰り返される。従って、連続した複数のページデータを、別のメモリブロックの連続した複数のページにコピーすることが可能である。従って、異なるグループ間でのページコピーの禁止は、実使用上、大きな問題となることが無い。
［第２の実施形態］
次に、この発明の第２の実施形態に係るメモリシステムについて説明する。本実施形態は、上記第１の実施形態において、スクランブルされた書き込みデータと共に、スクランブルシードデータを併せてメモリセルに書き込むものである。図１４は、本実施形態に係るカードコントローラ１２の一部領域のブロック図である。
図示するように、ＭＰＵ２２はＲＡＭ２５内のスクランブルテーブル２７を参照して、スクランブルシードデータ（Scramble Seed Data）を出力する。スクランブル回路２６は、外部から入力された書き込みデータをＷＤ、スクランブルシードデータをＳＤとすると、Ｆ（ＷＤ、ＳＤ）なる関数で表されるスクランブルを行う。その結果、書き込みデータはスクランブルシードデータに応じて、第１の実施形態で説明した図８のようにスクランブルされる。スクランブル回路２６は、例えば書き込みデータとスクランブルシードデータとの排他的論理和演算を行うＥＸＯＲゲートによって実現される。
図１５はスクランブルテーブル２７の概念図である。図示するようにスクランブルテーブル２７は、余りＡ毎に与えられ、上位ページをスクランブルするためのスクランブルシードデータＳ０＿ＵＰ〜Ｓ３＿ＵＰ、及び下位ページをスクランブルするためのスクランブルシードデータＳ０＿ＬＷ〜Ｓ３＿ＬＷを保持している。これらが、上記Ｆ（ＷＤ、ＳＤ）なる関数における変数ＳＤに相当する。
例えば、第４グループに属するワード線ＷＬの下位ページにデータが書き込まれる場合には、ＭＰＵ２２はスクランブルテーブル２７からシードデータＳ３＿ＬＷを読み出す。そしてスクランブル回路２６は、書き込みデータとシードデータＳ３＿ＬＷとの排他的論理和演算を行う。その結果、図８で説明したように、書き込みデータはスクランブルされた結果、反転される。
スクランブル回路２６においてスクランブルされた書き込みデータと、ＭＰＵ２２で読み出され、該書き込みデータのスクランブルに使用されたスクランブルシードデータは、フラッシュコントローラ２３を介してＮＡＮＤ型フラッシュメモリ１１へ与えられる。図１６は、ＮＡＮＤ型フラッシュメモリにおいてメモリセルに書き込まれる１ページのデータの概念図である。換言すれば、ページバッファ３１に投入されるページデータの概念図である。図示するようにページデータは、スクランブルされた書き込みデータと、スクランブルシードデータとを含んでいる。本構成を有するページデータが、メモリセルＭＣに一括して書き込まれる。
なお、データの読み出しの際には、書き込みデータと共にスクランブルシードデータも一緒にメモリセルから読み出される。そしてＭＣＵ２２は、読み出した書き込みデータを、同じく読み出したスクランブルシードデータを用いて解読する。このような読み出し方法を行うため、データのページ毎のコピーは、任意のページ間で行うことが出来る。
上記のように、本実施形態に係るＮＡＮＤ型フラッシュメモリであると、上記第１の実施形態において説明した（１）の効果に加えて、下記（３）の効果が得られる。
（３）ＮＡＮＤ型フラッシュメモリの性能劣化を伴うことなく、上記（１）の効果が得られる（その２）。
本実施形態に係るデータ書き込み方法であると、スクランブルシードデータを、記録すべきデータと共に、各ページに直接記録している。その結果、ページコピーの制限を受けることなく、スクランブルが可能となる。
スクランブルシードデータ自身を、スクランブルすることなくページデータとしてメモリセルに書き込むことにより、データの読み出し時には、このスクランブルシードデータを用いてデータを解読することが出来る。つまり、各ページデータには、そのページのスクランブルシードデータが書き込まれているため、任意のページ間でのコピーを不都合なく行うことが可能となる。
図１６の例であると、ページデータの先頭にスクランブルシードデータを書き込んでいる。これにより、読み出し時にはまずスクランブルシードデータが読み出され、このスクランブルシードデータを用いて、それに続くページデータを解読すれば良い。勿論、スクランブルシードデータが格納される位置はページの先頭に限らず、ページ内にありさえすれば良い。
なお上記第２の実施形態では、メモリセルに書き込まれるスクランブルシードデータが、スクランブルを行う関数ＦのシードＳＤとなる実データそのものである場合について説明した。しかし、必ずしも実データである必要は無い。図１７は、第２の実施形態の変形例に係るスクランブルテーブル２７の概念図である。図示するように、メモリに保持されるテーブルの各エントリには、インデックスが付与されることが一般的である。インデックスは、各エントリを区別するために与えられる識別番号とも呼ぶべきものである。従って、図１８のページデータの概念図に示すように、スクランブルシードデータの実データの代わりに、スクランブルテーブル２７のインデックスをメモリセルに書き込んでも良い。この場合であってもＭＣＵ２２は、適用されたスクランブル方式をインデックスによって把握することが出来る。
勿論、上記インデックスは図８及び図１５に示した余りＡそのものであっても良い。例えば４値データを保持するＮＡＮＤ型フラッシュメモリにおいて、ワード線を４つのグループに分類する場合には、余りＡの値を、スクランブルシードデータとして使用すれば良い。この場合には、ワード線アドレスの下位２ビットをそのままスクランブルシードデータとすることが出来る。図１９は、ワード線アドレスとページデータの概念図である。図示するように、ワード線アドレスを４で割った際の余りＡは、当該ワード線アドレスの０ビット目及び１ビット目のデータに等しい。従ってＭＣＵ２２は、この２ビットをスクランブルシードデータとして、スクランブル回路２６及びＮＡＮＤ型フラッシュメモリ１１へ出力する。
上記のように、この発明の第１、第２の実施形態に係るＮＡＮＤ型フラッシュメモリであると、外部から与えられたデータをメモリセルに書き込む際に、ワード線アドレスに応じて、データのスクランブル方式を選択している。そして、ワード線は、少なくとも１本のワード線を挟んで隣接する複数のワード線毎にグループ化される。例えば、ワード線アドレスＭ（Ｍは２以上の自然数）をＮ（Ｎは２以上の自然数）で割った余りの数によってグループ化される。そして、同一のグループ内においては同一のスクランブル方式が適用され、異なるグループ間では異なるスクランブル方式が適用される。また、スクランブルされたデータがメモリセルに書き込まれる際、同一のワード線アドレスである一部のメモリセルに対して、適用されたスクランブル方式のスクランブルシードデータが書き込まれても良い。
上記構成とすることで、ＮＡＮＤストリング内においてカラム方向に沿ってデータをランダマイズすることが出来る。すなわち、同一のデータがカラム方向に沿って連続することを防止出来る。その結果、ＲＤ及びＰＤによるデータの信頼性低下を防止出来ると同時にページコピーコマンドを利用出来る。ページコピーコマンドとは、カードコントローラ１２の持つコマンドの一つであり、データをページ単位でコピーするためのコマンドである。勿論、ページコピーコマンドには、単なるページコピーだけでなく、一度読み出したデータについてエラー訂正を行った後に別のページに書き写すページコピーも可能である。
なお、上記実施形態では、４値データを記憶するＮＡＮＤ型フラッシュメモリについて説明した。しかし、例えば２値や、８値以上の多値を記憶するＮＡＮＤ型フラッシュメモリについても適用出来ることは言うまでもない。また、ワード線をグループに分類する方法も、必ずしもＡ＝Ｍ mod Ｎの値によって分類する方法に限られない。すなわち、適用されるスクランブル方式が、隣接するワード線間で異なっていればそれで足りる。
また、上記実施形態では、データがワード線ＷＬ０からワード線ＷＬ１５に向かって順次書き込まれる場合について説明した。この場合には、ワード線アドレスはワード線ＷＬ０から順に割り当てられる。しかし、このような順序でデータが書き込まれるＮＡＮＤ型フラッシュメモリに限定されるものでは無い。上記実施形態とは異なる書き込み方式について、図２０及び図２１を用いて以下説明する。
図２０は４値データを保持するメモリセルの閾値分布を示すグラフであり、書き込み時おけるメモリセルの閾値電圧Ｖthの変化の様子を示している。データは１ページに対して一括して書き込まれる。図示するように、上記実施形態で説明した図７の方法と同様に、まず下位ページのデータが書き込まれ、次に上位ページのデータが書き込まれる。但し、図７の場合と異なるのは、下位ページにつき“０”を書き込む際、その閾値が０Ｖ〜Ｖth２の範囲で粗く書き込む点にある。そして、上位ページの書き込みの際に、“１０”を書き込む際にはその閾値がＶth１〜Ｖth２の範囲になるように書き込みを行い、“００”を書き込む際にはＶth２〜Ｖth３の範囲になるように書き込む。
上記書き込み方法における、各ワード線に対する書き込み順序について図２１を用いて説明する。図２１は、メモリブロックの模式図である。図中において、各ワード線に付記した数字が、書き込みが行われる順番であり、更に図中における“（Ｌ）”が下位ページの書き込みを示し、“（Ｕ）”が上位ページの書き込みを示す。図示するように、まずワード線ＷＬｉにつき下位ページの書き込みが行われ、次にワード線ＷＬ（ｉ＋１）につき下位ページの書き込みが行われる。その後、ワード線ＷＬｉの上位ページの書き込みが行われ、次にワード線ＷＬ（ｉ＋２）につき下位ページの書き込みが行われ、次にワード線ＷＬ（ｉ＋１）につき上位ページの書き込みが行われる。つまり、必ずしもワード線順にデータが書き込まれるのでは無い。具体的には、あるワード線について上位ページの書き込みを行う際には、当該ワード線に隣接する他のワード線につき、下位ページの書き込みを終わらせておく。
本書き込み方法によれば、メモリセルＭＣに対するYupin効果の影響を低減できる。Yupin効果とは、メモリセルの閾値が、隣接するメモリセルの閾値上昇により、見かけ上、閾値が上昇して見える現象である。本方法であると、下位ページについては粗い書き込みが行われているだけなので、下位ページについてしか書き込みが行われていないページでは、Yupin効果の影響は殆ど受けない。そして、上位ページの書き込みでは、メモリセルの閾値の変動は、従来の図７の場合に比べて小さい。従って、Yupin効果によるメモリセルの閾値変動の程度を小さくすることが出来る。
なお、本書き込み方法であると、ページアドレスの順序はワード線アドレスの順序と一致しない。すなわち、ページアドレスの割り当て順序は、図２１において、ワード線ＷＬｉの下位ページ→ＷＬ（ｉ＋１）の下位ページ→ＷＬｉの上位ページ→ＷＬ（ｉ＋２）の下位ページ→ＷＬ（ｉ＋１）の上位ページ→…である。しかしながら、上記第１、第２の実施形態を適用する際には、ページアドレスの割り当て順序に関わらず、隣接するワード線間において異なるスクランブル方式を適用すればよい。
また、上記実施形態ではあるワード線に接続されたメモリセルの上位ビット及び下位ビットが、それぞれ一括して書き込まれる場合について説明した。すなわち、１本のワード線に対して上位ページ及び下位ページの２ページが割り当てられている場合について説明した。しかし、例えば図２２のメモリブロックの模式図に示すように、１本のワード線に対して割り当てられるページ数は２つに限定されるものでは無い。図２２に示す構成では、メモリセルが４値のデータを保持可能であり、且つ同一ワード線に接続された複数のメモリセルは、偶数ビット線及び奇数ビット線単位で一括してデータが書き込まれる。すなわち、ワード線毎に上位ページが２ページ、下位ページが２ページ割り当てられることで、トータルで４ページが割り当てられている。このような場合には図２２に示すように、ページアドレスの割り当て順序、すなわちデータの書き込み順序は、ワード線ＷＬｉの下位ページ（偶数ビット線）→ＷＬｉの下位ページ（奇数ビット線）→ＷＬ（ｉ＋１）の下位ページ（偶数ビット線）→ＷＬ（ｉ＋１）の下位ページ（奇数ビット線）→ＷＬｉの上位ページ（偶数ビット線）→ＷＬｉの上位ページ（奇数ビット線）→ＷＬ（ｉ＋２）の下位ページ（偶数ビット線）→ＷＬ（ｉ＋２）の下位ページ（奇数ビット線）→…である。勿論、このような場合であっても、上記第１、第２の実施形態を適用する際には、ページアドレスの割り当て順序に関わらず、隣接するワード線間において異なるスクランブル方式を適用すればよい。
また上記実施形態において、スクランブル回路２６として例えばリニアフィードバックシフトレジスタ（Linear Feedback Shift Register）を用いることが出来る。この場合も同様に、スクランブルテーブル２７から読み出されたスクランブルシードデータと書き込みデータとがリニアフィードバックシフトレジスタに投入され、リニアフィードバックシフトレジスタからの出力が、スクランブルされた書き込みデータとなる。
なお上記実施形態では、ワード線アドレスを“４”で割ることによってワード線を４つのグループのいずれかに分類する方法について説明した。しかし、ＭＣＵ２２がワード線アドレスを算出しない場合であっても良い。すなわち、ＭＣＵ２２はメモリセルのアドレスをページアドレスによって取り扱い、ワード線アドレスそのものは認識しない場合もある。このような場合には、ＭＣＵ２２はワード線アドレスを算出せずに、ページアドレスを元に直接スクランブル方式を選択しても良い。つまり、図１０のステップＳ１１においてＭＣＵ２２はページアドレスを算出する。次にステップＳ１３において、算出したページアドレスに基づいてスクランブル方式を選択する。ページアドレスからスクランブル方式を選択する方法としては、例えばページアドレスとスクランブル方式との対応関係を保持するテーブルを設けておく方法等がある。このように、上記実施形態は、隣接するワード線間で適用されるスクランブル方式が結果的に異なっていれば良く、そのための方法には特に限定されるものでは無い。
また、図１０で説明したように、上記実施形態では書き込みデータが外部から与えられる場合について説明した。しかし、書き込みデータは外部から与えられるものには限られない。
更に、上記実施形態ではメモリカードの場合を例に説明したが、メモリカードに限らず、ＮＡＮＤ型フラッシュメモリ全般に適用できる。また、ＮＡＮＤ型フラッシュメモリに限らず、同様の問題を生じる他の半導体メモリ全般に適用可能である。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
この発明の第１の実施形態に係るメモリシステムのブロック図。 この発明の第１の実施形態に係るメモリカードにおける信号ピンに対する信号割り当てを示す図。 この発明の第１の実施形態に係るメモリカードの備えるカードコントローラのブロック図。 この発明の第１の実施形態に係るフラッシュメモリのブロック図。 この発明の第１の実施形態に係るフラッシュメモリの備えるメモリブロックの回路図。 この発明の第１の実施形態に係るフラッシュメモリの閾値分布を示すグラフ。 この発明の第１の実施形態に係るフラッシュメモリの閾値分布を示すグラフであり、データの書き込み方法を示す図。 この発明の第１の実施形態に係るフラッシュメモリの備えるスクランブルテーブルの概念図。 この発明の第１の実施形態に係るフラッシュメモリの備えるメモリブロックの回路図。 この発明の第１の実施形態に係るフラッシュメモリにおける、データのスクランブル方法及び書き込み方法を示すフローチャート。 この発明の第１の実施形態に係るフラッシュメモリの備えるメモリブロックの概念図であり、各メモリセルにスクランブルされたデータが書き込まれた様子を示す図。 ＮＡＮＤストリングの回路図。 ＮＡＮＤストリングの回路図。 この発明の第２の実施形態に係るメモリカードの備えるカードコントローラの、一部領域のブロック図。 この発明の第２の実施形態に係るフラッシュメモリの備えるスクランブルテーブルの概念図。 この発明の第２の実施形態に係るフラッシュメモリにおける、ページデータの概念図。 この発明の第２の実施形態の変形例に係るフラッシュメモリの備えるスクランブルテーブルの概念図。 この発明の第２の実施形態の変形例に係るフラッシュメモリにおける、ページデータの概念図。 この発明の第２の実施形態の変形例に係るフラッシュメモリにおける、ワード線アドレスとページデータとの関係を示す概念図。 この発明の第１、第２の実施形態の変形例に係るフラッシュメモリの閾値分布を示すグラフであり、データの書き込み方法を示す図。 この発明の第１、第２の実施形態の変形例に係るフラッシュメモリの備えるメモリブロックの模式図。 この発明の第１、第２の実施形態の変形例に係るフラッシュメモリの備えるメモリブロックの模式図。
符号の説明
１…メモリカード、２…ホスト機器、１１、…ＮＡＮＤ型フラッシュメモリ、１２…カードコントローラ、１３…信号ピン、２１…ホストインタフェースモジュール、２２…ＭＰＵ、２３…フラッシュコントローラ、２４…ＲＯＭ、２５…ＲＡＭ、２６…スクランブル回路、２７…スクランブルテーブル、３０…メモリセルアレイ、３１…ページバッファ、４０…センスアンプ

Claims (6)

  1. ワード線にそれぞれ接続されたゲートを有する不揮発性のメモリセルが直列接続されたＮＡＮＤ型フラッシュメモリのデータ書き込み方法であって、
    データを書き込むべきメモリセルのワード線アドレスに応じて、前記データのスクランブル方式を選択するステップと、
    前記選択したスクランブル方式に従って、前記データをスクランブルするステップと、
    前記スクランブルされた前記データを、前記ワード線アドレスに応じた前記メモリセルに書き込むステップと
    を具備することを特徴とするデータ書き込み方法。
  2. 前記ワード線は、少なくとも１本の前記ワード線を挟んで隣接する複数のワード線毎にグループ化され、
    同一のグループに属するワード線間においては、前記データのコピーが許可され、
    異なるグループに属するワード線間においては、前記データのコピーが禁止される
    ことを特徴とする請求項１記載のデータ書き込み方法。
  3. 前記ワード線は、少なくとも１本の前記ワード線を挟んで隣接する複数のワード線毎にグループ化され、
    前記グループは、前記ワード線アドレスＭ（Ｍは２以上の自然数）をＮ（Ｎは２以上の自然数）で割った余りの数によって分類され、
    同一の前記グループ内においては、同一の前記スクランブル方式が選択され、
    異なる前記グループ間では、異なる前記スクランブル方式が選択される
    ことを特徴とする請求項１記載のデータ書き込み方法。
  4. 前記スクランブルされた前記データが前記メモリセルに書き込まれる際、同一の前記ワード線アドレスである一部の前記メモリセルに対して、選択された前記スクランブル方式のスクランブルシードデータが書き込まれる
    ことを特徴とする請求項１記載のデータ書き込み方法。
  5. 前記ワード線は、少なくとも１本の前記ワード線を挟んで隣接する複数のワード線毎にグループ化され、
    前記スクランブル方式を選択するステップは、前記ワード線アドレスがいずれの前記グループに属するかを判断するステップと、
    前記グループ毎に前記スクランブル方式が記録されたスクランブルテーブルから、判断された前記グループに応じた前記スクランブル方式を選択するステップと
    を備え、前記スクランブルされた前記データが前記メモリセルに書き込まれる際、同一の前記ワード線アドレスである一部の前記メモリセルに対して、前記スクランブルテーブルにおいて前記グループ毎に付与されたインデックスデータが書き込まれる
    ことを特徴とする請求項１記載のデータ書き込み方法。
  6. 第１ワード線にゲートが接続された不揮発性の第１メモリセルと、前記第１ワード線に隣接する第２ワード線にゲートが接続された不揮発性の第２メモリセルとが直列接続されたＮＡＮＤ型フラッシュメモリのデータ書き込み方法であって、
    第１スクランブル方式に従って、第１データをスクランブルするステップと、
    スクランブルされた前記第１データを前記第１メモリセルに書き込むステップと、
    前記第１スクランブル方式と異なる第２スクランブル方式に従って、第２データをスクランブルするステップと、
    スクランブルされた前記第２データを前記第２メモリセルに書き込むステップと
    を具備することを特徴とするデータ書き込み方法。
JP2007033871A 2007-02-14 2007-02-14 データ書き込み方法 Expired - Fee Related JP4498370B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007033871A JP4498370B2 (ja) 2007-02-14 2007-02-14 データ書き込み方法
US12/441,785 US8341333B2 (en) 2007-02-14 2008-02-13 Method of writing data into semiconductor memory and memory controller
EP08711601A EP2109823A4 (en) 2007-02-14 2008-02-13 METHOD OF WRITING DATA IN SEMICONDUCTOR MEMORY AND MEMORY CONTROLLER
PCT/JP2008/052790 WO2008099958A1 (en) 2007-02-14 2008-02-13 Method of writing data into semiconductor memory and memory controller
KR1020097019093A KR101121346B1 (ko) 2007-02-14 2008-02-13 반도체 메모리에 대한 데이터 기록 방법 및 메모리 컨트롤러
CN2008800051468A CN101611386B (zh) 2007-02-14 2008-02-13 将数据写入半导体存储器中的方法以及存储器控制器
TW097105214A TWI391932B (zh) 2007-02-14 2008-02-14 半導體記憶體之資料寫入方法及記憶體控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007033871A JP4498370B2 (ja) 2007-02-14 2007-02-14 データ書き込み方法

Publications (2)

Publication Number Publication Date
JP2008198299A true JP2008198299A (ja) 2008-08-28
JP4498370B2 JP4498370B2 (ja) 2010-07-07

Family

ID=39690178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007033871A Expired - Fee Related JP4498370B2 (ja) 2007-02-14 2007-02-14 データ書き込み方法

Country Status (7)

Country Link
US (1) US8341333B2 (ja)
EP (1) EP2109823A4 (ja)
JP (1) JP4498370B2 (ja)
KR (1) KR101121346B1 (ja)
CN (1) CN101611386B (ja)
TW (1) TWI391932B (ja)
WO (1) WO2008099958A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157841A (ja) * 2007-12-27 2009-07-16 Toshiba Corp メモリシステム
JP2010231778A (ja) * 2009-03-04 2010-10-14 Apple Inc 不揮発性メモリに対してデータの読み出しおよび書き込みを行うためのデータホワイトニング
JP2010538408A (ja) * 2007-09-07 2010-12-09 サンディスク コーポレイション ページ内・ページ間オンチップデータ擬似ランダム化のための不揮発性メモリおよび方法
JP2010277584A (ja) * 2009-04-28 2010-12-09 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
JP2010541122A (ja) * 2007-10-08 2010-12-24 サムスン エレクトロニクス カンパニー リミテッド マルチビットプログラミングのための装置および方法
JP2011028741A (ja) * 2009-06-30 2011-02-10 Panasonic Corp 記憶装置およびメモリコントローラ
US8255643B2 (en) 2009-02-24 2012-08-28 Samsung Electronics Co., Ltd. Memory system and data processing method thereof
US8976584B2 (en) 2012-04-17 2015-03-10 Samsung Electronics Co., Ltd. Flash memory device and method of programming the same
JP2016015106A (ja) * 2014-06-30 2016-01-28 シーゲイト テクノロジー エルエルシー 多次元データのランダム化
US9292428B2 (en) 2012-09-05 2016-03-22 Kabushiki Kaisha Toshiba Memory system
KR20160115649A (ko) 2015-03-26 2016-10-06 윈본드 일렉트로닉스 코포레이션 반도체 메모리 장치 및 데이터 처리 방법
US9659659B2 (en) 2015-03-27 2017-05-23 Winbond Electronics Corp. Semiconductor memory apparatus and data scrambling method using the same
US9996295B2 (en) 2016-02-09 2018-06-12 Winbond Electronics Corp. Semiconductor memory device having buffer/sensing circuit and scrambling/descrambling method thereof

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291295B2 (en) 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
KR101375955B1 (ko) 2006-05-12 2014-03-18 애플 인크. 메모리 디바이스 내의 왜곡 추정 및 상쇄
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US7706182B2 (en) 2006-12-03 2010-04-27 Anobit Technologies Ltd. Adaptive programming of analog memory cells using statistical characteristics
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
KR20090000192A (ko) * 2007-01-29 2009-01-07 삼성전자주식회사 유효기간 및/ 또는 인듀어런스 데이터를 알려주는 전자시스템 및 그 방법
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059455B2 (en) * 2008-05-09 2011-11-15 Sandisk Il Ltd. Partial scrambling to reduce correlation
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8145855B2 (en) 2008-09-12 2012-03-27 Sandisk Technologies Inc. Built in on-chip data scrambler for non-volatile memory
WO2010030701A1 (en) * 2008-09-12 2010-03-18 Sandisk Corporation Built in on-chip data scrambler for non-volatile memory
US8429330B2 (en) 2008-09-12 2013-04-23 Sandisk Technologies Inc. Method for scrambling data in which scrambling data and scrambled data are stored in corresponding non-volatile memory locations
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
KR20100106142A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
KR101609367B1 (ko) * 2009-06-29 2016-04-20 삼성전자주식회사 플래시 메모리 시스템 및 플래시 메모리의 프로그래밍 방법
US8180994B2 (en) 2009-07-08 2012-05-15 Sandisk Technologies Inc. Optimized page programming order for non-volatile memory
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US20110258372A1 (en) * 2009-07-29 2011-10-20 Panasonic Corporation Memory device, host device, and memory system
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8452908B2 (en) 2009-12-29 2013-05-28 Juniper Networks, Inc. Low latency serial memory interface
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
KR101686590B1 (ko) 2010-09-20 2016-12-14 삼성전자주식회사 플래시 메모리 시스템 및 그것의 워드 라인 인터리빙 방법
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US9195537B2 (en) * 2011-03-02 2015-11-24 Sandisk Technologies Inc. Method of data storage in non-volatile memory
US8843693B2 (en) 2011-05-17 2014-09-23 SanDisk Technologies, Inc. Non-volatile memory and method with improved data scrambling
KR101818445B1 (ko) * 2011-07-08 2018-01-16 삼성전자주식회사 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
KR20130036556A (ko) * 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20130060795A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101811298B1 (ko) * 2011-12-28 2017-12-27 삼성전자주식회사 랜덤마이져로 씨드를 제공하는 씨드 컨트롤러 및 그것을 포함한 메모리 컨트롤러
US8984373B2 (en) 2012-02-22 2015-03-17 Silicon Motion, Inc. Method for accessing flash memory and associated flash memory controller
JP2013254537A (ja) * 2012-06-06 2013-12-19 Toshiba Corp 半導体記憶装置及びコントローラ
US10073982B2 (en) 2013-08-15 2018-09-11 Renesas Electronics Corporation Semiconductor device
CN110232942B (zh) * 2013-09-13 2023-01-03 铠侠股份有限公司 存储装置及其控制方法
JP2015204126A (ja) * 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
KR102327076B1 (ko) * 2014-12-18 2021-11-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9620242B1 (en) * 2015-07-10 2017-04-11 The United States Of America As Represented By The Secretary Of The Navy Methods and apparatuses including one or more interrupted integrated circuit operations for characterizing radiation effects in integrated circuits
US10372948B2 (en) * 2015-12-15 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Scrambling apparatus and method thereof
JP6645225B2 (ja) 2016-02-04 2020-02-14 株式会社デンソー データ保全装置
CN107391296B (zh) 2016-04-27 2020-11-06 慧荣科技股份有限公司 存取闪存模块的方法及相关的闪存控制器与记忆装置
CN111679787B (zh) 2016-04-27 2023-07-18 慧荣科技股份有限公司 闪存装置、闪存控制器及闪存存储管理方法
US10019314B2 (en) 2016-04-27 2018-07-10 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
US10289487B2 (en) 2016-04-27 2019-05-14 Silicon Motion Inc. Method for accessing flash memory module and associated flash memory controller and memory device
CN107391026B (zh) * 2016-04-27 2020-06-02 慧荣科技股份有限公司 闪存装置及闪存存储管理方法
KR20180118840A (ko) 2017-04-21 2018-11-01 에스케이하이닉스 주식회사 메모리소자의 쓰기 디스터번스 억제를 위한 어드레스 분산 장치 및 방법
TWI657453B (zh) * 2017-05-04 2019-04-21 旺宏電子股份有限公司 記憶體系統及其操作方法
US10261721B2 (en) * 2017-05-05 2019-04-16 Macronix International Co., Ltd. Memory system and operating method thereof
CN108877861B (zh) * 2017-05-08 2021-02-12 旺宏电子股份有限公司 存储器系统及其操作方法
KR20210111004A (ko) 2020-03-02 2021-09-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 읽기 방법
KR102208497B1 (ko) * 2020-07-01 2021-01-27 주식회사 파두 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
US11275515B1 (en) * 2020-08-27 2022-03-15 Micron Technology, Inc. Descrambling of scrambled linear codewords using non-linear scramblers
KR102496011B1 (ko) 2021-01-04 2023-02-06 서울시립대학교 산학협력단 코드 밀도를 조절하는 데이터 스크램블링 방법
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228407A (ja) * 2005-01-19 2006-08-31 Saifun Semiconductors Ltd 固定パターンプログラミングを防止するための方法
JP2006228394A (ja) * 2004-11-12 2006-08-31 Toshiba Corp 半導体記憶装置のデータ書き込み方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131277A1 (de) * 2001-06-28 2003-01-16 Infineon Technologies Ag On Chip Scrambling
US7002848B2 (en) * 2002-02-28 2006-02-21 Renesas Technology Corp. Nonvolatile semiconductor memory device
US7412057B2 (en) * 2002-05-31 2008-08-12 Intel Corporation Fast-software-implemented pseudo-random code generator
JP2006031871A (ja) * 2004-07-20 2006-02-02 Toshiba Corp 半導体記憶装置
JP3707696B2 (ja) * 2004-10-25 2005-10-19 日本ビクター株式会社 情報信号記録方法
US7248530B2 (en) * 2004-10-29 2007-07-24 Infineon Technologies, Ag Integrated semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228394A (ja) * 2004-11-12 2006-08-31 Toshiba Corp 半導体記憶装置のデータ書き込み方法
JP2006228407A (ja) * 2005-01-19 2006-08-31 Saifun Semiconductors Ltd 固定パターンプログラミングを防止するための方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169034A (ja) * 2007-09-07 2012-09-06 Sandisk Corp ページ内・ページ間オンチップデータ擬似ランダム化のための不揮発性メモリおよび方法
JP2010538408A (ja) * 2007-09-07 2010-12-09 サンディスク コーポレイション ページ内・ページ間オンチップデータ擬似ランダム化のための不揮発性メモリおよび方法
JP2010541122A (ja) * 2007-10-08 2010-12-24 サムスン エレクトロニクス カンパニー リミテッド マルチビットプログラミングのための装置および方法
JP2009157841A (ja) * 2007-12-27 2009-07-16 Toshiba Corp メモリシステム
US8255643B2 (en) 2009-02-24 2012-08-28 Samsung Electronics Co., Ltd. Memory system and data processing method thereof
JP2010231778A (ja) * 2009-03-04 2010-10-14 Apple Inc 不揮発性メモリに対してデータの読み出しおよび書き込みを行うためのデータホワイトニング
US8918655B2 (en) 2009-03-04 2014-12-23 Apple Inc. Data whitening for writing and reading data to and from a non-volatile memory
US8413016B2 (en) 2009-04-28 2013-04-02 Panasonic Corporation Nonvolatile memory device and controller for judging a normal or anomalous condition of an error-corrected bit pattern
JP2010277584A (ja) * 2009-04-28 2010-12-09 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
JP2011028741A (ja) * 2009-06-30 2011-02-10 Panasonic Corp 記憶装置およびメモリコントローラ
US8976584B2 (en) 2012-04-17 2015-03-10 Samsung Electronics Co., Ltd. Flash memory device and method of programming the same
US9292428B2 (en) 2012-09-05 2016-03-22 Kabushiki Kaisha Toshiba Memory system
JP2016015106A (ja) * 2014-06-30 2016-01-28 シーゲイト テクノロジー エルエルシー 多次元データのランダム化
US9576624B2 (en) 2014-06-30 2017-02-21 Seagate Technology Llc Multi-dimentional data randomization
KR20160115649A (ko) 2015-03-26 2016-10-06 윈본드 일렉트로닉스 코포레이션 반도체 메모리 장치 및 데이터 처리 방법
US9612753B2 (en) 2015-03-26 2017-04-04 Winbond Electronics Corp. Semiconductor memory apparatus and data processing method
US9659659B2 (en) 2015-03-27 2017-05-23 Winbond Electronics Corp. Semiconductor memory apparatus and data scrambling method using the same
US9996295B2 (en) 2016-02-09 2018-06-12 Winbond Electronics Corp. Semiconductor memory device having buffer/sensing circuit and scrambling/descrambling method thereof

Also Published As

Publication number Publication date
US8341333B2 (en) 2012-12-25
EP2109823A4 (en) 2010-03-31
WO2008099958A1 (en) 2008-08-21
JP4498370B2 (ja) 2010-07-07
KR101121346B1 (ko) 2012-03-09
EP2109823A1 (en) 2009-10-21
CN101611386B (zh) 2012-07-04
TWI391932B (zh) 2013-04-01
CN101611386A (zh) 2009-12-23
TW200907972A (en) 2009-02-16
US20090316490A1 (en) 2009-12-24
KR20090118060A (ko) 2009-11-17

Similar Documents

Publication Publication Date Title
JP4498370B2 (ja) データ書き込み方法
JP5019611B2 (ja) メモリシステム
US8270227B2 (en) Nonvolatile memory device and method of reading same
US9343163B2 (en) Semiconductor memory device and operating method based upon a comparison of program data and read data thereof
JP5467107B2 (ja) データストレージ要求が削減された、メモリのマルチパスプログラミング
KR101600539B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR102192910B1 (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
US20160293259A1 (en) Semiconductor apparatus and operating method thereof
US8861269B2 (en) Internal data load for non-volatile storage
WO2011062917A1 (en) Data coding for improved ecc eddiciency in a nonvolatile storage system
EP3084769B1 (en) Asymmetric state detection for non-volatile storage
US9514829B2 (en) Access line management in a memory device
US20160276040A1 (en) Non-volatile memory device, memory system including the same, and method of operating the same
US10504600B2 (en) Apparatus configured to program memory cells using an intermediate level for multiple data states
KR20120002760A (ko) 낸드 플래쉬 메모리의 동작 신뢰성을 향상시키는 데이터 기록 방법 및 데이터 기록 장치
JP2010218637A (ja) 半導体記憶装置およびその制御方法
WO2010030701A1 (en) Built in on-chip data scrambler for non-volatile memory
KR20100050471A (ko) 프로그램 펄스 지속 시간의 지능적 제어
JP2006164408A (ja) 不揮発性半導体記憶装置及びそのデータ消去方法。
JP2009157836A (ja) メモリシステム
US8964486B2 (en) Semiconductor device and operating method thereof
JP5940704B1 (ja) 半導体記憶装置
KR20100027787A (ko) 불휘발성 메모리 장치의 동작 방법
KR20160088494A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2010238360A (ja) 不揮発性半導体記憶装置及びそのデータ消去方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees