KR20160088494A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20160088494A
KR20160088494A KR1020150007473A KR20150007473A KR20160088494A KR 20160088494 A KR20160088494 A KR 20160088494A KR 1020150007473 A KR1020150007473 A KR 1020150007473A KR 20150007473 A KR20150007473 A KR 20150007473A KR 20160088494 A KR20160088494 A KR 20160088494A
Authority
KR
South Korea
Prior art keywords
memory cell
data
threshold voltage
read
adjacent
Prior art date
Application number
KR1020150007473A
Other languages
English (en)
Other versions
KR102246843B1 (ko
Inventor
김상식
이재윤
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150007473A priority Critical patent/KR102246843B1/ko
Priority to US14/657,645 priority patent/US9373367B1/en
Publication of KR20160088494A publication Critical patent/KR20160088494A/ko
Application granted granted Critical
Publication of KR102246843B1 publication Critical patent/KR102246843B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

데이터 저장 장치는 서로 인접한 제1 메모리 셀 및 제2 메모리 셀을 포함하는 불휘발성 메모리 장치 및 상기 제1 메모리 셀에 대한 리드 동작의 페일 여부에 따라, 상기 제2 메모리 셀의 문턱 전압을 조정하기 위한 분포 조정 동작을 수행하도록 구성된 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 저장된 데이터의 에러를 복구할 수 있는 데이터 저장 장치에 관한 것이다.
반도체 장치, 그 중에서도 반도체 메모리 장치는 데이터를 저장하는 용도로 사용될 수 있다. 메모리 장치는 그 타입을 크게 불휘발성과 휘발성으로 구분할 수 있다.
불휘발성 메모리 장치는 전원이 인가되지 않더라도 저장된 데이터를 유지할 수 있다. 불휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
휘발성 메모리 장치는 전원이 인가되지 않는 경우 저장된 데이터를 유지하지 못하고 소실할 수 있다. 휘발성 메모리 장치는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory) 등을 포함할 수 있다. 휘발성 메모리 장치는 비교적 빠른 처리 속도에 기반하여, 데이터 처리 시스템에서 일반적으로 버퍼 메모리 장치, 캐시 메모리 장치, 동작 메모리 장치 등의 용도로 사용될 수 있다.
본 발명의 실시 예는 메모리 셀들 간 간섭 효과에 따라 발생된 데이터의 에러를 복구할 수 있는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 서로 인접한 제1 메모리 셀 및 제2 메모리 셀을 포함하는 불휘발성 메모리 장치 및 상기 제1 메모리 셀에 대한 리드 동작의 페일 여부에 따라, 상기 제2 메모리 셀의 문턱 전압을 조정하기 위한 분포 조정 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 메모리 셀에 대해 리드 동작을 수행하는 단계 및 상기 리드 동작의 페일 여부에 따라, 상기 제1 메모리 셀에 인접한 제2 메모리 셀의 문턱 전압을 조정하기 위한 분포 조정 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 메모리 셀에 대해 리드 동작을 수행하는 단계 및 상기 리드 동작의 페일 여부에 따라, 상기 제1 메모리 셀에 인접한 제2 메모리 셀에 저장된 데이터를 변경하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 향상된 데이터 신뢰성을 제공할 수 있다.
도1은 실시 예에 따른 데이터 저장 장치를 예시적으로 도시한 블록도,
도2는 도1의 메모리 영역을 예시적으로 도시한 도면,
도3a 및 도3b는 저장된 데이터에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 도시한 도면,
도4a 및 도4b는 라이트 동작에 따른 메모리 셀들의 문턱 전압 분포 변화를 예시적으로 도시한 도면,
도5a 및 도5b는 하나의 메모리 블록에 대응하는 복수의 페이지들에 대한 라이트 순서를 예시적으로 설명하기 위한 도면,
도6은 간섭을 받는 메모리 셀들의 문턱 전압 분포의 변화를 도시한 도면,
도7a는 본 발명의 실시 예에 따른 인접 메모리 셀들에 대한 분포 조정 동작을 통해 간섭 효과가 실질적으로 개선되었을 때, 타겟 메모리 셀들의 문턱 전압 분포를 도시한 도면,
도7b는 본 발명의 실시 예에 따른 인접 메모리 셀들에 대한 분포 조정 동작을 통해 간섭 효과가 실질적으로 제거되었을 때 타겟 메모리 셀들의 문턱 전압 분포를 도시한 도면,
도8a 및 도8b는 본 발명의 실시 예에 따른 데이터 저장 장치의 분포 조정 동작의 수행에 따른 인접 메모리 셀들의 문턱 전압 분포의 변화를 도시하는 도면,
도9a 및 도9b는 본 발명의 실시 예에 따라 데이터 저장 장치가 분포 조정 동작을 수행하는 방법을 설명하기 위한 도면,
도10a 및 도10b는 본 발명의 실시 예에 따른 데이터 저장 장치의 분포 조정 동작의 수행에 따른 인접 메모리 셀들의 문턱 전압 분포의 변화를 도시하는 도면,
도11a 및 도11b는 본 발명의 실시 예에 따라 데이터 저장 장치가 분포 조정 동작을 수행하는 방법을 설명하기 위한 도면,
도12는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도,
도13은 본 발명의 실시 예에 따른 데이터 저장 장치의 분포 조정 동작의 수행 방법을 도시한 순서도,
도14는 본 발명의 실시 예에 따른 데이터 저장 장치의 분포 조정 동작의 수행 방법을 도시한 순서도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 실시 예에 따른 데이터 저장 장치(10)를 예시적으로 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치(10)는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결될 때 동작할 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick), 다양한 멀티 미디어(Multi Media) 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 솔리드 스테이트 드라이브(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 불휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 프로세서(110), 메모리(120) 및 에러 정정부(130)를 포함할 수 있다.
프로세서(110)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 프로세서(110)는 외부 장치의 라이트 요청 또는 리드 요청에 응답하여 불휘발성 메모리 장치(200)의 라이트 또는 리드 동작을 제어할 수 있다. 프로세서(110)는 불휘발성 메모리 장치(200)의 동작을 제어하기 위한 커맨드를 생성하고 생성된 커맨드를 불휘발성 메모리 장치(200)로 제공할 수 있다. 프로세서(110)는 메모리(120) 상에서 데이터 저장 장치(10)의 동작을 제어하기 위한 소프트웨어 프로그램을 구동할 수 있다.
프로세서(110)는 타겟 워드라인에 대해 리드 페일 발생 시, 인접 워드라인으로부터 타겟 워드라인으로 미치는 간섭 효과를 개선 또는 제거하기 위해서, 인접 워드라인에 대한 분포 조정 동작을 수행할 수 있다. 프로세서(110)가 분포 조정 동작을 수행하는 방법은 뒤에서 상세하게 설명될 것이다.
메모리(120)는 프로세서(110)의 동작 메모리, 버퍼 메모리 또는 캐시 메모리 등의 기능을 수행할 수 있다. 메모리(120)는 동작 메모리로서 프로세서(110)에 의해 구동되는 소프트웨어 프로그램 및 각종 프로그램 데이터를 저장할 수 있다. 메모리(120)는 버퍼 메모리로서 외부 장치 및 불휘발성 메모리 장치(200) 간에 전송되는 데이터를 버퍼링할 수 있다. 메모리(120)는 캐시 메모리로서 캐시 데이터를 임시 저장할 수 있다.
에러 정정부(130)는 외부 장치의 라이트 요청에 따라 데이터가 불휘발성 메모리 장치(200)로 저장되기 전에, 추후에 데이터의 에러 발생 여부를 판단하고 발생된 에러를 정정할 수 있도록, 데이터를 인코딩할 수 있다. 에러 정정부(130)는 외부 장치의 리드 요청에 따라 인코딩된 데이터가 불휘발성 메모리 장치(200)로부터 리드되면, 인코딩된 데이터를 디코딩함으로써 해당 데이터에 발생한 에러를 검출하고 정정할 수 있다.
불휘발성 메모리 장치(200)는 제어 로직(210), 인터페이스부(220), 어드레스 디코더(230), 데이터 입출력부(240) 및 메모리 영역(250)을 포함할 수 있다.
제어 로직(210)은 불휘발성 메모리 장치(200)의 제반 동작을 제어할 수 있다. 제어 로직(210)은 컨트롤러(100)로부터 제공된 액세스 커맨드, 예를 들어, 라이트, 리드 또는 소거 커맨드에 응답하여 메모리 영역(250)에 대한 라이트, 리드 또는 소거 동작을 제어할 수 있다.
인터페이스부(220)는 컨트롤러(100)와 액세스 커맨드를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(220)는 입력된 각종 제어 신호들 및 데이터를 불휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(230)는 로우 어드레스 및 컬럼 어드레스를 디코딩할 수 있다. 어드레스 디코더(230)는 로우 어드레스의 디코딩 결과에 따라 워드 라인들(WL)이 선택적으로 구동되도록 제어할 수 있다. 어드레스 디코더(230)는 컬럼 어드레스의 디코딩 결과에 따라 비트 라인들(BL)이 선택적으로 구동되도록 데이터 입출력부(240)를 제어할 수 있다.
데이터 입출력부(240)는 인터페이스부(220)로부터 전송된 데이터를 비트 라인들(BL)을 통해 메모리 영역(250)으로 전송할 수 있다. 데이터 입출력부(240)는 메모리 영역(250)으로부터 비트 라인들(BL)을 통해 리드된 데이터를 인터페이스부(220)로 전송할 수 있다.
메모리 영역(250)은 워드라인들(WL)과 비트라인들(BL)이 교차하는 영역에 각각 배치된 복수의 메모리 셀들로 구성될 수 있다. 메모리 영역(250)은 복수의 메모리 블록들을 포함할 수 있고, 메모리 블록들 각각은 복수의 페이지들을 포함할 수 있다.
도2는 도1의 메모리 영역(250)을 예시적으로 도시한 도면이다.
메모리 영역(250)은 제1 내지 제4 워드라인들(WL1~WL4) 및 제1 내지 제4 비트라인들(BL1~BL4)이 교차하는 영역에 각각 배치된 메모리 셀들(C11~C14, C21~C24, C31~C34, C41~C44)을 포함할 수 있다. 메모리 셀들(C11~C14, C21~C24, C31~C34, C41~C44) 각각은 대응하는 워드라인 및 비트라인이 구동됨으로써 액세스될 수 있다. 워드라인에 대한 라이트 또는 리드 동작을 수행하는 것은 워드라인에 연결된 메모리 셀에 대한 라이트 또는 리드 동작을 수행하는 것을 의미할 수 있다.
타겟 워드라인은 라이트 또는 리드 동작이 수행되는 워드라인이고, 인접 워드라인은 타겟 워드라인에 인접하는 워드라인일 수 있다. 타겟 워드라인에 연결된 메모리 셀은 타겟 메모리 셀이고, 인접 워드라인에 연결된 메모리 셀은 인접 메모리 셀일 수 있다. 예를 들어, 타겟 워드라인이 제2 워드라인(WL2)이고, 타겟 메모리 셀들은 메모리 셀들(C21~C24)일 때, 인접 워드라인은 제1 또는 제3 워드라인(WL1 또는 WL3)이고, 인접 메모리 셀들은 메모리 셀들(C11~C14, C31~C34)일 수 있다.
메모리 셀들이 메모리 셀 당 1비트의 데이터가 저장되는 싱글 레벨 셀들로 구성될 때, 워드라인들(WL1~WL4) 각각은 하나의 페이지와 대응될 수 있다. 메모리 셀들이 메모리 셀당 복수 비트의 데이터가 저장되는 멀티 레벨 셀들로 구성될 때, 워드라인들(WL1~WL4) 각각은 복수의 페이지들과 대응될 수 있다. 예를 들어, 메모리 셀들이 2비트의 데이터가 저장되는 멀티 레벨 셀들로 구성될 때, 워드라인들(WL1~WL4) 각각은 LSB(Least Significant Bit) 데이터가 저장되는 LSB 페이지 및 MSB(Most Significant Bit) 데이터가 저장되는 MSB 페이지와 대응될 수 있다. 예를 들어, 메모리 셀들이 3비트의 데이터가 저장되는 멀티 레벨 셀들로 구성될 때, 워드라인들(WL1~WL4) 각각은 LSB 데이터가 저장되는 LSB 페이지, CSB(Central Significant Bit) 데이터가 저장되는 CSB 페이지 및 MSB 데이터가 저장되는 MSB 페이지와 대응될 수 있다.
도3a 및 도3b는 저장된 데이터에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 도시한 도면이다. 도3a는 메모리 셀당 2비트의 데이터가 저장되는 경우를 도시한다. 도3b는 메모리 셀당 3비트의 데이터가 저장되는 경우를 도시한다.
도3a 를 참조하면, 메모리 셀들은 저장된 데이터에 따라서 서로 다른 문턱 전압을 가지고 일정한 범위의 문턱 전압 분포들(S21~S24)을 형성할 수 있다. 예를 들어, 메모리 셀은 "11"이 저장되 때 또는 소거 상태일 때, 문턱 전압 분포(S21)를 형성할 수 있다. 메모리 셀은 "01"이 저장될 때, 문턱 전압 분포(S22)를 형성할 수 있다. 문턱 전압은 문턱 전압 분포들(S24~S21)의 순서로 높을 수 있다.
도3b를 참조하면, 메모리 셀들은 저장된 데이터에 따라서 서로 다른 문턱 전압을 가지고 일정한 범위의 문턱 전압 분포들(S31~S38)을 형성할 수 있다. 예를 들어, 메모리 셀은 "111"가 저장될 때 또는 소거 상태일 때, 문턱 전압 분포(S31)를 형성할 수 있다. 메모리 셀은 "011"이 저장될 때, 문턱 전압 분포(S32)를 형성할 수 있다. 문턱 전압은 문턱 전압 분포들(S38~S31)의 순서로 높을 수 있다.
도4a 및 도4b는 라이트 동작에 따른 메모리 셀들의 문턱 전압 분포 변화를 예시적으로 도시한 도면이다. 도4a는 메모리 셀 당 2비트의 데이터가 저장되는 경우를 도시하고, 도4b는 메모리 셀 당 3비트의 데이터가 저장되는 경우를 도시한다.
도4a를 참조하면, 메모리 셀은 소거 상태일 때, 제1 문턱 전압 분포(S1)에 대응하는 문턱 전압을 가질 수 있다. 메모리 셀은 일단 소거 상태에서 LSB 데이터가 라이트되고, LSB 데이터가 라이트된 상태에서 MSB 데이터가 추가적으로 라이트될 수 있다.
소거 상태였던 메모리 셀은 라이트되는 LSB 데이터에 따라서 문턱 전압 분포(S11) 또는 문턱 전압 분포(S12)에 대응하는 문턱 전압을 가질 수 있다. 메모리 셀은 LSB 데이터 "1"이 라이트되는 경우 문턱 전압 분포(S11)에 대응하는 문턱 전압을 가질 수 있고, LSB 데이터 "0"이 라이트되는 경우 문턱 전압 분포(S12)에 대응하는 문턱 전압을 가질 수 있다.
LSB 데이터가 라이트된 메모리 셀은 추가적으로 라이트되는 MSB 데이터에 따라서 문턱 전압 분포들(S21~S24) 중 어느 하나에 대응하는 문턱 전압을 가질 수 있다. 예를 들어, LSB 데이터 "1"이 라이트된 메모리 셀은 MSB 데이터 "1"이 추가적으로 라이트되는 경우 문턱 전압 분포(S21)에 대응하는 문턱 전압을 가질 수 있고, MSB 데이터 "0"이 추가적으로 라이트되는 경우 문턱 전압 분포(S22)에 대응하는 문턱 전압을 가질 수 있다.
도4b를 참조하면, 도4a에 도시된 상태, 즉, 메모리 셀 당 2비트의 데이터가 라이트된 상태에서 1비트의 데이터가 추가적으로 라이트될 수 있다. LSB 데이터 및 CSB 데이터가 라이트된 메모리 셀은 추가적으로 라이트되는 MSB 데이터에 따라서 문턱 전압 분포들(S31~S38) 중 어느 하나에 대응하는 문턱 전압을 가질 수 있다. 예를 들어, CSB 데이터 "11"이 라이트된 메모리 셀은 MSB 데이터 "1"이 추가적으로 라이트되는 경우 문턱 전압 분포(S31)에 대응하는 문턱 전압을 가질 수 있고, MSB 데이터 "0"이 추가적으로 라이트되는 경우 문턱 전압 분포(S32)에 대응하는 문턱 전압을 가질 수 있다.
불휘발성 메모리 장치(200)는 메모리 셀에 데이터를 저장하기 위해서, 즉, 메모리 셀이 일정한 문턱 전압을 가지도록 하기 위해서, 메모리 셀에 대응하는 워드라인 및 비트라인으로 설정된 전압을 인가할 수 있다. 불휘발성 메모리 장치(200)는, 예를 들어, ISPP(Incremental Step Pulse Program) 방식에 따라, 메모리 셀의 문턱 전압을 상향시키기 위해서 대응하는 비트라인으로 프로그램 허용 전압을 인가할 수 있고, 메모리 셀의 문턱 전압을 유지시키기 위해서 대응하는 비트라인으로 프로그램 금지 전압을 인가할 수 있다.
이하에서, 메모리 셀들에 대한 라이트 동작은 도4a 및 도4b에 도시된 바와 같은 문턱 전압 변화를 통해 수행되는 것으로 가정한다. 그러나, 본 발명의 실시 예에 따르면, 이에 제한되는 것은 아니다.
도5a 및 도5b는 하나의 메모리 블록에 대응하는 복수의 페이지들에 대한 라이트 순서를 예시적으로 설명하기 위한 도면이다. 도5a는, 예를 들어, 메모리 셀 당 2비트의 데이터가 저장되는 경우로서, 제1 내지 제4 워드라인들(WL1~WL4)에 대응하는 LSB 페이지들 및 MSB 페이지들이 도시된다. 도5b는, 예를 들어, 메모리 셀 당 3비트의 데이터가 저장되는 경우로서, 제1 내지 제4 워드라인들(WL1~WL4)에 대응하는 LSB 페이지들, CSB 페이지들 및 MSB 페이지들이 도시된다.
하나의 메모리 블록에 대응하는 복수의 페이지들은 라이트 순서에 따라 라이트될 수 있다. 라이트 순서는 페이지들 또는 워드라인들 사이에 발생하는 간섭 효과를 최소화하기 위해서 설정될 수 있다. 하나의 워드라인에 대응하는 페이지들은 불연속적으로 라이트될 수 있다.
도5a를 참조하면, 라이트 순서는, 예를 들어, 제1 워드라인(WL1)의 LSB 페이지, 제2 워드라인(WL2)의 LSB 페이지, 제1 워드라인(WL1)의 MSB 페이지, 제3 워드라인(WL3)의 LSB 페이지, 제2 워드라인(WL2)의 MSB 페이지, 제4 워드라인(WL4)의 LSB 페이지, 제3 워드라인(WL3)의 MSB 페이지의 순서일 수 있다.
도5b를 참조하면, 라이트 순서는, 예를 들어, 제1 워드라인(WL1)의 LSB 페이지, 제2 워드라인(WL2)의 LSB 페이지, 제1 워드라인(WL1)의 CSB 페이지, 제3 워드라인(WL3)의 LSB 페이지, 제2 워드라인(WL2)의 CSB 페이지, 제1 워드라인(WL1)의 MSB 페이지, 제4 워드라인(WL4)의 LSB 페이지, 제3 워드라인(WL3)의 CSB 페이지, 제2 워드라인(WL2)의 MSB 페이지의 순서일 수 있다.
도6은 간섭을 받는 메모리 셀들의 문턱 전압 분포의 변화를 도시한 도면이다.
메모리 셀은 주위의 인접 메모리 셀로부터 문턱 전압의 변화를 유발하는 간섭을 받을 수 있다. 만일 타겟 메모리 셀에 데이터가 저장됨으로써 타겟 메모리 셀이 일정한 문턱 전압을 가진 후에 인접 메모리 셀에 데이터가 저장되는 경우, 타겟 메모리 셀은 인접 메모리 셀로부터 "추가적인 간섭"을 받을 수 있고 추가적인 간섭을 받기 전과 다른 문턱 전압을 가질 수 있다. 도5a를 참조하여 설명된 라이트 순서에 따르면, 예를 들어, 제2 워드라인(WL2)의 LSB 페이지 및 MSB 페이지가 라이트된 뒤에, 제3 워드라인(WL3)의 MSB 페이지가 라이트되므로, 제2 워드라인(WL2)의 메모리 셀들은 일정한 문턱 전압을 가진 후에 제3 워드라인(WL3)의 메모리 셀들로부터 추가적인 간섭을 받을 수 있다. 인접 메모리 셀로부터 추가적인 간섭을 받은 타겟 메모리 셀은, 도6에 도시된 바와 같이, 간섭을 받기 전의 문턱 전압 분포로부터 쉬프트된 문턱 전압 분포를 형성할 수 있다. 한편, 간섭을 미친 인접 메모리 셀은, 타겟 메모리 셀로 간섭을 미치기만 하는 것이 아니라, 라이트 순서에 따라 자신보다 후속하여 라이트되는 메모리 셀로부터 추가적인 간섭을 받을 수 있다.
한편, 인접 메모리 셀들에 라이트되는 데이터에 따라서, 인접 메모리 셀들의 문턱 전압 상승치들은 비균일할 수 있다. 예를 들어, 도4a를 다시 참조하면, 인접 메모리 셀에 라이트될 MSB 데이터가 "1"인 경우, LSB 데이터 "1"이 저장되었던 인접 메모리 셀의 문턱 전압 상승치는 0일 수 있다. 인접 메모리 셀에 라이트될 MSB 데이터가 "0"인 경우, LSB 데이터 "1"이 저장되었던 인접 메모리 셀의 문턱 전압 상승치는 양의 값일 수 있다.
MSB 데이터가 라이트될 때 비균일한 문턱 전압 상승치들을 가지는 인접 메모리 셀들은 타겟 메모리 셀들로 비균일한 간섭을 미칠 수 있다. 구체적으로, MSB 데이터가 라이트될 때 큰 문턱 전압 상승치를 가지는 인접 메모리 셀(예를 들어, "01" 또는 "10"을 저장하는 인접 메모리 셀)은 타겟 메모리 셀로 큰 간섭을 미칠 수 있다. MSB 데이터가 라이트될 때 미미하거나 0인 문턱 전압 상승치를 가지는 인접 메모리 셀(예를 들어, "11" 또는 "00"을 저장하는 인접 메모리 셀)은 타겟 메모리 셀로 간섭을 미치지 않을 수 있다.
비균일한 간섭을 받는 타겟 메모리 셀들은 도6에 도시된 바와 같이 라이트 엣지가 레프트 엣지보다 크게 쉬프트된 문턱 전압 분포를 형성할 수 있다. 크게 쉬프트된 라이트 엣지는 우측으로 인접한 문턱 전압 분포와 오버랩될 수 있다. 오버랩된 문턱 전압 분포를 형성하는 타겟 메모리 셀들은 에러 비트를 유발할 수 있고, 리드 페일을 초래할 수 있다.
도7a는 본 발명의 실시 예에 따른 인접 메모리 셀들에 대한 분포 조정 동작을 통해 간섭 효과가 실질적으로 개선되었을 때, 타겟 메모리 셀들의 문턱 전압 분포를 도시한 도면이다. 도7b는 본 발명의 실시 예에 따른 인접 메모리 셀들에 대한 분포 조정 동작을 통해 간섭 효과가 실질적으로 제거되었을 때 타겟 메모리 셀들의 문턱 전압 분포를 도시한 도면이다.
도7a를 참조하면, 인접 메모리 셀들은 본 발명의 실시 예에 따라 간섭 효과를 개선시키기 위한 분포 조정 동작을 통해 조정된 문턱 전압을 가짐으로써, 타겟 메모리 셀들로 균일한 간섭을 미칠 수 있다. 인접 메모리 셀들로부터 균일한 간섭을 받는 타겟 메모리 셀들은 도시된 바와 같이 쉬프트된 라이트 엣지 뿐만 아니라 쉬프트된 레프트 엣지를 가지는 문턱 전압 분포를 형성할 수 있다. 인접 메모리 셀들로부터 균일한 간섭을 받는 타겟 메모리 셀들은, 인접한 문턱 전압 분포들 사이의 간격이 충분히 확보된 문턱 전압 문포들을 형성할 수 있다. 즉, 타겟 메모리 셀들의 문턱 전압 분포들은 충분한 리드 마진을 가질 수 있다. 따라서, 데이터 신뢰성이 향상될 수 있다.
도7b를 참조하면, 인접 메모리 셀들은 본 발명의 실시 예에 따라 간섭 효과를 제거하기 위한 분포 조정 동작을 통해 조정된 문턱 전압을 가짐으로써, 타겟 메모리 셀들로 더 이상 간섭을 미치지 않을 수 있다. 인접 메모리 셀들로부터 더 이상 간섭을 받지 않는 타겟 메모리 셀들은 도시된 바와 같이 원래대로 복구된 문턱 전압 분포를 형성할 수 있다. 따라서, 데이터 신뢰성이 향상될 수 있다.
도8a 및 도8b는 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 분포 조정 동작의 수행에 따른 인접 메모리 셀들의 문턱 전압 분포의 변화를 도시한다. 도8a는 인접 메모리 셀 당 2비트의 데이터가 저장되는 경우를 도시하고, 도8b는 인접 메모리 셀 당 3비트의 데이터가 저장되는 경우를 도시한다.
상술한 바와 같이, MSB 데이터가 라이트됨에 따른 인접 메모리 셀들의 문턱 전압 상승치는 비균일할 수 있다. 그러나, MSB 데이터에 대한 라이트 동작이 수행되었을 때 문턱 전압 상승치가 0이거나 미미했던 인접 메모리 셀들의 문턱 전압을 분포 조정 동작을 통해 상향시킴으로써 인접 메모리 셀들의 문턱 전압 상승치들이 보다 균일해질 수 있다. 보다 균일한 문턱 전압 상승치들을 가진 인접 메모리 셀들은 타겟 메모리 셀들로 보다 균일한 간섭을 미쳐 간섭 효과가 개선될 수 있다.
인접 메모리 셀은 분포 조정 동작을 통해 조정된 문턱 전압을 가질 수 있다. 분포 조정 동작이 수행된 인접 메모리 셀의 문턱 전압은 유지되거나 상향될 수 있다.
구체적으로, MSB 데이터가 라이트됨에 따라 큰 문턱 전압 상승치를 가졌던 인접 메모리 셀의 문턱 전압은 분포 조정 동작을 통해 유지될 수 있다. 다른 말로 하면, 분포 조정 동작의 수행 전에, 이미 타겟 메모리 셀로 추가적인 간섭을 미쳤던 인접 메모리 셀의 문턱 전압은 분포 조정 동작을 통해 유지될 수 있다. 분포 조정 동작을 통해 문턱 전압이 유지되는 인접 메모리 셀은 분포 조정 동작의 수행 이후에도 타겟 메모리 셀로 계속 추가적인 간섭을 미칠 수 있다. 인접 메모리 셀의 문턱 전압의 유지는, 예를 들어, 인접 메모리 셀에 라이트된 데이터를 변경하지 않고 유지함으로써 달성될 수 있다. 실시 예에 따라, 큰 문턱 전압 상승치를 가진 인접 메모리 셀이란 기준치 이상인 문턱 전압 상승치를 가진 인접 메모리 셀일 수 있다.
MSB 데이터가 라이트됨에 따라 0이거나 미미한 문턱 전압 상승치를 가졌던 인접 메모리 셀의 문턱 전압은 분포 조정 동작을 통해 상향될 수 있다. 다른 말로 하면, 분포 조정 동작의 수행 전에, 타겟 메모리 셀로 간섭을 미치지 않거나 미미하게 미쳤던 인접 메모리 셀의 문턱 전압은 분포 조정 동작을 통해 상향될 수 있다. 분포 조정 동작을 통해 문턱 전압이 상향되는 인접 메모리 셀은 분포 조정 동작의 수행 이후에 타겟 메모리 셀로 추가적인 간섭을 미칠 수 있다. 인접 메모리 셀의 문턱 전압의 상향 조정은, 예를 들어, 인접 메모리 셀들에 라이트된 MSB 데이터를 변경함으로써 달성될 수 있다. 실시 예에 따라, 미미한 문턱 전압 상승치를 가진 인접 메모리 셀이란 기준치 미만인 문턱 전압 상승치를 가진 인접 메모리 셀일 수 있다.
도8a를 참조하면, 분포 조정 동작의 수행 전에, 이미 타겟 메모리 셀로 추가적인 간섭을 미쳤던 인접 메모리 셀(즉, "01" 또는 "10"을 저장하는 인접 메모리 셀)의 문턱 전압은 분포 조정 동작을 통해 유지될 수 있다. 분포 조정 동작의 수행 전에, 이미 타겟 메모리 셀로 추가적인 간섭을 미쳤던 인접 메모리 셀(즉, "01" 또는 "10"을 저장하는 인접 메모리 셀)은 분포 조정 동작을 통해 동일한 데이터를 저장할 수 있다.
분포 조정 동작의 수행 전에, 타겟 메모리 셀로 간섭을 미치지 않거나 미미하게 미쳤던 인접 메모리 셀(즉, "11" 또는 "00"이 저장된 인접 메모리 셀)의 문턱 전압은 분포 조정 동작을 통해 상향될 수 있다. 분포 조정 동작의 수행 전에, 이미 타겟 메모리 셀로 간섭을 미치지 않거나 미미하게 미쳤던 인접 메모리 셀(즉, "11" 또는 "00"이 저장된 인접 메모리 셀)은 분포 조정 동작을 통해 새로운 데이터를 저장할 수 있다. 예를 들어, 분포 조정 동작의 수행 전 "11"이 저장되었던 인접 메모리 셀은 분포 조정 동작을 통해 "01"을 새롭게 저장할 수 있다.
도8b를 참조하면, 분포 조정 동작의 수행 전에, 이미 타겟 메모리 셀로 추가적인 간섭을 미쳤던 인접 메모리 셀(즉, "011", "101", "000" 또는 "110"이 저장된 인접 메모리 셀)의 문턱 전압은 분포 조정 동작을 통해 유지될 수 있다. 분포 조정 동작의 수행 전에, 이미 타겟 메모리 셀로 간섭을 미쳤던 인접 메모리 셀(즉, "011", "101", "000" 또는 "110"이 저장된 인접 메모리 셀)은 분포 조정 동작을 통해 동일한 데이터를 저장할 수 있다.
분포 조정 동작의 수행 전에, 타겟 메모리 셀로 간섭을 미치지 않거나 미미하게 미쳤던 인접 메모리 셀(즉, "111", "001", "100" 또는 "010"이 저장된 인접 메모리 셀)의 문턱 전압은 분포 조정 동작을 통해 상향될 수 있다. 분포 조정 동작의 수행 전에, 이미 타겟 메모리 셀로 간섭을 미치지 않거나 미미하게 미쳤던 인접 메모리 셀(즉, "111", "001", "100" 또는 "010"이 저장된 인접 메모리 셀)은 분포 조정 동작을 통해 새로운 데이터를 저장할 수 있다. 예를 들어, 분포 조정 동작의 수행 전 "111"이 저장되었던 인접 메모리 셀은 분포 조정 동작을 통해 "011"을 새롭게 저장할 수 있다.
도9a 및 도9b는 본 발명의 실시 예에 따라 데이터 저장 장치(10)가 분포 조정 동작을 수행하는 방법을 설명하기 위한 도면이다. 도9a는 인접 메모리 셀 당 2비트의 데이터가 저장되는 경우를 도시하고, 도9b는 인접 메모리 셀 당 3비트의 데이터가 저장되는 경우를 도시한다.
프로세서(110)는 인접 메모리 셀들로부터 리드 데이터를 리드할 수 있다. 컨트롤러(100)의 제어 하에, 불휘발성 메모리 장치(200)는 인접 워드라인에 대해 리드 동작을 수행할 수 있다. 리드 데이터는 분포 조정 동작의 수행 전에 인접 메모리 셀들에 저장된 데이터일 것이다.
프로세서(110)는 리드 데이터에 근거하여 조정 데이터를 생성할 수 있다. 조정 데이터는 인접 메모리 셀들에 새롭게 저장될 데이터일 수 있다.
구체적으로, 프로세서(110)는, MSB 데이터가 라이트됨에 따라 큰 문턱 전압 상승치를 가졌던 인접 메모리 셀에 대해, 리드 데이터와 동일한 조정 데이터를 생성할 수 있다. 다른 말로 하면, 프로세서(110)는, 분포 조정 동작의 수행 전에 이미 타겟 메모리 셀로 추가적인 간섭을 미쳤던 인접 메모리 셀에 대해, 리드 데이터와 동일한 조정 데이터를 생성할 수 있다.
프로세서(110)는, MSB 데이터가 라이트됨에 따라 0이거나 미미한 문턱 전압 상승치를 가진 인접 메모리 셀에 대해, 리드 데이터의 최상위 비트, 즉, MSB 데이터를 변경함으로써 조정 데이터를 생성할 수 있다. 다른 말로 하면, 프로세서(110)는, 분포 조정 동작의 수행 전에 타겟 메모리 셀로 간섭을 미치지 않거나 미미하게 미쳤던 인접 메모리 셀에 대해, 리드 데이터의 MSB 데이터를 변경함으로써 조정 데이터를 생성할 수 있다.
도9a 및 도9b는, 예를 들어, 도8a 및 도8b를 참조하여 설명된 바와 같이 분포 조정 동작이 수행되는 경우, 리드 데이터에 대해 생성될 수 있는 조정 데이터를 도시한다.
프로세서(110)는 인접 메모리 셀들에 조정 데이터를 새롭게 라이트할 수 있다. 컨트롤러(100)의 제어 하에, 불휘발성 메모리 장치(200)는 인접 워드라인에 대해 조정 데이터를 새롭게 라이트하기 위한 라이트 동작을 수행할 수 있다. 불휘발성 메모리 장치(200)는, 예를 들어, ISPP 방식에 따라 인접 워드라인에 대해 조정 데이터를 새롭게 라이트하기 위한 라이트 동작을 수행할 수 있다. 라이트 결과, 리드 데이터와 동일한 조정 데이터가 라이트되는 인접 메모리 셀은 라이트 전과 동일한 문턱 전압을 가지고, 리드 데이터의 MSB 데이터가 변경됨으로써 생성된 조정 데이터가 라이트되는 인접 메모리 셀은 향상된 문턱 전압을 가질 것이다.
한편, 프로세서(110)는 인접 메모리 셀들로부터 리드한 리드 데이터가 유효 데이터인 경우 리드 데이터를 불휘발성 메모리 장치(200)의 별도 영역에 백업할 수 있다.
도10a 및 도10b는 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 분포 조정 동작의 수행에 따른 인접 메모리 셀들의 문턱 전압 분포의 변화를 도시한다. 도10a는 인접 메모리 셀 당 2비트의 데이터가 저장되는 경우를 도시하고, 도10b는 인접 메모리 셀 당 3비트의 데이터가 저장되는 경우를 도시한다.
인접 메모리 셀들은 타겟 메모리 셀들로 더 이상 간섭을 미치지 않도록, 분포 조정 동작을 통해 조정된 문턱 전압을 가질 수 있다. 분포 조정 동작을 통해 인접 메모리 셀들 각각의 문턱 전압은, 인접 메모리 셀이 타겟 메모리 셀로 간섭을 미치기 전의 문턱 전압으로 복원될 수 있다.
도5a를 참조하여 설명된 라이트 순서에 따르면, 예를 들어, 제2 워드라인(WL2)의 LSB 페이지 및 MSB 페이지가 라이트된 뒤에, 제3 워드라인(WL3)의 MSB 페이지가 라이트되므로, 제2 워드라인(WL2)의 메모리 셀들은 일정한 문턱 전압을 가진 후에 제3 워드라인(WL3)의 메모리 셀들로부터 추가적인 간섭을 받을 수 있다. 제3 워드라인(WL3)의 메모리 셀로부터 추가적인 간섭을 받은 제2 워드라인(WL2)의 메모리 셀은 간섭을 받기 전에 가졌던 문턱 전압과 다른 문턱 전압을 가질 수 있다. 제3 워드라인(WL3)은 MSB 페이지가 라이트됨에 따라 제2 워드라인(WL2)으로 추가적인 간섭을 미치므로, MSB 페이지가 라이트되기 전으로 복원되면 제2 워드라인(WL2)으로 추가적인 간섭을 더 이상 미치지 않을 것이다. 즉, 제3 워드라인(WL3)의 메모리 셀들이 LSB 데이터만 저장된 상태로 복원되면, 제3 워드라인(WL3)은 제2 워드라인(WL2)으로 새로운 간섭을 더 이상 미치지 않을 것이다.
인접 메모리 셀의 문턱 전압의 복원은, 예를 들어, 인접 메모리 셀에 대한 소거 동작을 수행하고, MSB 데이터를 제외한 나머지 데이터를 저장하기 위한 라이트 동작을 수행함으로써 달성될 수 있다.
도10a를 참조하면, LSB 데이터 및 MSB 데이터가 저장된 인접 메모리 셀의 문턱 전압은 분포 조정 동작을 통해 LSB 데이터만 저장된 상태에 대응하는 문턱 전압으로 복원될 수 있다. LSB 데이터 및 MSB 데이터가 저장된 인접 메모리 셀은 분포 조정 동작을 통해 LSB 데이터만 저장할 수 있다. 예를 들어, 분포 조정 동작 수행 전 "11" 또는 "01"가 저장되었던 인접 메모리 셀은 분포 조정 동작을 통해 "1"을 저장할 수 있다.
도10b를 참조하면, LSB 데이터, CSB 데이터 및 MSB 데이터가 저장된 인접 메모리 셀의 문턱 전압은 분포 조정 동작을 통해 LSB 데이터 및 CSB 데이터만 저장된 상태에 대응하는 문턱 전압으로 복원될 수 있다. LSB 데이터, CSB 데이터 및 MSB 데이터가 저장된 인접 메모리 셀은 분포 조정 동작을 통해 LSB 데이터 및 CSB 데이터만 저장할 수 있다. 예를 들어, 분포 조정 동작 수행 전 "111" 또는 "011"가 저장되었던 인접 메모리 셀은 분포 조정 동작을 통해 "11"을 저장할 수 있다.
도11a 및 도11b는 본 발명의 실시 예에 따라 데이터 저장 장치(10)가 분포 조정 동작을 수행하는 방법을 설명하기 위한 도면이다. 도11a는 인접 메모리 셀 당 2비트의 데이터가 저장되는 경우를 도시하고, 도11b는 인접 메모리 셀 당 3비트의 데이터가 저장되는 경우를 도시한다.
프로세서(110)는 인접 메모리 셀들로부터 리드 데이터를 리드할 수 있다. 컨트롤러(100)의 제어 하에, 불휘발성 메모리 장치(200)는 인접 워드라인에 대해 리드 동작을 수행할 수 있다. 리드 데이터는 분포 조정 동작의 수행 전에 인접 메모리 셀들에 저장된 데이터일 것이다.
프로세서(110)는 리드 데이터에 근거하여 조정 데이터를 생성할 수 있다. 조정 데이터는 인접 메모리 셀들에 새롭게 저장될 데이터일 수 있다. 프로세서(110)는 리드 데이터에서 최상위 비트, 즉, MSB 데이터를 제외한 나머지 비트들로부터 조정 데이터를 생성할 수 있다. 도11a 및 도11b는, 예를 들어, 도10a 및 도10b를 참조하여 설명된 바와 같이 분포 조정 동작이 수행되는 경우, 리드 데이터에 대해 생성될 수 있는 조정 데이터를 도시한다.
프로세서(110)는 인접 메모리 셀들을 소거할 수 있다. 컨트롤러(100)의 제어 하에, 불휘발성 메모리 장치(200)는 인접 워드라인에 대해 소거 동작을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(200)는 오직 인접 워드라인에 대해서만 소거 동작을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(200)는 타겟 워드라인과 인접 워드라인을 포함하는 메모리 블록에서, 타겟 워드라인에 대한 라이트 동작 이후에 라이트 동작이 수행된 워드라인들에 대해 소거 동작을 일괄적으로 수행할 수 있다.
프로세서(110)는 인접 메모리 셀들에 조정 데이터를 라이트할 수 있다. 컨트롤러(100)의 제어 하에, 불휘발성 메모리 장치(200)는 인접 워드라인에 대해 조정 데이터를 라이트하기 위한 라이트 동작을 수행할 수 있다.
한편, 프로세서(110)는 인접 메모리 셀들로부터 리드한 리드 데이터가 유효 데이터인 경우 불휘발성 메모리 장치(200)의 별도 영역에 리드 데이터를 백업할 수 있다.
도12는 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 동작 방법을 도시한 순서도이다.
S110 단계에서, 불휘발성 메모리 장치(200)는 타겟 워드라인에 대해 리드 동작을 수행할 수 있다. 리드 동작 수행 결과, 타겟 메모리 셀들에 저장된 데이터가 리드 데이터로서 독출될 수 있다.
S120 단계에서, 타겟 워드라인에 대한 리드 동작의 수행 결과에 따라, 즉, 리드 페일의 발생 여부에 따라, 절차가 진행될 수 있다. 리드 페일은, 예를 들어, 리드 데이터에 발생한 에러 비트의 개수가 에러 정정부(130)의 에러 정정 능력을 초과함에 따라, 리드 데이터에 대한 에러 정정 동작의 수행 결과가 페일인 경우 발생할 수 있다. 리드 데이터에 발생한 에러 비트는, 예를 들어, 인접 메모리 셀들로부터 타겟 메모리 셀들로 미치는 간섭에 의해서 발생될 수 있다. 리드 페일이 발생하지 않은 경우는, 리드 데이터가 에러를 포함하지 않거나 발생된 에러가 정정된 경우를 포함할 수 있다. 리드 페일이 발생한 경우(예), 절차는 S130 단계로 진행될 수 있다. 리드 페일이 발생하지 않은 경우(아니오), 절차는 종료될 수 있다.
S130 단계에서, 프로세서(110)는 타겟 워드라인에 인접한 적어도 하나의 인접 워드라인에 대해 분포 조정 동작을 수행할 수 있다. 분포 조정 동작은 인접 워드라인으로부터 타겟 워드라인으로 미치는 간섭 효과를 개선 또는 제거하기 위해서 수행될 수 있다. 분포 조정 동작이 수행되는 인접 워드라인은 타겟 워드라인에 후속하여 라이트 동작이 수행된 워드라인일 수 있다.
도13은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 분포 조정 동작의 수행 방법을 도시한 순서도이다. 데이터 저장 장치(10)는 인접 워드라인으로부터 타겟 워드라인으로 미치는 간섭 효과를 개선시키기 위해서 아래와 같은 분포 조정 동작을 수행할 수 있다.
S210 단계에서, 프로세서(110)는 인접 메모리 셀들로부터 리드 데이터를 리드할 수 있다.
S220 단계에서, 프로세서(110)는 리드 데이터에 근거하여 조정 데이터를 생성할 수 있다. 프로세서(110)는, 분포 조정 동작의 수행 전에 이미 타겟 메모리 셀로 추가적인 간섭을 미쳤던 인접 메모리 셀에 대응하는 조정 데이터를 리드 데이터와 동일하게 생성할 수 있다. 프로세서(110)는, 분포 조정 동작의 수행 전에 타겟 메모리 셀로 간섭을 미치지 않거나 미미하게 미쳤던 인접 메모리 셀에 대응하는 조정 데이터를 리드 데이터의 MSB 데이터를 변경함으로써 생성할 수 있다.
S230 단계에서, 프로세서(110)는 인접 메모리 셀들에 조정 데이터를 새롭게 라이트할 수 있다.
도14는 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 분포 조정 동작의 수행 방법을 도시한 순서도이다. 데이터 저장 장치(10)는 인접 워드라인으로부터 타겟 워드라인으로 미치는 간섭 효과를 제거하기 위해서 아래와 같은 분포 조정 동작을 수행할 수 있다.
S310 단계에서, 프로세서(110)는 인접 메모리 셀들로부터 리드 데이터를 리드할 수 있다.
S320 단계에서, 프로세서(110)는 리드 데이터에 근거하여 조정 데이터를 생성할 수 있다. 프로세서(110)는 리드 데이터에서 MSB 데이터를 제외한 나머지 비트들로 구성된 조정 데이터를 생성할 수 있다.
S330 단계에서, 프로세서(110)는 인접 메모리 셀들을 소거할 수 있다.
S340 단계에서, 프로세서(110)는 인접 메모리 셀들에 조정 데이터를 새롭게 라이트할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
100 : 컨트롤러
110 : 프로세서
120 : 메모리
130 : 에러 정정부
200 : 불휘발성 메모리 장치
210 : 제어 로직
220 : 인터페이스부
230 : 어드레스 디코더
240 : 데이터 입출력부
250 : 메모리 영역

Claims (20)

  1. 서로 인접한 제1 메모리 셀 및 제2 메모리 셀을 포함하는 불휘발성 메모리 장치; 및
    상기 제1 메모리 셀에 대한 리드 동작의 페일 여부에 따라, 상기 제2 메모리 셀의 문턱 전압을 조정하기 위한 분포 조정 동작을 수행하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 분포 조정 동작 수행 시, 상기 제2 메모리 셀로부터 리드 데이터를 리드하고, 상기 리드 데이터에 근거하여 조정 데이터를 생성하고, 상기 제2 메모리 셀에 상기 조정 데이터를 라이트하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 리드 데이터의 최상위 비트를 변경하거나 상기 리드 데이터와 동일하게 유지함으로써 상기 조정 데이터를 생성하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 최상위 비트가 상기 제2 메모리 셀에 라이트됨에 따른 문턱 전압 상승치가 기준치 이상인 제2 메모리 셀에 대해, 상기 리드 데이터와 동일하게 유지함으로써 상기 조정 데이터를 생성하는 데이터 저장 장치.
  5. 제3항에 있어서,
    상기 컨트롤러는,
    상기 최상위 비트가 상기 제2 메모리 셀에 라이트됨에 따른 문턱 전압 상승치가 기준치 미만인 제2 메모리 셀에 대해, 상기 리드 데이터의 최상위 비트를 변경함으로써 상기 조정 데이터를 생성하는 데이터 저장 장치.
  6. 제2항에 있어서,
    상기 컨트롤러는,
    상기 리드 데이터에서 최상위 비트를 제외한 나머지 비트들로부터 상기 조정 데이터를 생성하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 제2 메모리 셀에 상기 조정 데이터를 라이트하기 이전에, 상기 제2 메모리 셀을 소거하는 데이터 저장 장치.
  8. 제1항에 있어서,
    상기 제1 메모리 셀 및 상기 제2 메모리 셀은 서로 다른 워드라인들에 각각 연결된 데이터 저장 장치.
  9. 제1 메모리 셀에 대해 리드 동작을 수행하는 단계; 및
    상기 리드 동작의 페일 여부에 따라, 상기 제1 메모리 셀에 인접한 제2 메모리 셀의 문턱 전압을 조정하기 위한 분포 조정 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 분포 조정 동작을 수행하는 단계는, 상기 제2 메모리 셀의 상기 문턱 전압을 유지하거나 상향시키는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 제2 메모리 셀에 대해, 최상위 비트를 라이트함에 따른 문턱 전압 상승치가 기준치 이상인 경우, 상기 제2 메모리 셀의 상기 문턱 전압은 유지되는 데이터 저장 장치의 동작 방법.
  12. 제10항에 있어서,
    상기 제2 메모리 셀에 대해, 최상위 비트를 라이트함에 따른 문턱 전압 상승치가 기준치 미만인 경우, 상기 제2 메모리 셀의 상기 문턱 전압은 상향되는 데이터 저장 장치의 동작 방법.
  13. 제9항에 있어서,
    상기 분포 조정 동작을 수행하는 단계는, 상기 제2 메모리 셀의 상기 문턱 전압을 상기 제2 메모리 셀에 최상위 비트가 라이트되기 전의 문턱 전압으로 복원시키는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제1 메모리 셀에 대해 리드 동작을 수행하는 단계; 및
    상기 리드 동작의 페일 여부에 따라, 상기 제1 메모리 셀에 인접한 제2 메모리 셀에 저장된 데이터를 변경하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 제2 메모리 셀의 문턱 전압을 조정하는 단계는,
    상기 제2 메모리 셀로부터 리드 데이터를 리드하는 단계;
    상기 리드 데이터에 근거하여, 조정 데이터를 생성하는 단계; 및
    상기 제2 메모리 셀에 상기 조정 데이터를 라이트하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 조정 데이터는, 상기 리드 데이터의 최상위 비트를 변경하거나 상기 리드 데이터와 동일하게 유지함으로써 생성되는 데이터 저장 장치의 동작 방법.
  17. 제15항에 있어서,
    상기 조정 데이터는 상기 리드 데이터에서 최상위 비트를 제외한 나머지 비트들로부터 생성되는 데이터 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 제2 메모리 셀의 문턱 전압을 조정하는 단계는,
    상기 조정 데이터를 라이트하는 단계 이전에, 상기 제2 메모리 셀을 소거하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  19. 제15항에 있어서,
    상기 리드 데이터가 유효 데이터인 경우, 상기 리드 데이터를 백업하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  20. 제14항에 있어서,
    상기 제2 메모리 셀은 상기 제1 메모리 셀보다 후속하여 라이트되는 데이터 저장 장치의 동작 방법.
KR1020150007473A 2015-01-15 2015-01-15 데이터 저장 장치 및 그것의 동작 방법 KR102246843B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150007473A KR102246843B1 (ko) 2015-01-15 2015-01-15 데이터 저장 장치 및 그것의 동작 방법
US14/657,645 US9373367B1 (en) 2015-01-15 2015-03-13 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150007473A KR102246843B1 (ko) 2015-01-15 2015-01-15 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160088494A true KR20160088494A (ko) 2016-07-26
KR102246843B1 KR102246843B1 (ko) 2021-05-03

Family

ID=56118322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150007473A KR102246843B1 (ko) 2015-01-15 2015-01-15 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9373367B1 (ko)
KR (1) KR102246843B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865352B2 (en) * 2015-10-28 2018-01-09 Sandisk Technologies, Llc Program sequencing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050117401A1 (en) * 2002-01-18 2005-06-02 Jian Chen Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
KR20090025631A (ko) * 2007-09-06 2009-03-11 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법
KR20110041501A (ko) * 2008-07-01 2011-04-21 엘에스아이 코포레이션 플래시 메모리 디바이스 기록 방법 및 시스템
US8493781B1 (en) * 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4410188B2 (ja) 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
JP4510072B2 (ja) 2007-12-20 2010-07-21 力晶半導体股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
KR101486980B1 (ko) * 2008-10-27 2015-01-30 삼성전자주식회사 불휘발성 메모리의 문턱 전압 산포의 분석 방법
KR101005188B1 (ko) * 2009-02-26 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101556779B1 (ko) 2009-04-17 2015-10-02 삼성전자주식회사 저장 장치의 액세스 방법
KR20110092090A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR101666941B1 (ko) * 2010-07-06 2016-10-17 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 반도체 시스템
KR101925384B1 (ko) * 2011-05-17 2019-02-28 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050117401A1 (en) * 2002-01-18 2005-06-02 Jian Chen Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
KR20090025631A (ko) * 2007-09-06 2009-03-11 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법
KR20110041501A (ko) * 2008-07-01 2011-04-21 엘에스아이 코포레이션 플래시 메모리 디바이스 기록 방법 및 시스템
US8493781B1 (en) * 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations

Also Published As

Publication number Publication date
US9373367B1 (en) 2016-06-21
KR102246843B1 (ko) 2021-05-03

Similar Documents

Publication Publication Date Title
US9575839B2 (en) Data storage device and operating method thereof
US9665425B2 (en) Nonvolatile memory system and related method of operation
TWI566252B (zh) 非揮發性記憶體裝置進行耗損管理之方法
KR102461447B1 (ko) 불휘발성 메모리 시스템
US10866856B2 (en) Memory system and operating method thereof
KR20170097267A (ko) 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR100823170B1 (ko) 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
US20160293259A1 (en) Semiconductor apparatus and operating method thereof
JP2009087509A (ja) 半導体記憶装置
KR20080027419A (ko) 메모리 시스템 및 그것의 프로그램 방법
KR102530500B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
US10747660B2 (en) Method and system for forming and using memory superblocks based on performance grades
US11994945B2 (en) Managing write disturb for units of memory in a memory sub-system
CN105489242B (zh) 数据储存器件及其操作方法
US9619323B2 (en) Data storage device and operating method thereof
US9430159B2 (en) Non-volatile memory devices and controllers
KR20160110774A (ko) 메모리 장치 및 이를 포함하는 시스템
CN113936721A (zh) 存储器系统、存储器装置和操作存储器装置的方法
US20120159280A1 (en) Method for controlling nonvolatile memory apparatus
US9646707B1 (en) Data storage device and operating method thereof
US20160322087A1 (en) Data storage device and operating method thereof
KR102246843B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200066907A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US12056367B2 (en) Memory system and operating method thereof for performing urgent fine program operation

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant