JP2008193081A - 不揮発性メモリ装置の製造方法 - Google Patents

不揮発性メモリ装置の製造方法 Download PDF

Info

Publication number
JP2008193081A
JP2008193081A JP2008017796A JP2008017796A JP2008193081A JP 2008193081 A JP2008193081 A JP 2008193081A JP 2008017796 A JP2008017796 A JP 2008017796A JP 2008017796 A JP2008017796 A JP 2008017796A JP 2008193081 A JP2008193081 A JP 2008193081A
Authority
JP
Japan
Prior art keywords
film
charge trapping
phosphoric acid
aqueous solution
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008017796A
Other languages
English (en)
Inventor
Woo-Gwan Shim
雨 ▲かん▼ 沈
Mong-Sup Lee
夢 燮 李
Ji-Hoon Cha
知 勳 車
Changki Hong
昌 基 洪
Kontaku Ri
根 澤 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008193081A publication Critical patent/JP2008193081A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/22Implements for squeezing-off ulcers or the like on the inside of inner organs of the body; Implements for scraping-out cavities of body organs, e.g. bones; Calculus removers; Calculus smashing apparatus; Apparatus for removing obstructions in blood vessels, not otherwise provided for
    • A61B17/225Implements for squeezing-off ulcers or the like on the inside of inner organs of the body; Implements for scraping-out cavities of body organs, e.g. bones; Calculus removers; Calculus smashing apparatus; Apparatus for removing obstructions in blood vessels, not otherwise provided for for extracorporeal shock wave lithotripsy [ESWL], e.g. by using ultrasonic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Surgery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • General Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Molecular Biology (AREA)
  • Medical Informatics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Vascular Medicine (AREA)
  • Orthopedic Medicine & Surgery (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】不揮発性メモリ装置の製造方法を提供する。
【解決手段】チャンネル領域を有する基板100上にトンネル絶縁膜102、電荷トラッピング膜104、ブロッキング膜106、及び導電膜108が順次形成される。ワードライン構造物124は、導電膜108をパターニングすることによって形成され、ブロッキング膜パターン126及び電荷トラッピング膜パターン128は、酸性溶液をエッチング液に用いてブロッキング膜106及び電荷トラッピング膜104をエッチングすることによって形成される。
【選択図】図8

Description

本発明は、不揮発性メモリ装置の製造方法に係り、より詳細には、電荷トラッピング膜パターンを含む不揮発性メモリ装置の製造方法に関する。
半導体メモリ装置は、DRAM(dynamic random access memory)及びSRAM(static random access memory)のようにデータの入出力が相対的に速い反面、時間が経つことによってデータが消失する揮発性(volatile)メモリ装置と、ROM(read only memory)のようにデータの入出力が相対的に遅いが、データを永久に保存可能な不揮発性(non−volatile)メモリ装置とに区分することができる。前記不揮発性メモリ装置の場合、電気的にデータの入出力が可能なEEPROM(electrically erasable programmable read only memory)またはフラッシュEEPROMメモリに対する需要が増加しつつある。前記フラッシュEEPROMメモリ装置は、F−Nトンネリング(Fowler−Nordheim tunneling)またはチャンネル熱電子注入(channel hot electron injection)を用いて電気的にデータのプログラミング(programming)及び消去(erasing)を行う。前記フラッシュメモリ装置は、フローティングゲートタイプの不揮発性メモリ装置とSONOS(silicon oxide nitride oxide semiconductor)またはNMOS(metal oxide nitride oxide semiconductor)タイプのような電荷トラップタイプの不揮発性メモリ装置に大きく区分することができる。
前記電荷トラップタイプの不揮発性メモリ装置は、半導体基板上に形成されたトンネル絶縁膜、前記チャンネルから電子をトラッピングするための電荷トラッピング膜、前記電荷トラッピング膜上に形成された誘電膜、前記誘電膜上に形成されたゲート電極、前記ゲート電極の側面上に形成されたスペーサを含むことができる。
前記電荷トラッピング膜内にトラップされた電子は、熱的ストレスが印加される場合、前記電荷トラッピング膜内で側方に移動する可能性があり、これによって前記不揮発性メモリ装置の高温ストレス特性が劣化するおそれがある。例えば、前記不揮発性メモリ装置を約2時間約200℃の温度で加熱する場合、前記不揮発性メモリ装置のしきい電圧は大きく減少する可能性がある。また、前記不揮発性メモリ装置のプログラミング動作と消去動作を約1000〜1200回反復的に行い、その後、前記不揮発性メモリ装置を約2時間約200℃の温度で加熱する場合、前記不揮発性メモリ装置のしきい電圧は更に減少するおそれがある。
大韓民国特許出願公開第2006−35551号明細書 大韓民国特許第613288号明細書 特開2006−40985号公報
前記のような問題点を解決するための本発明の目的は、電荷とラッピング膜内における側方への電荷の拡散を防止しうる不揮発性メモリ装置の製造方法を提供することにある。
前記目的を達成するための本発明の一側面によると、チャンネル領域を有する基板上に、トンネル絶縁膜、電荷トラッピング膜、ブロッキング膜、及び導電膜を順次に形成することができ、ゲート電極は、前記導電膜をパターニングすることで形成することができる。前記ブロッキング膜及び電荷トラッピング膜は、酸性溶液をエッチング液に用いてエッチングすることができ、これによって前記チャンネル領域の上部にブロッキング膜パターン及び電荷トラッピング膜パターンを形成することができる。前記チャンネル領域の両側の基板部位に不純物領域を形成することができる。
前記ブロッキング膜は、アルミニウム酸化物を含むことができ、前記電荷トラピング膜は、シリコン窒化物を含むことができる。
前記ブロッキング膜と前記電荷トラッピング膜は、リン酸水溶液を用いてエッチングされることができる。
前記リン酸水溶液の温度は100〜200℃に調節される。
前記リン酸水溶液は、5〜50wt%の水を含むことができる。
前記ブロッキング膜及び前記電荷トラッピング膜は密閉した容器内でエッチングすることができる。例えば、前記基板が前記リン酸水溶液に浸漬されるように前記リン酸水溶液の収容された容器内に前記基板を位置させた後、前記容器を密閉する。その後、エッチング速度を増加させるために前記密閉した容器を加熱して前記リン酸水溶液の温度を上昇させることができる。
前記ブロッキング膜パターン及び電荷トラッピング膜パターンを形成した後、前記リン酸水溶液の温度は前記容器を冷却して温度を低下させることができる。また、前記密閉した容器内には不活性ガスを提供することができる。
前記ブロッキング膜及び前記電荷トラッピング膜は互いに異なる酸性溶液を用いてエッチングすることができる。例えば、前記ブロッキング膜は、リン酸水溶液を用いてエッチングすることができ、その後、前記電荷トラッピング膜は、硫酸水溶液を用いてエッチングすることができる。ここで、前記リン酸水溶液の温度は100〜200℃に調節することができ、前記リン酸水溶液は、5〜50wt%の水を含むことができる。
前記ブロッキング膜は、密閉した容器内でエッチングすることができる。例えば、前記基板が前記リン酸水溶液に浸漬されるようにリン酸水溶液の収容された容器内に前記基板を位置させた後、前記容器を密閉する。その後、エッチング速度を増加させるために、前記密閉した容器を加熱して前記リン酸水溶液の温度を上昇させることができる。
前記ブロッキング膜パターンを形成した後、前記リン酸水溶液の温度は前記容器を冷却することで低下させることができる。また、前記密閉した容器内には、不活性ガスを提供することができる。
前記硫酸水溶液の温度は100〜200℃に調節することができる。
前記硫酸収容液は5〜50wt%の水を含むことができる。
前記電荷トラッピング膜は、密閉した容器内でエッチングすることができる。例えば、前記基板が前記硫酸水溶液に浸漬されるように前記硫酸水溶液の収容された容器内に前記基板を位置させる後、前記容器を密閉する。その後、エッチング速度を増加させるために前記密閉した容器を加熱して前記硫酸水溶液の温度を上昇させることができる。
前記電荷トラッピング膜パターンを形成した後、前記容器を冷却して前記硫酸水溶液の温度を低下させることができる。また、前記密閉した容器内には不活性ガスを提供することができる。
前記電荷トラッピング膜パターンはシュウ酸収容液を用いて形成することができる。
前記ゲート電極の側面上にはスペーサを形成することができ、それぞれのスペースは、シリコン酸化物とシリコン窒化物を含むことができる。
前記スペーサは前記ゲート電極及び前記ブロッキング膜上にシリコン酸化膜及びシリコン窒化膜を順次形成し、その後、前記シリコン窒化膜及び前記シリコン酸化膜を異方性でエッチングすることで形成することができる。
本発明によれば、トンネル絶縁膜が露出するように電荷トラッピング膜をエッチングして電荷トラッピング膜パターンを形成するので、側方電荷の拡散を防止することができる。したがって、不揮発性メモリ装置の高温ストレス特性を向上させることができ、また、不揮発性メモリ装置の信頼度を向上させることができる。
以下、本発明の実施形態による不揮発性メモリ装置の製造方法を、添付された図面を参照して詳細に説明する。
図1〜図4、及び図8は、本発明の一実施形態による不揮発性メモリ装置の製造方法を説明するための断面図、及び電子顕微鏡写真である。
図1を参照すると、シリコンウエハのような半導体基板100の表面部位に素子分離膜(図示せず)を形成することによってアクティブ領域を定義する。具体的に、シリコン部分酸化(Local oxidation of silicon;LOCOS)工程またはシャロウトレンチ素子分離(shallow trench isolation;STI)工程によって半導体基板100の表面部位に前記素子分離膜を形成する。
半導体基板100上にトンネル絶縁膜(tunnelinsulating layer)102、電荷トラッピング膜(charge trapping layer)104、ブロッキング膜(blocking layer)106、及び導電膜108を順次に形成する。
トンネル絶縁膜102は、シリコン酸化物(SiO)で形成することができ、熱酸化工程によって約20〜80Åの厚さに形成することができる。例えば、トンネル絶縁膜102は、半導体基板100上に約35Åの厚さに形成することができる。
電荷トラッピング膜104は、半導体基板100のチャンネル領域から電子をトラップするために形成される。電荷トラッピング膜104は、トンネル絶縁膜102上に約20〜100Åの厚さに形成することができ、シリコン窒化物(SiN)で形成することができる。例えば、電荷トラッピング膜104は、低圧化学気相蒸着を通じてトンネル絶縁膜102上に約70Åの厚さに形成することができる。
本発明の他の実施形態によると、電荷トラッピング膜104は、シリコン窒化物より高い誘電常数を有する高誘電率物質で形成することができる。例えば、電荷トラッピング膜104は、金属酸化物、金酸窒化物、金属シリコン酸化物、金属シリコン酸窒化物などで形成することができる。特に、電荷トラッピング膜104は、たとえば、ハフニウム(Hf)、ジルコニウム(Zr)、タンタル(Ta)、ランタン(La)、セリウム(Ce)、プラセオジミウム(Pr)、ネオジウム(Nd)、サマリウム(Sm)、ユーロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イットリウム(Yb)、ルテチウム(Lu)などを含むことができる。
ブロッキング膜106は電荷トラッピング膜104と導電膜108との間に電気的な絶縁を提供する。ブロッキング膜106は、アルミニウム酸化物(Al)で形成することができ、化学気相蒸着または原子層蒸着によって形成することができる。例えば、ブロッキング膜106は、電荷トラッピング膜104上に約100〜400Åの厚さに形成することができる。特に、ブロッキング膜106は、例えば、電荷トラッピング膜104上に約200Åの厚さに形成することができる。
導電膜108は、第1金属窒化膜110、第2金属窒化膜112及び金属膜114を含むことができる。
第1金属窒化膜110は、タンタル窒化物、チタン窒化物、ハフニウム窒化物などで形成することができる。例えば、第1金属窒化膜110は、タンタル窒化物で形成することができ、ブロッキング膜106上に約200Åの厚さに形成することができる。
第2金属窒化膜112は接着層(adhesion layer)として機能して、タングステン窒化物で形成することができる。例えば、第2金属窒化膜112は、第1金属窒化膜110上に約50Åの厚さに形成することができる。
金属膜114は、例えば、タングステンで形成することができ、第2金属窒化膜112上に約300Åの厚さに形成することができる。なお、金属膜114は、タングステンに限られず、金属シリサイドで形成することもできる。前記金属シリサイドとしては、例えば、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、チタンシリサイドなどを用いることができる。
図2を参照すると、導電膜108上にハードマスク膜(図示せず)を形成する。前記ハードマスク膜は、シリコン酸化物で形成することができ、例えば、導電膜108上に約500〜1500Åの厚さに形成することができる。
その後、前記ハードマスク膜をパターニングしてハードマスク116を形成する。ハードマスク116は、フォトレジストパターンを用いる異方性エッチングによって形成することができる。前記フォトレジストパターンは、本発明の技術分野において広く知られたフォトリソグラフィ工程を用いて前記ハードマスク膜上に形成することができ、ハードマスク116を形成した後、アッシング及びストリップ工程によって除去することができる。
導電膜108をパターニングしてブロッキング膜106上に第1金属窒化膜パターン118、第2金属窒化膜パターン120、及び金属膜パターン122を含むワードライン構造物124を形成する。導電膜108は、ハードマスク116をエッチングマスクとして用いる異方性エッチングによってパターニングすることができる。第1金属窒化膜パターン118は、実質的なゲート電極として機能することができ、金属膜パターン122は実質的なワードラインとして機能することができる。
図示したように、一つのワードライン構造物124を示しているが、X軸方向に沿って複数のワードライン構造物を配列することができ、それぞれのワードライン構造物124は、Y軸方向に延長することができる。
図3及び図4を参照すると、ブロッキング膜106及び電荷トラッピング膜104をエッチングしてブロッキング膜パターン126及び電荷トラッピング膜パターン128を形成する。ブロッキング膜106及び電荷トラッピング膜104は、酸性溶液をエッチング液として用いる湿式エッチングによってパターニングすることができる。
前記酸性溶液としてはリン酸水溶液を用いることができ、前記リン酸水溶液は約5〜50wt%の水を含むことができる。より好ましくは、前記リン酸水溶液は、約5〜10wt%の水を含むことができる。例えば、前記湿式エッチングは、約8wt%の水を含むリン酸水溶液を用いて行うことができる。
前記湿式エッチングは約100〜200℃の温度で行うことができる。より好ましくは、前記湿式エッチングは約150〜170℃の温度、例えば、約160℃の温度で行うことができる。
具体的に、前記湿式エッチングは、密閉した容器内で行うことができ、前記容器内部の圧力は爆発を考慮して、例えば、約2気圧以下に調節することが望ましい。
例えば、前記リン酸水溶液に基板100が浸漬されるように容器内部に基板100を位置させた後、カバーを用いて前記容器を密閉させる。このとき、前記容器内部には不活性ガスを供給することができる。前記不活性ガスは、前記容器内部の空気を除去することができる。その後、前記容器を加熱して前記リン酸水溶液の温度を調節する。前記リン酸水溶液の温度上昇に応じて前記容器内部の圧力が増加し、これによって前記リン酸水溶液の気化温度を上昇することができる。
前記湿式エッチング工程は、既に設定された期間に行うことができる。前記湿式エッチング工程を行った後、前記容器は、基板100を前記容器から取り外すために冷却することができる。これによって、前記リン酸水溶液の温度と容器の内部圧力が低下する。前記リン酸水溶液の温度が十分に低下した後、基板100を前記容器から取り外す。
図5は、リン酸水溶液を用いるエッチング工程におけるアルミニウム酸化物のエッチング率を示すグラフであり、図6は、リン酸水溶液を用いるエッチング工程におけるシリコン窒化物のエッチング率、アルミニウム酸化物のエッチング率、及びタンタル窒化物のエッチング率を示すグラフである。
図5及び図6に示したように、前記リン酸水溶液を用いる湿式エッチングにおいて、アルミニウム酸化物のエッチング率がシリコン窒化物のエッチング率より低いため、図4に示したように電荷トラッピング膜パターン128はブロッキング膜パターン126より狭い幅を有することができ、前記ゲート電極として機能する第1金属窒化膜パターン118の幅に類似することができる。よって、側方電荷拡散による高温ストレス特性低下を抑制することができる。これは、電荷トラップ膜パターン128内にトラップされた電子の移動しうる電荷トラップ膜104部位が前記湿式エッチングによって十分に除去されるためである。一方、ブロッキング膜パターン126及び電荷トラッピング膜パターン128を形成する期間、第1金属窒化膜パターン118、すなわちタンタル窒化膜パターンの側面部位が多少除去される可能性がある。
一方、従来技術による不揮発性メモリ装置の製造方法において、ブロッキング膜パターン及び電荷トラッピング膜パターンを異方性乾式エッチングを用いて形成する場合、前記異方性乾式エッチングを行う期間、エッチングガスに含まれた塩素とタングステン及び/またはタンタル窒化物との間の反応による反応副産物が生成される可能性があり、前記反応副産物によってワードライン構造物のプロファイルが劣化する可能性がある。また、前記ワードライン構造物の間の電荷トラッピング膜部位が十分に除去されずトンネル絶縁膜上に残留する可能性があり、前記異方性乾式エッチングによって形成された電荷トラッピング膜パターンは前記ブロッキング膜パターンより広い幅を有する可能性がある。よって、前記電荷トラッピング膜内における側方電荷拡散を十分に抑制することができない。しかし、本発明の一実施形態によると、ワードライン構造物124と接する電荷トラッピング膜104部位、すなわちワードライン構造物124の間の電荷トラッピング膜104部位は湿式エッチング工程を通じて十分に除去することができ、これによって側方電荷拡散を十分に抑制することができる。
本発明の他の実施形態によると、ブロッキング膜パターン126及び電荷トラッピング膜パターン128は互いに異なる酸性溶液を用いて形成することができる。例えば、ブロッキング膜パターン126はリン酸水溶液を用いて形成することができ、電荷トラッピング膜パターン128は、硫酸水溶液を用いて形成することができる。
具体的に、前記リン酸水溶液を用いる一次湿式エッチングを通じてブロッキング膜パターン126を形成した後、電荷トラッピング膜パターン128を形成するために硫酸水溶液を用いた二次湿式エッチングを行う。
図7は、硫酸水溶液を用いた湿式エッチングにおけるシリコン窒化物のエッチング率を示すグラフである。
前記一次湿式エッチング工程についての追加的な詳細説明は、図3及び図4を参照して既に説明された湿式エッチング工程と類似であるので省略する。
前記二次湿式エッチングは、約100〜200℃の温度で行うことができる。例えば、前記二次湿式エッチングは、より好ましくは、約110〜160℃の温度で行うことができる。前記硫酸水溶液は約5〜50wt%の水を含むことができる。特に、前記硫酸水溶液は、約5〜10wt%、例えば、約8wt%の水を含むことができる。
約120℃の温度を有する硫酸水溶液に対するシリコン窒化物のエッチング率は、シリコン酸化物、ポリシリコン、タングステンなどに比べて相対的に高く、図7に示したように約43Å/minである。
前記二次湿式エッチングは、前記一次湿式エッチングと実質的に同一の方法に行うことができる。具体的に、硫酸水溶液に基板100が浸漬されるように前記硫酸水溶液を収容する容器内に基板100を位置させる。その後、前記容器を密閉させた後、前記容器を加熱して前記硫酸水溶液の温度を調節する。このとき、容器の内部圧力は、約2気圧以下に維持することが望ましい。前記二次湿式エッチングは、既に設定された期間に行うことができ、前記容器から基板100のアンローディングは前記容器を冷却して前記硫酸水溶液の温度及び容器の内部圧力を十分に低下させた後に行うことができる。
本発明の更に他の実施形態によると、電荷トラッピング膜パターン128は、シュウ酸水溶液を用いて形成することもできる。
図8を参照すると、電荷トラッピング膜パターン128、ブロッキング膜パターン126、及びワードライン構造物124は、基板100のチャンネル領域100a上に配置することができる。
電荷トラッピング膜パターン128及びブロッキング膜パターン126を形成した後、チャンネル領域100aの両側部位に不純物領域130を形成する。不純物領域130はソース/ドレーン領域として機能することができ、イオン注入及び熱処理を通じて形成することができる。
図示していないが、ワードライン構造物124の間を埋め立てる層間絶縁膜を形成することによって不揮発性メモリ装置のメモリセルを電気的に互いに絶縁させることができる。
本発明の他の実施形態によると、電荷トラッピング膜104が前記高誘電率物質からなる場合、電荷トラッピング膜パターン128はフッ酸水溶液を用いて形成することができる。
図9〜図12、及び図14は、本発明の他の実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。
図9を参照すると、シリコンウエハのような半導体基板200上にトンネル絶縁膜202、電荷トラッピング膜204、ブロッキング膜206、及びワードライン構造物210を形成する。ワードライン構造物210は、第1金属窒化膜パターン212、第2金属窒化膜214パターン及び金属膜パターン216を含むことができる。ワードライン構造物210上にはハードマスク218が配置される。トンネル絶縁膜202、電荷トラッピング膜204、ブロッキング膜206、及びワードライン構造物210を形成する方法は、図1及び図2を参照して既に説明された方法と実質的に同一であるので、これに対する追加的な詳細な説明は省略する。
ワードライン構造物210を形成した後、ハードマスク218、ワードライン構造物210、及びブロッキング膜206上にスペーサ膜220を形成する。スペーサ膜220は、シリコン酸化物とシリコン窒化物を含むことができる。具体的に、ハードマスク218、ワードライン構造物210、及びブロッキング膜206上にシリコン酸化膜222を形成した後、シリコン酸化膜222上にシリコン窒化膜224を形成する。シリコン酸化膜222及びシリコン窒化膜224は、化学気相蒸着(CVD)工程を用いてそれぞれ形成することができる。本発明の他の実施形態によると、シリコン窒化膜224は、シリコン酸化膜222を形成した後、インサイチュ方式(in−situ manner)によって形成することもできる。特に、シリコン酸化膜222としては、例えば、中温酸化物膜(middle temperature oxide layer;MTO layer)用いることができる。
図10を参照すると、スペーサ膜220を異方性エッチングしてワードライン構造物210の側面上にスペーサ230を形成する。それぞれのスペーサ230は、シリコン酸化物スペーサ232とシリコン窒化物スペーサ234とを含む。
図11及び図12を参照すると、ブロッキング膜206及び電荷トラッピング膜204をエッチングしてブロッキング膜パターン236及び電荷トラッピング膜パターン238を形成する。
ブロッキング膜パターン236及び電荷トラッピング膜パターン238は、酸性溶液を用いる湿式エッチングによって形成することができる。前記酸性溶液としては、リン酸水溶液を用いることができ、前記リン酸水溶液は、約5〜50wt%の水を含むことができる。より好ましくは、前記リン酸水溶液は、約5〜10wt%の水を含むことができる。例えば、前記湿式エッチングは、約8wt%の水を含むリン酸水溶液を用いて行うことができる。
前記湿式エッチングは、約100〜200℃の温度で行うことができる。特に、前記湿式エッチングは、約150〜170℃の温度、例えば、約160℃の温度で行うことができる。
一方、前記リン酸水溶液を用いる湿式エッチングを行う期間、シリコン窒化物スペーサ234を除去することができ、シリコン酸化物スペーサ232を部分的に除去することができる。
前記リン酸水溶液を用いる湿式エッチングは、密閉した容器内で行うことができる。前記リン酸水溶液を用いる湿式エッチングは、図3及び図4を参照して既に説明されたことと実質的に同一であるのでこれについての追加的な詳細な説明は省略する。
図13は、異方性乾式エッチングを用いて形成されたブロッキング膜パターン及び電荷トラッピング膜パターンを示す電子顕微鏡写真である。
図13を参照すると、ブロッキング膜パターン及び電荷トラッピング膜パターンを異方性乾式エッチングを用いて形成する場合、ワードライン構造物の間の電荷トラッピング膜部位が十分に除去されず、トンネル絶縁膜上に残留する可能性があり、前記異方性乾式エッチングを通じて形成された電荷トラッピング膜パターンはブロッキング膜パターンより広い幅を有する可能性がある。よって、前記電荷トラッピング膜内における側方電荷拡散を十分に抑制することができない。
しかし、ワードライン構造物210の間の電荷トラッピング膜204部位は、湿式エッチング工程を通じて十分に除去することができ、また、図12に示したように、電荷トラッピング膜パターン238はブロッキング膜パターン236より狭くワードライン構造物210と類似の幅を有することができる。よって、電荷トラッピング膜パターン238内で側方電荷拡散を十分に抑制することができる。
本発明の更に他の実施形態によると、ブロッキング膜パターン236及び電荷トラッピング膜パターン238は、他の酸性溶液を用いて形成することができる。例えば、ブロッキング膜パターン236はリン酸水溶液を用いて形成することができ、電荷トラッピング膜パターン238は、硫酸水溶液を用いて形成することができる。
具体的に、前記リン酸水溶液を用いる一次湿式エッチングを通じてブロッキング膜パターン236を形成した後、電荷トラッピング膜パターン238を形成するために硫酸水溶液を用いた二次湿式エッチングを行う。
前記一次湿式エッチングについての追加説明は、図3及び図4を参照して既に説明した湿式エッチングと類似であるので、省略する。
前記二次湿式エッチングは約100〜200℃の温度で行うことができる。例えば、前記二次湿式エッチングは約110〜160℃の温度で行うことができる。前記硫酸水溶液は約5〜50wt%の水を含むことができる。特に、前記硫酸水溶液は約5〜10wt%、例えば、約8wt%の水を含むことができる。前記二次湿式エッチングについての詳細な説明は、図7を参照して既に説明したことと実質的に同一であるので省略する。
本発明の更に他の実施形態によると、電荷トラッピング膜パターン238は、シュウ酸水溶液を用いて形成することもできる。
図14参照すると、電荷トラッピング膜パターン238、ブロッキング膜パターン236、ワードライン構造物210、及びシリコン酸化物スペーサ232は基板200のチャンネル領域200a上に配置することができる。
電荷トラッピング膜パターン238及びブロッキング膜パターン236を形成した後、前記チャンネル領域の両側部位に不純物領域240を形成する。不純物領域240はソース/ドレーン領域として機能することができ、イオン注入及び熱処理を通じて形成することができる。
図示していないが、ワードライン構造物210の間を埋立てる層間絶縁膜を形成することで不揮発性メモリ装置のメモリセルを電気的に互いに絶縁させることができる。
本発明の更に他の実施形態によると、電荷トラッピング膜204が前記高誘電率物質で形成する場合、電荷トラッピング膜パターン238はフッ酸水溶液を用いて形成することができる。
前記のような本発明の実施形態によると、酸性溶液を用いてブロッキング膜パターン及び電荷トラッピング膜パターンを形成するので、前記電荷トラッピング膜パターンの幅を減少させることができ、ワードライン構造物の間の電荷トラッピング膜部位を十分に除去することができる。よって、前記電荷トラッピング膜パターン内部における側方電荷拡散を抑制することができ、これによって前記電荷トラッピング膜パターンを含む不揮発性メモリ装置の高温ストレス特性及びデータ信頼度を改善することができる。
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の一実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 本発明の一実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 本発明の一実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 本発明の一実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 リン酸水溶液を用いるエッチング工程におけるアルミニウム酸化物のエッチング率を示すグラフである。 リン酸水溶液を用いるエッチング工程におけるシリコン窒化物のエッチング率、アルミニウム酸化物のエッチング率、及びタンタル窒化物のエッチング率を示すグラフである。 硫酸水溶液を用いた湿式エッチングにおけるシリコン窒化物のエッチング率を示すグラフである。 本発明の一実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 本発明の他の実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 本発明の他の実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 本発明の他の実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 本発明の他の実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。 異方性乾式エッチングを用いて形成されたブロッキング膜パターン及び電荷トラッピング膜パターンを示す電子顕微鏡写真である。 本発明の他の実施形態による不揮発性メモリ装置の製造方法を説明するための断面図及び電子顕微鏡写真である。
符号の説明
100 基板、
102 トンネル絶縁膜、
104 電荷トラッピング膜、
106 ブロッキング膜、
108 導電膜、
110 第1金属窒化膜、
112 第2金属窒化膜、
114 金属膜、
116 ハードマスク、
118 第1金属窒化膜パターン、
120 第2金属窒化膜パターン、
122 金属膜パターン、
124 ワードライン構造物、
126 ブロッキング膜パターン、
128 電荷トラッピング膜パターン、
130 不純物領域。

Claims (24)

  1. チャンネル領域を有する基板上にトンネル絶縁膜、電荷トラッピング膜、ブロッキング膜、及び導電膜を順次に形成する段階と、
    前記導電膜をパターニングしてワードライン構造物を形成する段階と、
    前記チャンネル領域の上部にブロッキング膜パターン及び電荷トラッピング膜パターンを形成するために酸性溶液をエッチング液に用いて前記ブロッキング膜及び前記電荷トラッピング膜をエッチングする段階と、
    前記チャンネル領域の両側の基板部位に不純物領域を形成する段階と、
    を含むことを特徴とする不揮発性メモリ装置の製造方法。
  2. 前記ブロッキング膜は、アルミニウム酸化物を含むことを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。
  3. 前記電荷トラッピング膜は、シリコン窒化物を含むことを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。
  4. 前記ブロッキング膜と前記電荷トラッピング膜は、リン酸水溶液を用いてエッチングされることを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。
  5. 前記リン酸水溶液の温度は100〜200℃に調節されることを特徴とする請求項4に記載の不揮発性メモリ装置の製造方法。
  6. 前記リン酸水溶液は、5〜50wt%の水を含むことを特徴とする請求項4に記載の不揮発性メモリ装置の製造方法。
  7. 前記ブロッキング膜及び前記電荷トラッピング膜をエッチングする段階は、
    前記基板が前記リン酸水溶液に浸漬されるように前記リン酸水溶液が収容された容器内に前記基板を位置させる段階と、
    前記容器を密閉する段階と、
    前記密閉した容器を加熱して前記リン酸水溶液の温度を上昇させる段階と、
    を含むことを特徴とする請求項4に記載の不揮発性メモリ装置の製造方法。
  8. 前記ブロッキング膜パターン及び前記電荷トラッピング膜パターンを形成した後、前記容器を冷却して前記リン酸水溶液の温度を低下させる段階を更に含むことを特徴とする請求項7に記載の不揮発性メモリ装置の製造方法。
  9. 前記密閉した容器内には不活性ガスが提供されることを特徴とする請求項7に記載の不揮発性メモリ装置の製造方法。
  10. 前記ブロッキング膜及び前記電荷トラッピング膜をエッチングする段階は、
    前記ブロッキング膜パターンを形成するためにリン酸水溶液を用いて前記ブロッキング膜をエッチングする段階と、
    前記電荷トラッピング膜パターンを形成するために硫酸水溶液を用いて前記電荷トラッピング膜をエッチングする段階と、
    を含むことを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。
  11. 前記リン酸水溶液の温度は100〜200℃に調節されることを特徴とする請求項10に記載の不揮発性メモリ装置の製造方法。
  12. 前記リン酸水溶液は、5〜50wt%の水を含むことを特徴とする請求項10に記載の不揮発性メモリ装置の製造方法。
  13. 前記ブロッキング膜をエッチングする段階は、
    前記基板が前記リン酸水溶液に浸漬されるように前記リン酸水溶液の収容された容器内に前記基板を位置させる段階と、
    前記容器を密閉する段階と、
    前記密閉した容器を加熱して前記リン酸水溶液の温度を上昇させる段階と、
    を含むことを特徴とする請求項10に記載の不揮発性メモリ装置の製造方法。
  14. 前記ブロッキング膜パターンを形成した後、前記容器を冷却して前記リン酸水溶液の温度を低下させる段階を更に含むことを特徴とする請求項13に記載の不揮発性メモリ装置の製造方法。
  15. 前記密閉した容器内には、不活性ガスが提供されることを特徴とする請求項13に記載の不揮発性メモリ装置の製造方法。
  16. 前記硫酸水溶液の温度は100〜200℃に調節されることを特徴とする請求項10に記載の不揮発性メモリ装置の製造方法。
  17. 前記硫酸水溶液は、5〜50wt%の水を含むことを特徴とする請求項10に記載の不揮発性メモリ装置の製造方法。
  18. 前記電荷トラッピング膜をエッチングする段階は、
    前記基板が前記硫酸水溶液に浸漬されるように前記硫酸水溶液の収容された容器内に前記基板を位置させる段階と、
    前記容器を密閉する段階と、
    前記密閉した容器を加熱して前記硫酸水溶液の温度を上昇させる段階と、
    を含むことを特徴とする請求項10に記載の不揮発性メモリ装置の製造方法。
  19. 前記電荷トラッピング膜パターンを形成した後、前記容器を冷却して前記硫酸水溶液の温度を低下させる段階を更に含むことを特徴とする請求項18に記載の不揮発性メモリ装置の製造方法。
  20. 前記密閉した容器内には不活性ガスが提供されることを特徴とする請求項18に記載の不揮発性メモリ装置の製造方法。
  21. 前記電荷トラッピング膜パターンは、シュウ酸水溶液を用いて形成されることを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。
  22. 前記ワードライン構造物の側面上にスペーサを形成する段階を更に含むことを特徴とする請求項1に記載の不揮発性メモリ装置の製造方法。
  23. それぞれの前記スペーサは、シリコン酸化物とシリコン窒化物を含むことを特徴とする請求項22に記載の不揮発性メモリ装置の製造方法。
  24. 前記スペーサを形成する段階は、
    前記ワードライン構造物及び前記ブロッキング膜上にシリコン酸化膜を形成する段階と、
    前記シリコン酸化膜上にシリコン窒化膜を形成する段階と、
    前記スペーサを形成するために前記シリコン窒化膜及び前記シリコン酸化膜を異方性でエッチングする段階と、
    を含むことを特徴とする請求項23に記載の不揮発メモリ装置の製造方法。
JP2008017796A 2007-02-01 2008-01-29 不揮発性メモリ装置の製造方法 Pending JP2008193081A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010427A KR100807220B1 (ko) 2007-02-01 2007-02-01 불휘발성 메모리 장치의 제조 방법

Publications (1)

Publication Number Publication Date
JP2008193081A true JP2008193081A (ja) 2008-08-21

Family

ID=39383270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008017796A Pending JP2008193081A (ja) 2007-02-01 2008-01-29 不揮発性メモリ装置の製造方法

Country Status (5)

Country Link
US (1) US20080188049A1 (ja)
JP (1) JP2008193081A (ja)
KR (1) KR100807220B1 (ja)
CN (1) CN101236931A (ja)
DE (1) DE102008008076A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114260A (ja) * 2008-11-06 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060618B1 (ko) 2008-07-29 2011-08-31 주식회사 하이닉스반도체 전하 트랩형 비휘발성 메모리 소자 및 그 제조 방법
KR101486745B1 (ko) 2008-11-05 2015-02-06 삼성전자주식회사 스페이서가 없는 비휘발성 메모리 장치 및 그 제조방법
KR101595790B1 (ko) 2009-03-19 2016-02-19 삼성전자주식회사 전하 트랩형 메모리 소자의 제조 방법
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513728B2 (ja) * 1987-10-09 1996-07-03 ポリプラスチックス株式会社 液晶性ポリエステル樹脂成形品の表面処理法
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
US7071105B2 (en) * 2003-02-03 2006-07-04 Cabot Microelectronics Corporation Method of polishing a silicon-containing dielectric
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR20060070049A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100855557B1 (ko) * 2006-10-12 2008-09-01 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114260A (ja) * 2008-11-06 2010-05-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
KR100807220B1 (ko) 2008-02-28
DE102008008076A1 (de) 2008-08-28
CN101236931A (zh) 2008-08-06
US20080188049A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
US8530954B2 (en) Non-volatile memory devices including first and second blocking layer patterns
US7427533B2 (en) Methods of fabricating semiconductor devices including trench device isolation layers having protective insulating layers and related devices
JP5068442B2 (ja) 半導体装置の製造方法
KR100807227B1 (ko) 불휘발성 메모리 장치 및 이의 제조 방법
JP2009212218A (ja) 半導体記憶装置及びその製造方法
US7635633B2 (en) Non-volatile memory device and method of manufacturing the same
JP2006310845A (ja) U字状浮遊ゲートを有するフラッシュメモリの製造方法
JP2009016823A (ja) 電荷トラップ層を有する不揮発性メモリ素子の製造方法
KR100757324B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100770700B1 (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR100757335B1 (ko) 불휘발성 메모리 장치 및 이를 제조하는 방법
KR100823715B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100807220B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100759845B1 (ko) 불휘발성 메모리 장치 및 이의 제조 방법
JP5313547B2 (ja) 半導体装置の製造方法
US8455344B2 (en) Method of manufacturing non-volatile memory device
JP2010045239A (ja) 不揮発性半導体記憶装置の製造方法
KR20080074406A (ko) 불휘발성 메모리 장치의 제조 방법
KR100807228B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR20060133677A (ko) 불 휘발성 메모리 셀의 제조방법
KR100814374B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR20080042590A (ko) 비휘발성 메모리 소자의 제조방법
JP2010021186A (ja) 半導体装置及びその製造方法
JP2010027707A (ja) 半導体記憶装置及びその製造方法
KR20060036712A (ko) 반도체 장치의 제조 방법