JP2008187218A - 受信装置、無線装置、オフセットキャンセル方法 - Google Patents

Abstract

【課題】受信信号の増幅利得を有する場合でも効果的に直流オフセット成分を除去すること。
【解決手段】この受信装置は、受信信号に残留する直流オフセット量を記憶する記憶部と、記憶部に記憶された直流オフセット量に基づいて第１の直流オフセット量を生成し、受信信号から第１の直流オフセット量を除去する第１の直流オフセット除去部と、第１の直流オフセット除去部から出力される信号を増幅する増幅器と、記憶部に記憶された直流オフセット量および増幅器の増幅率に基づいて第２の直流オフセット量を生成し、増幅器が増幅した信号から第２の直流オフセット量を除去する第２の直流オフセット除去部とを具備している。
【選択図】図１

Description

本発明は、無線通信の受信技術に関し、特に、受信信号に残留する直流オフセット成分を除去することのできる受信装置、無線装置、オフセットキャンセル方法に関する。

無線通信に用いる無線装置、特に受信装置においては、受信した信号の周波数をベースバンドへ直接変換するダイレクトコンバージョン方式が広く用いられている。ダイレクトコンバージョン方式では、受信信号にローカル信号を乗算してベースバンド信号を得るため、ローカル信号の漏れなどにより直流オフセット成分が発生することがあり、受信特性を劣化する原因となる。このため、直流オフセット成分を除去する必要がある。

一般に、直流オフセット成分の除去には、直流オフセットキャンセラが使われている。直流オフセットキャンセラの例としては、取り得る増幅利得の全ての設定についてあらかじめ直流オフセット量を測定して、各利得の直流オフセット量をメモリに保持しておくものがある。すなわち、増幅利得を切り替えた場合に、あらかじめ保持しておいた対応する直流オフセット量をメモリから読み出し、増幅器の出力から、当該読み出した直流オフセット量を減算するものである（例えば特許文献１参照）。
特開２００２−９４３４６号公報

上記した従来の直流オフセットキャンセラでは、増幅器で発生する直流オフセット成分を増幅器の出力側で除去している。したがって、例えば無線信号をベースバンド信号に変換する周波数変換器で発生した直流オフセット成分のように、増幅器の入力側で既に発生している直流オフセット成分を増幅前に除去することはできない。直流オフセット成分を含んだ信号を増幅器で増幅すると、直流オフセット成分によって信号が飽和してしまい、受信特性が大幅に劣化してしまうという問題があった。

本発明はかかる問題を解決のためになされたものであり、受信信号の増幅利得を有する場合でも効果的に直流オフセット成分を除去することのできる受信装置、無線装置、直流オフセットキャンセル方法を提供することを目的としている。

上記した目的を達成するために、本発明の第１の態様に係る受信装置は、受信信号に残留する直流オフセット量を記憶する記憶部と、記憶部に記憶された直流オフセット量に基づいて第１の直流オフセット量を生成し、受信信号から第１の直流オフセット量を除去する第１の直流オフセット除去部と、第１の直流オフセット除去部から出力される信号を増幅する増幅器と、記憶部に記憶された直流オフセット量および増幅器の増幅率に基づいて第２の直流オフセット量を生成し、増幅器が増幅した信号から第２の直流オフセット量を除去する第２の直流オフセット除去部とを具備している。なお、増幅器が増幅した信号をデジタル信号に変換するＡ／Ｄ変換部をさらに備え、第２の直流オフセット除去部が、記憶部に記憶された直流オフセット量および増幅器の増幅率に基づいて第２の直流オフセット量を生成し、Ａ／Ｄ変換部がデジタル信号に変換した信号から第２の直流オフセット量を除去してもよい。

本発明の第２の態様に係る無線装置は、本発明の第１の態様に係る受信装置と、受信信号に対応する送信信号を送信する送信装置と、受信信号および送信信号を送受信するアンテナとを具備している。

本発明の第３の態様に係るオフセットキャンセル方法は、受信信号に残留する直流オフセット量を記憶部に記憶させ、記憶部に記憶された直流オフセット量に基づいて第１の直流オフセット量を生成し、受信信号から第１の直流オフセット量を除去し、第１の直流オフセット量が除去された信号を所定の増幅率の増幅器で増幅し、記憶部に記憶された直流オフセット量および増幅器の増幅率に基づいて第２の直流オフセット量を生成し、増幅器が増幅した信号から第２の直流オフセット量を除去することを具備している。

本発明によれば、受信信号の増幅利得を有する場合でも効果的に直流オフセット成分を除去することができる。

以下、本発明の実施形態について、図面を参照して詳細に説明する。図１は本発明の第１の実施形態に係る受信装置の構成を示すブロック図である。図１に示すように、この実施形態の受信装置１は、ＲＦ部１０、周波数変換部２０、Ｉチャネル処理部３０、Ｑチャネル処理部４０および信号復調部１２０を具備している。

ＲＦ部１０は、アンテナ１００、高周波増幅部（ＲＦアンプ）１０２およびバンドパスフィルタ（ＢＰＦ）１０４を備え、電波を受信して所望の受信信号を出力する。アンテナ１００は、この受信装置１が受信する電波を受信する。ＲＦアンプ１０２は、アンテナ１００が受信した高周波信号を所定のレベルまで増幅するアンプである。ＢＰＦ１０４は、ＲＦアンプ１０２が増幅した受信信号から不要な周波数帯の信号を除去して、所望の周波数帯の信号のみを通過させるフィルタである。

周波数変換部２０は、ミキサ１０６、ミキサ２０６、局部発振部１０８およびπ／２移相部１４２を備え、高周波の受信信号をベースバンドの信号に変換する。局部発振部１０８は、ＢＰＦ１０４を通過した受信信号をベースバンド信号に変換するためのローカル信号を生成する。局部発振部１０８は、生成したローカル信号をミキサ１０６およびπ／２移相部１４２に供給する。ミキサ１０６は、ＢＰＦ１０４を通過した受信信号と局部発振部１０８が発振したローカル信号とをミキシングしてＩチャネルのベースバンド信号に変換する。π／２移相部１４２は、局部発振部１０８が発振したローカル信号の位相をπ／２移相する制御を行ってミキサ２０６に与える。ミキサ２０６は、ＢＰＦ１０４を通過した受信信号とπ／２移相部１４２が位相を制御したローカル信号とをミキシングしてＱチャネルのベースバンド信号に変換する。

Ｉチャネル処理部３０は、ローパスフィルタ（ＬＰＦ）１１０、ベースバンド増幅部（アンプ）１１４およびアナログ−デジタル変換部（ＡＤＣ）１１８を備え、ベースバンドのＩチャネル信号をデジタル信号に変換して信号復調部１２０に与える。Ｉチャネル処理部３０は、さらに、減算器１１２／１１３／１１６、乗算器１２２、第３乗算値設定部１２４、積分器１２６、メモリ制御部１２８、メモリ１２９、乗算器１３０、第１乗算値設定部１３２、デジタル−アナログ変換器（ＤＡＣ）１３４、乗算器１３６、第２乗算値設定部１３８、ＤＡＣ１４０を有しており、ベースバンドのＩチャネル信号に残留する直流オフセット成分を除去する。

ＬＰＦ１１０は、ミキサ１０６が変換したベースバンド信号に含まれる所望信号以外の不要周波数成分を除去する。アンプ１１４は、ＬＰＦ１１０を通過したベースバンド信号を、デジタル変換するために必要なレベルまで増幅する。ＡＤＣ１１８は、アンプ１１４が増幅したベースバンド信号をデジタル信号に変換する。ＡＤＣ１１８によりデジタル信号に変換されたＩチャネル信号は、信号復調部１２０に供給される。

減算器１１２／１１３は、アンプ１１４の入力側に接続され、ベースバンドのＩチャネル信号に含まれる直流オフセット成分を除去する。より具体的には、減算器１１２は、アンプ１１４の入力とＬＰＦ１１０の出力との間に接続され、ＬＰＦ１１０から出力されるＩチャネル信号に含まれる直流オフセット成分を除去する。減算器１１３は、ミキサ１０６の出力とＬＰＦ１１０の入力との間に接続され、ミキサ１０６から出力されるＩチャネル信号に含まれる直流オフセット成分を除去する。減算器１１２および１１３は、いずれか一方を省略してもよいし、両方備えていてもよい。

減算器１１６は、アンプ１１４の出力側に配置され、同じくベースバンドのＩチャネル信号に含まれる直流オフセット成分を除去する。より具体的には、減算器１１６は、アンプ１１４の出力とＡＤＣ１１８の入力との間に接続され、アンプ１１４が増幅したＩチャネル信号に含まれる直流オフセット成分を除去する。

乗算器１２２は、ＡＤＣ１１８によりデジタル信号に変換されたＩチャネル信号を第３乗算値設定部１２４により与えられる第３の乗算値と乗算する。第３乗算値設定部１２４が与える第３の乗算値は、直流オフセット成分を除去するための時間を調整する係数である。第３乗算値設定部１２４は、自己の内部メモリに第３の乗算値を保持して乗算器１２２に与えてもよいし、外部から動的に設定可能としてもよい。積分器１２６は、乗算器１２２により乗算処理された信号を積分する。

メモリ制御部１２８は、メモリ１２９に対しデータを書き込み、あるいはメモリ１２９からデータを読み出す。メモリ制御部１２８は、積分器１２６により積分されたデータをメモリ１２９に書き込む。また、メモリ制御部１２８は、メモリ１２９からデータを読み出して乗算器１３０／１３６に送る機能をも有している。さらに、メモリ制御部１２８は、更新制御部２４２からの指示信号に基づいて、メモリ１２９への読み書きを制御可能に構成されている。

乗算器１３０および１３６は、メモリ１２９から読み出されたデータと第１および第２乗算値設定部１３２および１３８から与えられる第１および第２乗算値それぞれとを乗算する。第１および第２乗算値設定部１３２および１３８は、自己の内部メモリに第１および第２の乗算値を保持して乗算器１３０および１３６に与えてもよいし、外部から動的に設定可能としてもよい。あるいは、アンプ１１４の増幅率を可変として当該増幅率と連動して設定可能としてもよい。第１乗算値設定部１３２および第２乗算値設定部１３８が与える第１乗算値および第２乗算値は、アンプ１１４の増幅度から決定される乗算係数であり、第１乗算値と第２の乗算値との関係は、数式１を満足するものとする。

ＤＡＣ１３４および１４０は、乗算器１３０および１３６が乗算したそれぞれのデータをアナログデータに変換して、対応する減算器１１２／１１３および減算器１１６に与える。すなわち、ＤＡＣ１３４および１４０は、減算器１１２／１１３／１１６が除去する直流オフセット成分に対応するアナログのオフセット量を生成して減算器１１２／１１３／１１６に与える作用をする。

更新制御部２４２は、メモリ制御部１２８がメモリ１２９を書き込みタイミング、すなわちデータの更新タイミングを決定してメモリ制御部１２９にメモリの読み書き処理を指示する機能を有する。

Ｑチャネル処理部４０は、Ｉチャネル処理部３０と共通の構成を有している。すなわち、Ｑチャネル処理部４０は、ＬＰＦ２１０、アンプ２１４およびＡＤＣ２１８を備え、ベースバンドのＱチャネル信号をデジタル信号に変換して信号復調部１２０に与える。Ｑチャネル処理部４０は、さらに、減算器２１２／２１３／２１６、乗算器２２２、第３乗算値設定部２２４、積分器２２６、メモリ制御部２２８、メモリ２２９、乗算器２３０、第１乗算値設定部２３２、ＤＡＣ２３４、乗算器２３６、第２乗算値設定部２３８、ＤＡＣ２４０を有しており、ベースバンドのＱチャネル信号に残留する直流オフセット成分を除去する。なお、Ｑチャネル処理部４０を構成する各要素の機能はＩチャネル処理部３０における対応する各要素と共通するから、以下においてはＩチャネル処理部３０について代表して説明し、重複する説明を省略する。

信号復調部１２０は、ベースバンドのＩチャネル信号およびＱチャネル信号をそれぞれ所望の方式で復調し、元の送信データを再現する復調器である。

続いて、図２を参照して、この実施形態の受信装置１の動作を説明する。図２は、この実施形態の受信装置１の動作を示すフローチャートである。以下の説明においては、ミキサ１０６が変換した受信信号に含まれる直流オフセット量が１０．９９であるものとし、ＤＡＣ１３４／１４０の精度である最下位ビット（以下「ＬＳＢ」と称する）が１であるものとする。また、メモリ１２９にはすでに直流オフセット量の１０．９９が記憶されており、アンプ１１４の増幅率が１００倍であるものとする。さらに、説明を簡単にするため、第１の乗算値を１、ＡＤＣ１１８の精度を無限（量子化誤差なし）とし、第２の乗算値をアンプ１１４の増幅率と同一の１００（＝第２の乗算値／第１の乗算値）とする。

ＲＦアンプ１０２は、アンテナ１００が受信した受信信号を増幅してＢＰＦ１０４に送る。ＢＰＦ１０４は、ＲＦアンプ１０２が増幅した受信信号から所望の帯域の信号を通過させる。すなわち、ＲＦ部１０は、アンテナ１００が受けた電波から所望の帯域の受信信号を受信する（Ｓ３０１）。

局部発振部１０８は、ＢＰＦ１０４が通過させる信号をベースバンドの信号に変換するためのローカル信号を生成し、ミキサ１０６およびπ／２移相部１４２に供給する。また、π／２移相部１４２は、局部発振部１０８から供給されたローカル信号の位相をπ／２だけ変位させてミキサ２０６に供給する。ミキサ１０６は、ＢＰＦ１０４を通過した受信信号と局部発振部１０８が生成したローカル信号とをミキシングしてベースバンドの信号に変換する。同様に、ミキサ２０６は、ＢＰＦ１０４を通過した受信信号とπ／２移相部１４２が位相を変位させたローカル信号とをミキシングしてベースバンドの信号に変換する。すなわち、周波数変換部２０は、受信した受信信号の周波数をベースバンドの信号（Ｉチャネル信号とＱチャネル信号）に変換する（Ｓ３０２）。

ミキサ１０６が変換したベースバンドの受信信号は、減算器１１３に入力される。減算器１１３は、入力された受信信号から、ＤＡＣ１３４から送られる直流オフセット量を示す値を減算してＬＰＦ１１０に出力する。ここで、ＤＡＣ１３４が与える直流オフセット量は、除去すべき直流オフセット量のうち大まかな値（ＤＡＣ１３４の精度のうち最下位ビット以上のレベルの値）を与えるものとする。すなわち、減算器１１３は、ベースバンドに変換された受信信号から、ＤＡＣ１３４の動作上可能なレベルの直流オフセット量を除去する作用をする（Ｓ３０３）。

ＬＰＦ１１０は、減算器１１３が出力した受信信号から、所望信号の帯域外の信号を除去し、減算器１１２に入力する。減算器１１２は、入力された受信信号から、ＤＡＣ１３４から送られる直流オフセット量を示す値を減算してアンプ１１４に出力する。減算器１１２は、減算器１１３と対応し、共通の作用をする。すなわち、減算器１１２および１１３は、ＬＰＦ１１０の入力側および／または出力側において、受信信号から、大まかなレベルの直流オフセット成分を除去する作用をする。したがって、減算器１１２および１１３は、少なくともいずれか一方が備えられていればよい。ここで、減算器１１２および／または１１３は、直流オフセット量のうち１以上の成分を除去できるから、前述の直流オフセット量１０．９９のうち１０を除去することができる。その結果、直流オフセット量０．９９が受信信号に残留することになる。

アンプ１１４は、減算器１１２（あるいはＬＰＦ１１０）から送られる受信信号を所定の増幅度で増幅する。アンプ１１４は、例えば受信信号レベルなどに応じて増幅度を制御可能としたアンプでもよい（Ｓ３０４）。アンプ１１４は、増幅した受信信号を減算器１１６に出力する。アンプ１１４は、直流オフセット成分も増幅するから、受信信号に残留した直流オフセット量０．９９は増幅率１００で増幅される。その結果、アンプ１１４から出力される受信信号には、０．９９×１００＝９９の直流オフセット量が残留することになる。

減算器１１６は、アンプ１１４から受けた受信信号から、ＤＡＣ１４０から送られる直流オフセット量を示す値を減算してＡＤＣ１１８に出力する。ここで、ＤＡＣ１４０が与える直流オフセット量は、除去すべき直流オフセット量のうち細かな値（ＤＡＣ１３４の制度のうち最下位ビット以下のレベルであって、アンプ１１４による増幅を加味した値）を与えるものとする。すなわち、減算器１１６は、ベースバンド信号に変換され増幅された受信信号から、増幅により増加した直流オフセット量を除去する作用をする（Ｓ３０５）。ここで、第２の乗算値は１００であるから、乗算器１３６が、第２の乗算値１００とメモリ１２９に記憶された直流オフセット量１０．９９のうち０．９９とを乗算することで、減算器１１６が除去する直流オフセット量は９９となる。すなわち、アンプ１１４の出力に残留した直流オフセット成分が減算器１１６により除去されることになる。

ＡＤＣ１１８は、減算器１１６から送られる信号をデジタル信号に変換する（Ｓ３０６）。デジタル信号に変換された信号は、信号復調部１２０に送られてＩチャネル信号として復調されるとともに、乗算器１２２に送られる。

乗算器１２２は、ＡＤＣ１１８がデジタル化した受信信号と第３乗算値設定部１２４が与える第３の乗算値とを乗算して積分器１２６に送る（Ｓ３０７）。積分器１２６は、第３の乗算値が乗算された受信信号を積分する（Ｓ３０８）。積分された積分値はメモリ制御部１２８に送られる。

メモリ制御部１２８は、所定の書き替えタイミングで受け取った積分値をメモリ１２９に書き込む（Ｓ３０９）。ここで、メモリ制御部１２８がメモリ１２９のデータを書き換えるタイミングは、更新制御部２４２から与えられる。

乗算器１３０は、減算器１１２および／または１１３が除去するオフセット量に対応するデータをメモリ１２９から読み出し、第１乗算値設定部１３２が与える第１の乗算値と乗算してＤＡＣ１３４に送る。同様に、乗算器１３６は、減算器１１６が除去するオフセット量に対応するデータをメモリ１２９から読み出し、第２乗算値設定部１３８が与える第２の乗算値と乗算してＤＡＣ１４０に送る。ＤＡＣ１３４および１４０は、送られたそれぞれのデータをアナログデータに変換して減算器１１２／１１３／１１６に送る。すなわち、メモリ１２９のデータが書き換えられることにより、減算器１１２／１１３／１１６が減算する第１および第２の直流オフセット値も更新されることになる（Ｓ３１０）。

なお、減算器２１３からＤＡＣ２４０までの各要素の動作は、上記した減算器１１３からＤＡＣ１４０までの各要素の動作と共通するから、説明を省略する。

このように、この実施形態の受信装置１では、減算器１１２／１１３により大まかな直流オフセット成分（上記説明では１０）が除去され、減算器１１６により細かな直流オフセット成分（上記説明では増幅後の９９）が除去される。このことは、ＤＡＣ１３４／１４０のＬＳＢの精度の緩和を可能とすることを意味しており、高価な高精度ＤＡＣを設ける必要がなくなる。

なお、上記説明では、アンプ１１４の増幅率と想定した増幅率（＝第２の乗算値／第１の乗算値）とが同一であるとして説明したが、現実には一致するとは限らない。例えば、上記説明での条件下で、想定した増幅率が１００、実際のアンプ１１４の増幅率が１０３である場合、アンプ１１４が出力する直流オフセット成分の量は１０１．９７（＝０．９９×１０３）となる。そうすると、減算器１１６は、全ての直流オフセット量を除去することができない。これは、減算器１１６が、減算器１１２／１１３で除去しきれない直流オフセット成分を除去することから、１ＬＳＢの精度×増幅率である１×１００＝１００以下の残留成分を除去するためである。

かかる場合、数式１に示したように、第２の乗算値と第１の乗算値との比を、アンプ１１４の増幅率以上の値となるように設定すればよい。例えば、第１の乗算値を１、第２の乗算値を１０５としておくと、減算器１１６は、１ＬＳＢの精度×増幅率である１×１０５以下の残留オフセットを除去することが可能となる。したがって、上記の例で言えば、アンプ１１４が出力する直流オフセット成分の量１０１．９７は除去可能となる。

ただし、残留する直流オフセット量よりも除去する量が多くなることにより、逆に直流オフセット成分が生ずる結果となる。これは、後述する乗算器１２２・第３乗算値設定部１２４・積分器１２６のフィードバックループにより、メモリ１２９に記憶される直流オフセット成分が最終的に１０３．９５に収束することで、残留オフセットを除去することが可能となる。

ここで、メモリ１２９の更新動作について説明する。この実施形態に係る受信装置１では、メモリ１２９に受信信号処理系全体で生ずる直流オフセット量が記憶され、更新可能とされている。メモリの更新の頻度は、直流オフセット量の時間変化が直流オフセット成分より小さい場合には、電源投入時などにメモリ制御部１２８を動作させ、メモリ値を更新すればよい。また、直流オフセットの時間変化が直流オフセット成分より十分小さい場合には、受信装置１の出荷時に一度メモリ値を設定（更新）すればよい。

図３は、受信装置１の出荷時等使用前に１回だけメモリ値の設定を行う動作例を示すフローチャートである。この動作例では、更新制御部２４２は、受信装置１の電源状態を常に監視している（Ｓ３１１）。更新制御部２４２は、電源オンを検知すると、受信装置１が出荷時の状態か否か（既にメモリ値設定を行ったか否か）を判定する（Ｓ３１２）。既にメモリ値設定済みである場合（Ｓ３１２のＮｏ）、メモリ値設定を行わない。

出荷時状態、すなわち、メモリ設定を行っていない状態の場合（Ｓ３１２のＹｅｓ）、更新制御部２４２は、メモリ値の設定動作を行う。乗算器１２２は、ＡＤＣ１１８から送られる受信信号と第３乗算値設定部１２４が与える第３の乗算値とを乗算しており、積分器１２６は、乗算結果を積分している（Ｓ３１３）。更新制御部２４２からの指示に基づき、メモリ制御部１２８は、積分結果をメモリ１２９に記憶させる（Ｓ３１４）。

乗算器１３０および１３６は、それぞれ対応するメモリ値を読み出して第１および第２の乗算値と乗算し、ＤＡＣ１３４および１４０に与える。ＤＡＣ１３４および１４０は、受け取ったデータそれぞれをアナログデータに変換して減算器１１２／１１３／１１６に与える。その結果、減算器１１２・１１３・１１６が減算する直流オフセット量が更新される（Ｓ３１５）。

更新制御部２４２は、タイマーを備えており、直流オフセット値が収束して残留する直流オフセット量が全て除去されるまでの所定の収束時間とタイマーカウント値とを比較している（Ｓ３１６）。カウント値が収束時間に達しない場合（Ｓ３１６のＹｅｓ）、乗算器１２２の乗算、積分器１２６の積分（Ｓ３１３）、メモリ制御部１２８およびメモリ１２９のメモリ書き込み（Ｓ３１４）、更新されたメモリ値によって更新された直流オフセット量による減算（Ｓ３１５）が繰り返される。

カウント値が収束時間に達すると（Ｓ３１７のＮｏ）、更新制御部２４２は、図示しない電源部に電源オフを指示して処理を終了する（Ｓ３１７）。このような動作により、受信装置１の出荷時に１度電源をオンとするだけで直流オフセット量の初期設定を行うことができる。

続いて、図４を参照して他の動作例について説明する。図４は、受信装置１の電源をオンにした際にメモリ値の設定を行う動作例を示すフローチャートである。この動作例においても、更新制御部２４２は、受信装置１の電源状態を常に監視している（Ｓ３２１）。更新制御部２４２は、電源オンを検知すると（Ｓ３２１のＹｅｓ）、メモリ値の設定動作を行う。乗算器１２２は、ＡＤＣ１１８から送られる受信信号と第３乗算値設定部１２４が与える第３の乗算値とを乗算しており、積分器１２６は、乗算結果を積分している（Ｓ３２２）。更新制御部２４２からの指示に基づき、メモリ制御部１２８は、積分結果をメモリ１２９に記憶させる（Ｓ３２３）。

乗算器１３０および１３６は、それぞれ対応するメモリ値を読み出して第１および第２の乗算値と乗算し、ＤＡＣ１３４および１４０に与える。ＤＡＣ１３４および１４０は、受け取ったデータそれぞれをアナログデータに変換して減算器１１２／１１３／１１６に与える。その結果、減算器１１２／１１３／１１６が減算する直流オフセット量が更新される（Ｓ３２４）。

更新制御部２４２は、タイマーを備えており、直流オフセット値が収束して残留する直流オフセット量が除去されるまでの所定の収束時間とタイマーカウント値とを比較している。カウント値が収束時間に達しない場合（Ｓ３２５のＹｅｓ）、乗算器１２２の乗算、積分器１２６の積分（Ｓ３２２）、メモリ制御部１２８およびメモリ１２９のメモリ書き込み（Ｓ３２３）、更新されたメモリ値によって更新された直流オフセット量による減算（Ｓ３２４）が繰り返される。

カウント値が収束時間に達すると（Ｓ３２５のＮｏ）、更新制御部２４２は、電源の状態監視を開始する（Ｓ３２６）。電源がオフとなった場合（Ｓ３２６のＹｅｓ）、処理を終了する。この動作例では、電源をオンにする度にメモリ値の更新が行われる。したがって、受信装置１の直流オフセット成分の時間変化（周囲の温度などによる変化など）が比較的大きい場合に有効である。

続いて、図５を参照してさらに他の動作例について説明する。図５は、受信装置１の電源をオンにした際に加えて、所定の時間間隔で直流オフセット量の更新を行う動作例を示すフローチャートである。この動作例においても、更新制御部２４２は、受信装置１の電源状態を常に監視している（Ｓ３３１）。更新制御部２４２は、電源オンを検知すると（Ｓ３３１のＹｅｓ）、メモリ値の設定動作を行う。乗算器１２２は、ＡＤＣ１１８から送られる受信信号と第３乗算値設定部１２４が与える第３の乗算値とを乗算しており、積分器１２６は、乗算結果を積分している（Ｓ３３２）。更新制御部２４２からの指示に基づき、メモリ制御部１２８は、積分結果をメモリ１２９に記憶させる（Ｓ３３３）。

乗算器１３０および１３６は、それぞれ対応するメモリ値を読み出して第１および第２の乗算値と乗算し、ＤＡＣ１３４および１４０に与える。ＤＡＣ１３４および１４０は、受け取ったデータそれぞれをアナログデータに変換して減算器１１２／１１３／１１６に与える。その結果、減算器１１２／１１３／１１６が減算する直流オフセット量が更新される（Ｓ３３４）。

更新制御部２４２は、タイマーを２つ備えており、直流オフセット値が収束して残留する直流オフセット量が除去されるまでの所定の収束時間と第１のタイマーのカウント値とを比較している。カウント値が収束時間に達しない場合（Ｓ３３５のＹｅｓ）、乗算器１２２の乗算、積分器１２６の積分（Ｓ３３２）、メモリ制御部１２８およびメモリ１２９のメモリ書き込み（Ｓ３３３）、更新されたメモリ値によって更新された直流オフセット量による減算（Ｓ３３４）が繰り返される。

カウント値が収束時間に達すると（Ｓ３３５のＮｏ）、更新制御部２４２は、電源の状態監視を開始する（Ｓ３３６）。電源がオン状態の場合（Ｓ３３６のＮｏ）、更新制御部２４２は、第２のタイマーのカウント値が所定の設定時間を経過したかを判定する（Ｓ３３７）。設定時間を経過した場合（Ｓ３３７のＹｅｓ）、ステップ３３２からのメモリ値更新処理を再開する。設定時間を経過しない場合（Ｓ３３７のＮｏ）、電源の状態監視を継続する（Ｓ３３６）。電源がオフとなった場合（Ｓ３３６のＹｅｓ）、処理を終了して電源監視に戻る（Ｓ３３１）。この動作例では、電源をオンにする度に加えて、あらかじめ設定した時間間隔でメモリ値の更新が行われる。したがって、受信装置１の直流オフセット成分の時間変化（周囲の温度などによる変化など）が大きい場合に有効である。

続いて、図６を参照してさらに他の動作例について説明する。図６は、受信装置１の電源をオンにしている間、常に直流オフセット量の更新を行う動作例を示すフローチャートである。この動作例においても、更新制御部２４２は、受信装置１の電源状態を常に監視している（Ｓ３４１）。更新制御部２４２は、電源オンを検知すると（Ｓ３４１のＹｅｓ）、メモリ値の設定動作を行う。乗算器１２２は、ＡＤＣ１１８から送られる受信信号と第３乗算値設定部１２４が与える第３の乗算値とを乗算しており、積分器１２６は、乗算結果を積分している（Ｓ３４２）。更新制御部２４２からの指示に基づき、メモリ制御部１２８は、積分結果をメモリ１２９に記憶させる（Ｓ３４３）。

乗算器１３０および１３６は、それぞれ対応するメモリ値を読み出して第１および第２の乗算値と乗算し、ＤＡＣ１３４および１４０に与える。ＤＡＣ１３４および１４０は、受け取ったデータそれぞれをアナログデータに変換して減算器１１２／１１３／１１６に与える。その結果、減算器１１２／１１３／１１６が減算する直流オフセット量が更新される（Ｓ３４４）。

更新制御部２４２は、常に電源状態を監視している（Ｓ３４５）。電源がオンである間（Ｓ３４５のＮｏ）、更新制御部２４２は、メモリ制御部１２８に対して常にメモリ値更新を指示する。すなわち、ステップ３４２ないし３４４が繰り返される。電源がオフとなった場合（Ｓ３４５のＹｅｓ）、処理を終了して電源状態の監視を継続する（Ｓ３４１）。この動作例では、受信装置１が動作している間中メモリ値の更新が行われる。したがって、周囲の環境や受信状態などの変化が著しく大きい場合に有効である。

なお、上記各動作例では、直流オフセット量の収束を時間の経過により判定しているが、これには限定されない。すなわち、ＡＤＣ１１８の出力を監視して、ＡＤＣ１１８が飽和しないレベルに達したことを検出して動作を終了するように構成してもよい。

次に、この実施形態の受信装置１における直流オフセットキャンセル動作の原理について説明する。図７は、この実施形態の受信装置１のうち、直流オフセットキャンセラとして動作する要素（乗算器１２２から減算器１１２／１１３／１１６までのループを構成する各要素）を模式化したブロック図である。

図７の加算素子３５４と遅延素子３５５は、図１に示す積分器１２６と対応する。同様に、減算器３５１は、減算器１１２／１１３と対応し、乗算値Ｋ_１をもつ乗算手段３５２は、アンプ１１４と対応し、乗算値Ｋ_２を乗算する乗算手段３５３は、第１ないし第３の乗算値を乗算する乗算器１３０／１３６／１２２と対応している。この時の伝達関数は数式２で表すことができる。

ここで、サンプリング周期をTとした時、ループ全体の周波数特性は数式３となる。

すなわち、Ｋ_１およびＫ_２により、周波数特性が変化することがわかる。Ｋ_１を増幅器の増幅率、Ｋ_２を各乗算器での乗算値と置き換えて考えると、増幅器の利得および乗算値の値により、フィードバックループ全体の周波数特性を決定することができる。このカットオフ周波数を高域に設定すると、高速に直流オフセットをキャンセルことができるが、信号成分の低周波領域の信号を除去してしまう。反対に、カットオフ周波数を低域に設定すると、信号成分の低周波領域の信号の除去量が減少し受信特性を改善することができるが、直流オフセットを高速にキャンセルできなくなってしまう。すなわち、直流オフセットキャンセラの高速動作性と受信特性にはトレードオフの関係となるため、この関係を最適にするようにカットオフ周波数が決定され、カットオフ周波数から増幅器の増幅率および第１ないし第３の乗算値を決めることができる。

続いて、図８および図９を参照して、この実施形態のメモリ１２９、乗算器１３０および１３６、ＤＡＣ１３４および１４０の具体的な構成例を詳細に説明する。図８および図９は、メモリ１２９に記憶された直流オフセット値がＤＡＣ１３４および１４０によりアナログの直流オフセット量となるまでの様子を示すブロック図である。

この実施形態の受信装置１では、メモリ１２９に記憶された値が乗算器１３０および１３６に与えられ、乗算器１３０および１３６は、それぞれ大まかな直流オフセット量および増幅率を加味した細かな直流オフセット量の生成を担っている。ここで、メモリ１２９に記憶されたデータのうち、乗算器１３０および乗算器１３６それぞれへの振り分け（割り当て）は、直流オフセット成分が重畳されたベースバンド信号がＡＤＣ１１８の入力範囲を超えて歪まないように設定すればよい。

例えば、第１の乗算値を１（＝２^０）とし、第２の乗算値を８（＝２^３）とし、ＤＡＣ１３４および１４０の１ＬＳＢの精度を同じものとして分解能を８ビットとする。図８に示すように、メモリ１２９は、１６ビットのデータを記憶している。

ここで、乗算器１３０は、メモリ１２９の最上位ビットから８ビットを読み出し、乗算器１３０は、第１の乗算値が１であるからそのままＤＡＣ１３４にデータを送る。ＤＡＣ１３４が８ビットであるため、メモリ値の１６ビットのうち下位の８ビットを用いることができないから、減算器１１２／１１３ではオフセット成分を完全に除去できず、直流オフセットが残留する。この残留したオフセット成分はアンプ１１４により増幅され減算器１１６に入力される。

乗算器１３６は、メモリ１２９の残りの下位ビットを用いて残留直流オフセット成分を生成する。すなわち、乗算器１３６は、第２の乗算値が２^３であるから、乗算結果（図中３６２）の上位８ビットをＤＡＣ１４０に送る。ＤＡＣ１４０も８ビットであるから、図中３６２に示すデータのうち上位８ビットを用いて直流オフセット量を生成する。減算器１１６は、この直流オフセット量を用いて残留した直流オフセット成分を除去する。

図８に示すように、第１および第２の乗算値を２のべき乗とすると、乗算はビットシフト演算をすればよいことがわかる。図９は、乗算器１３０および１３６に代えてビットシフト演算器３７１および３７２を用いた構成例である。

一般に乗算値が２^ｍであるときには、メモリ１２９に記憶された１６ビットのデータのうち、乗算器１３０が用いる上位ビットを除いて、上位からｍビットを切り出すことにより、ＤＡＣ１４０の入力値とすることができる。図９に示す例では、第２の乗算値が２^３であるので、メモリ１２９に記憶された１６ビットのデータのうち、ビットシフト演算器３７２が上位９ビット目から３ビットを切り出し、その出力をＤＡＣ１４０に入力する。これは、図８に示す構成で乗算器１３０および１３６による乗算を行なった場合の結果と同じになる。すなわち、あらかじめ第１および第２の乗算値を２のべき乗とし、乗算器に代えてビットシフト演算器を備えることにより、メモリのビット切り出しを行なえばよくなる。この例では乗算器が不要となるため回路規模を削減することが可能となり、コストを削減することができる。

以上説明したように、この実施形態の受信装置１では、増幅器の前後で直流オフセットを除去するので、直流オフセット成分を精密に除去することができる。またこの実施形態の受信装置１では、増幅器の入力側で除去する直流オフセット量と、出力側で除去する直流オフセット量とを算出する際に、増幅器の増幅率以上の比となる乗算値をそれぞれに乗算するので、アナログ回路の素子ばらつきがある場合においても、直流オフセットを除去することが可能となり、受信特性の改善することができる。

次に、本発明の第２の実施形態について説明する。図１０は、本発明の第２の実施形態に係る受信装置の構成を示すブロック図である。図１０に示すように、この実施形態の受信装置２は、第１の実施形態における減算器１１６をＡＤＣ１１８の入力側ではなく、出力側（減算器４１６／５１６）に配置し、当該減算器４１６／５１６に対応するＤＡＣを省略したものである。かかる構成においても、第１の実施形態と同様の効果を奏することができる。また、アンプ１１４の出力側における直流オフセット成分の除去がデジタル信号ベースで可能となるため、ＤＡＣを省略する等、回路構成を簡単にすることができる。なお、図１０に示すＡＤＣ１１８の入力側にさらに減算器を設けて、アンプ１１４の出力側において２段階の直流オフセット成分の除去を行ってもよい。

次に、本発明の第３の実施形態について説明する。図１１は、本発明の第３の実施形態に係る無線装置の構成を示すブロック図である。図１１に示すように、この実施形態の無線装置３は、アンテナ１と、送信信号と受信信号とを分配するアンテナ分配器５０２と、本発明の第１の実施形態に係る受信装置１と、対応する送信装置５０３とを備えている。この実施形態の無線装置３によれば、第１の実施形態に係る受信装置１を備えたので、精密な直流オフセット成分除去を実現することができる。なお、受信装置１に代えて、本発明の第２の実施形態に係る受信装置２を備えてもよいことは言うまでもない。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の第１の実施形態に係る受信装置の構成を示すブロック図である。 第１の実施形態に係る受信装置の動作を示すフローチャートである。 第１の実施形態に係る受信装置のメモリ記憶値の更新動作を示すフローチャートである。 第１の実施形態に係る受信装置のメモリ記憶値の更新動作を示すフローチャートである。 第１の実施形態に係る受信装置のメモリ記憶値の更新動作を示すフローチャートである。 第１の実施形態に係る受信装置のメモリ記憶値の更新動作を示すフローチャートである。 オフセット除去についての原理を説明するためのブロック図である。 第１の実施形態に係る受信装置のオフセット量補正部の具体例を示すブロック図である。 第１の実施形態に係る受信装置のオフセット量補正部の他の例を示すブロック図である。 本発明の第２の実施形態に係る受信装置の構成を示すブロック図である。 本発明の第３の実施形態に係る無線装置の構成を示すブロック図である。

符号の説明

１…受信装置、１００…アンテナ、１０２…ＲＦアンプ、１０４…ＢＰＦ、１０６…ミキサ、１１２／１１３／１１６…減算器、１１０…ＬＰＦ、１１４…アンプ、１１８…ＡＤＣ、１２０…信号復調部、１２２…乗算器、１２４…第３乗算値設定部、１２６…積分器、１２８…メモリ更新部、１２９…メモリ、１３０／１３６…乗算器、１３２…第１乗算値設定部、１３４／１４０…ＤＡＣ、１３８…第２乗算値設定部、２４２…更新制御部。

Claims (9)

1. 受信信号に残留する直流オフセット量を記憶する記憶部と、
   前記記憶部に記憶された直流オフセット量に基づいて第１の直流オフセット量を生成し、前記受信信号から前記第１の直流オフセット量を除去する第１の直流オフセット除去部と、
   前記第１の直流オフセット除去部から出力される信号を増幅する増幅器と、
   前記記憶部に記憶された直流オフセット量および前記増幅器の増幅率に基づいて第２の直流オフセット量を生成し、前記増幅器が増幅した信号から前記第２の直流オフセット量を除去する第２の直流オフセット除去部と
   を具備したことを特徴とする受信装置。
2. 前記第２の直流オフセット除去部から出力される信号をデジタル信号に変換するＡ／Ｄ変換部と、
   前記Ａ／Ｄ変換部により変換された信号を積分する積分器と、
   前記積分器により得られた積分値を前記直流オフセット量として前記記憶部に記憶させる制御部と
   をさらに具備したことを特徴とする請求項１記載の受信装置。
3. 前記制御部は、前記積分器により得られた積分値を所定のタイミングで前記記憶部に記憶させることを特徴とする請求項２記載の受信装置。
4. 前記第１の直流オフセット除去部は、前記直流オフセット量に第１の乗算値を乗算する第１の乗算器と、前記第１の乗算器により得られたデータをアナログデータに変換して前記第１の直流オフセット量を生成する第１のＤ／Ａ変換部とを備え、
   前記第２の直流オフセット除去部は、前記直流オフセット量に、前記第１の乗算値および前記増幅率を乗じた値以上の値の第２の乗算値を乗算する第２の乗算器と、前記第２の乗算器により得られたデータをアナログデータに変換して前記第２の直流オフセット量を生成する第２のＤ／Ａ変換部とを備えたこと
   を特徴とする請求項１記載の受信装置。
5. 請求項１記載の受信装置と、
   前記受信信号に対応する送信信号を送信する送信装置と、
   前記受信信号および前記送信信号を送受信するアンテナと
   を具備したことを特徴とする無線装置。
6. 受信信号に残留する直流オフセット量を記憶部に記憶させ、
   前記記憶部に記憶された直流オフセット量に基づいて第１の直流オフセット量を生成し、前記受信信号から前記第１の直流オフセット量を除去し、
   前記第１の直流オフセット量が除去された信号を所定の増幅率の増幅器で増幅し、
   前記記憶部に記憶された直流オフセット量および前記増幅器の増幅率に基づいて第２の直流オフセット量を生成し、前記増幅器が増幅した信号から前記第２の直流オフセット量を除去すること
   を具備したことを特徴とするオフセットキャンセル方法。
7. 前記第２の直流オフセット量が除去された信号をＡ／Ｄ変換器でデジタル信号に変換し、
   前記Ａ／Ｄ変換器で変換された信号を積分器で積分し、
   前記積分器により積分された積分値を前記直流オフセット量として前記記憶部に記憶させること
   をさらに具備したことを特徴とする請求項６記載のオフセットキャンセル方法。
8. 前記積分器により積分された積分値の前記記憶部への記憶は、所定のタイミングで行われることを特徴とする請求項７記載のオフセットキャンセル方法。
9. 受信信号に残留する直流オフセット量を記憶する記憶部と、
   前記記憶部に記憶された直流オフセット量に基づいて第１の直流オフセット量を生成し、前記受信信号から前記第１の直流オフセット量を除去する第１の直流オフセット除去部と、
   前記第１の直流オフセット除去部から出力される信号を増幅する増幅器と、
   前記増幅器が増幅した信号をデジタル信号に変換するＡ／Ｄ変換部と、
   前記記憶部に記憶された直流オフセット量および前記増幅器の増幅率に基づいて第２の直流オフセット量を生成し、前記Ａ／Ｄ変換部がデジタル信号に変換した信号から前記第２の直流オフセット量を除去する第２の直流オフセット除去部と
   を具備したことを特徴とする受信装置。

Images