JP2008183590A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008183590A JP2008183590A JP2007019760A JP2007019760A JP2008183590A JP 2008183590 A JP2008183590 A JP 2008183590A JP 2007019760 A JP2007019760 A JP 2007019760A JP 2007019760 A JP2007019760 A JP 2007019760A JP 2008183590 A JP2008183590 A JP 2008183590A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mass
- external connection
- connection terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【課題】半導体装置と実装基板との接続信頼性に優れる半導体装置を提供する。
【解決手段】外部接続端子１１０を有する半導体装置１００であって、外部接続端子は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金中のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種の組成比（ｚ）は、０質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物であり、前記合金中に含まれる気孔の径は、平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする。
【選択図】図１
【解決手段】外部接続端子１１０を有する半導体装置１００であって、外部接続端子は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金中のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種の組成比（ｚ）は、０質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物であり、前記合金中に含まれる気孔の径は、平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする。
【選択図】図１
Description
本発明は、半導体装置に関し、特に、接続面に複数の半田端子を持つ半導体装置に関する。
近年の電子機器の軽薄短小化、高性能化に伴い、これらの電子機器に使用される電子部品は、小型化、高機能化が要求されている。
これらの要求に応えるため、半導体装置の形状をＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のチップ形状に極力近づけることにより小型化を図った、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置が提案されている。
これらの要求に応えるため、半導体装置の形状をＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のチップ形状に極力近づけることにより小型化を図った、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置が提案されている。
このうち、製造コストの低減、及び生産性の向上という観点より、ウエハ状態のまま半導体チップをパッケージ化する技術を用いたウエハレベルＣＳＰが実現されている。
このような小型化したウエハレベルＣＳＰ構造の半導体装置の場合、熱衝撃が加えられると、半導体装置が実装される実装基板と半導体装置との熱膨張係数の差により、実装基板と半導体装置との接合部にストレスが発生するため、接合部の接続信頼性が非常に大きな問題となっていた。
このような小型化したウエハレベルＣＳＰ構造の半導体装置の場合、熱衝撃が加えられると、半導体装置が実装される実装基板と半導体装置との熱膨張係数の差により、実装基板と半導体装置との接合部にストレスが発生するため、接合部の接続信頼性が非常に大きな問題となっていた。
このような問題を解決するため、実装基板と半導体装置との接続に用いられている半田において、延性、熱疲労強度、及び耐食性等に優れる合金の組成が検討されている（例えば、特許文献１参照）。
特開平１１−２２１６９３
しかしながら、このような合金組成の半田を実装基板と半導体装置との接合部に用いても、使用環境が厳しい車載用として用いるには、接続信頼性が不十分であり、解決策が強く望まれている。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、半導体装置と実装基板との接続信頼性に優れる半導体装置を提供することにある。
即ち、本発明の目的は、半導体装置と実装基板との接続信頼性に優れる半導体装置を提供することにある。
本発明者は鋭意検討した結果、下記の半導体装置を用いることにより、接続信頼性の問題を解決できることを見出し、上記目的を達成するに至った。
即ち、請求項１に記載の半導体装置は、外部接続端子を有する半導体装置であって、前記外部接続端子は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金中のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種の組成比（ｚ）は、０質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物であり、前記合金中に含まれる気孔の径は、平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする。
請求項２に記載の半導体装置は、前記組成比（ｙ）が、０．０５質量％≦ｙ≦７質量％であることを特徴とする。
請求項３に記載の半導体装置は、前記組成比（ｙ）が、０．０５質量％≦ｙ≦７質量％であり、前記組成比（ｚ）が、０．０１質量％≦ｚ≦０．５質量％であることを特徴とする。
請求項４に記載の半導体装置は、Ａｇの組成比が０．０５質量％≦ｙ≦５質量％からなる関係を有し、Ｃｕの組成比が０．０５質量％≦ｙ≦２質量％からなる関係を有することを特徴とする。
請求項２に記載の半導体装置は、前記組成比（ｙ）が、０．０５質量％≦ｙ≦７質量％であることを特徴とする。
請求項３に記載の半導体装置は、前記組成比（ｙ）が、０．０５質量％≦ｙ≦７質量％であり、前記組成比（ｚ）が、０．０１質量％≦ｚ≦０．５質量％であることを特徴とする。
請求項４に記載の半導体装置は、Ａｇの組成比が０．０５質量％≦ｙ≦５質量％からなる関係を有し、Ｃｕの組成比が０．０５質量％≦ｙ≦２質量％からなる関係を有することを特徴とする。
請求項１〜請求項４に記載の半導体装置によると、気孔の径が平均値で５０ｎｍ以上３．５μｍ以下であり、且つ接合部の合金組成比がこのような条件を満たすと、接合部のストレスに対して接合部の接合強度を、従来と比較して長時間保持することができる。また、耐食性に優れた元素を含有する合金組成の場合には、接合部の接合強度を長時間保持する（以下、適宜、「ストレス耐性」と称する）ことに加え、外部接続端子に不動態膜が形成され酸化による腐食を抑制することができる。従って、接続信頼性を向上させることができる。
請求項５に記載の半導体装置は、前記外部接続端子が、前記配線の一部と前記外部接続端子との界面を境界として、前記基板の反対側に前記界面から１５％の高さで表される前記外部接続端子の領域に、Ａｇ及び／又はＣｕの濃度が前記界面付近で高くなるような傾斜分布を有することを特徴とする。
請求項５に記載の半導体装置によれば、半導体基板を実装基板に実装した際、接続部の合金中に形成された気孔の径が平均値で５０ｎｍ以上３．５μｍ以下であることに加え、ストレスが加わる前記界面付近の領域に優れた強度を設けることにより、接合部のストレス耐性が更に高まり、接続信頼性を向上させることができる。
請求項６に記載の半導体装置は、外部接続端子を有する半導体装置であって、前記基板とは反対側に突出されている外部接続端子とを有し、前記外部接続端子の容積をＶ１とし、半導体装置と電気的に接続することができる端子を備えた実装基板上に形成された端子の容積をＶ２とした場合、Ｖ１≦Ｖ２であり、且つ前記外部接続端子中のＢｉの組成比が、前記外部接続端子の全質量に対し、４５質量％以上９０質量％以下であることを特徴とする。
請求項６に記載の半導体装置によれば、実装基板上に形成された端子にＢｉが含有されていない場合、実装基板上の端子の容積（Ｖ２）が半導体装置の外部接続端子の容積（Ｖ２）より大きい場合であっても、Ｖ１に過剰のＢｉを含有させることにより、実装基板と半導体装置との接合部全体の合金組成において、Ｂｉの濃度が不足することによる接合部のストレス耐性の劣化を抑制し、接続信頼性を向上させることができる。
請求項７に記載の半導体装置は、請求項６に記載の外部接続端子中に形成された気孔の径が平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする。
請求項７に記載の半導体装置によれば、Ｂｉの濃度が不足することによる接合部のストレス耐性の劣化を抑制することに加え、接続部の合金中に形成された気孔の径が平均値で５０ｎｍ以上３．５μｍ以下であることにより、接合部のストレス耐性を向上させ、接続信頼性を向上させることができる。
本発明によれば、半導体装置と実装基板との接続信頼性に優れる半導体装置を提供することができる。
以下に、本発明の半導体装置を実施するための最良の形態について、図面を用いて説明する。
＜半導体装置＞
図１は、本発明の半導体装置１００の断面図である。
図１に示した半導体装置１００は、基板１０２上に公知のウエハプロセスにより電気回路が形成され、半導体素子（不図示）が形成されている。この電気回路と電気的に接続されている電極パッド（不図示）と、電気的に接続されている配線１０６が形成され、配線１０６の一部を露出するように基板１０２上に絶縁性樹脂層１０４が形成されている。絶縁性樹脂層１０４から露出した配線１０６と電気的に接続され、配線１０６と外部接続端子１１０との界面１０８に対して、基板１０２と反対側に突出するように、外部接続端子１１０が形成されている。
図２は、本発明の半導体装置１００を基板１０２に実装した断面図であり、図２において、図１の構成部分については同一の符号で示す。
半導体装置１００の外部接続端子１１０が、実装基板１２０上に形成された電極パッド１２２と電気的に接続されることにより形成された接合部１２４を介して、実装基板１２０の反対側に実装される。
以下に、外部接続端子１１０、配線１０６、絶縁性封止層１０４、基板１０２について、詳述する。
図１は、本発明の半導体装置１００の断面図である。
図１に示した半導体装置１００は、基板１０２上に公知のウエハプロセスにより電気回路が形成され、半導体素子（不図示）が形成されている。この電気回路と電気的に接続されている電極パッド（不図示）と、電気的に接続されている配線１０６が形成され、配線１０６の一部を露出するように基板１０２上に絶縁性樹脂層１０４が形成されている。絶縁性樹脂層１０４から露出した配線１０６と電気的に接続され、配線１０６と外部接続端子１１０との界面１０８に対して、基板１０２と反対側に突出するように、外部接続端子１１０が形成されている。
図２は、本発明の半導体装置１００を基板１０２に実装した断面図であり、図２において、図１の構成部分については同一の符号で示す。
半導体装置１００の外部接続端子１１０が、実装基板１２０上に形成された電極パッド１２２と電気的に接続されることにより形成された接合部１２４を介して、実装基板１２０の反対側に実装される。
以下に、外部接続端子１１０、配線１０６、絶縁性封止層１０４、基板１０２について、詳述する。
〔外部接続端子〕
図１に記載の半導体装置１００は、外部接続端子１１０を有する。
本発明における外部接続端子１１０は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉの組成比（ｚ）は、０質量％≦ｘ≦０．５質量％であり、残部はＳｎを含む不純物であり、前記合金中に含まれる気孔の径は、平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする。
以下に、外部接続端子１１０を構成する気孔、及び合金について詳述する。
図１に記載の半導体装置１００は、外部接続端子１１０を有する。
本発明における外部接続端子１１０は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉの組成比（ｚ）は、０質量％≦ｘ≦０．５質量％であり、残部はＳｎを含む不純物であり、前記合金中に含まれる気孔の径は、平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする。
以下に、外部接続端子１１０を構成する気孔、及び合金について詳述する。
［気孔］
本発明における気孔について、図３を用いて説明する。本発明における気孔１１６とは、半導体装置１００の外部接続端子１１０中に存在する空隙を表す。
本発明における気孔１１６の径とは、外部接続端子１１０の切断面を走査型電子顕微鏡等で撮影し、写真中の気孔１１６の外接円を描いたときの直径（以下、適宜、「円相当径」と称する）を表す。また、気孔１１６の径の平均値とは、前記のように撮影する箇所（４０μｍ×６０μｍの領域１２６）を任意に５箇所選択し、外部接続端子１１０の任意に選択した５箇所について、映し出されたすべての気孔１１６の円相当径の合計を気孔１１６の個数で除した値を表す。
本発明における気孔について、図３を用いて説明する。本発明における気孔１１６とは、半導体装置１００の外部接続端子１１０中に存在する空隙を表す。
本発明における気孔１１６の径とは、外部接続端子１１０の切断面を走査型電子顕微鏡等で撮影し、写真中の気孔１１６の外接円を描いたときの直径（以下、適宜、「円相当径」と称する）を表す。また、気孔１１６の径の平均値とは、前記のように撮影する箇所（４０μｍ×６０μｍの領域１２６）を任意に５箇所選択し、外部接続端子１１０の任意に選択した５箇所について、映し出されたすべての気孔１１６の円相当径の合計を気孔１１６の個数で除した値を表す。
気孔１１６の径は、平均値で５０ｎｍ以上３．５μｍ以下であり、１００ｎｍ以上１．５μｍ以下であることが好ましく、１００ｎｍ以上１μｍ以下であることが特に好ましい。気孔の径が前記範囲外であると、ストレスが局所的な気孔間に集中するため破断に至りやすく、また一旦部分的に破断すると大きな気孔を伝わって一気に完全破断に至りやすい。これに対し、本発明における前記範囲内であれば、各々の微小気孔間にストレスが分散され、接合部のストレス耐性が向上する。また、仮に部分的に破断が発生すると、気孔の径が前記範囲外のものより進展する速度が鈍くなる。なお、前記気孔サイズであれば、電気抵抗の増加もない。
気孔１１６の形状は、気孔１１６の断面形状が円形であっても線形であってもよい。円形とは、アスペクト比（長径／短径を表す。長径とは、気孔における最も大きな径を指す。また、短径とは、長径と垂直方向に交わる径のうち、最も小さな径を指す）が１を表す形状を表す。また、線形とは、アスペクト比が１より大きい形状を表し、例えば、矩形、長方形、楕円形等の異形状を表す。
気孔１１６の形状が円形である場合、ストレスが加わる方向によらずストレスを緩和することができる点で好ましい。気孔１１６の形状が矩形、長方形、楕円形等の異形状である場合、気孔１１６の方向が無秩序に分散していることにより、ストレスが加わる方向によらずストレスを緩和することができる点で好ましい。
本発明における外部接続端子１１０中には、気孔１１６の断面形状が円形状と異形状とが混在していてもよい。
気孔１１６の形状が円形である場合、ストレスが加わる方向によらずストレスを緩和することができる点で好ましい。気孔１１６の形状が矩形、長方形、楕円形等の異形状である場合、気孔１１６の方向が無秩序に分散していることにより、ストレスが加わる方向によらずストレスを緩和することができる点で好ましい。
本発明における外部接続端子１１０中には、気孔１１６の断面形状が円形状と異形状とが混在していてもよい。
本発明における外部接続端子１１０中における気孔１１６の占積率は、電気抵抗・端子強度の観点から、外部接続端子１１０の容積に対して、２％以上２５％以下であることが好ましく、３％以上１０％以下であることがより好ましい。
本発明における気孔１１６は、外部接続端子１１０中におけるＢｉ相に形成されていてもよく、Ｓｎ相に形成されていてもよいが、破断進展を遅らせるという観点から、Ｓｎ相、又は、Ｓｎ相中のＳｎ相とＢｉ相との界面付近に形成されていることが好ましい。
［合金］
本発明における外部接続端子１１０は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金中のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種の組成比（ｚ）は、０質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物である。
本発明における外部接続端子１１０は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金中のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種の組成比（ｚ）は、０質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物である。
より好ましい態様としては、前記合金中のＢｉの組成比（ｘ）が、３５質量％≦ｘ≦７０質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）が、０．０５質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉの組成比（ｚ）が、０質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物からなる関係を有することが挙げられる。つまり、接続信頼性（熱応力）、機械的応力、衝撃応力の観点から、Ｓｎ、及びＢｉに加え、Ａｇ、及びＣｕからなる群より選ばれる少なくとも１種を必須成分とした組成がより好ましい態様として挙げられる。また、本発明における合金は、Ｓｎを含む不純物を含むが、Ｓｎを含む不純物中のＳｎ濃度が高い方がより好ましい態様として挙げられる。
特に好ましい態様としては、前記合金中のＢｉの組成比（ｘ）が、Ａｇ及び／又はＣｕの組成比（ｙ）が、３５質量％≦ｘ≦７０質量％、０．０５質量％≦ｙ≦７質量％、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉの組成比（ｚ）が、０．０１質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物からなる関係を有する。つまり、外部接続端子１１０の耐酸化性を向上させる観点から、Ｓｎ、及びＢｉに加え、Ａｇ及び／又はＣｕを必須成分とし、さらに、Ｇｅ、Ｃｒ、Ｍｏ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種を必須成分とした組成が特に好ましい態様として挙げられる。また、Ｇｅ、Ｃｒ、Ｍｏ、Ａｌ、及びＴｉからなる群の中でも、Ｇｅが最も好ましい態様として挙げられる。組成比としては、０．０３質量％≦ｚ≦０．３質量％であることが最も好ましい態様として挙げられる。また、本発明における合金は、Ｓｎを含む不純物を含むが、Ｓｎを含む不純物中のＳｎ濃度が高い方が特に好ましい態様として挙げられる。
特に好ましい態様としては、前記合金中のＢｉの組成比（ｘ）が、Ａｇ及び／又はＣｕの組成比（ｙ）が、３５質量％≦ｘ≦７０質量％、０．０５質量％≦ｙ≦７質量％、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉの組成比（ｚ）が、０．０１質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物からなる関係を有する。つまり、外部接続端子１１０の耐酸化性を向上させる観点から、Ｓｎ、及びＢｉに加え、Ａｇ及び／又はＣｕを必須成分とし、さらに、Ｇｅ、Ｃｒ、Ｍｏ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種を必須成分とした組成が特に好ましい態様として挙げられる。また、Ｇｅ、Ｃｒ、Ｍｏ、Ａｌ、及びＴｉからなる群の中でも、Ｇｅが最も好ましい態様として挙げられる。組成比としては、０．０３質量％≦ｚ≦０．３質量％であることが最も好ましい態様として挙げられる。また、本発明における合金は、Ｓｎを含む不純物を含むが、Ｓｎを含む不純物中のＳｎ濃度が高い方が特に好ましい態様として挙げられる。
前記合金の中でも、Ａｇ及び／又はＣｕを必須成分とする場合、接続信頼性の観点から、Ａｇの組成比は０．０５質量％≦ｙ≦５質量％からなる関係を有し、Ｃｕの組成比を示すｙは０．０５質量％≦ｙ≦２質量％からなる関係を有することが好ましい。つまり、Ｓｎ−（２５−７５）Ｂｉ−（０．０５−５）Ａｇ−（０．０５−２）Ｃｕ（数値は質量％を表す）、Ｓｎ−（２５−７５）Ｂｉ−（０．０５−５）Ａｇ（数値は質量％を表す）、又はＳｎ−（２５−７５）Ｂｉ−（０．０５−２）Ｃｕ（数値は質量％を表す）である。また、Ｇｅを含有する場合、Ｓｎ−（２５−７５）Ｂｉ−（０．０５−５）Ａｇ−（０．０５−２）Ｃｕ−（０．０１−０．５）Ｇｅ（数値は質量％を表す）、Ｓｎ−（２５−７５）Ｂｉ−（０．０５−５）Ａｇ−（０．０１−０．５）Ｇｅ（数値は質量％を表す）、又はＳｎ−（２５−７５）Ｂｉ−（０．０５−２）Ｃｕ−（０．０１−０．５）Ｇｅ（数値は質量％を表す）である。これらの中でも、好ましい態様としては、Ａｇが０．３質量％以上４質量％以下からなる関係であることが挙げられ、Ｃｕが０．０５質量％以上１質量％以下からなる関係であることが挙げられる。
また、本発明における外部接続端子１１０の好ましい態様を図４に示す。Ａｇ及び又はＣｕを必須成分とするとき、外部接続端子１１０が、配線１０６の一部と外部接続端子１１０との界面１０８を境界として、基板１０２の反対側に界面１０８から外部接続端子１１０の高さ２００の１５％の高さ２０２（以下、適宜、「外部接続端子１１０の１５％の高さ」と称する）で表される前記外部接続端子の領域に、Ａｇ及び／又はＣｕの濃度が界面１０８付近で高くなるような傾斜分布を有することが好ましい。外部接続端子１１０の１５％の高さ２０２で表される領域１１８は、界面１０８付近のＡｇ及び／又はＣｕの濃度が高くなるような傾斜分布を有する。
この領域１１８は、外部接続端子１１０の１５％の高さで表される領域であることが好ましく、外部接続端子１１０の１０％の高さで表される領域であることがより好ましい。本発明の半導体装置を実装基板に実装した後、熱衝撃、機械的衝撃などから被るストレスは、前記外部接続端子１１０の界面近傍に集中する。Ａｇ及び／又はＣｕが前記界面付近の濃度が傾斜分布すると、界面の金属間化合物及び合金の強度が更に増加するため耐ストレス性を向上させることができる。
この領域１１８は、外部接続端子１１０の１５％の高さで表される領域であることが好ましく、外部接続端子１１０の１０％の高さで表される領域であることがより好ましい。本発明の半導体装置を実装基板に実装した後、熱衝撃、機械的衝撃などから被るストレスは、前記外部接続端子１１０の界面近傍に集中する。Ａｇ及び／又はＣｕが前記界面付近の濃度が傾斜分布すると、界面の金属間化合物及び合金の強度が更に増加するため耐ストレス性を向上させることができる。
また、本発明の半導体装置１００は、半導体装置１００の外部接続端子１１０の容積をＶ１とし、半導体装置１００と電気的に接続することができる端子１２２を備えた実装基板１２０上に形成された端子１２２の容積をＶ２とした場合、Ｖ１≦Ｖ２であり、且つ前記外部接続端子中のＢｉの含有量が、前記外部接続端子の全質量に対し、４５質量％以上９０質量％以下である。ここで、端子１２２の容積Ｖ２は、リフロー後の容積である。
つまり、図２において、本発明の半導体装置１００を実装基板１２０に実装した後、半導体装置１００と実装基板１２０との接合部１２４には、接合部１２４の強度を維持するため、実装基板１２０上に形成された端子にＢｉが含有していない場合、半導体装置１００の外部接続端子１１０にＢｉを所定量より多く含有させることが必要になる。従って、このような状況においては、本発明における外部接続端子１１０の合金組成として、Ｂｉの含有量が、前記外部接続端子１１０の全質量に対して４５質量％以上９０質量％以下である。好ましい態様としては、Ｂｉの含有量が、６５質量％以上８５質量％以下であることが挙げられる。
つまり、図２において、本発明の半導体装置１００を実装基板１２０に実装した後、半導体装置１００と実装基板１２０との接合部１２４には、接合部１２４の強度を維持するため、実装基板１２０上に形成された端子にＢｉが含有していない場合、半導体装置１００の外部接続端子１１０にＢｉを所定量より多く含有させることが必要になる。従って、このような状況においては、本発明における外部接続端子１１０の合金組成として、Ｂｉの含有量が、前記外部接続端子１１０の全質量に対して４５質量％以上９０質量％以下である。好ましい態様としては、Ｂｉの含有量が、６５質量％以上８５質量％以下であることが挙げられる。
〔配線〕
本発明の半導体装置に用いられる配線１０６としては、公知の銅を使用している。
本発明の半導体装置に用いられる配線１０６としては、公知の銅を使用している。
〔絶縁性封止層〕
本発明で例示している半導体装置は、絶縁性封止層１０４を有する。これは、半導体チップの電極パッドから再配線された配線の腐食抑制、あるいはデバイス回路面の遮光などを目的に設けている。
絶縁性封止層１０４の材質としては、絶縁性、密着性（必要に応じて遮光性）を有していれば特に限定されることはないが、例えば、ポリイミド、熱硬化性エポキシ樹脂、ビスマレイイミド等が挙げられる。これらの中でも、厚み形成能力・コスト等の観点から、熱硬化性エポキシ樹脂であることが好ましい。
絶縁性封止層１０４の膜厚としては、耐湿信頼性・遮光性などの観点から６０μｍ〜１００μｍであることが好ましい。
本発明で例示している半導体装置は、絶縁性封止層１０４を有する。これは、半導体チップの電極パッドから再配線された配線の腐食抑制、あるいはデバイス回路面の遮光などを目的に設けている。
絶縁性封止層１０４の材質としては、絶縁性、密着性（必要に応じて遮光性）を有していれば特に限定されることはないが、例えば、ポリイミド、熱硬化性エポキシ樹脂、ビスマレイイミド等が挙げられる。これらの中でも、厚み形成能力・コスト等の観点から、熱硬化性エポキシ樹脂であることが好ましい。
絶縁性封止層１０４の膜厚としては、耐湿信頼性・遮光性などの観点から６０μｍ〜１００μｍであることが好ましい。
〔基板〕
本発明の半導体装置１００は基板１０２を有する。
基板の材質としては、シリコン等が挙げられる。
基板の板厚としては、半導体装置の小型化等に対応するため、４００μｍ以下であることが好ましい。
本発明の半導体装置１００は基板１０２を有する。
基板の材質としては、シリコン等が挙げられる。
基板の板厚としては、半導体装置の小型化等に対応するため、４００μｍ以下であることが好ましい。
上記の半導体装置を用いることにより、半導体装置を実装基板１２０に実装した後に熱衝撃を加えた場合の実装基板１２０との基板接続寿命比が、従来の半導体装置と比べて飛躍的に向上させることができる。従って、モバイル製品等の従来の用途に加え、厳しい環境試験を強いられる車載用電子部品、あるいは更に微細化されたもの等にも好適に用いることができる。
＜半導体装置の製造方法、半導体装置の実装＞
本発明の半導体基板の製造方法の一例を図５に従って以下に記載する。
本発明の半導体装置１００は、基板１０２上に公知ウエハプロセスが実施され、基板１０２の表面にはマトリックス状に配列された半導体チップ（不図示）を形成する。ここでいう半導体チップとは、一つの半導体装置に対応して形成される基板上の電気回路のことである。
前記電気回路と電気的に接続された電極パッド（不図示）を形成した後、ポリイミド等の樹脂材料からなる絶縁層（不図示）をスピンコート等にて基板１０２表面上に塗布する。塗布したポリイミドのうち、不要な箇所のポリイミドは公知のフォトリソグラフィ技術等により除去する。これらの工程により、電極パッド（不図示）に対応する領域及び半導体チップ（不図示）の境界線に沿う領域を除く基板１０２の表面上にポリイミド等からなる絶縁層（不図示）が形成される。
この表面に、例えば、イオンスパッタ法により、チタンタングステン（ＴｉＷ）等からなるバリアメタル（不図示）を形成する。その後、バリアメタル上に銅（Ｃｕ）のメッキを形成し、電極パッド（不図示）から絶縁性封止層１０４の上面に至る配線１０６を形成する。
本発明の半導体基板の製造方法の一例を図５に従って以下に記載する。
本発明の半導体装置１００は、基板１０２上に公知ウエハプロセスが実施され、基板１０２の表面にはマトリックス状に配列された半導体チップ（不図示）を形成する。ここでいう半導体チップとは、一つの半導体装置に対応して形成される基板上の電気回路のことである。
前記電気回路と電気的に接続された電極パッド（不図示）を形成した後、ポリイミド等の樹脂材料からなる絶縁層（不図示）をスピンコート等にて基板１０２表面上に塗布する。塗布したポリイミドのうち、不要な箇所のポリイミドは公知のフォトリソグラフィ技術等により除去する。これらの工程により、電極パッド（不図示）に対応する領域及び半導体チップ（不図示）の境界線に沿う領域を除く基板１０２の表面上にポリイミド等からなる絶縁層（不図示）が形成される。
この表面に、例えば、イオンスパッタ法により、チタンタングステン（ＴｉＷ）等からなるバリアメタル（不図示）を形成する。その後、バリアメタル上に銅（Ｃｕ）のメッキを形成し、電極パッド（不図示）から絶縁性封止層１０４の上面に至る配線１０６を形成する。
次に、半田ボール１１４と配線１０６とを電気的に接続するため、フラックス１１２を塗布する。この後、半田ボール１１４をフラックス１１２上に載せ、リフロー処理することにより、外部接続端子１１０を形成する。ここで、外部接続端子１１０中に形成される前記気孔の径、形状等は、フラックスの種類、及び図６に示すリフロー条件等により、半導体装置の用途、大きさに合わせて適宜制御することができる。
ここで、本発明の半導体デバイスにおいて、好適に用いることができるフラックスとしては、例えば、樹脂系、有機酸系のフラックスが挙げられる。これらの中でも、本発明で好適に用いることができるフラックス１１２としては、いずれにおいてもハロゲンフリーのフラックスが挙げられ、更にリフロー処理温度の兼ね合いから以下を満たすフラックスが好ましい。
フラックス溶剤の沸点は、１４０℃以上３００℃以下に設定し、活性を示し始める温度が８０℃以上１６０℃以下であることが好ましい。より好ましい態様としては、溶剤の沸点を１８０℃以上２８５℃以下に設定し、活性を示し始める温度が１００℃以上１４０℃以下であることが挙げられる。
リフロー処理の条件については、図６中、Ｔｅｍｐ１は１１０℃〜１８０℃、Ｔｅｍｐ２は１６０℃〜２２０℃、Ｔｅｍｐ３は１７０℃〜２４０℃、ｔｉｍｅ−ａは６０秒〜１２０秒、ｔｉｍｅ−ｂは２５秒〜５０秒であり、Ｔｅｍｐ０３＞Ｔｅｍｐ２＞Ｔｅｍｐ１の関係を有する。特に好ましい態様としては、前記フラックス、及び前記リフロー条件を組み合わせることが挙げられる。この組み合わせにより、半導体装置の外部接続端子中に形成される気孔の径が前記の範囲内に制御することができ、尚且つ、実装基板に実装したときにも、実装前の外部接続端子に形成された気孔の径は維持される。従って、半導体装置と実装基板との接合部が優れた基板接続寿命比を示すことができる。
また、フラックス１１２に代えて、上述した外部接続端子１００の合金組成と同じ組成の半田ペースト１１２を用いてもよい。
もっともの好ましい態様としては、半田ペースト１１２を印刷しリフロー処理した後、半田ペースト上に前記フラックスを印刷する態様が挙げられる。
ここで、本発明の半導体デバイスにおいて、好適に用いることができるフラックスとしては、例えば、樹脂系、有機酸系のフラックスが挙げられる。これらの中でも、本発明で好適に用いることができるフラックス１１２としては、いずれにおいてもハロゲンフリーのフラックスが挙げられ、更にリフロー処理温度の兼ね合いから以下を満たすフラックスが好ましい。
フラックス溶剤の沸点は、１４０℃以上３００℃以下に設定し、活性を示し始める温度が８０℃以上１６０℃以下であることが好ましい。より好ましい態様としては、溶剤の沸点を１８０℃以上２８５℃以下に設定し、活性を示し始める温度が１００℃以上１４０℃以下であることが挙げられる。
リフロー処理の条件については、図６中、Ｔｅｍｐ１は１１０℃〜１８０℃、Ｔｅｍｐ２は１６０℃〜２２０℃、Ｔｅｍｐ３は１７０℃〜２４０℃、ｔｉｍｅ−ａは６０秒〜１２０秒、ｔｉｍｅ−ｂは２５秒〜５０秒であり、Ｔｅｍｐ０３＞Ｔｅｍｐ２＞Ｔｅｍｐ１の関係を有する。特に好ましい態様としては、前記フラックス、及び前記リフロー条件を組み合わせることが挙げられる。この組み合わせにより、半導体装置の外部接続端子中に形成される気孔の径が前記の範囲内に制御することができ、尚且つ、実装基板に実装したときにも、実装前の外部接続端子に形成された気孔の径は維持される。従って、半導体装置と実装基板との接合部が優れた基板接続寿命比を示すことができる。
また、フラックス１１２に代えて、上述した外部接続端子１００の合金組成と同じ組成の半田ペースト１１２を用いてもよい。
もっともの好ましい態様としては、半田ペースト１１２を印刷しリフロー処理した後、半田ペースト上に前記フラックスを印刷する態様が挙げられる。
このようにして製造した本発明の半導体装置１００を、実装基板１２０に実装する。
実装基板１２０上に、公知の方法で電気回路を形成し、この電気回路と電気的に接続されている電極パッド１２２上に、半田ペースト１２８を塗布する。半田ペーストの組成としては、例えば、Ｓｎ（１００−ｘ−ｙ）ＡｇｘＣｕｙ（組成比を示すｘ、ｙは、それぞれ、０．０５質量％≦ｘ≦５質量％、０質量％≦ｙ≦２質量％）が挙げられる。その後、半田ペースト１２８上に、前記のように製造した本発明の半導体装置１００を、外部接続端子１１０が半田ペースト１２８上に載るように配置し、リフロー処理を行い、外部接続端子１１０と電極パッド１２２とが電気的に接続され、半導体装置１００の実装基板１２０への実装が完了する。
実装基板１２０上に、公知の方法で電気回路を形成し、この電気回路と電気的に接続されている電極パッド１２２上に、半田ペースト１２８を塗布する。半田ペーストの組成としては、例えば、Ｓｎ（１００−ｘ−ｙ）ＡｇｘＣｕｙ（組成比を示すｘ、ｙは、それぞれ、０．０５質量％≦ｘ≦５質量％、０質量％≦ｙ≦２質量％）が挙げられる。その後、半田ペースト１２８上に、前記のように製造した本発明の半導体装置１００を、外部接続端子１１０が半田ペースト１２８上に載るように配置し、リフロー処理を行い、外部接続端子１１０と電極パッド１２２とが電気的に接続され、半導体装置１００の実装基板１２０への実装が完了する。
以下実施例によって本発明をより詳しく説明するが、本発明はそれらに限定されるものではない。
＜実施例１＞
実施例１では、半導体装置の外部接続端子の合金組成がＳｎＢｉ（Ｂｉ：５８質量％、Ｓｎ：４２質量％）であり、外部接続端子中に気孔を有する半導体装置を製造した。なお、気孔の径は平均値で１．５μｍであった。
（半導体装置の作製）
図５に沿って説明する。基板１０２上に公知のウエハプロセスを実施し、配線がマトリックス状に配列された半導体チップを形成した後、半導体チップ上にポリイミドからなる絶縁性樹脂をスピンコートにより塗布し、乾燥させ、５μｍの絶縁層（不図示）を形成した。次いで、電極パッドを露出させるため、電極パッド以外の領域をマスクで覆い、露光後に現像処理して電極パッドを露出させた。次いで、イオンスパッタ法によりチタンなどからなるシード層を形成する。次いで、半導体チップの電極パッドをエリア状に再配置するためにフォトリソ技術を用いて銅配線及び銅の電極パッドを形成する。次いで、銅の電極パッド直上に電解メッキにより銅を析出させる。次いで、シード層をエッチングして銅再配線が完成する。次いで、全体を樹脂で封止したのち樹脂を研削し絶縁封止層１０４から一部が露出した、径が２５０μｍの配線（以下、適宜、「銅ポスト」と称する）１０６を形成した。
形成された銅ポスト１０６上に、銅ポスト１０６表面の酸化膜を除去して半田と銅とを接合させるため、フラックス１１２（千住金属工業株式会社製、デルタラックス５２３Ｈ）を、フラックス１１２の塗布厚が６０μｍになるように印刷した。その後、φ０．３ｍｍ（容積：Ｖ１＝０．０１４１３ｍｍ３）であり、組成がＳｎＢｉ（Ｓｎ：４２質量％、Ｂｉ：５８質量％）である半田ボール１１４を搭載した。
半田ボール１１４を搭載した後にリフロー処理（古河電気工業株式会社製：ＸＮＩＩＩ-７２５ＰＣ（ｂ））を行い、銅ポスト１０６と半田ボール１１４が電気的に接続し、外部接続端子１１０を形成することにより、半導体装置１００を作製した。
なお、リフロー処理の条件は、図６のように行った。図６中のＴｅｍｐ１は１２０±５℃であり、Ｔｅｍｐ２は１６０℃であり、Ｔｅｍｐ３は１９５℃であり、ｔｉｍｅ−ａは８４秒であり、ｔｉｍｅ−ｂは４０秒であった。
実施例１では、半導体装置の外部接続端子の合金組成がＳｎＢｉ（Ｂｉ：５８質量％、Ｓｎ：４２質量％）であり、外部接続端子中に気孔を有する半導体装置を製造した。なお、気孔の径は平均値で１．５μｍであった。
（半導体装置の作製）
図５に沿って説明する。基板１０２上に公知のウエハプロセスを実施し、配線がマトリックス状に配列された半導体チップを形成した後、半導体チップ上にポリイミドからなる絶縁性樹脂をスピンコートにより塗布し、乾燥させ、５μｍの絶縁層（不図示）を形成した。次いで、電極パッドを露出させるため、電極パッド以外の領域をマスクで覆い、露光後に現像処理して電極パッドを露出させた。次いで、イオンスパッタ法によりチタンなどからなるシード層を形成する。次いで、半導体チップの電極パッドをエリア状に再配置するためにフォトリソ技術を用いて銅配線及び銅の電極パッドを形成する。次いで、銅の電極パッド直上に電解メッキにより銅を析出させる。次いで、シード層をエッチングして銅再配線が完成する。次いで、全体を樹脂で封止したのち樹脂を研削し絶縁封止層１０４から一部が露出した、径が２５０μｍの配線（以下、適宜、「銅ポスト」と称する）１０６を形成した。
形成された銅ポスト１０６上に、銅ポスト１０６表面の酸化膜を除去して半田と銅とを接合させるため、フラックス１１２（千住金属工業株式会社製、デルタラックス５２３Ｈ）を、フラックス１１２の塗布厚が６０μｍになるように印刷した。その後、φ０．３ｍｍ（容積：Ｖ１＝０．０１４１３ｍｍ３）であり、組成がＳｎＢｉ（Ｓｎ：４２質量％、Ｂｉ：５８質量％）である半田ボール１１４を搭載した。
半田ボール１１４を搭載した後にリフロー処理（古河電気工業株式会社製：ＸＮＩＩＩ-７２５ＰＣ（ｂ））を行い、銅ポスト１０６と半田ボール１１４が電気的に接続し、外部接続端子１１０を形成することにより、半導体装置１００を作製した。
なお、リフロー処理の条件は、図６のように行った。図６中のＴｅｍｐ１は１２０±５℃であり、Ｔｅｍｐ２は１６０℃であり、Ｔｅｍｐ３は１９５℃であり、ｔｉｍｅ−ａは８４秒であり、ｔｉｍｅ−ｂは４０秒であった。
（半導体装置の実装基板への実装）
ガラスとエポキシ樹脂の複合物からなる実装基板（株式会社イースタン製；ＱＳＸ-３３３９８）に形成された電極パッド（材質：銅）上に、Ｓｎ（１００−ｘ−ｙ）ＡｇｘＣｕｙ（ｘ＝３質量％、ｙ＝０．５質量％）の組成の半田ペーストを、容積（Ｖ２）が０．２８（Ｖ１）倍になるように、メタルマスクを介して印刷した（Ｖ１＝３．６Ｖ２）。その後、前記半導体装置の外部接続端子を該半田ペースト上に搭載し、リフロー処理（古河電気工業株式会社製；ＸＮＩＩＩ-７２５ＰＣ（ｂ））を行い、半導体装置を実装基板に実装した。なお、リフロー処理の条件は、図６中のＴｅｍｐ１は１６０±５℃であり、Ｔｅｍｐ２は２２０℃であり、Ｔｅｍｐ３は２４０℃であり、ｔｉｍｅ−ａは８４秒であり、ｔｉｍｅ−ｂは４０秒であった。また、半導体装置と実装基板との接合部の組成は、Ｓｎ（１００−ｘ-ｙ-ｘ）ＢｉｘＡｇｙＣｕｚ（ｘ＝４８．１質量％、ｙ＝０．５質量％、ｚ＝０．１質量％）であった。
ガラスとエポキシ樹脂の複合物からなる実装基板（株式会社イースタン製；ＱＳＸ-３３３９８）に形成された電極パッド（材質：銅）上に、Ｓｎ（１００−ｘ−ｙ）ＡｇｘＣｕｙ（ｘ＝３質量％、ｙ＝０．５質量％）の組成の半田ペーストを、容積（Ｖ２）が０．２８（Ｖ１）倍になるように、メタルマスクを介して印刷した（Ｖ１＝３．６Ｖ２）。その後、前記半導体装置の外部接続端子を該半田ペースト上に搭載し、リフロー処理（古河電気工業株式会社製；ＸＮＩＩＩ-７２５ＰＣ（ｂ））を行い、半導体装置を実装基板に実装した。なお、リフロー処理の条件は、図６中のＴｅｍｐ１は１６０±５℃であり、Ｔｅｍｐ２は２２０℃であり、Ｔｅｍｐ３は２４０℃であり、ｔｉｍｅ−ａは８４秒であり、ｔｉｍｅ−ｂは４０秒であった。また、半導体装置と実装基板との接合部の組成は、Ｓｎ（１００−ｘ-ｙ-ｘ）ＢｉｘＡｇｙＣｕｚ（ｘ＝４８．１質量％、ｙ＝０．５質量％、ｚ＝０．１質量％）であった。
（評価）
−外部接続端子の内部構造、及び気孔の径−
図７は半導体装置の外部接続端子における破断面写真を示す。なお、本破断面の処理は、クロスセクションポリッシャ（日本電子株式会社製、型式：ＳＭ−０９０１０）により行った。半導体装置の外部接続端子の破断面において、該破断面の４０μｍ×６０μｍの領域を任意に選択し、走査型電子顕微鏡（株式会社日立ハイテクノロジーズ製、型式：Ｓ−３６００Ｎ）により、２０００倍にて外部接続端子の破断面写真を撮影した。Ｂｉ相１３２、及びＳｎ相１３４の検出については、エネルギー分散型Ｘ線分析装置（株式会社堀場製作所製、型式：ＥＸ-２５０）により測定した。
外部接続端子１１０は配線１０６と外部接続端子１１０との界面１０８上に、Ｓｎ相１３４、Ｂｉ相１３２、及び気孔１３６から構成されていることがわかる。界面には、Ｃｕ-Ｓｎ化合物層が形成されている。
前記破断面写真に映し出された気孔１３６の円相当径を計測し、任意の５箇所についてすべて計測した。計測した気孔１３６の径は、平均値で１．５μｍを示した。
−シェア強度−
シェア強度の測定は、シェアツール１３８によりハンダボールを水平方向に押し、ボールが破断（せん断）された時の荷重値を測定した。該略図を図８に示す。図８中、シェアツール１３０の高さを１０μｍ、テストスピードを１００μｍ／秒で行った。結果を表１に示す。
−外部接続端子の内部構造、及び気孔の径−
図７は半導体装置の外部接続端子における破断面写真を示す。なお、本破断面の処理は、クロスセクションポリッシャ（日本電子株式会社製、型式：ＳＭ−０９０１０）により行った。半導体装置の外部接続端子の破断面において、該破断面の４０μｍ×６０μｍの領域を任意に選択し、走査型電子顕微鏡（株式会社日立ハイテクノロジーズ製、型式：Ｓ−３６００Ｎ）により、２０００倍にて外部接続端子の破断面写真を撮影した。Ｂｉ相１３２、及びＳｎ相１３４の検出については、エネルギー分散型Ｘ線分析装置（株式会社堀場製作所製、型式：ＥＸ-２５０）により測定した。
外部接続端子１１０は配線１０６と外部接続端子１１０との界面１０８上に、Ｓｎ相１３４、Ｂｉ相１３２、及び気孔１３６から構成されていることがわかる。界面には、Ｃｕ-Ｓｎ化合物層が形成されている。
前記破断面写真に映し出された気孔１３６の円相当径を計測し、任意の５箇所についてすべて計測した。計測した気孔１３６の径は、平均値で１．５μｍを示した。
−シェア強度−
シェア強度の測定は、シェアツール１３８によりハンダボールを水平方向に押し、ボールが破断（せん断）された時の荷重値を測定した。該略図を図８に示す。図８中、シェアツール１３０の高さを１０μｍ、テストスピードを１００μｍ／秒で行った。結果を表１に示す。
＜比較例１＞
実施例１において、気孔の径を大きくするために、溶剤沸点が約２８０℃のフラックス、ＷＳ-９１６０-Ｍ７（クックソンエレクトロニクス株式会社製）を用いた。その時のリフロー条件は、図６中のＴｅｍｐ１が１６０±５℃であり、Ｔｅｍｐ２が２２０℃であり、Ｔｅｍｐ３は２４０℃であり、ｔｉｍｅ−ａは８４秒であり、ｔｉｍｅ−ｂは４０秒であった。それ以外は実施例１と同様にして半導体装置を製造し、該半導体装置を実装基板に実装して、シェア強度を測定した。なお、気孔の径は平均値で８μｍを示した。シェア強度の結果を表１に示す。
実施例１において、気孔の径を大きくするために、溶剤沸点が約２８０℃のフラックス、ＷＳ-９１６０-Ｍ７（クックソンエレクトロニクス株式会社製）を用いた。その時のリフロー条件は、図６中のＴｅｍｐ１が１６０±５℃であり、Ｔｅｍｐ２が２２０℃であり、Ｔｅｍｐ３は２４０℃であり、ｔｉｍｅ−ａは８４秒であり、ｔｉｍｅ−ｂは４０秒であった。それ以外は実施例１と同様にして半導体装置を製造し、該半導体装置を実装基板に実装して、シェア強度を測定した。なお、気孔の径は平均値で８μｍを示した。シェア強度の結果を表１に示す。
＜比較例２＞
実施例１において、気孔が発生しないように、リフロー条件を、図６中のＴｅｍｐ１を１６０±５℃、Ｔｅｍｐ２を２２０℃、Ｔｅｍｐ３を２４０℃、ｔｉｍｅ−ａを８４秒、及びｔｉｍｅ−ｂを４０秒に変更した。それ以外は実施例１と同様にして半導体装置を製造し、該半導体装置を実装基板に実装して、シェア強度を測定した。シェア強度の結果を表１に示す。
実施例１において、気孔が発生しないように、リフロー条件を、図６中のＴｅｍｐ１を１６０±５℃、Ｔｅｍｐ２を２２０℃、Ｔｅｍｐ３を２４０℃、ｔｉｍｅ−ａを８４秒、及びｔｉｍｅ−ｂを４０秒に変更した。それ以外は実施例１と同様にして半導体装置を製造し、該半導体装置を実装基板に実装して、シェア強度を測定した。シェア強度の結果を表１に示す。
＜比較例３＞
実施例１において、半導体装置と実装基板との接合部の材質を現主流材のＳｎ３．０Ａｇ０．５Ｃｕにし、実施例１と同様にして半導体装置を製造し、該半導体装置を実装基板に実装して、シェア強度を測定した。シェア強度の結果を表１に示す。なお、ＳｎＡｇＣｕ組成では、フラックスの種類、及びリフロー条件によらず気孔は生成しない。
実施例１において、半導体装置と実装基板との接合部の材質を現主流材のＳｎ３．０Ａｇ０．５Ｃｕにし、実施例１と同様にして半導体装置を製造し、該半導体装置を実装基板に実装して、シェア強度を測定した。シェア強度の結果を表１に示す。なお、ＳｎＡｇＣｕ組成では、フラックスの種類、及びリフロー条件によらず気孔は生成しない。
表１より、本発明の実施例は、比較例に対してシェア強度が高いことが明らかになった。
＜実施例２〜実施例９、比較例４〜比較例１０＞
（半導体装置の作製、半導体装置の実装基板への実装）
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成、半導体装置の外部接続端子の容積（Ｖ１）、及び実装基板上の半田ペーストの容積（Ｖ２）を下記表２に示したようにした以外は実施例１と同様に半導体装置を作製し、実装基板上に実装した。
ここで、Ｖ２は、リフロー後の容積を表す。また、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
（半導体装置の作製、半導体装置の実装基板への実装）
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成、半導体装置の外部接続端子の容積（Ｖ１）、及び実装基板上の半田ペーストの容積（Ｖ２）を下記表２に示したようにした以外は実施例１と同様に半導体装置を作製し、実装基板上に実装した。
ここで、Ｖ２は、リフロー後の容積を表す。また、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
（基板接続寿命比の評価）
半導体装置を実装基板に実装したものを、冷熱衝撃試験槽（エスペック株式会社製、ＴＳＡ-１０１Ｓ-Ｗ）に入れ、図９に示す温度サイクル条件にて大気中で放置した。温度サイクルを開始すると同時に、半導体装置と実装基板との接合部の電気抵抗値をリアルタイム測定する。次いで、温度サイクル１サイクル目における高温側、低温側の電気抵抗値を初期抵抗値とし、それと比較して５０％増加した時のサイクル数をワイブル確率紙にプロットした。その不良サイクル数をプロットしたグラフ（縦軸；累積不良率、横軸；サイクル数）から、０．１％故障するサイクル数（＝基板接続寿命）を読み取り、比較例３の値を１．０として、基板接続寿命比を調査した。結果を下記表２に示す。
半導体装置を実装基板に実装したものを、冷熱衝撃試験槽（エスペック株式会社製、ＴＳＡ-１０１Ｓ-Ｗ）に入れ、図９に示す温度サイクル条件にて大気中で放置した。温度サイクルを開始すると同時に、半導体装置と実装基板との接合部の電気抵抗値をリアルタイム測定する。次いで、温度サイクル１サイクル目における高温側、低温側の電気抵抗値を初期抵抗値とし、それと比較して５０％増加した時のサイクル数をワイブル確率紙にプロットした。その不良サイクル数をプロットしたグラフ（縦軸；累積不良率、横軸；サイクル数）から、０．１％故障するサイクル数（＝基板接続寿命）を読み取り、比較例３の値を１．０として、基板接続寿命比を調査した。結果を下記表２に示す。
表２より、本発明の半導体装置を実装基板に実装することにより、接続寿命比が大幅に増加することが明らかになった。
＜実施例１０〜実施例１７＞
実施例１０〜実施例１７では、半導体基板と実装基板との接合部の組成において、Ａｇの組成比を変更した時の影響を調査した。
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成、半導体装置の外部接続端子の容積（Ｖ１）、及び実装基板上の半田ペーストの容積（Ｖ２）を下記表３に示したように変更し、Ｖ２／Ｖ１＝３．６とした以外は実施例１と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比を調査した。結果を表３に示す。なお、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
実施例１０〜実施例１７では、半導体基板と実装基板との接合部の組成において、Ａｇの組成比を変更した時の影響を調査した。
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成、半導体装置の外部接続端子の容積（Ｖ１）、及び実装基板上の半田ペーストの容積（Ｖ２）を下記表３に示したように変更し、Ｖ２／Ｖ１＝３．６とした以外は実施例１と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比を調査した。結果を表３に示す。なお、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
表３より、Ａｇの組成比を最適化することにより接続寿命比が向上することが明らかになった。
＜実施例１８〜実施例２３＞
実施例１８〜実施例２３では、半導体基板と実装基板との接合部の組成において、Ｃｕの組成比を変更した時の影響を調査した。
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成を下記表４に示したように変更し、Ｖ１／Ｖ２＝３．６とした以外は実施例１と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比を調査した。結果を表４に示す。なお、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
実施例１８〜実施例２３では、半導体基板と実装基板との接合部の組成において、Ｃｕの組成比を変更した時の影響を調査した。
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成を下記表４に示したように変更し、Ｖ１／Ｖ２＝３．６とした以外は実施例１と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比を調査した。結果を表４に示す。なお、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
表４より、Ｃｕの組成比を最適化することにより接続寿命比が向上することが明らかになった。
＜実施例２４＞
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成、を下記表５に示したようにし、Ｖ１／Ｖ２＝３．６とした以外は実施例１と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比、及び下記に示す繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。なお、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
実施例１において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成、を下記表５に示したようにし、Ｖ１／Ｖ２＝３．６とした以外は実施例１と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比、及び下記に示す繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。なお、合金の組成により融点が異なるため、リフロー条件、及びフラックスの種類を適宜変更して半導体装置を作製した。
（繰り返し曲げ破断サイクル数比）
ＪＥＩＴＡ規格のＥＴ−７４０９／１０５に従い、図１０に示す方法により、半導体装置を実装した実装基板を支点上に置き、実装基板の裏面側から下記押し込み量を繰り返し負荷することにより、破断した時の繰り返し曲げ破断サイクル数を計測した。試験条件を以下に記載する。
・支店間距離：９０ｍｍ
・押し込み量：４ｍｍ
・押し込み速度：０．５ｍｍ／ｓ
・半導体装置の仕様：□６ｍｍ／０．５ｍｍピッチ
・実装基板：４０ｍｍ×１１０ｍｍ×１ｍｍ
半導体装置と実装基板との接合部の組成が、ＳｎＡｇＣｕ（Ｓｎ：９６．５質量％、Ａｇ：３．０質量％、Ｃｕ：０．５質量％）である比較例３の繰り返し曲げ破断サイクル数を１とし、繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。
ＪＥＩＴＡ規格のＥＴ−７４０９／１０５に従い、図１０に示す方法により、半導体装置を実装した実装基板を支点上に置き、実装基板の裏面側から下記押し込み量を繰り返し負荷することにより、破断した時の繰り返し曲げ破断サイクル数を計測した。試験条件を以下に記載する。
・支店間距離：９０ｍｍ
・押し込み量：４ｍｍ
・押し込み速度：０．５ｍｍ／ｓ
・半導体装置の仕様：□６ｍｍ／０．５ｍｍピッチ
・実装基板：４０ｍｍ×１１０ｍｍ×１ｍｍ
半導体装置と実装基板との接合部の組成が、ＳｎＡｇＣｕ（Ｓｎ：９６．５質量％、Ａｇ：３．０質量％、Ｃｕ：０．５質量％）である比較例３の繰り返し曲げ破断サイクル数を１とし、繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。
＜実施例２５＞
実施例２４において、フラックスの代わりにＳｎ（１００−ｘ）Ａｇｘ（組成比を表すｘは、３質量％）の組成を有する半田ペーストを銅ポストに印刷したこと以外は実施例２４と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比、及び下記に示す繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。
実施例２４において、フラックスの代わりにＳｎ（１００−ｘ）Ａｇｘ（組成比を表すｘは、３質量％）の組成を有する半田ペーストを銅ポストに印刷したこと以外は実施例２４と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比、及び下記に示す繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。
＜実施例２６＞
実施例２５において、銅ポスト１０６上に実施例１で用いたフラックス印刷する前に実施例２５と同様の半田ペーストを銅ポストに印刷し、リフロー処理を行ったこと以外は実施例２４と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比、及び下記に示す繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。
実施例２５において、銅ポスト１０６上に実施例１で用いたフラックス印刷する前に実施例２５と同様の半田ペーストを銅ポストに印刷し、リフロー処理を行ったこと以外は実施例２４と同様に半導体装置を作製、実装基板上に実装した後、基板接続寿命比、及び下記に示す繰り返し曲げ破断サイクル数比を調査した。結果を表５に示す。
表５の結果より、半田ペーストを印刷しリフロー処理をした後に、フラックスを印刷した実施例２６において、基板接続信頼性が良好で、且つ繰り返し曲げ破断サイクル数比も優れる結果が得られた。
＜実施例２８＞
（半導体装置の作製、実装基板への実装、評価）
実施例２４において、半導体装置を作製した後、下記方法により高温高湿保持したものを実装基板に実装した以外は実施例２４と同様に基板接続寿命比を調査した。
（半導体装置の作製、実装基板への実装、評価）
実施例２４において、半導体装置を作製した後、下記方法により高温高湿保持したものを実装基板に実装した以外は実施例２４と同様に基板接続寿命比を調査した。
（高温高湿保持）
実施例２４と同様にして作製した半導体装置を、８５℃８５％ＲＨ環境の槽に４８時間放置した。
実施例２４と同様にして作製した半導体装置を、８５℃８５％ＲＨ環境の槽に４８時間放置した。
＜実施例２９＞
実施例２８において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成を、下記表６のように変更した以外は実施例２８と同様に基板接続寿命比を調査した。
実施例２８において、半導体装置の外部接続端子の組成、実装基板上の半田ペーストの組成、半導体装置と外部接続端子との接合部の組成を、下記表６のように変更した以外は実施例２８と同様に基板接続寿命比を調査した。
表６より、Ｇｅを添加した実施例２９では、接合部の酸化が抑制されており、高温高湿保持した後においても基板接続寿命比が、比較例に対して優れていることが明らかになった。この結果より、本発明の半導体装置は、Ｇｅ添加した組成にすることで防湿梱包の手間を省くことができ、尚且つ、コスト、及び廃棄物量を低減することができる。
１００ 半導体装置
１０２ 基板
１０４ 絶縁性封止層
１０６ 配線（銅ポスト）
１０８ 界面
１１０ 外部接続端子
１１２ フラックス
１１４ 半田ボール
１１６ 気孔
１１８ 外部接続端子の１５％の高さで表される領域
１２０ 実装基板
１２２ 電極パッド（端子）
１２４ 接合部
１２６ ４０μｍ×６０μｍの領域
１２８ 半田ペースト
１３２ Ｂｉ相
１３４ Ｓｎ相
１３８ シェアツール
２００ 外部接続端子の高さ
２０２ 外部接続端子の１５％の高さ
１０２ 基板
１０４ 絶縁性封止層
１０６ 配線（銅ポスト）
１０８ 界面
１１０ 外部接続端子
１１２ フラックス
１１４ 半田ボール
１１６ 気孔
１１８ 外部接続端子の１５％の高さで表される領域
１２０ 実装基板
１２２ 電極パッド（端子）
１２４ 接合部
１２６ ４０μｍ×６０μｍの領域
１２８ 半田ペースト
１３２ Ｂｉ相
１３４ Ｓｎ相
１３８ シェアツール
２００ 外部接続端子の高さ
２０２ 外部接続端子の１５％の高さ
Claims (7)
- 外部接続端子を有する半導体装置であって、
前記外部接続端子は、Ｂｉと、Ａｇ及び／又はＣｕと、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種と、Ｓｎを含む不純物と、からなる合金であり、前記合金中のＢｉの組成比（ｘ）は、２５質量％≦ｘ≦７５質量％であり、Ａｇ及び／又はＣｕの組成比（ｙ）は、０質量％≦ｙ≦７質量％であり、Ｇｅ、Ｃｒ、Ｍｏ、Ｖ、Ａｌ、及びＴｉからなる群より選ばれる少なくとも１種の組成比（ｚ）は、０質量％≦ｚ≦０．５質量％であり、残部はＳｎを含む不純物であり、前記合金中に含まれる気孔の径は、平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする半導体装置。 - 前記組成比（ｙ）が、０．０５質量％≦ｙ≦７質量％であることを特徴とする請求項１に記載の半導体装置。
- 前記組成比（ｙ）が、０．０５質量％≦ｙ≦７質量％であり、前記組成比（ｚ）が、０．０１質量％≦ｚ≦０．５質量％であることを特徴とする請求項１又は請求項２に記載の半導体装置。
- Ａｇの組成比が０．０５質量％≦ｙ≦５質量％からなる関係を有し、Ｃｕの組成比が０．０５質量％≦ｙ≦２質量％からなる関係を有することを特徴とする請求項２又は請求項３に記載の半導体装置。
- 前記外部接続端子が、前記配線の一部と前記外部接続端子との界面を境界として、前記基板の反対側に前記界面から１５％の高さで表される前記外部接続端子の領域に、Ａｇ及び／又はＣｕの濃度が前記界面付近で高くなるような傾斜分布を有することを特徴とする請求項２乃至請求項４のいずれか１項に記載の半導体装置。
- 外部接続端子を有する半導体装置であって、
前記基板とは反対側に突出されている外部接続端子とを有し、
前記外部接続端子の容積をＶ１とし、半導体装置と電気的に接続することができる端子を備えた実装基板上に形成された端子の容積をＶ２とした場合、Ｖ１≦Ｖ２であり、且つ前記外部接続端子中のＢｉの組成比が、前記外部接続端子の全質量に対し、４５質量％以上９０質量％以下であることを特徴とする半導体装置。 - 前記外部接続端子中に形成された気孔の径が平均値で５０ｎｍ以上３．５μｍ以下であることを特徴とする請求項６に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007019760A JP2008183590A (ja) | 2007-01-30 | 2007-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007019760A JP2008183590A (ja) | 2007-01-30 | 2007-01-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008183590A true JP2008183590A (ja) | 2008-08-14 |
Family
ID=39726962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007019760A Pending JP2008183590A (ja) | 2007-01-30 | 2007-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008183590A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010129664A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | 電子装置及びその製造方法 |
| JP2012166226A (ja) * | 2011-02-14 | 2012-09-06 | Jsr Corp | フラックスおよび電気的接続構造の形成方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH071179A (ja) * | 1993-06-16 | 1995-01-06 | Internatl Business Mach Corp <Ibm> | 無鉛すず−ビスマスはんだ合金 |
| JPH08252688A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | 低温接合用はんだ合金、これを用いた電子機器およびその製造方法 |
| JPH10163213A (ja) * | 1996-12-02 | 1998-06-19 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置の実装方法 |
| JPH11221693A (ja) * | 1998-02-05 | 1999-08-17 | Fuji Electric Co Ltd | はんだ合金 |
| JP2000079494A (ja) * | 1998-07-01 | 2000-03-21 | Fuji Electric Co Ltd | はんだ合金 |
| JP2000141079A (ja) * | 1998-09-04 | 2000-05-23 | Toyota Central Res & Dev Lab Inc | 無鉛はんだ合金 |
| WO2004108345A1 (ja) * | 2003-06-09 | 2004-12-16 | Senju Metal Industry Co., Ltd. | ソルダペースト |
| JP2006173325A (ja) * | 2004-12-15 | 2006-06-29 | Ibiden Co Ltd | 半田バンプの形成方法 |
-
2007
- 2007-01-30 JP JP2007019760A patent/JP2008183590A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH071179A (ja) * | 1993-06-16 | 1995-01-06 | Internatl Business Mach Corp <Ibm> | 無鉛すず−ビスマスはんだ合金 |
| JPH08252688A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | 低温接合用はんだ合金、これを用いた電子機器およびその製造方法 |
| JPH10163213A (ja) * | 1996-12-02 | 1998-06-19 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置の実装方法 |
| JPH11221693A (ja) * | 1998-02-05 | 1999-08-17 | Fuji Electric Co Ltd | はんだ合金 |
| JP2000079494A (ja) * | 1998-07-01 | 2000-03-21 | Fuji Electric Co Ltd | はんだ合金 |
| JP2000141079A (ja) * | 1998-09-04 | 2000-05-23 | Toyota Central Res & Dev Lab Inc | 無鉛はんだ合金 |
| WO2004108345A1 (ja) * | 2003-06-09 | 2004-12-16 | Senju Metal Industry Co., Ltd. | ソルダペースト |
| JP2006173325A (ja) * | 2004-12-15 | 2006-06-29 | Ibiden Co Ltd | 半田バンプの形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010129664A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | 電子装置及びその製造方法 |
| JP2012166226A (ja) * | 2011-02-14 | 2012-09-06 | Jsr Corp | フラックスおよび電気的接続構造の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4428448B2 (ja) | 鉛フリーはんだ合金 | |
| US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
| JP4547411B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| KR100867871B1 (ko) | 솔더 페이스트, 및 전자장치 | |
| JP2009054790A (ja) | 半導体装置 | |
| US6657124B2 (en) | Advanced electronic package | |
| US7488896B2 (en) | Wiring board with semiconductor component | |
| KR20150081223A (ko) | 스터드 범프 및 그의 패키지 구조체 및 그의 제조 방법 | |
| US20050046032A1 (en) | Bonding material and circuit device using the same | |
| JP3827322B2 (ja) | 鉛フリーはんだ合金 | |
| JP2010010671A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2007013099A (ja) | 無鉛半田ボールを有する半導体パッケージ及びその製造方法 | |
| JP4831502B2 (ja) | 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品 | |
| EP3509785A1 (en) | Lead-free solder alloy comprising sn, bi and at least one of mn, sb, cu and its use for soldering an electronic component to a substrate | |
| JP4509673B2 (ja) | 電子部品及びその製造方法、並びに電子装置 | |
| JP2008183590A (ja) | 半導体装置 | |
| JP4719424B2 (ja) | パッド | |
| JP5473388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| JP2000351066A (ja) | はんだ付け構造体装置、配線回路装置、リードフレームおよびはんだ付け方法 | |
| JP2001332641A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004114123A (ja) | はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法 | |
| KR100706574B1 (ko) | 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법 | |
| JPH09270444A (ja) | 基板間の接続構造 | |
| Xiong et al. | Eutectic Sn/Pb solder bump cracking issue of large-die flip chip ball grid array (FCBGA) package with electroless Ni/immersion au (ENIG) build-up substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |