JP2008177895A - 電圧制御発振回路およびそれを用いた通信機器 - Google Patents

電圧制御発振回路およびそれを用いた通信機器 Download PDF

Info

Publication number
JP2008177895A
JP2008177895A JP2007010092A JP2007010092A JP2008177895A JP 2008177895 A JP2008177895 A JP 2008177895A JP 2007010092 A JP2007010092 A JP 2007010092A JP 2007010092 A JP2007010092 A JP 2007010092A JP 2008177895 A JP2008177895 A JP 2008177895A
Authority
JP
Japan
Prior art keywords
circuit
output
oscillator
transformer
impedance matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007010092A
Other languages
English (en)
Other versions
JP4763622B2 (ja
Inventor
Takahiro Nakamura
宝弘 中村
Toru Masuda
徹 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007010092A priority Critical patent/JP4763622B2/ja
Priority to US11/951,178 priority patent/US7839229B2/en
Publication of JP2008177895A publication Critical patent/JP2008177895A/ja
Application granted granted Critical
Publication of JP4763622B2 publication Critical patent/JP4763622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1209—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier having two current paths operating in a differential manner and a current source or degeneration circuit in common to both paths, e.g. a long-tailed pair.
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Transceivers (AREA)

Abstract

【課題】マイクロ波からミリ波の高周波でも、低消費電力で出力インピーダンスが所定のインピーダンスに整合された大出力を出力できる電圧制御発振器を提供すること、或いはそれを用いた無線通信機器を提供すること。
【解決手段】制御電圧によって共振周波数を変更できる共振回路を含み、前記共振回路の共振周波数に等しい周波数の互いに１８０度位相の異なる差動の交流電流を発生させる差動交流電流発生回路と、前記交流電流を１次側インダクタに通電するトランスフォーマと、前記トランスフォーマの２次側インダクタに接続されるインピーダンス整合回路を備え、出力信号が前記２次側インダクタから出力されることを特徴とする電圧制御発振器。
【選択図】図１

Description

この発明は、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定し得る電圧制御発振回路、及びそれを用いた通信機器に関するものである。
非特許文献１には、低位相雑音化に有効な差動形式のコルピッツ型発振器のコレクタに、負荷を備えてコレクタから出力する発振器が開示されている。非特許文献２には、カスコード増幅回路を用いて出力する発振器が開示されている。非特許文献３には、発振器の後段にドライバ増幅回路を設けて出力する発振器が開示されている。
また、出力形式にトランスフォーマを用いた発振器として、特許文献１には、ＭＯＳトランジスタを用いた差動形式のコルピッツ発振器でドレインからトランスフォーマを用いて出力する形式が開示されている。特許文献２には、差動形式のクロスカップル発振器の共振回路におけるインダクタを、トランスフォーマとして用いて出力を取り出す形式が開示されている。特許文献３には、バイポーラ・トランジスタを用いてコレクタにトランスフォーマを備えた、差動形式のコルピッツ発振器が開示されている。
さらに発振器は、所定のインピーダンスを持つ負荷に効率よく電力を供給する必要があり、非特許文献１ではコレクタに備えられた負荷回路をインピーダンス整合に用い、非特許文献２ではカスコード増幅回路の負荷回路をインピーダンス整合に用い、非特許文献３ではドライバ回路の負荷回路をインピーダンス整合に用いることで、それぞれインピーダンス整合を実現している。トランスフォーマを用いた特許文献１、２、３の場合は、トランスフォーマの巻数を調整することでインピーダンス整合が得られる。
特開昭５４−３２９５４号公報 特開平３−２９５０４号公報 特開昭６２−１６８４２９号公報 Hao Li, and Hans-Martin Rein, "Millimeter-Wave VCOs With Wide Tuning Range and Low Phase Noise, Fully Integrated in a SiGe Bipolar Production Technology," IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 38 (2), pp. 184-191, 2003. C. Lee, T. Yao, A. Mangan, K. Yau, M. A. Copeland, and S. P. Voinigescu, "SiGe BiCMOS 65-GHz BPSK Transmitter and 30 to 122 GHz LC-Varactor VCOs with up to 21% Tuning Range," in IEEE CSIC Digest, pp. 179-182, 2004. Hao Li, Hans-Martin Rein, Thomas Suttorp, and Josef Bock, "Fully Integrated SiGe VCOs With Powerful Output Buffer for 77-GHz Automotive Radar Systems and Applications Around 100 GHz," IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 39 (10), pp. 1650-1658, 2004.
ＬＣ共振器を用いた発振器の例を対象に、本発明の課題を説明する。
無線通信装置や記憶装置などの通信機器において発振周波数が可変の発振器は必須の回路である。通信機器の進展と共に、最近は、発振周波数がマイクロ波から高マイクロ波（６〜３０ＧＨｚ）、ミリ波（３０〜３００ＧＨｚ）に及ぶ高周波の発振器が用いられるようになってきている。近年の無線通信システム用の無線通信モジュールでは、特にミリ波帯無線通信用途では発振器はミキサ回路に位相雑音が低く信号電力の大きなＬＯ信号を供給する必要がある。
すなわち、ミリ波帯無線通信用の発振器は、所定の入力インピーダンスを持つミキサ回路に大きな電力のＬＯ信号を供給する必要がある。そのため、発振器は出力インピーダンスを所定のインピーダンスに整合させた上で、大きな電力の信号を供給できる必要がある。上記のインピーダンス整合は、発振器やミキサ回路を別チップで構成して無線通信モジュールを形成しチップ間の伝送を行う場合のみならず、発振器とミキサ回路が同一半導体基板上に構成される場合であっても、特に高周波では必要となる。また、以上の性能を低消費電力で実現することも求められる。
図２８に、一般的な差動コルピッツ形式の電圧制御発振回路の回路構成を示す。発振出力は、バイポーラ・トランジスタ（ＢＪＴ）Ｑ１、Ｑ２のエミッタから出力することができるが、Ｑ１、Ｑ２のエミッタに負荷回路が接続されることにより負荷回路が共振回路と並列に接続され、発振周波数や位相雑音特性が負荷回路の影響を受ける。さらにそれだけでなく、インピーダンス整合を実現するためにはＱ１、Ｑ２のエミッタから見たインピーダンスを所定のインピーダンスに設定する必要があり、共振回路のインピーダンスを所定の出力インピーダンスとなるように設定しなくてはならない。ゆえに、共振回路は低位相雑音特性等の発振器の性能とインピーダンス整合を同時に実現するように設計される必要があり、設計が難しくなる問題がある。
この問題を回避するため、図２９に示すような形式の電圧制御発振回路が従来から用いられている。図２９は、非特許文献１にて開示されているＢＪＴを用いた差動コルピッツ形式の電圧制御発振回路である。共振回路１０は、インダクタＬ１１、Ｌ１２と、可変容量ＣＶ１１、ＣＶ１２で構成される。ＢＪＴ（Ｑ１、Ｑ２）のコレクタにインピーダンス整合回路４０を備え、発振回路の出力（ＯＵＴ１，ＯＵＴ２）はＱ１、Ｑ２のコレクタから取り出される。なお、インダクタ（ＬＰ１１、ＬＰ１２）は、電流源／発振信号間のアイソレーション用インダクタである。
Ｑ１、Ｑ２のコレクタには共振回路１０の共振周波数で決定される発振周波数の交流電流が通電するため、インピーダンス整合回路４０により電流を電圧に変換して出力される。共振回路１０で決定される発振周波数の電流信号をインピーダンス整合回路４０で電圧信号に変換して出力するため、共振回路のパラメータはインピーダンス整合を考慮せずに設計でき、発振回路の性能の最適化が容易である。
しかしながら、図２９の発振器では、コレクタの信号の位相はベースの信号と逆相であるため、コレクタの出力信号が大きくなるとコレクタ・ベース間容量（ＣＢＣ）はミラー効果により大きく見えるようになる。そのため共振回路の容量値における可変容量の割合が減少して周波数可変範囲が狭くなる問題がある。そのため、非特許文献２にて開示されている発振器のように、図２９のＱ１、Ｑ２のコレクタにさらにカスコード増幅回路を接続し、カスコード増幅回路のコレクタにインピーダンス整合回路を設け、カスコード増幅回路のコレクタから出力する方式が用いられる。カスコード増幅回路を用いることで、上記Ｑ１、Ｑ２のコレクタにおける信号の振幅は非常に小さくできるため、ミラー効果によるベース・コレクタ間容量の増大を回避することができる。しかしながらこの方式にも欠点があり、カスコード増幅回路を用いることで電源電圧を余分に用いなければならず、消費電力が増大する問題がある。
非特許文献３に開示される構成では、上記カスコード増幅回路を用いず、代わりに発振器の後段に、ドライバ増幅回路を接続している。しかし、ドライバ回路で電流を消費するため消費電力が増大するという問題がある。
また、インピーダンス変換をして出力インピーダンスを整合させる一般的な方法として、トランスフォーマを用いて出力する発振器が、特許文献２に開示されている。しかしながら特許文献２の発振器は共振回路のインダクタをトランスフォーマとして用いているため、トランスフォーマの２次側インダクタに接続される負荷回路からの雑音の影響を受けやすいという問題がある。
特許文献３の発振器は、共振回路以外のインダクタをトランスフォーマとして用いているが、高周波でインピーダンス整合を実現することが難しいという問題がある。その理由を、図３０を用いて説明する。図３０は一般的なトランスフォーマを用いたインピーダンス変換を説明するための図である。１次側インダクタ（Ｌ１）に接続されたインピーダンスＺ１の回路と、Ｌ１と相互インダクタンスＭを介して結合した２次側インダクタ（Ｌ２）で構成される。Ｌ２のノードＡから見たインピーダンスＺｏｕｔは、以下の式（１）で表される。
Figure 2008177895
ここでωは各周波数である。
トランスフォーマのみでインピーダンス整合を行うには、トランスフォーマの１次側インダクタのインダクタンスによるリアクタンス（ωＬ１）は、１次側インダクタに接続される変換される側のインピーダンス（Ｚ１）よりも十分に大きい必要がある。そのためにはトランスフォーマの１次側インダクタンスを十分に大きくしなくてはならない。例えば、６０ＧＨｚにおいて1次側インダクタに接続される回路のインピーダンスが２００Ωであり、それを５０Ωに変換するためには、トランスフォーマの結合係数を１としたとき１次側と２次側インダクタのインダクタンスの比を２：１に設定すれば良い。ωＬ１をＺ１の１０倍に設定するためには５ｎＨ以上のインダクタンスを持つ１次側インダクタを用いる必要がある。
しかしながら、半導体基板、特にＳｉ基板上で６０ＧＨｚにおいて５ｎＨのインダクタンスを示すインダクタを作製するのは非常に困難である。なぜならば、半導体基板上のインダクタは、厚さ数ミクロンの金属配線で作製されるのであるが、その金属配線は金属配線と半導体基板間や配線同士間で寄生容量が存在するためである。半導体基板上のインダクタは、等価的にインダクタと寄生容量の並列回路とみなすことができるため、高周波においては容量性のインピーダンスに見える。インダクタンスを大きくするとインダクタを形成する配線の長さが長くなるため、寄生容量も大きくなる。したがってインダクタのインピーダンスが誘導性から容量性に切り替わる周波数は低くなるため、高周波において大きなインダクタンスを持つインダクタを半導体基板上に作製することは難しい。
さらに、上述した寄生容量は、２次側のインダクタにも存在し、出力がボンディング・ワイヤなどを介して次段の負荷回路に供給される場合には、ボンディング・ワイヤの寄生インダクタンスも考慮しなくてはならない。寄生容量が出力インピーダンスに並列に接続され、寄生インダクタンスはトランスフォーマと直列に接続されるため、出力インピーダンスと負荷回路の入力インピーダンスとの整合は、トランスフォーマだけでは成立できない問題もある。すなわち、トランスフォーマのみを用いたインピーダンス整合手法を、高周波において用いることは困難であった。
以上のように、電圧制御発振器において、出力のインピーダンス整合を実現して大出力を低消費電力で得ることは困難であった。
本発明の目的は、低消費電力で出力インピーダンスが所定のインピーダンスに整合された大出力を出力できる電圧制御発振器を提供すること、或いはそれを用いた通信機器を提供することにある。
上記目的を達成するための本発明の電圧制御発振回路は、入力制御電圧によって共振周波数が変更される共振回路を含み、該共振回路の共振周波数に等しい周波数でかつ互いに１８０度位相の異なる差動の交流電流を発生させる差動交流電流発生回路と、1次側インダクタ及び２次側インダクタを有し、前記交流電流が前記１次側インダクタに通電されて成るトランスフォーマと、前記トランスフォーマの前記２次側インダクタに接続されたインピーダンス整合回路とを備え、出力信号が前記２次側インダクタから出力されることを特徴とする。
本発明によれば、低消費電力で大電力の信号を出力インピーダンスを所定のインピーダンスに設定して出力できる電圧制御発振回路及び通信機器を実現することができる。
本発明の代表的な実施例によれば、電圧制御発振回路は、入力制御電圧によって共振周波数が可変できる共振回路を含みこの共振回路の共振周波数に等しい周波数の互いに１８０度位相の異なる差動の交流電流を発生させる差動交流電流発生回路と、前記交流電流を１次側インダクタに通電するトランスフォーマと、前記トランスフォーマの２次側インダクタに接続されるインピーダンス整合回路を備え、出力信号が前記２次側インダクタから出力される。
トランスフォーマをミラー効果の影響を受けないノードに接続することで、固定容量の増大を回避し、かつインピーダンス整合回路を備えることで、マイクロ波からミリ波の高周波でも大きな信号電力を、出力インピーダンスを所定のインピーダンスに整合させた上で出力することができる。さらにトランスフォーマは電圧降下が小さいため、低消費電力で出力することができる。なお、トランスフォーマは、半導体装置において得やすく、実用性が高い。
また、本発明の他の実施例として、送受信用の発振器に上記電圧制御発振回路を備えた無線通信機器がある。すなわち、受信用アンテナによって受信された受信信号を増幅する低雑音増幅器と、上記低雑音増幅器の出力信号の周波数を変換する受信用ミキサと、周波数変換のための局部発振信号を生成して上記受信用ミキサに出力する受信用発振器と、送信する信号の周波数を変換する送信用ミキサと、周波数変換のための局部発振信号を生成して上記送信用ミキサに出力する送信用発振器と、上記送信用ミキサの出力信号を増幅する電力増幅器と、上記電力増幅器の出力を送信する送信用アンテナを具備している。本発明の無線通信機器は、出力信号電力が大きく、消費電力が少なく、出力インピーダンスが所定のインピーダンスに設定された発振器を用いることにより、受信感度の向上や無線通信機器全体の消費電力を低減できる。
以下、本発明に係る発振器並びにそれを用いた通信機器を図面に示した幾つかの実施形態を参照して更に詳細に説明する。なお、図１〜図２７における同一の符号は、同一物又は類似物を表示するものとする。
図１ないし図３を用いて本発明の第１の実施形態を説明する。
図１は、本発明の電圧制御発振回路による第１の実施形態を説明するための回路構成図である。図２は、第１の実施形態の電圧制御発振回路が基板上に作製された状態を示す斜視図である。図３は、第１の実施形態の電圧制御発振回路の反射特性を示す図である。
図１、図２において、本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタ（ＬＰ１１、ＬＰ１２）が差動交流電流生成回路２０に接続され、２次側インダクタ（ＬＳ１１、ＬＳ１２）にインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２と、電流源回路５０で構成される。インピーダンス整合回路４０は、抵抗または容量、または抵抗と容量の両方を含んで構成される。本実施例の電圧制御発振回路は、Ｓｉ基板６０の上に形成されている。８１〜８３はＳｉ基板上に形成された配線を示している。
電圧制御発振回路の発振周波数ｆは、共振回路１０の共振周波数で決定される。共振回路１０は、１つ以上の共振周波数を制御可能な周波数制御端子からなる周波数制御端子群ＶＣＯＮＴを備え、ＶＣＯＮＴに入力される制御信号群により発振周波数を可変できる。差動交流電流生成回路２０によって生成された交流電流は、共振回路１０に含まれないトランスフォーマ３１、３２とインピーダンス整合回路４０によって所定の出力インピーダンスにインピーダンス変換され、信号出力端子ＯＵＴ１、ＯＵＴ２から出力される。1次側のインダクタ（ＬＰ１１、ＬＰ１２）は電流源／発振信号間のアイソレーション用インダクタとしても機能する。
本実施例によれば、低消費電力で大電力の信号を、出力インピーダンスを所定のインピーダンスに設定して出力できる。
図３に、従来方式及び本発明の第１の実施形態の電圧制御発振回路の反射特性を示す。ミリ波などの高周波になるとインピーダンス整合を取りにくく、反射が大きくなる。そのため、従来のトランスフォーマ方式でインピーダンス整合回路の無いものでは、図３に破線で示すような周波数特性になりやすい。本発明によれば、インピーダンス整合回路を用いることで、実線で示すように、共振器に求められる高周波の特定の発振周波数範囲（通信帯域）で反射の少ない周波数特性になるようにインピーダンス整合することができる。特に、トランスフォーマ３１、３２は共振回路１０に含まれないため、共振回路１０は出力インピーダンスに関係なく電圧制御発振回路２０の性能（周波数可変範囲や位相雑音特性等）を最適になるように設計できる。そのため、共振回路のインピーダンスを所定のインピーダンスに整合させて直接出力するよりも、位相雑音特性を改善できる。
また、トランスフォーマ３１、３２とインピーダンス整合回路４０により、共振回路で蓄えられる信号電力を所定の出力インピーダンスに変換して、所定の入力インピーダンスを持つミキサ回路などの次段の回路へ、効率よく信号電力を供給することができる。インピーダンス整合をトランスフォーマ３１、３２を用いて行うため、電圧降下はトランスフォーマ３１、３２の１次側インダクタの直列抵抗が原因の電圧降下だけであり、カスコード増幅回路を用いるよりも電源電圧を低くすることができ、消費電力を小さくすることができる。さらに、消費電流も増大させる必要がなく、ドライバ増幅回路を用いる場合よりも消費電流を小さくすることができるため、消費電力を小さくすることができる。
すなわち、図１の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。また、インピーダンス整合回路４０を、抵抗や容量などの半導体基板上に作製可能な素子で実現することにより、電圧制御発振回路の構成部品を減らすことができ、電圧制御発振回路の製作コストを低減することができる。
図４を用いて本発明の第２の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタ（ＬＰ１１、ＬＰ１２）が差動交流電流生成回路に接続され、２次側インダクタ（ＬＳ１１、ＬＳ１２）にインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。インピーダンス整合回路４０はトランスフォーマ３１、３２の２次側インダクタと直列に接続される。電圧制御発振回路の発振周波数は、共振回路１０の共振周波数で決定される。共振回路１０は、１つ以上の共振周波数を制御可能な周波数制御端子からなる周波数制御端子群ＶＣＯＮＴを備え、ＶＣＯＮＴに入力される制御信号群により発振周波数を可変できる。本発明の電圧制御発振回路は、Ｓｉ基板上に形成されている。（以下に述べる実施例も同じ。）
差動交流電流生成回路２０によって生成された交流電流は、共振回路１０に含まれないトランスフォーマ３１、３２とインピーダンス整合回路４０によって所定の出力インピーダンスにインピーダンス変換され、出力される。トランスフォーマ３１、３２は共振回路に含まれないため、共振回路１０は出力インピーダンスに関係なく電圧制御発振回路の性能（周波数可変範囲や位相雑音特性等）を最適になるように設計できる。そのため、共振回路のインピーダンスを所定のインピーダンスに整合させて直接出力するよりも、位相雑音特性を改善できる。
また、トランスフォーマ３１、３２とインピーダンス整合回路４０により、共振回路で蓄えられる信号電力を所定の出力インピーダンスに変換して、所定の入力インピーダンスを持つミキサ回路などの次段の回路へ、効率よく信号電力を供給することができる。出力端子から発振器側を見たときのインピーダンスは、次式（２）で表される。
Figure 2008177895
式（１）では、ωＬ１がＺ１よりも十分に大きくなければインピーダンス整合は実現できなかったが、式（２）のように、Ｚ２を加えることでトランスフォーマだけでは整合できないインピーダンスを補正できるため、高周波においてもインピーダンス整合を実現できる。
例えば、６０ＧＨｚにおいて、Ｚ１＝２００ΩでＺＯＵＴ＝５０Ωに変換したい場合には、Ｌ１＝５００ｐＨ、Ｌ２＝４００ｐＨ、Ｍ＝３００ｐＨとすると、式（２）の右辺第２項と第３項の和は（３４＋１２０ｊ）Ωとなる。したがって、Ｚ２を（１６−１２０ｊ）Ωとなるようなインピーダンス素子を用いれば出力インピーダンスを５０Ωに設定できる。
インピーダンス整合をトランスフォーマ３１、３２を用いて行うため、電圧降下はトランスフォーマ３１、３２の１次側インダクタの直列抵抗が原因の電圧降下だけであり、カスコード増幅回路を用いるよりも電源電圧を低くすることができ、消費電力を小さくすることができる。
さらに、消費電流も増大させる必要がなく、ドライバ増幅回路を用いる場合よりも消費電流を小さくすることができるため、消費電力を小さくすることができる。
すなわち、図４の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
図５を用いて本発明の第３の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。インピーダンス整合回路４０はトランスフォーマ３１、３２の２次側インダクタと並列に接続される。
図５の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。出力端子から発振器側を見たときのインピーダンスＺｏｕｔは、次式（３）で表される。
Figure 2008177895
式（１）では、ωＬ１がＺ１よりも十分に大きくなければインピーダンス整合は実現できなかったが、式（３）のように、Ｚ２を加えることでトランスフォーマだけでは整合できないインピーダンスを補正できるため、高周波においてもインピーダンス整合を実現できる。
例えば、６０ＧＨｚにおいて、Ｚ１＝２００ΩでＺＯＵＴ＝５０Ωに変換したい場合には、Ｌ１＝５００ｐＨ、Ｌ２＝４００ｐＨ、Ｍ＝３００ｐＨとすると、式（２）の右辺分母の第２項は（０．００２２―０．００７８ｊ）Ｓ［シーメンス］となる。したがって、Ｚ２を（０．０１７８＋０．００７８ｊ）Ｓとなるようなインピーダンス素子を用いれば出力インピーダンスを５０Ωに設定できる。また、インピーダンス整合回路４０がトランスフォーマ３１、３２の２次側インダクタと並列に接続されることにより、トランスフォーマを形成する配線の寄生容量をインピーダンス整合の一部として使用でき、好適である。
図６を用いて本発明の第４の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。インピーダンス整合回路が抵抗だけで構成されるため、インピーダンス整合回路の占有面積を小さくすることができる。この構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
図７を用いて本発明の第５の実施形態を説明する。本発明の電圧制御発振回路では、インピーダンス整合回路４０が、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の直列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。この構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
例えば６０ＧＨｚにおいて、Ｚ１＝２００ΩでＺＯＵＴ＝５０Ωに変換したい場合には、Ｌ１＝５００ｐＨ、Ｌ２＝４００ｐＨ、Ｍ＝３００ｐＨとすると、式（２）の右辺第２項と第３項の和は（３４＋１２０ｊ）Ωとなる。そのため、Ｚ２を（１６−１２０ｊ）Ωとなるようなインピーダンス素子を用いれば出力インピーダンスを５０Ωに設定できる。したがって、ＲＺ１１、ＲＺ１２を１６Ωに、ＣＺ１１とＣＺ１２を２２ｆＦに設定すれば、出力インピーダンスを５０Ωに設定できる。インピーダンス整合回路に抵抗だけでなくリアクタンス素子である容量を用いることで、出力インピーダンスの虚部も調整することができ、図６の抵抗のみを用いたインピーダンス整合回路を用いるよりも高精度に整合させることが可能になる。
図８を用いて本発明の第６の実施形態を説明する。本発明の電圧制御発振回路では、インピーダンス整合回路４０が、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の並列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。この構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
例えば６０ＧＨｚにおいて、Ｚ１＝２００ΩでＺＯＵＴ＝５０Ωに変換したい場合には、Ｌ１＝５００ｐＨ、Ｌ２＝４００ｐＨ、Ｍ＝３００ｐＨとすると、式（２）の右辺第２項と第３項の和は（３４＋１２０ｊ）Ωとなる。そのため、Ｚ２を（１６−１２０ｊ）Ωとなるようなインピーダンス素子を用いれば出力インピーダンスを５０Ωに設定できる。したがって、ＲＺ１１、ＲＺ１２を９００Ωに、ＣＺ１１とＣＺ１２を２２ｆＦに設定すれば、出力インピーダンスを５０Ωに設定できる。インピーダンス整合回路に抵抗だけでなくリアクタンス素子である容量を用いることで、出力インピーダンスの虚部も調整することができ、図６の抵抗のみを用いたインピーダンス整合回路を用いるよりも高精度に整合させることが可能になる。
図９を用いて本発明の第７の実施形態を説明する。本発明の電圧制御発振回路では、インピーダンス整合回路４０が、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の直列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと並列に接続される。
図９の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
例えば６０ＧＨｚにおいて、Ｚ１＝２００ΩでＺＯＵＴ＝５０Ωに変換したい場合には、Ｌ１＝５００ｐＨ、Ｌ２＝４００ｐＨ、Ｍ＝３００ｐＨとすると、式（２）の右辺分母の第２項は（０．００２２―０．００７８ｊ）Ｓ［シーメンス］となる。したがって、Ｚ２を（０．０１７８＋０．００７８ｊ）Ｓとなるようなインピーダンス素子を用いれば出力インピーダンスを５０Ωに設定できる。したがって、ＲＺ１１、ＲＺ１２を４７Ωに、ＣＺ１１とＣＺ１２を１３０ｆＦに設定すれば、出力インピーダンスを５０Ωに設定できる。インピーダンス整合回路４０がトランスフォーマ３１、３２の２次側インダクタと並列に接続されることにより、トランスフォーマを形成する配線の寄生容量をインピーダンス整合の一部として使用でき、好適である。
図１０を用いて本発明の第８の実施形態を説明する。本発明の電圧制御発振回路では、インピーダンス整合回路４０が、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の並列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと並列に接続される。
図１０の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
例えば６０ＧＨｚにおいて、Ｚ１＝２００ΩでＺＯＵＴ＝５０Ωに変換したい場合には、Ｌ１＝５００ｐＨ、Ｌ２＝４００ｐＨ、Ｍ＝３００ｐＨとすると、式（２）の右辺分母の第２項は（０．００２２―０．００７８ｊ）Ｓ［シーメンス］となる。したがって、Ｚ２を（０．０１７８＋０．００７８ｊ）Ｓとなるようなインピーダンス素子を用いれば出力インピーダンスを５０Ωに設定できる。したがって、ＲＺ１１、ＲＺ１２を４７Ωに、ＣＺ１１とＣＺ１２を２２ｆＦに設定すれば、出力インピーダンスを５０Ωに設定できる。インピーダンス整合回路４０がトランスフォーマ３１、３２の２次側インダクタと並列に接続されることにより、トランスフォーマを形成する配線の寄生容量をインピーダンス整合の一部として使用でき、好適である。
図１１を用いて本発明の第９の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。インピーダンス整合回路は、抵抗または容量、または抵抗と容量の両方を含んで構成される。共振回路１０は、インダクタＬ１１、Ｌ１２と容量値可変容量ＣＶ１１、ＣＶ１２を含んで構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。
図１１の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。また、共振回路をインダクタと容量で構成することで、集積回路として共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。
図１２を用いて本発明の第１０の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。インピーダンス整合回路は、抵抗または容量、または抵抗と容量の両方を含んで構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、バイポーラ・トランジスタＱ１、Ｑ２で構成される。トランスフォーマ３１、３２は、Ｑ１、Ｑ２のエミッタに接続される。なお、バイポーラ・トランジスタＱ１、Ｑ２のコレクタには電源電圧端子（第２の電圧端子）Ｖ１を介して電源電圧が印加され、ベースにはバイアス電圧端子（第１の電圧端子）ＶＢ１からインダクタＬ１１、Ｌ１２を介してバイアス電圧が印加される。
図１２の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。さらに、バイポーラ・トランジスタＱ１のベースとエミッタ、およびＱ２のベースとエミッタは、それぞれほぼ同位相の電圧信号であるため、ミラー効果による容量値の増大は小さい。加えて、トランスフォーマ３１、３２の１次側インダクタＬＰ１１、ＬＰ１２は、従来の回路構成においても差動間の信号を分離するために用いられるインダクタであるため、電圧制御発振回路のサイズを大きくさせることなく出力できる。また、共振回路をインダクタと容量で構成することで、集積回路として共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。
なお、インピーダンス整合回路４０は、例えば、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。この構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
あるいはまた、インピーダンス整合回路４０を、トランスフォーマ３１、３２の２次側インダクタと並列に接続しても良い。この構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。また、インピーダンス整合回路４０がトランスフォーマ３１、３２の２次側インダクタと並列に接続されることにより、トランスフォーマを形成する配線の寄生容量をインピーダンス整合の一部として使用でき、好適である。
表１に、本発明の実施例と従来例の特性を比較した実験結果の一例を示す。従来方式１は、非特許文献２に開示された方式すなわち、共振回路を構成するトランジスタのコレクタにカスコード増幅回路を接続し、カスコード増幅回路のコレクタにインピーダンス整合回路を設けてコレクタから出力する方式である。従来方式２は、非特許文献３に開示された方式、すなわち共振回路の後段に接続されたドライバ増幅回路から出力を得る方式である。本発明の方式によれば、３．３Ｖの電源電圧と４２ｍＡの消費電流で、従来方式１や２と同等の性能を実現でき、かつ、消費電力を約２２％削減できた。
表１
Figure 2008177895
図１３を用いて本発明の第１１の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。インピーダンス整合回路は、抵抗または容量、または抵抗と容量の両方を含んで構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、ＭＯＳトランジスタＭ１、Ｍ２で構成される。トランスフォーマ３１、３２は、Ｍ１、Ｍ２のソースに接続される。
図１３の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路として共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。また、ＭＯＳトランジスタを用いることで、バイポーラ・トランジスタを用いた図１２の実施例よりも低い電源電圧で動作させることができ、低消費電力化できる。
なお、インピーダンス整合回路４０は、例えば、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。この構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。
あるいはまた、インピーダンス整合回路４０を、トランスフォーマ３１、３２の２次側インダクタと並列に接続しても良い。この構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。また、トランスフォーマを形成する配線の寄生容量をインピーダンス整合の一部として使用でき、好適である。
図１４を用いて本発明の第１２の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、バイポーラ・トランジスタＱ１、Ｑ２で構成される。トランスフォーマ３１、３２は、Ｑ１、Ｑ２のエミッタに接続される。インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。
抵抗ＲＺ１１、ＲＺ１２の抵抗値を調整することで、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定できる。インピーダンス整合回路が抵抗だけで構成されるため、インピーダンス整合回路の占有面積を小さくすることができる。
図１４の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路上に共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。
図１５を用いて本発明の第１３の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、ＭＯＳトランジスタＭ１、Ｍ２で構成される。トランスフォーマ３１、３２は、Ｍ１、Ｍ２のソースに接続される。インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。
抵抗ＲＺ１１、ＲＺ１２の抵抗値を調整することで、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定できる。インピーダンス整合回路が抵抗だけで構成されるため、インピーダンス整合回路の占有面積を小さくすることができる。
図１５の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路上に共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。また、ＭＯＳトランジスタを用いることで、バイポーラ・トランジスタを用いた図１４の実施例よりも低い電源電圧で動作させることができ、低消費電力化できる。
図１６を用いて本発明の第１４の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、バイポーラ・トランジスタＱ１、Ｑ２で構成される。トランスフォーマ３１、３２は、Ｑ１、Ｑ２のエミッタに接続される。インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の直列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の抵抗値と容量値を調整することで、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定できる。
図１６の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路上に共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。インピーダンス整合回路に抵抗だけでなくリアクタンス素子である容量を用いることで、出力インピーダンスの虚部も調整することができ、図１４、図１５の抵抗のみを用いたインピーダンス整合回路を用いるよりも高精度に整合させることが可能になる。
なお、差動コルピッツ形式の回路を構成するトランジスタを、一対のＭＯＳトランジスタ（Ｍ１、Ｍ２）で構成しても良い。このとき、トランスフォーマ３１、３２は、一対のＭＯＳトランジスタのソースに夫々接続される。ＭＯＳトランジスタを用いることで、バイポーラ・トランジスタを用いた場合よりも低い電源電圧で動作させることができ、低消費電力化できる。
図１７を用いて本発明の第１５の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、バイポーラ・トランジスタＱ１、Ｑ２で構成される。トランスフォーマ３１、３２は、Ｑ１、Ｑ２のエミッタに接続される。インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の並列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の抵抗値と容量値を調整することで、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定できる。
図１７の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路上に共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。インピーダンス整合回路に抵抗だけでなくリアクタンス素子である容量を用いることで、出力インピーダンスの虚部も調整することができ、図１４、図１５の抵抗のみを用いたインピーダンス整合回路を用いるよりも高精度に整合させることが可能になる。
なお、差動コルピッツ形式の回路を構成するトランジスタを、一対のＭＯＳトランジスタ（Ｍ１、Ｍ２）で構成しても良い。このとき、トランスフォーマ３１、３２は、一対のＭＯＳトランジスタのソースに夫々接続される。ＭＯＳトランジスタを用いることで、バイポーラ・トランジスタを用いた場合よりも低い電源電圧で動作させることができ、低消費電力化できる。
図１８を用いて本発明の第１６の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、バイポーラ・トランジスタＱ１、Ｑ２で構成される。トランスフォーマ３１、３２は、Ｑ１、Ｑ２のエミッタに接続される。インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の直列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと並列に接続される。抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の抵抗値と容量値を調整することで、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定できる。
図１８の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路上に共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。インピーダンス整合回路４０がトランスフォーマ３１、３２の２次側インダクタと並列に接続されることにより、トランスフォーマを形成する配線の寄生容量をインピーダンス整合の一部として使用でき、好適である。
なお、差動コルピッツ形式の回路を構成するトランジスタを、一対のＭＯＳトランジスタ（Ｍ１、Ｍ２）で構成しても良い。このとき、トランスフォーマ３１、３２は、一対のＭＯＳトランジスタのソースに夫々接続される。ＭＯＳトランジスタを用いることで、バイポーラ・トランジスタを用いた場合よりも低い電源電圧で動作させることができ、低消費電力化できる。
図１９を用いて本発明の第１７の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。共振回路と差動交流電流生成回路は、一般的な差動コルピッツ形式の回路構成であり、共振回路はインダクタＬ１１、Ｌ１２と、固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成され、ＣＶ１１、ＣＶ１２の容量値を制御電圧ＶＣＯＮＴで変化させることで共振周波数を可変できる。差動コルピッツ形式の回路を構成するトランジスタは、バイポーラ・トランジスタＱ１、Ｑ２で構成される。トランスフォーマ３１、３２は、Ｑ１、Ｑ２のエミッタに接続される。インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の並列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと並列に接続される。抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の抵抗値と容量値を調整することで、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定できる。
図１９の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路上に共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。インピーダンス整合回路４０がトランスフォーマ３１、３２の２次側インダクタと並列に接続されることにより、トランスフォーマを形成する配線の寄生容量をインピーダンス整合の一部として使用でき、好適である。
なお、差動コルピッツ形式の回路を構成するトランジスタを、一対のＭＯＳトランジスタ（Ｍ１、Ｍ２）で構成しても良い。このとき、トランスフォーマ３１、３２は、一対のＭＯＳトランジスタのソースに夫々接続される。ＭＯＳトランジスタを用いることで、バイポーラ・トランジスタを用いた場合よりも低い電源電圧で動作させることができ、低消費電力化できる。
図２０を用いて本発明の第１８の実施形態を説明する。本発明の電圧制御発振回路は、共振回路１０を含み共振回路の共振周波数に応じた互いに位相が１８０度異なる２相の交流電流を生成する差動交流電流生成回路２０と、1次側のインダクタが差動交流電流生成回路に接続され、２次側インダクタにインピーダンス整合回路４０が接続されたトランスフォーマ３１、３２で構成される。共振回路１０と差動交流電流生成回路２０は、一般的なバイポーラ・トランジスタＱ１、Ｑ２を用いた差動コルピッツ形式の回路構成であるが、インダクタＬ１１、Ｌ１２と、第１の固定容量Ｃ０１、Ｃ０２と、容量値可変容量ＣＶ１１、ＣＶ１２で構成された共振回路は、バイポーラ・トランジスタＱ１、Ｑ２のエミッタ端子と第２の固定容量ＣＡＣを介して結合される。すなわち、差動交流電流発生回路の共振回路が、２個のバイポーラ・トランジスタと、第１及び第２の固定容量を含んで構成され、２個のバイポーラ・トランジスタの各々に対応して、共振回路用インダクタ、可変容量、及び第１及び第２の固定容量が１組ずつ対応して設けられ、バイポーラ・トランジスタの各ベース端子に、各組の共振回路用インダクタの一端と各組の第１の固定容量の一端が夫々接続されている。また、各組の共振回路用インダクタの他端は互いに接続されて第１の電圧端子（ＶＢ１）に接続され、各組の第１の固定容量の他端は、各組の第２の固定容量の一端と各組の可変容量の一端に夫々接続され、各組の第２の固定容量の他端は、２個のバイポーラ・トランジスタのエミッタ端子に夫々接続され、各組の可変容量の他端は、互いに接続されて制御電圧の入力端子ＶＣＯＮＴに接続されている。さらに、２個のバイポーラ・トランジスタのコレクタ端子は、互いに接続されて第２の電圧端子に接続されている。
トランスフォーマ３１、３２の１次側インダクタの一端は、２個のバイポーラ・トランジスタの各エミッタに接続端子に接続され、他端は互いに接続されて電流源回路に接続されている。トランスフォーマの２次側インダクタの一端は、出力端子ＶOUTとして構成され、他端はインピーダンス整合回路４０に接続されている。
インピーダンス整合回路４０は、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の並列回路で構成され、トランスフォーマ３１、３２の２次側インダクタと直列に接続される。
抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の抵抗値と容量値を調整することで、電圧制御発振回路の出力インピーダンスを所定のインピーダンスに設定できる。
特に、第２の固定容量ＣＡＣを介して結合することにより、出力端子から侵入する雑音は共振回路に伝播しにくくなり、電圧制御発振器２０の周波数安定性を向上させることができる。
図２０の構成をとることで、共振回路に蓄えられる発振周波数の信号電力を、出力インピーダンスを所定のインピーダンスに整合させて出力できるため、低消費電力で大きな信号電力を次段の回路へ効率よく供給することができる。差動コルピッツ形式の回路構成を用いることで、差動の交流電流を取り出すことができる。また、共振回路をインダクタと容量で構成することで、集積回路上に共振回路をその他の素子と共に配置でき、外部共振回路を必要としないため、電圧制御発振回路の製作コストを低減させることができる。
なお、インピーダンス整合回路が他の構成、例えば、抵抗ＲＺ１１、ＲＺ１２と容量ＣＺ１１、ＣＺ１２の並列回路で構成されるインピーダンス整合回路４０を、トランスフォーマ３１、３２の２次側インダクタと並列に接続した構成であっても、第２の固定容量ＣＡＣを介して結合することによる効果は、同様に得られる。
また、差動コルピッツ形式の回路を構成するトランジスタを、一対のＭＯＳトランジスタ（Ｍ１、Ｍ２）で構成しても良い。このとき、トランスフォーマ３１、３２は、一対のＭＯＳトランジスタのソースに夫々接続される。すなわち、ＭＯＳトランジスタの各ベース端子に、各組の共振回路用インダクタの一端と各組の第１の固定容量の一端が夫々接続され、各組の共振回路用インダクタの他端は互いに接続されて第１の電圧端子（ＶＢ１）に接続される。各組の第１の固定容量の他端は、各組の第２の固定容量の一端と各組の可変容量の一端に、夫々接続される。各組の第２の固定容量の他端は、２個のＭＯＳトランジスタのソース端子に夫々接続される。各組の可変容量の他端は、互いに接続されて制御電圧の入力端子に接続され、２個のＭＯＳトランジスタのドレイン端子は、互いに接続されて第２の電圧端子に接続される。さらに、トランスフォーマの１次側インダクタの一端は、２個のＭＯＳトランジスタの各ソース端子に接続され、他端は互いに接続されて電流源回路に接続され、トランスフォーマの２次側インダクタの一端は、出力端子として構成され、他端はインピーダンス整合回路に接続され、インピーダンス整合回路は、抵抗と容量の並列回路を含んで構成される。
第２の固定容量ＣＡＣを介して結合することにより、出力端子から侵入する雑音は共振回路に伝播しにくくなり、電圧制御発振器２０の周波数安定性を向上させることができる。また、ＭＯＳトランジスタを用いることで、バイポーラ・トランジスタを用いた場合よりも低い電源電圧で動作させることができ、低消費電力化できる。
図２１及び図２２に、本発明の第１９の実施形態として上記各実施例で述べた発振器を含んで成る通信機器の例を示す。
本実施形態の通信機器は、ヘテロダイン形式の無線受信機である。図２１は、本発明の第１９の実施形態になる通信機器の回路構成を示す機能ブロック図であり、図２２は、第１９の実施形態における発振器とミキサ部分の、基板上の実装形態を示す縦断面図である。
図２１において、アンテナ３０１で受信された受信信号は、低雑音増幅回路３０２で増幅されてミキサ３０３に入力される。発振器制御回路（ＳＶＮＣ＿ＣＯＮＴ）３０４によって制御される本発明の発振器３０５が出力する局部発振信号をミキサ３０３の一方の入力信号とすることで、ミキサ３０３の出力において、受信信号の搬送波周波数が下げられ、中間周波数（ＩＦ：Intermediate Frequency）の受信信号が得られる。ＩＦ受信信号は、帯域通過フィルタ３０６により不要周波数成分が減衰されて後、ＩＦ増幅回路３０７で増幅され、復調回路（ＤＥＭＯＤ）３０８にてベースバンド信号として取り出される。ベースバンド信号は外部のベースバンド回路（図示せず）へ送られる。なお、ベースバンド回路から、発振器制御回路３０４へ制御信号が与えられる。
図２２の（ａ）に示すように、インピーダンス整合回路を含む発振器３０５と、その出力信号を受けて動作するミキサ３０３とは同一のセラミックス基板、例えば低温焼成セラミックス（LTCC: Low Temperature Co-fired Ceramics）７０の上に実装されている。発振器３０５とミキサ３０３とは、LTCC上に形成された結線（Coplanar Line または Microstrip Line）３７０及びボンディング・ワイヤ３７１、３７２を介して接続されている。あるいはまた、発振器３０５とミキサ３０３とを、図２２の（ｂ）に示すように、同一のシリコン基板上に作製するように、すなわち高集積化して構成しても良い。（以下の通信機器の実施例でも同様）
ミキサ３０３に接続された結線３７０は、図２の配線８２、８３に相当し、発振器３０５側から見た場合、各配線には、所定のインピーダンス例えば５０Ωの入力インピーダンス（負荷抵抗）が各々接続されている。本発明によれば、発振器３０５の発振信号が、電源回路と分離して、トランスフォーマを介して出力されるので、低消費電力で０ｄＢｍ以上の大きな信号電力をミキサ３０３に供給できる。
すなわち、第１〜第１８のいずれかの実施例の発振器を発振器３０５に用いることで、発振器３０５の信号を低消費電力で、かつ出力インピーダンスを所定のインピーダンスに設定して、大きな信号電力をミキサ３０３に供給することができる。そのため、ミキサ３０３の受信感度が向上するだけでなく雑音指数も低減し、受信器の雑音性能を向上させることができる。また、トランスフォーマの出力側にインピーダンス整合回路が接続されているので発振器の消費電力は小さくなるため、ヘテロダイン形式の無線受信機の消費電力を小さくすることができる。
また、発振器３０５には、集積化に適した本発明の電圧制御発振回路が採用されている。従って、図２１の各ブロックは、同一半導体基板に形成した半導体装置として容易に構成することができる。更に、図２１の各ブロックをそれぞれ別の半導体基板上に作製して実装基板上で接続する無線通信モジュールにおいても、発振器３０５は出力インピーダンスを所定のインピーダンスに設定して信号を出力できるため、大きな信号電力をミキサ３０３に供給でき、好適である。
図２３に、本発明の第２０の実施形態として発振器を含んで成る通信機器の例を示す。本実施形態の通信機器は、ダイレクトコンバーション形式の無線受信機である。アンテナ３０１で受信された受信信号は、低雑音増幅回路３０２で増幅され、二個のミキサ３０３ａ，３０３ｂに入力される。発振器制御回路（ＳＶＮＣ＿ＣＯＮＴ）３０４によって制御される本発明の発振器３０５が出力する局部発振信号は二つに分岐され、位相器３４０で９０°（π／２）の位相差を付けてそれぞれミキサ３０３ａ，３０３ｂに入力される。低雑音増幅回路３０２で増幅された受信信号は、二個のミキサ３０３ａ，３０３ｂの出力において搬送波周波数が零周波数に下げられ、帯域通過フィルタ３０６ａ，３０６ｂにより不要周波数成分が減衰された後、増幅回路３０７ａ，３０７ｂで増幅される。復調回路３０８によって、二個の増幅回路３０７ａ，３０７ｂの出力信号からベースバンド信号が取り出される。ベースバンド信号は外部のベースバンド回路（図示せず）へ送られる。なお、ベースバンド回路から、発振器制御回路３０４へ制御信号が与えられる。
第１〜第１８のいずれかの実施例の発振器を発振器３０５に用いることで、発振器３０５の信号を低消費電力で、かつ出力インピーダンスを所定のインピーダンスに設定して、大きな信号電力をミキサ３０３に供給することができる。そのため、ミキサ３０３ａ、３０３ｂの受信感度が向上するだけでなく雑音指数も低減し、受信器の雑音性能を向上させることができる。また、発振器の消費電力が小さいため、ダイレクトコンバーション形式の無線受信機の消費電力を小さくすることができる。
また、発振器３０５には、集積化に適した本発明の電圧制御発振回路が採用されている。従って、図２３の各ブロックは、同一半導体基板に形成した半導体装置として容易に構成することができる。更に、図２３の各ブロックをそれぞれ別の半導体基板上に作製して実装基板上で接続する無線通信モジュールにおいても、発振器３０５は出力インピーダンスを所定のインピーダンスに設定して信号を出力できるため、大きな信号電力をミキサ３０３ａ、３０３ｂに供給でき、好適である。
図２４に、本発明の第２１の実施形態として発振器を含んで成る通信機器の例を示す。本実施形態の通信機器は、スライディングＩＦ形式の無線受信機である。アンテナ３０１で受信された受信信号は、低雑音増幅回路３０２で増幅され、ミキサ３０３に入力される。ミキサ３０３にはまた、本発明の発振器３０５が出力する局部発振信号が入力される。ミキサ３０３の出力は二つに分岐され、それぞれミキサ３０３ｉ、３０３ｑに入力される。本発明の発振器の出力は、９０°（π／２）の位相差を付けるために分周器３６０に入力され、分周器３６０の２つの出力はそれぞれミキサ３０３ｉ、３０３ｑに入力される。ミキサ３０３ｉ、３０３ｑの出力は、それぞれ増幅回路３０７ｉ，３０７ｑで増幅される。復調回路３０８によって、二個の増幅回路３０７ａ，３０７ｂの出力信号からベースバンド信号が取り出される。ベースバンド信号は外部のベースバンド回路（図示せず）へ送られる。
第１〜第１８のいずれかの実施例の発振器を発振器３０５に用いることで、発振器３０５の信号を低消費電力で、かつ出力インピーダンスを所定のインピーダンスに設定して、大きな信号電力をミキサ３０３に供給することができる。そのため、ミキサ３０３ａ、３０３ｂの受信感度が向上するだけでなく雑音指数も低減し、受信器の雑音性能を向上させることができる。また、発振器の消費電力が小さいため、ダイレクトコンバーション形式の無線受信機の消費電力を小さくすることができる。
また、発振器３０５には、集積化に適した本発明の電圧制御発振回路が採用されている。従って、図２４の各ブロックは、同一半導体基板に形成した半導体装置として容易に構成することができる。更に、図２４の各ブロックをそれぞれ別の半導体基板上に作製して実装基板上で接続する無線通信モジュールにおいても、発振器３０５は出力インピーダンスを所定のインピーダンスに設定して信号を出力できるため、大きな信号電力をミキサ３０３に供給でき、好適である。
図２５に、本発明の第２２の実施形態として発振器を含んで成る通信機器の例を示す。本実施形態の通信機器は、ヘテロダイン形式の無線送受信機である。図２５において、アンテナ３０１ａで受信された受信信号は、低雑音増幅回路３０２で増幅されてミキサ３０３ａに入力される。本発明の発振器３０５ａが出力する局部発振信号をミキサ３０３ａの一方の入力信号とすることで、ミキサ３０３ａの出力において、受信信号の搬送波周波数が下げられ、中間周波数（ＩＦ：Intermediate Frequency）の受信信号が得られる。ＩＦ受信信号は、ＩＦ増幅回路３０７ａで増幅され、復調回路（ＤＥＭＯＤ）３０８にてベースバンド信号として取り出される。ベースバンド信号は外部のベースバンド回路（図示せず）へ送られる。
送信時、ベースバンド回路（図示せず）が出力する送信ベースバンド信号は、変調回路（ＭＯＤ）３１５によって変調され、ＩＦ増幅回路３０７ａで増幅された後、ミキサ３０３ｂに入力される。本発明の発振器３０５ｂが出力する局部発振信号はミキサ３０３ｂに入力される。ミキサ３０３ｂの出力は、高出力増幅器３１０で増幅されてアンテナ３０１ｂへ送られ、送信される。
第１〜第１８のいずれかの実施例の発振器を発振器３０５ａ、３０５ｂに用いることで、発振器３０５の信号を低消費電力で、かつ出力インピーダンスを所定のインピーダンスに設定して、大きな信号電力をミキサ３０３に供給することができる。そのため、ミキサ３０３の受信感度が向上するだけでなく雑音指数も低減し、受信器の雑音性能を向上させることができる。また、発振器の消費電力が小さいため、ヘテロダイン形式の無線受信機の消費電力を小さくすることができる。
また、発振器３０５ａ、３０５ｂには、集積化に適した本発明の電圧制御発振回路が採用されている。従って、図２５の各ブロックは、同一半導体基板に形成した半導体装置として容易に構成することができる。更に、図２５の各ブロックをそれぞれ別の半導体基板上に作製して実装基板上で接続する無線通信モジュールにおいても、発振器３０５ａ、３０５ｂは出力インピーダンスを所定のインピーダンスに設定して信号を出力できるため、大きな信号電力をミキサ３０３ａ、３０３ｂに供給でき、好適である。
図２６に、本発明の第２３の実施形態として発振器を含んで成る通信機器の例を示す。本実施形態の通信機器は、ダイレクトコンバーション形式の無線送受信機である。受信時には、アンテナ３０１で受信され、スイッチ３０９（ＳＷ）を通った受信信号は、帯域通過フィルタ３３０により不要周波数成分を減衰された後、低雑音増幅回路３０２で増幅され、二個のミキサ３０３ａ，３０３ｂに入力される。発振器制御回路３０４によって制御される本発明の発振器３０５が出力するＲＦ（Radio Frequency）局部発振信号は二つに分岐され、位相器３４０ａで９０°（π／２）の位相差を付けてそれぞれミキサ３０３ａ，３０３ｂに入力される。二個のミキサ３０３ａ，３０３ｂの出力において搬送波周波数が零周波数に下げられ、低周波通過フィルタ３５１ａ，３５１ｂにより不要周波数成分が減衰された後、自動利得制御増幅回路３１４ａ，３１４ｂで増幅される。自動利得制御増幅回路３１４ａ，３１４ｂの出力は、ベースバンド回路（ＢＢＬＫ）３１６に伝送され、復調回路３０８で受信ベースバンド信号として取り出される。
一方、送信時には、ベースバンド回路３１６が出力する送信ベースバンド信号が、変調回路（ＭＯＤ）３１５によって変調され、９０°位相の異なる２つの信号に分離される。分離された２つの信号は、それぞれミキサ３０３ｇ，３０３ｈに入力される。発振器制御回路３０４によって制御される本発明の発振器３１７が出力するＲＦ（Radio Frequency）局部発振信号は二つに分岐され、位相器３４０ｂで９０°（π／２）の位相差を付けてそれぞれミキサ３０３ｇ，３０３ｈに入力される。二個のミキサ３０３ｇ，３０３ｈの出力は、直交変調用回路の加算回路３５２で足し合わされてＲＦ直交変調信号となる。ＲＦ直交変調信号は、位相同期回路（ＰＬＬ）を構成する位相比較器（ＰＤ）または位相周波数比較器（ＰＦＤ）３２０にその基準周波数として入力される。また、位相比較器または位相周波数比較器３２０には、ＰＬＬを構成する電圧制御発振器３１８の出力信号が分周器３３５を経て帰還入力される。位相比較器３２０で位相比較の結果得られた位相差成分がループフィルタ３１９を経て直流化され、その出力電圧が電圧制御発振器３１８に印加される。電圧制御発振器３１８から出力される高周波信号は高出力増幅器３１０で増幅され、帯域通過フィルタ３３４により不要周波数成分を減衰された後、スイッチ３０９（ＳＷ）を介してアンテナ３０１へ送られ、送信される。
第１〜第１８のいずれかの実施例の発振器を発振器３０５に用いることで、発振器３０５の信号を低消費電力で、かつ出力インピーダンスを所定のインピーダンスに設定して、大きな信号電力をミキサ３０３に供給することができる。そのため、ミキサ３０３の受信感度が向上するだけでなく雑音指数も低減し、送受信器の雑音性能を向上させることができる。また、発振器の消費電力が小さいため、ダイレクトコンバーション形式の無線送受信機の消費電力を小さくすることができる。
また、発振器３０５には、集積化に適した本発明の電圧制御発振回路が採用されている。従って、図２６において、低雑音増幅回路３０２から自動利得制御増幅回路３１４ａ、３１４ｂに至る受信側、ミキサ３０３ｇ，３０３ｈから電圧制御発振器３１８に至る送信側、並びに発振器制御回路３０４及び発振器３０５、３１７による送受信回路は、同一半導体基板３４７に形成した半導体装置として容易に構成することができる。更に、図２６の各ブロックをそれぞれ別の半導体基板上に作製して実装基板上で接続する無線通信モジュールにおいても、発振器３０５は出力インピーダンスを所定のインピーダンスに設定して信号を出力できるため、大きな信号電力をミキサ３０３ａ、３０３ｂ、３０３ｃ，３０３ｄに供給でき、好適である。
図２７に、本発明の第２４の実施形態として発振器を含んで成る通信機器の例を示す。本実施形態の通信機器は、パルスレーダ形式の無線レーダ送受信機である。
送信時、本発明の発振器３１８の出力信号は、鋸歯状波発生器（ＳＬＷＧ）３２４の出力により開閉するオン／オフ変調器（ＯＮ／ＯＦＦ ＭＯＤ）３２１で変調され、スイッチ３０９を介してアンテナ３０１ａから送信される。
受信時、アンテナ３０１ｂで受信され、スイッチ３０９を通った受信信号は、低雑音増幅回路３０２で増幅され、検波器（ＷＤＴ）３２２で検波される。検波された信号は、ビデオ増幅器３２３で増幅され、表示装置（ＭＮＴ）３２５の画面に表示される。
発振器３１８、オン／オフ変調器（ＯＮ／ＯＦＦ ＭＯＤ）３２１、鋸歯状波発生器（ＳＬＷＧ）３２４、スイッチ３０９、低雑音増幅回路３０２、検波器（ＷＤＴ）３２２を含む送受信回路は、同一半導体基板に形成した半導体装置として容易に構成することができる。
第１〜第１８のいずれかの実施例の発振器を発振器３１８に用いることで、発振器３２６の信号を低消費電力で、かつ出力インピーダンスを所定のインピーダンスに設定して、大きな信号電力をオン／オフ変調器（ＯＮ／ＯＦＦ ＭＯＤ）３２１に供給することができる。そのため、オン／オフ変調器（ＯＮ／ＯＦＦ ＭＯＤ）３２１の雑音指数が低減し、無線レーダ送受信機の雑音性能を向上させることができる。また、発振器の消費電力が小さいため、パルスレーダ形式の無線レーダ送受信機の消費電力を小さくすることができる。
なお、第１〜第２４のいずれかの実施形態によって得られる本発明の効果は、その要素回路にバイポーラ・トランジスタあるいはＭＯＳトランジスタを用いた場合のみに発生するものではなく、電界効果トランジスタ、ヘテロ接合バイポーラ・トランジスタ、高電子移動度トランジスタに置き換えても同様の効果が得られること、そしてデバイスのＰ型半導体とＮ型半導体を入れ替えても同様の効果が得られることは言うまでもない。
本発明の第１の実施形態になる電圧制御発振回路の構成図である。 第１の実施形態の電圧制御発振回路がＳｉ基板上に作製された状態を示す斜視図である。 従来方式及び第１の実施形態の電圧制御発振回路の反射特性を示す図である。 本発明の第２の実施形態になる電圧制御発振回路の構成図である。 本発明の第３の実施形態になる電圧制御発振回路の構成図である。 本発明の第４の実施形態になる電圧制御発振回路の構成図である。 本発明の第５の実施形態になる電圧制御発振回路の構成図である。 本発明の第６の実施形態になる電圧制御発振回路の構成図である。 本発明の第７の実施形態になる電圧制御発振回路の構成図である。 本発明の第８の実施形態になる電圧制御発振回路の構成図である。 本発明の第９の実施形態になる電圧制御発振回路の構成図である。 本発明の第１０の実施形態になる電圧制御発振回路の構成図である。 本発明の第１１の実施形態になる電圧制御発振回路の構成図である。 本発明の第１２の実施形態になる電圧制御発振回路の構成図である。 本発明の第１３の実施形態になる電圧制御発振回路の構成図である。 本発明の第１４の実施形態になる電圧制御発振回路の構成図である。 本発明の第１５の実施形態になる電圧制御発振回路の構成図である。 本発明の第１６の実施形態になる電圧制御発振回路の構成図である。 本発明の第１７の実施形態になる電圧制御発振回路の構成図である。 本発明の第１８の実施形態になる電圧制御発振回路の構成図である。 本発明の第１９の実施形態になる通信機器の回路構成を示す機能ブロック図である。 第１９の実施形態における発振器とミキサ部分の、基板上の実装形態を示す縦断面図である。 本発明の第２０の実施形態になる通信機器の回路構成を示す機能ブロック図である。 本発明の第２１の実施形態になる通信機器の回路構成を示す機能ブロック図である。 本発明の第２２の実施形態になる通信機器の回路構成を示す機能ブロック図である。 本発明の第２３の実施形態になる通信機器の回路構成を示す機能ブロック図である。 本発明の第２４の実施形態になる通信機器の回路構成を示す機能ブロック図である。 従来の電圧制御発振回路の構成例を示す回路図である。 従来の電圧制御発振回路の構成例を示す回路図である。 一般的なトランスフォーマを用いたインピーダンス変換を説明するための図である。
符号の説明
１０…共振回路、２０…差動交流電流生成回路、３１、３２…トランスフォーマ、４０…インピーダンス整合回路、５０…電流源回路、Ｌ１、Ｌ２、Ｌ１１、Ｌ１２、ＬＰ１１、ＬＰ１２、ＬＳ１１、ＬＳ１２…インダクタ、Ｃ０１、Ｃ０２、ＣＶ１１，ＣＶ１２，ＣＺ１１，ＣＺ１２…容量、ＲＺ１１，ＲＺ１２…抵抗、Ｚ１…インピーダンス、３０１…アンテナ、３０２…低雑音増幅回路、３０３…ミキサ、３０４…発振器制御回路、３０５，３１７，３１８…発振器、３０８…復調回路、３０９…スイッチ、３１０…高出力増幅器、３１４…自動利得制御増幅回路、３１５…変調回路、３１６…ベースバンド回路部、３２０…位相比較器または位相周波数比較器、３２１…オン／オフ変調器、３２２…検波器、３２３…ビデオ増幅器、３２４…鋸歯状波発生装置、３２５…表示装置、３４７…同一半導体基板、Ｖ１…電源電圧端子、ＶＢ１…バイアス電圧端子、Ｍ…相互インダクタンスＱ１、Ｑ２…ＮＰＮトランジスタ、Ｍ１、Ｍ２…ＮＭＯＳトランジスタ、ＶＣＯＮＴ…周波数制御端子。

Claims (20)

  1. 入力制御電圧によって共振周波数が変更される共振回路を含み、該共振回路の共振周波数に等しい周波数でかつ互いに１８０度位相の異なる差動の交流電流を発生させる差動交流電流発生回路と、
    1次側インダクタ及び２次側インダクタを有し、前記交流電流が前記１次側インダクタに通電されて成るトランスフォーマと、
    前記トランスフォーマの前記２次側インダクタに接続されたインピーダンス整合回路とを備え、
    出力信号が前記２次側インダクタから出力される
    ことを特徴とする電圧制御発振回路。
  2. 請求項１において、
    前記インピーダンス整合回路が、
    抵抗、または容量のいずれか、または抵抗と容量の両方を含んで成る
    ことを特徴とする電圧制御発振回路。
  3. 請求項２において、
    前記インピーダンス整合回路が、抵抗と容量の並列回路を含んで構成されて成る
    ことを特徴とする電圧制御発振回路。
  4. 請求項２において、
    前記共振回路が、インダクタと可変容量で構成されて成る
    ことを特徴とする電圧制御発振回路。
  5. 請求項４において、
    前記差動交流電流発生回路が、コルピッツ形式の回路構成である
    ことを特徴とする電圧制御発振回路。
  6. 請求項５において、
    前記差動交流電流発生回路がバイポーラ・トランジスタを用いたコルピッツ形式の回路構成であり、
    前記トランスフォーマの１次側インダクタが、前記バイポーラ・トランジスタのエミッタ電極に接続されて成る
    ことを特徴とする電圧制御発振回路。
  7. 請求項５において、
    前記差動交流電流発生回路がＭＯＳトランジスタを用いたコルピッツ形式の回路構成であり、
    前記トランスフォーマの１次側インダクタが、前記ＭＯＳトランジスタのソース電極に接続されて成る
    ことを特徴とする電圧制御発振回路。
  8. 請求項５において、
    前記インピーダンス整合回路は、前記トランスフォーマの前記２次側インダクタと直列に接続されて成る
    ことを特徴とする電圧制御発振回路。
  9. 請求項５において、
    前記インピーダンス整合回路は、前記トランスフォーマの前記２次側インダクタと並列に接続されることを特徴とする電圧制御発振回路。
  10. 請求項５において、
    前記差動交流電流発生回路の前記共振回路が、２個のバイポーラ・トランジスタと、第１及び第２の固定容量を含んで構成されて成り、
    前記２個のバイポーラ・トランジスタの各々に対応して、前記共振回路用インダクタ、前記可変容量、及び前記第１及び第２の固定容量が１組ずつ対応して設けられて成り、
    前記バイポーラ・トランジスタの各ベース端子に、前記各組の共振回路用インダクタの一端と前記各組の第１の固定容量の一端が夫々接続されて成り、
    前記各組の共振回路用インダクタの他端は互いに接続されて第１の電圧端子に接続され、
    前記各組の第１の固定容量の他端は、前記各組の第２の固定容量の一端と前記各組の可変容量の一端に夫々接続され、
    前記各組の第２の固定容量の他端は、前記２個のバイポーラ・トランジスタのエミッタ端子に夫々接続され、
    前記各組の可変容量の他端は、互いに接続されて前記制御電圧の入力端子に接続されて成り、
    前記２個のバイポーラ・トランジスタのコレクタ端子は、互いに接続されて第２の電圧端子に接続されて成り、
    前記トランスフォーマの１次側インダクタの一端は、前記２個のバイポーラ・トランジスタの各エミッタ端子に接続され、他端は互いに接続されて電流源回路に接続され、
    前記トランスフォーマの２次側インダクタの一端は、出力端子として構成されてなり、他端は前記インピーダンス整合回路に接続されて成り、
    前記インピーダンス整合回路は、抵抗と容量の並列回路を含んで成る
    ことを特徴とする電圧制御発振回路。
  11. 請求項５において、
    前記差動交流電流発生回路の前記共振回路が、２個のＭＯＳトランジスタと、第１及び第２の固定容量を含んで構成されて成り、
    前記２個のＭＯＳトランジスタの各々に対応して、前記共振回路用インダクタ、前記可変容量、及び前記第１及び第２の固定容量が１組ずつ対応して設けられて成り、
    前記ＭＯＳトランジスタの各ベース端子に、前記各組の共振回路用インダクタの一端と前記各組の第１の固定容量の一端が夫々接続されて成り、
    前記各組の共振回路用インダクタの他端は互いに接続されて第１の電圧端子に接続され、
    前記各組の第１の固定容量の他端は、前記各組の第２の固定容量の一端と前記各組の可変容量の一端に夫々接続され、
    前記各組の第２の固定容量の他端は、前記２個のＭＯＳトランジスタのソース端子に夫々接続され、
    前記各組の可変容量の他端は、互いに接続されて前記制御電圧の入力端子に接続されて成り、
    前記２個のＭＯＳトランジスタのドレイン端子は、互いに接続されて第２の電圧端子に接続されて成り、
    前記トランスフォーマの１次側インダクタの一端は、前記２個のＭＯＳトランジスタの各ソース端子に接続され、他端は互いに接続されて電流源回路に接続され、
    前記トランスフォーマの２次側インダクタの一端は、出力端子として構成されてなり、他端は前記インピーダンス整合回路に接続されて成り、
    前記インピーダンス整合回路は、抵抗と容量の並列回路を含んで成る
    ことを特徴とする電圧制御発振回路。
  12. 入力制御電圧によって共振周波数が変更される共振回路を含み、該共振回路の共振周波数に等しい高周波の周波数でかつ互いに１８０度位相の異なる差動の交流電流を発生させる差動交流電流発生回路と、
    1次側インダクタ及び２次側インダクタを有し、前記交流電流が前記１次側インダクタに通電されて成るトランスフォーマと、
    前記トランスフォーマの前記２次側インダクタに接続されたインピーダンス整合回路とを備えて成り、
    前記差動交流電流発生回路、前記トランスフォーマ、及び前記インピーダンス整合回路が共通のＳｉ基板に形成されて成り、
    前記２次側インダクタから出力信号が出力される
    ことを特徴とする電圧制御発振回路。
  13. 請求項１２において、
    前記インピーダンス整合回路が、抵抗と容量の並列回路を含んで構成されて成る
    ことを特徴とする電圧制御発振回路。
  14. 請求項１２において、
    前記差動交流電流発生回路がバイポーラ・トランジスタを用いたコルピッツ形式の回路構成である
    ことを特徴とする電圧制御発振回路。
  15. 請求項１４において、
    前記トランスフォーマの１次側インダクタと前記共振回路の間に、ノイズカット用の固定容量が接続されて成る
    ことを特徴とする電圧制御発振回路。
  16. 基板と、
    該基板上に設けられた電圧制御発振器と、
    前記基板上に設けられた信号処理回路と、
    前記基板上に設けられ前記電圧制御発振器と前記信号処理回路とを接続する結線とを備えて成り、
    前記電圧制御発振器は、
    入力制御電圧によって共振周波数が変更される共振回路を含み、該共振回路の共振周波数に等しい周波数でかつ互いに１８０度位相の異なる差動の交流電流を発生させる差動交流電流発生回路と、
    1次側インダクタ及び２次側インダクタを有し、前記交流電流が前記１次側インダクタに通電されて成るトランスフォーマと、
    前記トランスフォーマの前記２次側インダクタに接続されたインピーダンス整合回路とを備えて成り、
    高周波の出力信号が前記２次側インダクタから出力され、
    前記信号処理回路は、前記電圧制御発振器の前記高周波の出力信号を受けて動作する
    ことを特徴とする通信機器。
  17. 請求項１６において、
    前記信号処理回路が、送受信用ミキサであり、
    低雑音増幅器と、前記受信用ミキサと、受信用発振器と、前記送信用ミキサと、送信用発振器を含んで成る送受信回路が、同一実装基板上に構成されて成る
    ことを特徴とする通信機器。
  18. 請求項１６において、
    受信用アンテナによって受信された受信信号を増幅する低雑音増幅器と、
    前記低雑音増幅器の出力信号の周波数を変換する受信用ミキサと、
    周波数変換のための局部発振信号を生成して前記受信用ミキサに出力する受信用発振器と、
    送信する信号の周波数を変換する送信用ミキサと、
    周波数変換のための局部発振信号を生成して前記送信用ミキサに出力する送信用発振器と、
    前記送信用ミキサの出力信号を増幅する電力増幅器と、
    前記電力増幅器の出力を送信する送信用アンテナとを具備して成り、
    前記受信用発振器もしくは前記送信用発振器の少なくとも１つが、前記電圧制御発振器で構成されて成る
    ことを特徴とする通信機器。
  19. 請求項１８において、
    前記低雑音増幅器と、前記受信用ミキサと、前記受信用発振器と、前記送信用ミキサと、前記送信用発振器とを含んで成る送受信回路が、同一半導体基板上に構成されて成る
    ことを特徴とする通信機器。
  20. 請求項１６において、
    前記通信機器がパルスレーダ形式の無線レーダ送受信機であり、
    前記信号処理回路が、鋸歯状波発生器の出力により開閉するオン／オフ変調器であり、
    前記電圧制御発振器の出力信号が前記オン／オフ変調器で変調され、アンテナから送信されるように構成されて成る
    ことを特徴とする通信機器。
JP2007010092A 2007-01-19 2007-01-19 電圧制御発振回路およびそれを用いた通信機器 Active JP4763622B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007010092A JP4763622B2 (ja) 2007-01-19 2007-01-19 電圧制御発振回路およびそれを用いた通信機器
US11/951,178 US7839229B2 (en) 2007-01-19 2007-12-05 Voltage-controlled oscillator and communication device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010092A JP4763622B2 (ja) 2007-01-19 2007-01-19 電圧制御発振回路およびそれを用いた通信機器

Publications (2)

Publication Number Publication Date
JP2008177895A true JP2008177895A (ja) 2008-07-31
JP4763622B2 JP4763622B2 (ja) 2011-08-31

Family

ID=39640650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010092A Active JP4763622B2 (ja) 2007-01-19 2007-01-19 電圧制御発振回路およびそれを用いた通信機器

Country Status (2)

Country Link
US (1) US7839229B2 (ja)
JP (1) JP4763622B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533078A (ja) * 2009-07-16 2012-12-20 フリースケール セミコンダクター インコーポレイテッド 位相調整用集積回路および通信ユニット
KR101604534B1 (ko) * 2014-05-07 2016-03-18 충북대학교 산학협력단 트랜스포머 출력단과 ｒｆ 부성저항 교차 결합 발진기 구조를 이용한 고출력 신호 발생기

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106179B2 (en) * 2011-03-18 2015-08-11 Freescale Semiconductor Inc. Voltage-controlled oscillators and related systems
US9065382B2 (en) 2011-12-16 2015-06-23 Skyworks Solutions, Inc. Circuits and methods for increasing output frequency of an LC oscillator
US8830007B1 (en) * 2012-03-19 2014-09-09 Scientific Components Corporation Ultra-low noise VCO
US8933757B2 (en) 2012-09-11 2015-01-13 Broadcom Corporation Low phase noise voltage controlled oscillators
US9026060B2 (en) 2012-11-30 2015-05-05 Qualcomm Incorporated Bidirectional matching network
JP6077290B2 (ja) * 2012-12-06 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置、無線通信端末及び半導体装置の制御方法
WO2015033407A1 (ja) * 2013-09-04 2015-03-12 株式会社日立製作所 電力伝送装置
KR101563408B1 (ko) * 2013-12-31 2015-10-27 중앙대학교 산학협력단 저 전력과 저 위상 잡음의 특성을 가지는 컴플리멘터리 콜피츠 전압 제어 발진기
KR101478949B1 (ko) * 2014-05-21 2015-01-07 중앙대학교 산학협력단 트랜스포머와 전류 재사용 방식을 사용한 암스트롱 및 암스트롱 콜핏츠 전압 제어 발진기
US10057049B2 (en) 2016-04-22 2018-08-21 Kandou Labs, S.A. High performance phase locked loop
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US11336228B2 (en) 2016-07-08 2022-05-17 Rensselaer Polytechnic Institute High frequency push-push oscillator
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
FR3067890B1 (fr) * 2017-06-15 2019-08-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Architecture de partage de tension entre deux oscillateurs
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US11290115B2 (en) 2018-06-12 2022-03-29 Kandou Labs, S.A. Low latency combined clock data recovery logic network and charge pump circuit
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
US10931230B2 (en) * 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Voltage controlled oscillator circuit, device, and method
US10992262B2 (en) 2018-06-29 2021-04-27 Taiwan Semiconductor Manufacturing Company Ltd. Oscillator circuit, device, and method
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
CN113328968B (zh) * 2021-05-31 2022-12-27 广州市迪士普音响科技有限公司 一种无线广播系统的调频调制器及其调频调制电路
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168429A (ja) * 1985-10-22 1987-07-24 プレツシ−　オ−バ−シ−ズ　リミテツド ヘテロダイン回路用の平衡型発信器
JPS6480112A (en) * 1987-09-22 1989-03-27 Japan Broadcasting Corp Matching circuit
JPH036911A (ja) * 1989-06-02 1991-01-14 Nissei Oputo Kk インピーダンス整合回路
JP2003168924A (ja) * 2001-11-20 2003-06-13 Samsung Electronics Co Ltd 差動増幅器を利用した電圧制御発振器
JP2006115337A (ja) * 2004-10-15 2006-04-27 Matsushita Electric Ind Co Ltd インピーダンス整合回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022527B2 (ja) 1977-08-18 1985-06-03 三菱電機株式会社 高周波発振回路
US4945317A (en) 1987-09-22 1990-07-31 Nippon Hoso Kyokai Matching circuit
JP2828463B2 (ja) 1989-06-27 1998-11-25 アンリツ株式会社 電圧制御発振器
DE69801307T2 (de) 1998-03-31 2002-04-25 Lucent Technologies Inc Verbesserungen an oder hinsichtlich integrierter Schaltungen für spannungsgesteuerte Oszillatoren
JP3061043B2 (ja) * 1998-12-11 2000-07-10 日本電気株式会社 電源回路
US6429748B2 (en) * 1999-09-30 2002-08-06 Nortel Networks Limited Oscillation circuits featuring coaxial resonators
JP2004274715A (ja) * 2003-02-20 2004-09-30 Murata Mfg Co Ltd 平衡不平衡変換回路および積層型平衡不平衡変換器
US6982605B2 (en) * 2003-05-01 2006-01-03 Freescale Semiconductor, Inc. Transformer coupled oscillator and method
US7015768B1 (en) * 2003-08-29 2006-03-21 Irf Semiconductor, Inc. Low noise voltage-controlled oscillator
JP4418250B2 (ja) * 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
US7375598B2 (en) * 2004-02-19 2008-05-20 Texas Instruments Incorporated System and method for increasing radio frequency (RF)/microwave inductor-capacitor (LC) oscillator frequency tuning range
US7286024B2 (en) * 2004-08-19 2007-10-23 Agency For Science, Technology And Research Voltage-controlled oscillator with differential output
JP2006135829A (ja) 2004-11-09 2006-05-25 Renesas Technology Corp 可変インダクタ並びにそれを用いた発振器及び情報機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168429A (ja) * 1985-10-22 1987-07-24 プレツシ−　オ−バ−シ−ズ　リミテツド ヘテロダイン回路用の平衡型発信器
JPS6480112A (en) * 1987-09-22 1989-03-27 Japan Broadcasting Corp Matching circuit
JPH036911A (ja) * 1989-06-02 1991-01-14 Nissei Oputo Kk インピーダンス整合回路
JP2003168924A (ja) * 2001-11-20 2003-06-13 Samsung Electronics Co Ltd 差動増幅器を利用した電圧制御発振器
JP2006115337A (ja) * 2004-10-15 2006-04-27 Matsushita Electric Ind Co Ltd インピーダンス整合回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533078A (ja) * 2009-07-16 2012-12-20 フリースケール セミコンダクター インコーポレイテッド 位相調整用集積回路および通信ユニット
KR101604534B1 (ko) * 2014-05-07 2016-03-18 충북대학교 산학협력단 트랜스포머 출력단과 ｒｆ 부성저항 교차 결합 발진기 구조를 이용한 고출력 신호 발생기

Also Published As

Publication number Publication date
US20080174375A1 (en) 2008-07-24
US7839229B2 (en) 2010-11-23
JP4763622B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4763622B2 (ja) 電圧制御発振回路およびそれを用いた通信機器
US7239209B2 (en) Serially RC coupled quadrature oscillator
US7843287B2 (en) Active resonant circuit with resonant-frequency tunability
US8412141B2 (en) LR polyphase filter
KR101665174B1 (ko) 주파수 배율기를 위한 시스템 및 방법
Nasr et al. A 70–90-GHz High-Linearity Multi-Band Quadrature Receiver in ${\hbox {0.35-}}\mu {\hbox {m}} $ SiGe Technology
CN108631730B (zh) 用于双核心vco的系统和方法
US7383034B2 (en) Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method
CN105281669B (zh) 用于压控振荡器的系统和方法
Chen et al. A K-band frequency tripler using transformer-based self-mixing topology with peaking inductor
Kim et al. W-and G-band GaN voltage-controlled oscillators with high output power and high efficiency
KR102444883B1 (ko) 밀리미터-파 5g 통신을 위한 광대역 mimo 수신기용 송신/수신(t/r) 스위치 및 수신기 프론트엔드의 광대역 매칭 공동 설계
De Wit et al. An F-band active phase shifter in 28nm CMOS
Huang et al. A 94 GHz wide tuning range SiGe bipolar VCO using a self-mixing technique
Yue et al. A 17.1-17.3-GHz image-reject downconverter with phase-tunable LO using 3/spl times/subharmonic injection locking
US7511557B2 (en) Quadrature mixer circuit and RF communication semiconductor integrated circuit
JP4958866B2 (ja) プッシュ・プッシュ形式電圧制御発振回路、並びにそれを用いた無線通信機器およびｒｆモジュール
Nasr et al. A wide tuning range high output power 56–74 GHz VCO with on-chip transformer load in SiGe technology
Ojefors et al. A 94-GHz monolithic front-end for imaging arrays in SiGe: C technology
JP4779305B2 (ja) 逓倍回路、発振回路、および無線通信装置
Yeh et al. Review of millimeter-wave MMIC mixers
Jokiniemi et al. Active Wideband 55-100-GHz Downconversion Mixer in 22-nm FDSOI CMOS
Tseng et al. Dual-band adjustable and reactive I/Q generator with constant resistance for down-and up-converters
US11632090B1 (en) Push-push frequency doubling scheme and circuit based on complementary transistors
Zhu et al. A 60 GHz Frequency Doubler with 3.4-dBm Output Power and 4.4% DC-to-RF-Efficiency in 130-nm SiGe BiCMOS

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4763622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150