JP2008174415A - 半絶縁性GaAsウエハ及びその製造方法 - Google Patents
半絶縁性GaAsウエハ及びその製造方法 Download PDFInfo
- Publication number
- JP2008174415A JP2008174415A JP2007009215A JP2007009215A JP2008174415A JP 2008174415 A JP2008174415 A JP 2008174415A JP 2007009215 A JP2007009215 A JP 2007009215A JP 2007009215 A JP2007009215 A JP 2007009215A JP 2008174415 A JP2008174415 A JP 2008174415A
- Authority
- JP
- Japan
- Prior art keywords
- semi
- insulating gaas
- wafer
- gaas wafer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】デバイス製造時アニール処理後にスリップが発生しない半絶縁性GaAsウエハ及びその製造方法を提供する。
【解決手段】半絶縁性GaAs単結晶を成長させた後に、前記半絶縁性GaAs単結晶をスライス加工して得られた半絶縁性GaAsウエハにおいて、前記半絶縁性GaAsウエハ面内の転位密度(以下、EPDと称する)が、
30,000個/cm2≦EPD≦100,000個/cm2
であり、かつ、前記半絶縁性GaAsウエハの半径方向歪をSr、円柱接線方向歪をStとするとき、前記半絶縁性GaAsウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
である。
【選択図】なし
【解決手段】半絶縁性GaAs単結晶を成長させた後に、前記半絶縁性GaAs単結晶をスライス加工して得られた半絶縁性GaAsウエハにおいて、前記半絶縁性GaAsウエハ面内の転位密度(以下、EPDと称する)が、
30,000個/cm2≦EPD≦100,000個/cm2
であり、かつ、前記半絶縁性GaAsウエハの半径方向歪をSr、円柱接線方向歪をStとするとき、前記半絶縁性GaAsウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
である。
【選択図】なし
Description
本発明は、デバイス製造工程途中に存在する熱処理工程、すなわちデバイス製造時アニール処理後にスリップが発生しない半絶縁性GaAsウエハ及びその製造方法に関する。
半絶縁性GaAs単結晶を成長させた後に、これをスライス加工して得られる半絶縁性GaAsウエハは、この半絶縁性GaAsウエハを基板にしてデバイスを製造する過程で、有機金属気相成長(MOVPE)によるエピタキシャル成長、イオンインプラ後に注入不純物を活性化させるための活性化アニール処理、保護膜形成のための化学気相成長(CVD)、電極合金化処理などのいくつかの加熱処理工程が存在する。これらの加熱処理工程を総称してデバイス製造時アニール処理と呼ぶ。
一方、半絶縁性GaAsウエハを得るためのGaAs単結晶製造方法は、LEC法とVB法(若しくはVGF法)の2つが一般的である。
LEC法による製造方法を図1により説明する。
LEC法GaAs単結晶製造装置101は、炉体部分であるチャンバ102と、チャンバ102内に設置された抵抗加熱ヒータ103と、結晶を引き上げるための引上軸104と、原料の容器であるルツボ105と、ルツボ105を受けるためのルツボ軸106とを備える。ルツボ105の材料にはPBNが用いられる。
ルツボ105に、Ga及びAs107とAsの揮発防止剤である三酸化硼素108とを入れ、そのルツボ105をチャンバ102内のルツボ軸106にセットする。引上軸104の先端に結晶の元となる種結晶109を取り付ける。この種結晶109は、GaAs融液と接する面を(100)面とする。チャンバ102内を真空にした後、不活性ガスを充填する。抵抗加熱ヒータ103に通電してチャンバ102内の温度を昇温させることにより、GaとAsを合成してGaAsを得る。さらに昇温させることにより、GaAsを融液化させる。
ルツボ軸106と引上軸104を互いに逆方向に回転させ、その状態で引上軸104を下降させて種結晶をGaAs融液に接触させる。続いてチャンバ102内の温度を徐々に下げつつ引上軸104を一定の速度で上昇させることにより、種結晶109から徐々に結晶径を太らせながら、結晶肩部を形成する。結晶肩部を形成して目標とする結晶外径になったら、その結晶外径を一定に保ちつつGaAs単結晶110を成長させる。
VB法による製造方法を図2により説明する。
VB法GaAs単結晶製造装置201は、炉体部分であるチャンバ202と、チャンバ202内に上下複数段に設置された抵抗加熱ヒータ203と、原料の容器であるルツボ204と、ルツボ204を受けるためのルツボ軸205とを備える。ルツボ204の材料にはPBNが用いられる。
ルツボ204に、GaAs多結晶206とAsの揮発防止剤である三酸化硼素207とを入れ、そのルツボ204の先端に結晶の元となる種結晶208を取り付け、このルツボ204をチャンバ202内のルツボ軸205にセットする。この種結晶208は、GaAs融液と接する面を(100)面とする。チャンバ202内を真空にした後、不活性ガスを充填する。抵抗加熱ヒータ203に通電し、チャンバ202内の温度を、下部から上部に向かって温度が高くなる温度勾配を有する設定温度に昇温し、ルツボ204内でGaAs多結晶206を融液化させる。
種結晶208がGaAs融液に接触するまでチャンバ202内の温度を昇温して種付けを行う。この状態から、抵抗加熱ヒータ203による温度勾配の位置を固定し、ルツボ軸205によりルツボ204を一定の速度で下降させ、種結晶208に触れているほうから徐々にGaAs融液を固化させてGaAs単結晶を成長させる。
VGF法の場合は、種付け後にルツボ204は下降させず、抵抗加熱ヒータ203によるチャンバ202内の設定温度を一定の割合で降温させることで、種結晶208に触れているほうから徐々にGaAs融液を固化させてGaAs単結晶を成長させる。
以上のようなLEC法あるいはVB法による結晶成長のあと、GaAs単結晶をウエハ状にスライス加工して半絶縁性GaAsウエハ(製造途中の半絶縁性GaAsウエハ)を得る。その製造途中品を面取り加工した後、研磨加工することで半絶縁性GaAsウエハ(完成品)が製造される。なお、Siウエハでは面取り加工後にウエハ表面を鏡面研磨するが、これはSiウエハにおいてはその後のデバイス製造時に発生するパーティクルが望ましくないからである。半絶縁性GaAsウエハの場合は、面取り加工後にエッジ部を砥石により鏡面加工して仕上げる。
LEC法とVB法(若しくはVGF法)には、それぞれに長所、短所がある。
LEC法の場合、急峻な温度勾配条件の下で結晶成長が行われる。そのため、結晶の冷却が容易であり、結晶成長の高速化に適しており、スループットの面で非常に有利である。しかし、急温度勾配条件下で結晶成長を行うため、ウエハの転位密度がVB法やVGF法によるウエハの転位密度と比較して高い。例えば、φ6インチ(cm)サイズでウエハ面内の平均転位密度が50,000〜100,000個/cm2である。ただし、半絶縁性GaAsウエハの転位密度がデバイス特性に与える影響については未だ調査段階であり、単純に転位密度が低いものが良いという結論には至っていない。
VB法及びVGF法の場合、緩やかな温度勾配条件下で結晶成長を行う。よって、LEC法とは逆に結晶成長の高速化に不向きであり、スループットの面で不利である。しかし、半絶縁性GaAsウエハの転位密度を低くすることができる。例えば、φ6インチ(cm)サイズでウエハ面内の平均転位密度が約10,000個/cm2である。
半絶縁性GaAsウエハは、この半絶縁性GaAsウエハを基板にしてデバイスを製造する過程で、イオンインプラでの活性化アニール処理のように、デバイス製造時アニール処理が施される。イオンインプラとは、半絶縁性GaAsウエハの表面にSiイオン等のイオンを打ち込むことで、半絶縁性GaAsウエハの導電性向上を目的として行うものである。しかし、イオンインプラ後の半絶縁性GaAsウエハは、イオンを無理矢理打ち込んだために結晶の格子配列に乱れが発生して、電気伝導率が不十分な状態となっている。そこで、格子配列を整然と再配列させるために加熱処理する。これが活性化アニール処理である。
このようなデバイス製造時アニール処理は、各デバイスメーカにおいて独自の条件で行っているが、基本的には温度を約500℃〜900℃付近まで急昇温し、その後、急冷却する。
半絶縁性GaAsウエハをデバイス製造時アニール処理すると、そのデバイス製造時アニール処理後に半絶縁性GaAsウエハにスリップが発生し、デバイスが製品として使用できないという不具合が発生する。スリップ発生の最大の要因は、デバイス製造時アニール処理時のウエハ面内の温度不均一である。これに対しては各デバイスメーカにおいてデバイス製造時アニール処理方法を改良している。しかし、近年、ウエハの大口径化が進み、半絶縁性GaAsウエハもφ4インチサイズから6インチサイズへと主流が変わりつつある。従来にも増してデバイス製造時アニール処理時のウエハ面内の温度均一化に、より高度な技術を要する状況となっている。
そこで、本発明の目的は、上記課題を解決し、デバイス製造時アニール処理後にスリップが発生しない半絶縁性GaAsウエハ及びその製造方法を提供することにある。
上記目的を達成するために本発明の半絶縁性GaAsウエハは、半絶縁性GaAs単結晶を成長させた後に、前記半絶縁性GaAs単結晶をスライス加工して得られた半絶縁性GaAsウエハにおいて、前記半絶縁性GaAsウエハ面内の転位密度(以下、EPDと称する)が、
30,000個/cm2≦EPD≦100,000個/cm2
であり、かつ、前記半絶縁性GaAsウエハの半径方向歪をSr、円柱接線方向歪をStとするとき、前記半絶縁性GaAsウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
であるものである。
30,000個/cm2≦EPD≦100,000個/cm2
であり、かつ、前記半絶縁性GaAsウエハの半径方向歪をSr、円柱接線方向歪をStとするとき、前記半絶縁性GaAsウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
であるものである。
また、その製造方法は、半絶縁性GaAs単結晶を成長させた後に、前記半絶縁性GaAs単結晶をスライス加工することにより半絶縁性GaAsウエハを製造する製造方法において、前記半絶縁性GaAs単結晶の結晶成長時における、前記半絶縁性GaAs単結晶の成長方向に沿った温度勾配ΔT1を、
20℃/cm≦ΔT1≦150℃/cm
とするものである。
20℃/cm≦ΔT1≦150℃/cm
とするものである。
半絶縁性GaAs単結晶を成長させた後に、予め加熱処理を施す先行アニール処理を行ってもよい。
前記先行アニール処理時における最高到達温度Tmaxを、
900℃≦Tmax≦1150℃
としてもよい。
900℃≦Tmax≦1150℃
としてもよい。
前記先行アニール処理時における前記半絶縁性GaAs単結晶中の成長方向に沿った温度勾配ΔT2を、
0℃/cm≦ΔT2≦12.5℃/cm
としてもよい。
0℃/cm≦ΔT2≦12.5℃/cm
としてもよい。
前記半絶縁性GaAsウエハのエッジ部に鏡面研磨加工を行ってもよい。
前記鏡面研磨加工による研磨量を、
20μm≦研磨量≦60μm
としてもよい。
20μm≦研磨量≦60μm
としてもよい。
本発明は次の如き優れた効果を発揮する。
デバイス製造時アニール処理後にスリップが発生しない。
以下、本発明の一実施形態を詳述する。
本発明に係る半絶縁性GaAsウエハは、半絶縁性GaAs単結晶を成長させた後に、前記半絶縁性GaAs単結晶をスライス加工して得られた半絶縁性GaAsウエハにおいて、前記半絶縁性GaAsウエハ面内の転位密度(以下、EPDと称する)が、
30,000個/cm2≦EPD≦100,000個/cm2
であり、かつ、前記半絶縁性GaAsウエハの半径方向歪をSr、円柱接線方向歪をStとするとき、前記半絶縁性GaAsウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
である半絶縁性GaAsウエハである。
30,000個/cm2≦EPD≦100,000個/cm2
であり、かつ、前記半絶縁性GaAsウエハの半径方向歪をSr、円柱接線方向歪をStとするとき、前記半絶縁性GaAsウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
である半絶縁性GaAsウエハである。
金属等の各種物質全般に見られる現象として、転位発生部分では塑性変形がおき、塑性変形により転位が複雑に絡まり合い、加工硬化がもたらされる。本発明の半絶縁性GaAsウエハは、転位があることにより、加工硬化がもたらされるので、デバイス製造時アニール処理後にかかる熱応力に対して強くなる。よって、デバイス製造時アニール処理後のスリップ発生が抑制される。このような加工硬化は、本発明者の検証実験により、EPDが30,000個/cm2以上のときもたらされることが確認された。しかし、EPDが100,000個/cm2を超えると、スリップ発生の抑制効果はあるが、結晶の亜粒界発生の可能性が高まるので、好ましくない。
このように、本発明の半絶縁性GaAsウエハは、EPDが30,000個/cm2≦EPD≦100,000個/cm2であることにより、デバイス製造時アニール処理後にスリップが発生しない。
上記に加え、本発明に係る半絶縁性GaAsウエハは、半径方向歪をSr、円柱接線方向歪をStとするとき、ウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
を満たすものである。
|Sr−St|≦1.8×10-5
を満たすものである。
本発明者らの調査により、ウエハ面内の残留応力とスリップ発生とに相関があることが判った。残留応力が高くなるに応じて、スリップ発生率が徐々に高くなる。残留応力がある値を超えると、スリップ発生率が一気に高くなる。その臨界点が残留応力|Sr−St|=1.8×10-5である。よって、臨界点以下であれば、スリップ発生率はクリティカルでない。
ここで、ウエハ内の残留応力を光弾性現象を利用して光学的に測定する方法を説明する。
光弾性現象とは、等方等質な弾性体に外力を加えることによって応力を生じ、結果として一時的に異方性となり、光学的に複屈折(光の偏光の向きによって屈折率が異なる)状態を生じる現象を言う。
非特許文献1に記載されている光弾性現象を利用した測定方法によれば、応力が内在している結晶に赤外光を照射し、透過光の偏光面の回転角度を検知することで、応力の測定を行うものである。ここで、入射された赤外光は、結晶中の残留応力により複屈折を生じ、偏光面によって屈折率が異なるため、その速度も変わり、位相差を生じる。結果として、主振動方位角と位相差から求められる透過光の偏光面が回転することになるが、その偏光面の回転角度の大きさは以上の原理より、ウエハ内の残留応力に依存する。従って、偏光面の回転角度を検知することで残留応力が測定される。
続いて、残留応力|Sr−St|の定義を説明する。ウエハ面内の残留応力は、円柱座標での半径方向歪であるSrと円柱接線方向歪であるStとの差の絶対値である|Sr−St|として算出することができる。残留応力|Sr−St|は、(1)式で定義される。
(1)式から明らかなように、位相差δと主振動方位角ψを測定すれば、ウエハの残留応力である|Sr−St|を算出することができる。
次に、本発明に係る半絶縁性GaAsウエハの製造方法は、GaAs単結晶を成長させた後にスライス加工して半絶縁性GaAsウエハを製造する製造方法において、結晶成長時における上記GaAs単結晶中の成長方向に沿った温度勾配ΔT1を、
20℃/cm≦ΔT1≦150℃/cm
とするものである。
20℃/cm≦ΔT1≦150℃/cm
とするものである。
温度勾配ΔT1を上記数値範囲に制御することにより、前述したEPDの数値範囲を達成することができる。すなわち、結晶中に発生する転位には、成長時に受ける熱応力が影響している。熱応力は温度勾配に関係するので、結晶がある温度勾配のある状態におかれると、その温度勾配による熱応力を緩和する方向に転位が発生する。そこで、結晶成長時におけるGaAs単結晶中の温度勾配ΔT1を上記数値範囲におさめると、転位の発生をコントロールして前述のとおりに、ウエハ面内の転位密度EPDを、
30,000個/cm2≦EPD≦100,000個/cm2
という数値範囲にすることができる。
30,000個/cm2≦EPD≦100,000個/cm2
という数値範囲にすることができる。
温度勾配ΔT1の最適範囲を探るために、LEC法とVB法(若しくはVGF法)の両方法を用いてGaAs単結晶の成長を行い、その結晶成長時に温度勾配の設定を変えてその時のEPDがどうなるか、実験を行った。その両者の結果を、図3に示されるように、成長方向に沿った温度勾配(℃/cm)を横軸にとり、EPD(個/cm2)を縦軸にとったグラフにプロットしてみると、20℃/cm≦ΔT1≦150℃/cmであれば、再現性良く30,000個/cm2≦EPD≦100,000個/cm2が達成されることが判る。
上記に加え、本発明に係る半絶縁性GaAsウエハの製造方法は、結晶成長後のGaAs単結晶に先行アニール処理を行ってもよい。前述のようにEPDを制御するべく、結晶成長時に温度勾配ΔT1をあえて与えたために、その熱応力によって結晶成長後のGaAs単結晶には、残留応力が残る。そこで、このGaAs単結晶に先行アニール処理を行うと、残留応力を効率よく除去することができる。
図4に示されるように、先行アニール処理装置301は、チャンバ302と、そのチャンバ302内に設置され半絶縁性GaAsウエハ303を載置するウエハ配置板304と、チャンバ302内に設置された3ゾーン構造ヒータ305とを備える。3ゾーン構造ヒータ305は、例えば、半絶縁性GaAsウエハ303の中央と両端の3ゾーンのように複数のゾーンを備え、ゾーンごとに温度が制御できるようになっている。これらのゾーンごとの温度制御により、半絶縁性GaAsウエハ303の面内の温度分布を任意に調整することができる。
具体的には、その結晶成長後の先行アニール処理時における最高到達温度Tmaxを、 900℃≦Tmax≦1150℃
とすると共に、その先行アニール処理時におけるGaAs単結晶中の成長方向に沿った温度勾配ΔT2を、
0℃/cm≦ΔT2≦12.5℃/cm
とするのが好ましい。
とすると共に、その先行アニール処理時におけるGaAs単結晶中の成長方向に沿った温度勾配ΔT2を、
0℃/cm≦ΔT2≦12.5℃/cm
とするのが好ましい。
これにより、前述した残留応力|Sr−St|の数値範囲を達成することができる。
これを実証するために、先の温度勾配ΔT1の最適範囲を探る実験を行ったGaAs単結晶について、温度勾配ΔT1が最適範囲内にあるロットをランダムに抜き出し、結晶成長後に先行アニール処理を行わない状態でウエハを採取し、ウエハ面内の残留応力|Sr−St|を測定した。
図5に示されるように、残留応力を横軸にとり、ロット数を縦軸にとり、残留応力ごとに抜き出されたロット数を棒グラフにしたところ、残留応力|Sr−St|は1.5×10-5〜2.3×10-5に分布し、平均値で1.93×10-5となった。この結果のままでは、前述したウエハ面内の残留応力|Sr−St|≦1.8×10-5という数値範囲を達成することができない。
そこで、本発明者らは、前述のように結晶成長後のGaAs単結晶に先行アニール処理を行って残留応力を除去するようにした。その先行アニール処理の最適範囲を調べるために、図5の測定をした各ロットから、残留応力|Sr−St|が1.9×10-5である平均値サンプル、2.3×10-5である最大値サンプル、1.5×10-5である最小値サンプルの3サンプルを用意して、先行アニール処理時の最高到達温度TmaxとGaAs単結晶中の成長方向に沿った温度勾配ΔT2とをパラメータにとって、残留応力の変化を測定した。
表1〜表3に、各サンプルごとの先行アニール処理後の残留応力|Sr−St|の測定値を示す。表1は平均値サンプルから、表2は最大値サンプルから、表3は最小値サンプルから得られたものであり、各表において、両パラメータが交差する欄に|Sr−St|の測定値(×10-5)を記入してある。
表1〜表3から分かるように、本発明の実施形態に相当するサンプルの欄である網掛けされた欄は、先行アニール処理前の残留応力に対して低減が見られ、かつ残留応力|Sr−St|≦1.8×10-5という数値範囲を達成している。なお、各表中のNGは、抵抗加熱ヒータの制御によるチャンバ内温度のオーバーシュートにより、GaAs単結晶の表面がGaAsの融点まで上昇してしまい、表面が溶解して測定ができなかったものである。
表1〜表3に示した結果から、全てのサンプルにおいて、先行アニール処理前の残留応力に対して低減が見られ、かつ残留応力|Sr−St|≦1.8×10-5という数値範囲を達成できた先行アニール処理のパラメータは、最高到達温度Tmaxが900℃≦Tmax≦1150℃であり、GaAs単結晶中の成長方向に沿った温度勾配ΔT2が0℃/cm≦ΔT2≦12.5℃/cmであるのが最適範囲である。
上記に加え、本発明に係る半絶縁性GaAsウエハの製造方法は、半絶縁性GaAsウエハのエッジ部に鏡面研磨加工を行うものである。従来一般に、半絶縁性GaAsウエハに対して砥石研磨による面取り加工を行うと、半絶縁性GaAsウエハのエッジ部に面取り加工によってできたマイクロクラックが発生する。このマイクロクラックが存在した状態で活性化アニール処理を実施すると、マイクロクラックを起点としてスリップが発生しやすくなってしまう。これは、金属で一般的に見られるマイクロクラックを起点として起こる脆性破壊と同様の現象が半絶縁性GaAsウエハでも発生しているためと考えられる。そこで、本発明のように、半絶縁性GaAsウエハのエッジ部に鏡面研磨加工を行うことにより、マイクロクラックを除去することができる。
なお、全体の工程を、行う順に並べて示すと、結晶成長→先行アニール→スライス→面取り→鏡面研磨加工(エッジ部)→両面研磨→顧客出荷→デバイス製造時アニール処理となる。
具体的には、鏡面研磨加工による研磨量は、20μm≦研磨量≦60μmとするのが好ましい。なぜなら、研磨量が20μm未満であると、マイクロクラックを十分に除去できず、研磨量が20μm以上になると、マイクロクラックを除去できるようになることを本発明が見出したからである。また、研磨量が60μmになると、マイクロクラックが完全に除去された状態となり、60μmを超えて鏡面研磨加工を続けることは時間の損失になるからである。
φ6サイズの半絶縁性GaAsウエハについて、EPD、残留応力、エッジ部の鏡面研磨加工による研磨量の3つをパラメータにとり、3つのパラメータの組み合わせによる多種類の半絶縁性GaAsウエハを製造し、それらの半絶縁性GaAsウエハにアニール処理を実験的に施し、スリップの発生率を調査した。
このとき、半絶縁性GaAsウエハには、EPDが30,000〜100,000個/cm2の範囲ではLEC法で製造した半絶縁性GaAsウエハを用い、30,000個/cm2未満の範囲ではVGF法で製造した半絶縁性GaAsウエハを用いた。そのEPDが30,000〜100,000個/cm2の範囲にある半絶縁性GaAsウエハを製造する際には、本発明の製造方法である、結晶成長時におけるGaAs単結晶中の温度勾配ΔT1を20℃/cm≦ΔT1≦150℃/cmに調節する方法でEPDをその範囲に制御した。また、EPDが30,000個/cm2未満の半絶縁性GaAsウエハを製造する際には、結晶成長時におけるGaAs単結晶中の温度勾配ΔT1を20℃未満に調節する方法でEPDを30,000個/cm2未満に制御した。
ウエハ面内の残留応力については、実験に必要な残留応力に応じて、本発明の製造方法である先行アニール処理を実施するかもしくは実施しないことで、当該パラメータを持つ半絶縁性GaAsウエハを得た。
エッジ部の鏡面研磨加工による研磨量については、研磨量が0μm,20μm,40μm,60μmの半絶縁性GaAsウエハを製造した。
なお、使用する半絶縁性GaAsウエハの研磨後の厚みは625μmとした。
LEC法での半絶縁性GaAsウエハ製造は、図1のLEC法GaAs単結晶製造装置101を用い、既に説明したとおりの手順で行った。原料の重量は、Ga;15,000g、As;16,500g、三酸化硼素;2,000gとした。なお、種結晶109からGaAs単結晶110を成長させる過程において、抵抗加熱ヒータ103によるチャンバ102内の温度設定値、抵抗加熱ヒータ103の形状、チャンバ102内に設置された各種部材の構造を調整することにより、結晶成長時におけるGaAs単結晶110中の温度勾配ΔT1を制御した。
VGF法での半絶縁性GaAsウエハ製造は、図2のVB法GaAs単結晶製造装置201を用い、既に説明したとおりの手順で行った。原料の重量は、GaAs多結晶;20,000g、三酸化硼素;2,000gとした。なお、ここでは複数段の抵抗加熱ヒータ203によるチャンバ202内の温度勾配を20℃/cm以下に設定した。種付け後、チャンバ202内の温度を一定の割合で降温させることで、種結晶208に触れているほうから徐々にGaAs融液を固化させてGaAs単結晶を成長させた。
以上のLEC法及びVGF法による結晶成長で得られたGaAs単結晶をウエハ状にスライス加工し、面取り加工し、研磨加工して半絶縁性GaAsウエハのサンプルを製造し、次のアニール処理実験に供した。
アニール処理実験は、図4の先行アニール処理装置301を実験炉として用いた。アニール処理実験では、チャンバ302内の設定温度を半絶縁性GaAsウエハ303の中央で850℃、両端で830℃とし、ウエハ面内で中央と両端の温度差が20℃となるようにした。チャンバ302内の温度が設定温度に達するまでの時間を30分とし、到達後に5分間その設定温度を保持し、その後、1時間で常温まで冷却した。冷却後の半絶縁性GaAsウエハ303についてスリップ発生率を照査した。
EPD、残留応力、エッジ部の鏡面研磨加工による研磨量の3つのパラメータを組み合わせとして持つ多種類の半絶縁性GaAsウエハに対するアニール処理実験の結果を表4〜表7に示す。
表4は研磨量が0μmのサンプルから、表5は研磨量が20μmのサンプルから、表6は研磨量が40μmのサンプルから、表7は研磨量が60μmのサンプルから得られたものであり、各表において、EPD(個/cm2)、残留応力の両パラメータが交差する欄にスリップ発生率を記入してある。
表4〜表7から分かるように、実施例に相当するサンプルの欄である網掛けされた欄は、低いスリップ発生率を達成している。つまり、ウエハ面内のEPDが30,000個/cm2≦EPD≦100,000個/cm2であり、なおかつ、ウエハ面内の残留応力|Sr−St|が|Sr−St|≦1.8×10-5であるものは、スリップ発生率が20%以下である。この結果から、本発明の半絶縁性GaAsウエハの有効性が証明された。
また、表4〜表7の相互比較から、研磨量が20μm≦研磨量≦60μmであるならば、スリップ発生率が10%以下である。この結果から、本発明の半絶縁性GaAsウエハの製造方法の有効性が証明された。
101 LEC法GaAs単結晶製造装置
201 VB法GaAs単結晶製造装置
301 先行アニール処理装置
201 VB法GaAs単結晶製造装置
301 先行アニール処理装置
Claims (7)
- 半絶縁性GaAs単結晶を成長させた後に、前記半絶縁性GaAs単結晶をスライス加工して得られた半絶縁性GaAsウエハにおいて、前記半絶縁性GaAsウエハ面内の転位密度(以下、EPDと称する)が、
30,000個/cm2≦EPD≦100,000個/cm2
であり、かつ、前記半絶縁性GaAsウエハの半径方向歪をSr、円柱接線方向歪をStとするとき、前記半絶縁性GaAsウエハ面内の残留応力|Sr−St|が、
|Sr−St|≦1.8×10-5
であることを特徴とする半絶縁性GaAsウエハ。 - 半絶縁性GaAs単結晶を成長させた後に、前記半絶縁性GaAs単結晶をスライス加工することにより半絶縁性GaAsウエハを製造する製造方法において、前記半絶縁性GaAs単結晶の結晶成長時における、前記半絶縁性GaAs単結晶の成長方向に沿った温度勾配ΔT1を、
20℃/cm≦ΔT1≦150℃/cm
とすることを特徴とする半絶縁性GaAsウエハの製造方法。 - 半絶縁性GaAs単結晶を成長させた後に、予め加熱処理を施す先行アニール処理を行うことを特徴とする請求項2記載の半絶縁性GaAsウエハの製造方法。
- 前記先行アニール処理時における最高到達温度Tmaxを、
900℃≦Tmax≦1150℃
とすることを特徴とする請求項3記載の半絶縁性GaAsウエハの製造方法。 - 前記先行アニール処理時における前記半絶縁性GaAs単結晶中の成長方向に沿った温度勾配ΔT2を、
0℃/cm≦ΔT2≦12.5℃/cm
とすることを特徴とする請求項3記載の半絶縁性GaAsウエハの製造方法。 - 前記半絶縁性GaAsウエハのエッジ部に鏡面研磨加工を行うことを特徴とする請求項2〜5いずれか記載の半絶縁性GaAsウエハの製造方法。
- 前記鏡面研磨加工による研磨量を、
20μm≦研磨量≦60μm
とすることを特徴とする請求項6記載の半絶縁性GaAsウエハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007009215A JP2008174415A (ja) | 2007-01-18 | 2007-01-18 | 半絶縁性GaAsウエハ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007009215A JP2008174415A (ja) | 2007-01-18 | 2007-01-18 | 半絶縁性GaAsウエハ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008174415A true JP2008174415A (ja) | 2008-07-31 |
Family
ID=39701713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007009215A Pending JP2008174415A (ja) | 2007-01-18 | 2007-01-18 | 半絶縁性GaAsウエハ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008174415A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012106890A (ja) * | 2010-11-18 | 2012-06-07 | Hitachi Cable Ltd | GaAsウェハ及びGaAsウェハの製造方法 |
JP2012236750A (ja) * | 2011-05-13 | 2012-12-06 | Hitachi Cable Ltd | GaAs単結晶ウエハ及びその製造方法 |
-
2007
- 2007-01-18 JP JP2007009215A patent/JP2008174415A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012106890A (ja) * | 2010-11-18 | 2012-06-07 | Hitachi Cable Ltd | GaAsウェハ及びGaAsウェハの製造方法 |
JP2012236750A (ja) * | 2011-05-13 | 2012-12-06 | Hitachi Cable Ltd | GaAs単結晶ウエハ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101893278B1 (ko) | SiC 종결정의 가공 변질층의 제거 방법, SiC 종결정, 및 SiC 기판의 제조 방법 | |
TWI398927B (zh) | 矽晶圓及其製造方法 | |
JP5930629B2 (ja) | シリコン半導体ウェハ | |
WO2002002852A1 (fr) | Plaquette en silicium monocristallin et procede de fabrication | |
US7255740B2 (en) | Method of growing hexagonal single crystals and use of same as substrates for semiconductor elements | |
JPH10163220A (ja) | 半導体ウェーハの熱処理方法及び、それによって形成された半導体ウェーハ | |
CN109957841A (zh) | 碳化硅单晶的制造方法 | |
TWI677602B (zh) | β-GaO系單晶基板 | |
JP2013004825A5 (ja) | ||
US20170362736A1 (en) | Apparatus and method for growing silicon single crystal ingot | |
TW201715611A (zh) | 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽 晶圓 | |
WO1992005579A1 (en) | Semiconductor wafer heat treatment method | |
JP2008174415A (ja) | 半絶縁性GaAsウエハ及びその製造方法 | |
KR20160142306A (ko) | 붕소 도핑된 n-타입 실리콘 타겟 | |
JP4655861B2 (ja) | 電子デバイス用基板の製造方法 | |
JP5545265B2 (ja) | GaAs単結晶ウエハ及びGaAs単結晶の製造方法 | |
JP4715528B2 (ja) | 電子デバイス用半絶縁性GaAsウェハ及びその製造方法 | |
JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JP6459944B2 (ja) | シリコン単結晶の製造方法 | |
WO2004025001A1 (ja) | 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 | |
JP2009274901A (ja) | シリコン単結晶の育成方法 | |
JP6766678B2 (ja) | プラズマ処理装置用電極板及びその製造方法 | |
RU2261295C1 (ru) | Способ выращивания монокристаллов германия | |
JP2013193917A (ja) | 半絶縁性砒化ガリウムウェハの製造方法及び半絶縁性砒化ガリウムウェハ | |
US20060169944A1 (en) | Semiconductive GaAs wafer and method of making the same |