JP2008171360A - Board for mounting logical module - Google Patents

Board for mounting logical module Download PDF

Info

Publication number
JP2008171360A
JP2008171360A JP2007006326A JP2007006326A JP2008171360A JP 2008171360 A JP2008171360 A JP 2008171360A JP 2007006326 A JP2007006326 A JP 2007006326A JP 2007006326 A JP2007006326 A JP 2007006326A JP 2008171360 A JP2008171360 A JP 2008171360A
Authority
JP
Japan
Prior art keywords
slave
connector
logic
connectors
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007006326A
Other languages
Japanese (ja)
Other versions
JP4724128B2 (en
Inventor
Hidenobu Iwata
英伸 岩田
Akira Yamagiwa
明 山際
Fumio Sugano
文雄 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Hitachi Information and Communication Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Information and Communication Engineering Ltd filed Critical Hitachi Information and Communication Engineering Ltd
Priority to JP2007006326A priority Critical patent/JP4724128B2/en
Publication of JP2008171360A publication Critical patent/JP2008171360A/en
Application granted granted Critical
Publication of JP4724128B2 publication Critical patent/JP4724128B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a board for mounting logical modules allowing logical signals output from the respective logical modules to be input and output without colliding with one another. <P>SOLUTION: The board for mounting the logical modules comprises a master connector group connectable to the logical module 300, and a plurality of slave connector groups connectable to the plurality of logical modules 200 respectively. Connection between the respective master connectors 150, 151, 152, 153 of the master connector group and slave connectors 110, 120, 130, 140 of the respective slave connector groups is made respectively by the same pin number, and connection between the corresponding slave connectors other than the slave connectors 110, 120, 130, 140 of the respective slave connector groups is made by the different pin numbers. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、プログラム可能な複数の論理素子に検証対象の論理を展開し、大規模集積回路の論理の検証を行うハードウェアエミュレーション用の論理モジュールを搭載するための論理モジュール搭載用ボードに関するものである。   The present invention relates to a logic module mounting board for mounting a logic module for hardware emulation that develops logic to be verified on a plurality of programmable logic elements and verifies the logic of a large scale integrated circuit. is there.

近年、サーバやネットワーク等の情報処理装置に適用する大規模集積回路(LSI)の大規模化、多ピン化、小形化が進んでいる。このようなLSI等の論理素子を設計する際に、LSIの論理検証精度を向上させるために、従来のソフトウェアエミュレーション技術に加え、プログラム可能な論理素子であるFPGA(Field Programmable Gate Array)を用いたハードウェアエミュレーションをLSIの論理検証に適用する方式が用いられている。しかしながら、近年のLSIの内部回路のゲート規模の増大に伴い、論理検証には多数のFPGAを必要とするようになった。   In recent years, large-scale integrated circuits (LSIs) applied to information processing apparatuses such as servers and networks have been increased in scale, multi-pins, and downsized. In designing such logic elements such as LSI, in order to improve the logic verification accuracy of LSI, in addition to the conventional software emulation technology, FPGA (Field Programmable Gate Array) which is a programmable logic element was used. A method of applying hardware emulation to LSI logic verification is used. However, with the recent increase in the gate scale of LSI internal circuits, a large number of FPGAs are required for logic verification.

このゲート規模の増大に伴い複数のFPGAを組み合わせるためには、複数のFPGAを搭載した論理モジュールを複数用意し、この複数の論理モジュールに論理分割して、これらを論理モジュールの外部接続用のコネクタを介して多段接続してハードウェアエミュレーション装置を構築し、論理検証対象のシステムボードに接続する必要があった。   In order to combine a plurality of FPGAs as the gate scale increases, a plurality of logic modules equipped with a plurality of FPGAs are prepared, logically divided into a plurality of logic modules, and these are connectors for external connection of the logic modules. It was necessary to construct a hardware emulation device by connecting in multiple stages via a PC and connect it to the system board subject to logic verification.

この種の検証用論理モジュールは、例えば特許文献1に記載されている。従来の手法では、複数存在する論理モジュールを論理モジュールの外部接続用コネクタを介し論理モジュールを多段に接続し論理モジュールの上段または下段に積み上げてゲート規模の増大に対処していた。
特開2001−318124号公報
This type of verification logic module is described in Patent Document 1, for example. In the conventional method, a plurality of logic modules are connected in multiple stages via external connection connectors of the logic modules, and the logic modules are stacked in the upper or lower stage to cope with an increase in the gate scale.
JP 2001-318124 A

従来のように複数の論理モジュールを上下に積み上げて多段接続する方式の場合、ゲート規模の更なる増大に対処するためには論理モジュールを更に上下に積み上げる必要があり、装置全体が縦型となって設置上不安定となる。そこで、複数の論理モジュールを平面配置し論理モジュールの上下の積上げを止め、あるいは積上げ多段を軽減することが考えられる。しかしながら、複数の論理モジュールを平面配置すると、今度は平面配置した複数の論理モジュール間を相互に接続しなければならない。これらの論理モジュール間をコネクタで単純に接続した場合、各論理モジュールから出力される論理信号がぶつかり入出力に不都合が生ずるという問題がある。   In the case of a system in which a plurality of logic modules are stacked up and down as in the past, the logic modules need to be further stacked up and down in order to cope with further increase in the gate scale, and the entire apparatus becomes a vertical type. This makes the installation unstable. Therefore, it is conceivable to arrange a plurality of logic modules in a plane and stop the stacking of the logic modules from top to bottom, or to reduce the number of stacked stages. However, if a plurality of logic modules are arranged in a plane, the plurality of logic modules arranged in a plane must be connected to each other. When these logic modules are simply connected by a connector, there is a problem that a logic signal output from each logic module collides and inconvenience occurs in input / output.

従って本発明の目的は、各論理モジュールから出力される論理信号がぶつかり無く入出力され得る論理モジュール搭載用ボードを提供することにある。   Accordingly, it is an object of the present invention to provide a logic module mounting board that can input / output logic signals output from each logic module without collision.

上記目的は、第1の論理モジュールに接続可能なマスタコネクタ群と、複数の第2の論理モジュールにそれぞれ接続可能な複数のスレーブコネクタ群とを備え、前記マスタコネクタ群の各マスタコネクタと前記各スレーブコネクタ群の所定のスレーブコネクタとの間をそれぞれ同一ピン番号で接続し、前記各スレーブコネクタ群の前記所定のスレーブコネクタ以外の対応するスレーブコネクタ間を異なるピン番号で接続した論理モジュール搭載用ボードにより達成される。   The object includes a master connector group connectable to the first logic module and a plurality of slave connector groups connectable to the plurality of second logic modules, respectively, and each master connector of the master connector group and each of the master connector groups A board for mounting a logic module in which a predetermined slave connector of a slave connector group is connected with the same pin number, and corresponding slave connectors other than the predetermined slave connector of each slave connector group are connected with different pin numbers Is achieved.

ここで、前記異なるピン番号で接続されたスレーブコネクタは互いに前記各スレーブコネクタ群中の同じポジションのものとすることができる。また、前記複数の第2の論理モジュールに電力を供給可能な共通の電力供給源を設けることができる。さらに、前記複数の第2の論理モジュールにクロック信号を供給可能な共通のクロック供給源を設けることができる。   Here, the slave connectors connected by the different pin numbers can be in the same position in each of the slave connector groups. In addition, a common power supply source capable of supplying power to the plurality of second logic modules can be provided. Furthermore, a common clock supply source capable of supplying a clock signal to the plurality of second logic modules can be provided.

本発明によれば、各論理モジュールから出力される論理信号がぶつかり無く入出力され得る論理モジュール搭載用ボードを得ることができる。本発明では、ボードの両面に、論理モジュールを多段搭載可能であり、論理モジュール搭載用のスレーブコネクタ間の接続ピン番号を交差させて異なるピン番号で接続することにより、論理検証用ハードウェアエミュレーション装置におけるリピート論理構成の論理モジュールに対し論理信号のぶつかり無く入出力が可能となるクロスバー結線を実現することができる。また、その際搭載する各論理モジュールに等しく電源及びクロック信号を供給することができる。   According to the present invention, it is possible to obtain a logic module mounting board capable of inputting / outputting logic signals output from each logic module without collision. In the present invention, logic modules can be mounted in multiple stages on both sides of the board, and the logic pin hardware emulation device can be connected with different pin numbers by crossing connection pin numbers between slave connectors for mounting logic modules. It is possible to realize a crossbar connection that enables input / output without collision of logic signals with respect to a logic module having a repeat logic configuration in FIG. Further, the power supply and the clock signal can be supplied equally to the respective logic modules mounted at that time.

図1は、本発明に係る論理モジュール搭載用ボードの一実施例を示す図である。図示のように、論理モジュール搭載ボード100は、ボード100の一方の面(下面)で論理モジュール300に接続されるマスタコネクタ150、151、152、153を有するマスタコネクタ群、並びに、ボード100の他方の面(上面)で論理モジュール200に接続されるスレーブコネクタ110、111、112、113を有するスレーブコネクタ群、および図示しない論理モジュールにそれぞれ接続可能なスレーブコネクタ120、121、122、123を有するスレーブコネクタ群、スレーブコネクタ130、131、132、133を有するスレーブコネクタ群、スレーブコネクタ140、141、142、143を有するスレーブコネクタ群を備える。論理モジュール300はシステムボード400上に配置されている。論理モジュール200はFPGA250を搭載する。論理モジュール300等の他の論理モジュールも同様にFPGAを搭載する。   FIG. 1 is a diagram showing an embodiment of a logic module mounting board according to the present invention. As illustrated, the logic module mounting board 100 includes a master connector group having master connectors 150, 151, 152, and 153 connected to the logic module 300 on one side (lower surface) of the board 100, and the other side of the board 100. The slave connector group having slave connectors 110, 111, 112, and 113 connected to the logic module 200 on the surface (upper surface), and the slave having slave connectors 120, 121, 122, and 123 that can be connected to logic modules (not shown). A connector group, a slave connector group having slave connectors 130, 131, 132, and 133, and a slave connector group having slave connectors 140, 141, 142, and 143 are provided. The logic module 300 is arranged on the system board 400. The logic module 200 is equipped with an FPGA 250. Other logic modules such as the logic module 300 are similarly equipped with FPGAs.

図2は、マスタコネクタおよびスレーブコネクタの接続関係の一例を示す図である。図示のように、マスタコネクタ150はスレーブコネクタ110と接続され、マスタコネクタ151はスレーブコネクタ120と接続され、マスタコネクタ152はスレーブコネクタ130と接続され、マスタコネクタ153はスレーブコネクタ140と接続される。このマスタコネクタ150、151、152、153とスレーブコネクタ110、120、130、140との間は、後述するようにそれぞれ同一ピン番号で接続される。一方、スレーブコネクタ111はスレーブコネクタ121と接続され、スレーブコネクタ112はスレーブコネクタ132と接続され、スレーブコネクタ113はスレーブコネクタ143と接続され、スレーブコネクタ122はスレーブコネクタ142と接続され、スレーブコネクタ123はスレーブコネクタ133と接続され、およびスレーブコネクタ131はスレーブコネクタ141と接続される。つまりこの接続は各スレーブコネクタ群中の同じポジションのスレーブコネクタ同士で行われる。この各スレーブコネクタ間は、後述するように異なるピン番号で接続される。すなわち、これらのスレーブコネクタ間はピン番号を交差して接続する。   FIG. 2 is a diagram illustrating an example of a connection relationship between the master connector and the slave connector. As illustrated, the master connector 150 is connected to the slave connector 110, the master connector 151 is connected to the slave connector 120, the master connector 152 is connected to the slave connector 130, and the master connector 153 is connected to the slave connector 140. The master connectors 150, 151, 152, and 153 and the slave connectors 110, 120, 130, and 140 are connected with the same pin numbers as described later. On the other hand, the slave connector 111 is connected to the slave connector 121, the slave connector 112 is connected to the slave connector 132, the slave connector 113 is connected to the slave connector 143, the slave connector 122 is connected to the slave connector 142, and the slave connector 123 is The slave connector 133 is connected, and the slave connector 131 is connected to the slave connector 141. That is, this connection is made between slave connectors at the same position in each slave connector group. The slave connectors are connected with different pin numbers as will be described later. In other words, these slave connectors are connected with crossing pin numbers.

このように構成された論理モジュール搭載ボード100により、システムボード400から発生される論理信号は、外部接続方式論理モジュール300を経由しマスタコネクタ150、151、152、153へ伝搬される。マスタコネクタ150へ伝搬された論理信号は、同じピン番号同士で接続されたスレーブコネクタ110へ伝搬され、スレーブコネクタ110、111、112、113に搭載された外部接続方式論理モジュール200はマスタコネクタ150の論理信号をそのまま受け、協調動作が可能となる。この時、マスタコネクタ151、152、153は、論理検証用プログラムにて未使用扱いとし、外部接続方式論理モジュールの搭載されていないスレーブコネクタへの論理信号伝搬は行わない。外部接続方式論理モジュールの搭載されたスレーブコネクタ111、112、113においても前記同様、論理検証プログラムにて未使用扱いとする。また、これと同様に外部接続方式論理モジュール200をスレーブコネクタ120、121、122、123、スレーブコネクタ130、131、132、133、およびスレーブコネクタ140、141、142、143にそれぞれ搭載した場合においても協調動作が可能となる。   With the logic module mounting board 100 configured as described above, the logic signal generated from the system board 400 is propagated to the master connectors 150, 151, 152, and 153 via the external connection type logic module 300. The logic signal propagated to the master connector 150 is propagated to the slave connector 110 connected with the same pin number, and the external connection type logic module 200 mounted on the slave connectors 110, 111, 112, 113 is connected to the master connector 150. The logic signal is received as it is, and cooperative operation is possible. At this time, the master connectors 151, 152, and 153 are unused in the logic verification program, and the logic signal is not propagated to the slave connector in which the external connection type logic module is not mounted. Similarly to the above, the slave connectors 111, 112, and 113 in which the external connection type logic module is mounted are treated as unused in the logic verification program. Similarly, when the external connection type logic module 200 is mounted on the slave connectors 120, 121, 122, 123, the slave connectors 130, 131, 132, 133, and the slave connectors 140, 141, 142, 143, respectively. Cooperative operation is possible.

図3は、論理モジュール搭載用ボードのスレーブコネクタ配置面の一例を示す図である。図示のように、論理モジュール搭載用ボード100のスレーブコネクタ配置面には、スレーブコネクタ群115、125、135、145が配置されている。スレーブコネクタ群115はスレーブコネクタ110、111、112、113を有し、スレーブコネクタ群125はスレーブコネクタ120、121、122、123を有し、スレーブコネクタ群135はスレーブコネクタ130、131、132、133を有し、スレーブコネクタ群145はスレーブコネクタ140、141、142、143を有する。ここで、各スレーブコネクタとそれに対応するスレーブコネクタとの接続関係およびマスタコネクタとの接続関係は上記図2の説明で述べたとおりである。各スレーブコネクタ同士を接続する配線は図3中の点線で示す。各配線は本例ではボード100内部に形成しているが、ボード上面または下面に形成することもできる。   FIG. 3 is a diagram illustrating an example of a slave connector arrangement surface of the logic module mounting board. As shown in the figure, slave connector groups 115, 125, 135, and 145 are arranged on the slave connector arrangement surface of the logic module mounting board 100. The slave connector group 115 includes slave connectors 110, 111, 112, and 113, the slave connector group 125 includes slave connectors 120, 121, 122, and 123, and the slave connector group 135 includes slave connectors 130, 131, 132, and 133. The slave connector group 145 includes slave connectors 140, 141, 142, and 143. Here, the connection relationship between each slave connector and the corresponding slave connector and the connection relationship with the master connector are as described in the description of FIG. The wiring for connecting each slave connector is indicated by a dotted line in FIG. Each wiring is formed inside the board 100 in this example, but can also be formed on the upper surface or the lower surface of the board.

図4は、論理モジュール搭載用ボードのマスタコネクタ配置面の一例を示す図である。図示のように、論理モジュール搭載用ボード100のマスタコネクタ配置面には、マスタコネクタ群155が配置されている。マスタコネクタ群155はマスタコネクタ150、151、152、153を有する。マスタコネクタ150、151、152、153は、上述のとおりスレーブコネクタ110、120、130、140との間で、それぞれ同一ピン番号で接続される。   FIG. 4 is a diagram illustrating an example of a master connector arrangement surface of the logic module mounting board. As shown in the figure, a master connector group 155 is arranged on the master connector arrangement surface of the logic module mounting board 100. The master connector group 155 includes master connectors 150, 151, 152, and 153. Master connectors 150, 151, 152, and 153 are connected to slave connectors 110, 120, 130, and 140 with the same pin numbers as described above.

また、論理モジュール搭載用ボード100のマスタコネクタ配置面には、搭載される複数の論理モジュールに電力を供給可能な共通の電力供給源が配置されている。図4において、この電力供給源としての外部給電コネクタ160より給電される電力は、電源回路161、162、163、164およびこれらにそれぞれ接続されたスレーブコネクタ群115、125、135、145を介して対応する論理モジュールに供給される。これにより、各論理モジュールへ等しく安定した電力を供給することが可能となる。   Further, a common power supply source capable of supplying power to a plurality of mounted logic modules is arranged on the master connector arrangement surface of the logic module mounting board 100. In FIG. 4, the power supplied from the external power supply connector 160 as the power supply source is supplied through power supply circuits 161, 162, 163, and 164 and slave connector groups 115, 125, 135, and 145 connected thereto, respectively. Supplied to the corresponding logic module. This makes it possible to supply equally stable power to each logic module.

さらに、論理モジュール搭載用ボード100のマスタコネクタ配置面には、搭載される複数の論理モジュールにクロック信号を供給可能な共通のクロック供給源が配置されている。図4において、このクロック供給源としてのクロック信号増幅装置170は、マスタコネクタ153より供給される1つのクロック信号を増幅する装置である。クロック信号増幅装置170の出力は各スレーブコネクタ110、120、130、140へそれぞれ同時刻に到達可能な構成である。これにより各スレーブコネクタ110、120、130、140は共通のクロック信号を持つことができ、リピート論理構成の多段の外部接続方式論理モジュールを搭載した場合でも同じクロック信号を同じ遅延時間で各外部接続方式論理モジュールへ供給する事が可能となる。   Further, a common clock supply source capable of supplying clock signals to a plurality of mounted logic modules is arranged on the master connector arrangement surface of the logic module mounting board 100. In FIG. 4, a clock signal amplifying device 170 as a clock supply source is a device that amplifies one clock signal supplied from the master connector 153. The output of the clock signal amplifying apparatus 170 can reach each of the slave connectors 110, 120, 130, and 140 at the same time. As a result, each slave connector 110, 120, 130, 140 can have a common clock signal, and the same clock signal can be externally connected with the same delay time even when a multi-stage external connection type logic module having a repeat logic configuration is mounted. It can be supplied to the system logic module.

図5は、マスタコネクタとスレーブコネクタ間のピン番号接続例を示す図である。図示のように、マスタコネクタとスレーブコネクタはそれぞれ複数のピン番号1〜80を有し、各ピン番号に対応してそれぞれ信号番号S1〜S80が割り当てられている。マスタコネクタはスレーブコネクタとの間で、同じピン番号同士で接続される。すなわち、マスタコネクタのピン番号1、信号番号S1は、対応するスレーブコネクタのピン番号1、信号番号S1へ接続され、順次同様にして両者接続され、最後にマスタコネクタのピン番号80、信号番号S80が、スレーブコネクタのピン番号80、信号番号S80へ接続される。両者が同一ピン番号に接続されることにより、マスタコネクタ150、151、152、153とスレーブコネクタ110、120、130、140とが協調して動作することが可能となる。   FIG. 5 is a diagram illustrating an example of pin number connection between the master connector and the slave connector. As shown in the figure, each of the master connector and the slave connector has a plurality of pin numbers 1 to 80, and signal numbers S1 to S80 are assigned to the respective pin numbers. The master connector is connected to the slave connector with the same pin number. That is, pin number 1 and signal number S1 of the master connector are connected to pin number 1 and signal number S1 of the corresponding slave connector, and both are connected in the same manner, and finally, pin number 80 and signal number S80 of the master connector are connected. Is connected to pin number 80 and signal number S80 of the slave connector. By connecting both to the same pin number, the master connectors 150, 151, 152, and 153 and the slave connectors 110, 120, 130, and 140 can operate in a coordinated manner.

図6は、スレーブコネクタ間のピン番号接続例を示す図である。本例では、各スレーブコネクタ群中の同じポジションにあるスレーブコネクタ(I)とスレーブコネクタ(II)間を接続し、その際接続ピン番号を変えて接続する。図示のように、スレーブコネクタ(I)は複数のピン番号1〜80を有し、各ピン番号に対応してそれぞれ信号番号S1〜S80が割り当てられている。一方、スレーブコネクタ(II)は複数のピン番号1〜80を有し、ピン番号1〜40に対応してそれぞれ信号番号S41〜S80が割り当てられ、またピン番号41〜80に対応してそれぞれ信号番号S1〜S40が割り当てられている。これでスレーブコネクタ(I)とスレーブコネクタ(II)間は、異なるピン番号で接続される。ここで、スレーブコネクタ(I)とスレーブコネクタ(II)間とは、図2に示すように、スレーブコネクタ111と121間、スレーブコネクタ112と132間、スレーブコネクタ113と143間、スレーブコネクタ122と142間、スレーブコネクタ123と133間、およびスレーブコネクタ131と141間である。   FIG. 6 is a diagram illustrating an example of pin number connection between slave connectors. In this example, the slave connector (I) and the slave connector (II) at the same position in each slave connector group are connected, and the connection pin numbers are changed at that time. As shown in the figure, the slave connector (I) has a plurality of pin numbers 1 to 80, and signal numbers S1 to S80 are assigned to the respective pin numbers. On the other hand, the slave connector (II) has a plurality of pin numbers 1 to 80, and signal numbers S41 to S80 are assigned corresponding to the pin numbers 1 to 40, respectively, and signals corresponding to the pin numbers 41 to 80, respectively. Numbers S1 to S40 are assigned. Thus, the slave connector (I) and the slave connector (II) are connected with different pin numbers. Here, between the slave connector (I) and the slave connector (II), as shown in FIG. 2, between the slave connectors 111 and 121, between the slave connectors 112 and 132, between the slave connectors 113 and 143, and between the slave connector 122 and 142, between slave connectors 123 and 133, and between slave connectors 131 and 141.

これらのスレーブコネクタ間では、図6に示すように、スレーブコネクタ(I)のピン番号1、信号番号S1は、スレーブコネクタ(II)のピン番号41、信号番号S1へ接続される。スレーブコネクタ(I)のピン番号40、信号番号S40は、スレーブコネクタ(II)のピン番号1、信号番号S41へ接続される。以下同様にスレーブコネクタ(I),(II)間の接続を交差して行い、最後はスレーブコネクタ(I)のピン番号80、信号番号S80は、スレーブコネクタ(II)のピン番号40、信号番号S80へ接続される。すなわち、図2に示す「交差」の欄に○印のないマスタコネクタとスレーブコネクタ間の接続以外の全てのスレーブコネクタ間の接続はピン番号を交差して両者間を異なるピン番号で接続する。これにより論理信号のぶつかり無くスレーブコネクタの入出力を実現することができる。このようにしないと論理信号のぶつかりが起きスレーブコネクタの入出力を実現することができない。ここで、論理信号のぶつかりとは、例えば図6に示すスレーブコネクタ(I)ピン番号1、信号番号S1とスレーブコネクタ(II)ピン番号1、信号番号S1とが重なり合うことをいう。スレーブコネクタ(I)(II)の同じピン番号同士を接続して、同じ論理信号を与えると、各論理モジュールは同じ動きになってしまう。もし、各論理モジュールにそれぞれ異なる動きをさせたい場合、同じピン番号同士で接続すると、例えば同じピン番号1に対して、矛盾した論理信号(入出力方向が異なる、Hi/Lowが異なる)を、同時に与えることが必要なケースが出る。これを避けるためにスレーブコネクタ間の接続はピン番号を交差して両者間を異なるピン番号で接続する。   Between these slave connectors, as shown in FIG. 6, the pin number 1 and signal number S1 of the slave connector (I) are connected to the pin number 41 and signal number S1 of the slave connector (II). The pin number 40 and signal number S40 of the slave connector (I) are connected to the pin number 1 and signal number S41 of the slave connector (II). Similarly, the connection between the slave connectors (I) and (II) is performed in a crossing manner. Finally, the pin number 80 of the slave connector (I) and the signal number S80 are the pin number 40 and the signal number of the slave connector (II). Connected to S80. That is, all the connections between the slave connectors other than the connection between the master connector and the slave connector not marked with a circle in the “intersection” column shown in FIG. 2 cross the pin numbers and connect them with different pin numbers. As a result, input / output of the slave connector can be realized without collision of logic signals. Otherwise, a collision of logic signals occurs and the slave connector input / output cannot be realized. Here, the collision of logic signals means that, for example, the slave connector (I) pin number 1 and signal number S1 shown in FIG. 6 overlap with the slave connector (II) pin number 1 and signal number S1. When the same pin numbers of the slave connectors (I) and (II) are connected to each other and the same logic signal is given, the respective logic modules move in the same manner. If you want to make each logic module move differently, connect the same pin numbers, for example, for the same pin number 1, contradictory logic signals (different input / output directions, different Hi / Low), There are cases that need to be given at the same time. In order to avoid this, the connection between the slave connectors crosses the pin numbers and connects them with different pin numbers.

図7は、本発明に係る論理モジュール搭載用ボードに論理モジュールを多段実装した例を示す図である。本例では、図示のように、複数の論理モジュールを論理モジュール搭載用ボード100上に4箇所3段、下1段を実装し、さらにシステムボード400を接続している。このシステムボード400に外部接続方式論理モジュール300を接続し、その上段に論理モジュール搭載用ボード100を配置して、その上に多段接続の外部接続方式論理モジュール800、900、1000及び1100を搭載する。   FIG. 7 is a diagram showing an example in which logic modules are mounted in multiple stages on the logic module mounting board according to the present invention. In this example, as shown in the figure, a plurality of logic modules are mounted on the logic module mounting board 100 in four places at three stages and the lower one stage, and the system board 400 is further connected. The external connection type logic module 300 is connected to the system board 400, the logic module mounting board 100 is arranged on the upper stage, and the multistage connection type external connection type logic modules 800, 900, 1000 and 1100 are mounted thereon. .

この構成においてシステムボード400から発生される論理信号は外部接続方式論理モジュール300を経由し、マスタコネクタ150、151、152、153から論理モジュール搭載ボード100へ伝搬される。論理モジュール搭載ボード100へ伝搬された論理信号は、マスタコネクタ150、151、152、153と同じピン番号同士がそれぞれ接続されるスレーブコネクタ110、120、130、140へ伝搬される。スレーブコネクタ110、120、130、140へ伝搬された論理信号は多段に接続した外部接続方式論理モジュール800、900、1000、1100内へ伝わる。この時、多段の外部接続方式論理モジュール800、900、1000、1100内に伝わった論理信号は、スレーブコネクタ111と121、112と132、113と143、122と142、123と133、131と141を図6に示すピン番号配列に従い交差して伝搬される。これにより各スレーブコネクタの入出力信号がぶつかることなくクロスバー結線を実現することができる。   In this configuration, logic signals generated from the system board 400 are propagated from the master connectors 150, 151, 152, and 153 to the logic module mounting board 100 via the external connection type logic module 300. The logic signal propagated to the logic module mounting board 100 is propagated to the slave connectors 110, 120, 130, 140 to which the same pin numbers as the master connectors 150, 151, 152, 153 are respectively connected. The logic signals propagated to the slave connectors 110, 120, 130, 140 are transmitted into the external connection type logic modules 800, 900, 1000, 1100 connected in multiple stages. At this time, the logic signals transmitted to the multi-stage external connection type logic modules 800, 900, 1000, 1100 are the slave connectors 111 and 121, 112 and 132, 113 and 143, 122 and 142, 123 and 133, 131 and 141, respectively. Are crossed and propagated according to the pin number arrangement shown in FIG. As a result, the crossbar connection can be realized without the input / output signals of the slave connectors colliding with each other.

このように、多段の外部接続方式論理モジュール800、900、1000、1100に同一のリピート論理を搭載しても、多段の複数式外部接続方式論理モジュール間の論理信号が論理モジュール搭載用ボードを経由することによりぶつかることなく論理検証用ハードウェアエミュレーション装置を構築することができる。この時、多段の複数式外部接続方式論理モジュール800、900、1000、1100と各スレーブコネクタ110、111、112、113、120、121、122、123、130、131、132、133、140、141、142、143及び各マスタコネクタ150、151、152、153のピン番号管理は論理検証用プログラムが行う。   Thus, even if the same repeat logic is mounted on the multi-stage external connection logic modules 800, 900, 1000, 1100, the logic signal between the multi-stage external connection logic modules passes through the logic module mounting board. By doing so, it is possible to construct a hardware emulation device for logic verification without colliding. At this time, multi-stage external connection system logic modules 800, 900, 1000, 1100 and slave connectors 110, 111, 112, 113, 120, 121, 122, 123, 130, 131, 132, 133, 140, 141 142, 143 and the master connector 150, 151, 152, 153 are managed by the logic verification program.

以上のようにして、ボードの両面にそれぞれマスタコネクタとスレーブコネクタを接続し、マスタコネクタとスレーブコネクタに搭載した論理モジュールが協調して動作するハードウェアエミュレーション装置を提供することができる。さらに2つ以上のマスタコネクタと2つ以上のスレーブコネクタにリピート論理構成の論理モジュールを複数搭載しても、信号のぶつかり無く入出力が可能となる論理検証用ハードウェアエミュレーション装置を提供することができる。   As described above, it is possible to provide a hardware emulation device in which a master connector and a slave connector are connected to both sides of a board, and logic modules mounted on the master connector and the slave connector operate in cooperation. Further, it is possible to provide a hardware emulation device for logic verification that enables input / output without collision of signals even when two or more master modules and two or more slave connectors are equipped with a plurality of logic modules having a repeat logic configuration. it can.

本発明は、プログラム可能な複数の論理素子に検証対象の論理を展開し、大規模集積回路の論理の検証を行うハードウェアエミュレーション用の論理モジュールを搭載するための論理モジュール搭載用ボードに関するものであり、産業上の利用可能性がある。   The present invention relates to a logic module mounting board for mounting a logic module for hardware emulation that develops logic to be verified on a plurality of programmable logic elements and verifies the logic of a large scale integrated circuit. There is industrial applicability.

本発明に係る論理モジュール搭載用ボードの一実施例を示す図である。It is a figure which shows one Example of the board for logic module mounting concerning this invention. マスタコネクタおよびスレーブコネクタの接続関係の一例を示す図である。It is a figure which shows an example of the connection relation of a master connector and a slave connector. 論理モジュール搭載用ボードのスレーブコネクタ配置面の一例を示す図である。It is a figure which shows an example of the slave connector arrangement | positioning surface of a logic module mounting board. 論理モジュール搭載用ボードのマスタコネクタ配置面の一例を示す図である。It is a figure which shows an example of the master connector arrangement | positioning surface of a logic module mounting board. マスタコネクタとスレーブコネクタ間のピン番号接続例を示す図である。It is a figure which shows the pin number connection example between a master connector and a slave connector. スレーブコネクタ間のピン番号接続例を示す図である。It is a figure which shows the pin number connection example between slave connectors. 本発明に係る論理モジュール搭載用ボードに論理モジュールを多段実装した例を示す図である。It is a figure which shows the example which mounted the logic module in multistage on the board for logic module mounting concerning this invention.

符号の説明Explanation of symbols

100・・・論理モジュール搭載用ボード
110、111、112、113、120、121、122、123、130、131、132、133、140、141、142、143・・・スレーブコネクタ
115、125、135、145・・・スレーブコネクタ群
150、151、152、153・・・マスタコネクタ
155・・・マスタコネクタ群
160・・・外部給電コネクタ
161、162、163、164・・・電源回路
170・・・クロック増幅器
200、300・・・外部接続方式論理モジュール
250・・・FPGA
400・・・システムボード
800、900、1000、1100・・・多段外部接続方式論理モジュール
100: logic module mounting boards 110, 111, 112, 113, 120, 121, 122, 123, 130, 131, 132, 133, 140, 141, 142, 143 ... slave connectors 115, 125, 135 145 ... Slave connector group 150, 151, 152, 153 ... Master connector 155 ... Master connector group 160 ... External power supply connectors 161, 162, 163, 164 ... Power supply circuit 170 ... Clock amplifier 200, 300 ... External connection type logic module 250 ... FPGA
400: System board 800, 900, 1000, 1100: Multistage external connection type logic module

Claims (4)

第1の論理モジュールに接続可能なマスタコネクタ群と、複数の第2の論理モジュールにそれぞれ接続可能な複数のスレーブコネクタ群とを備え、前記マスタコネクタ群の各マスタコネクタと前記各スレーブコネクタ群の所定のスレーブコネクタとの間をそれぞれ同一ピン番号で接続し、前記各スレーブコネクタ群の前記所定のスレーブコネクタ以外の対応するスレーブコネクタ間を異なるピン番号で接続したことを特徴とする論理モジュール搭載用ボード。   A master connector group connectable to the first logic module, and a plurality of slave connector groups connectable to the plurality of second logic modules, respectively, each master connector of the master connector group and each slave connector group For mounting a logic module, wherein a predetermined slave connector is connected with the same pin number, and corresponding slave connectors other than the predetermined slave connector of each slave connector group are connected with different pin numbers. board. 前記異なるピン番号で接続されたスレーブコネクタが互いに前記各スレーブコネクタ群中の同じポジションのものであることを特徴とする請求項1に記載の論理モジュール搭載用ボード。   2. The logic module mounting board according to claim 1, wherein the slave connectors connected by the different pin numbers are in the same position in each of the slave connector groups. 前記複数の第2の論理モジュールに電力を供給可能な共通の電力供給源が設けられていることを特徴とする請求項1または2に記載の論理モジュール搭載用ボード。   The logic module mounting board according to claim 1, wherein a common power supply source capable of supplying power to the plurality of second logic modules is provided. 前記複数の第2の論理モジュールにクロック信号を供給可能な共通のクロック供給源が設けられていることを特徴とする請求項1〜3のいずれかに記載の論理モジュール搭載用ボード。   4. The logic module mounting board according to claim 1, wherein a common clock supply source capable of supplying a clock signal to the plurality of second logic modules is provided.
JP2007006326A 2007-01-15 2007-01-15 Board for mounting logic modules Expired - Fee Related JP4724128B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007006326A JP4724128B2 (en) 2007-01-15 2007-01-15 Board for mounting logic modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007006326A JP4724128B2 (en) 2007-01-15 2007-01-15 Board for mounting logic modules

Publications (2)

Publication Number Publication Date
JP2008171360A true JP2008171360A (en) 2008-07-24
JP4724128B2 JP4724128B2 (en) 2011-07-13

Family

ID=39699369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007006326A Expired - Fee Related JP4724128B2 (en) 2007-01-15 2007-01-15 Board for mounting logic modules

Country Status (1)

Country Link
JP (1) JP4724128B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214073A (en) * 1996-02-05 1997-08-15 Toppan Printing Co Ltd Logical circuit trial manufacture printed board
JP2000020579A (en) * 1998-07-07 2000-01-21 Shashin Kagaku Co Ltd Device for designing substrate and its method
JP2002230069A (en) * 2001-02-02 2002-08-16 Hitachi Ltd Logic verifying device
JP2004157986A (en) * 2002-10-17 2004-06-03 Renesas Technology Corp Logical verification system and fpga module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214073A (en) * 1996-02-05 1997-08-15 Toppan Printing Co Ltd Logical circuit trial manufacture printed board
JP2000020579A (en) * 1998-07-07 2000-01-21 Shashin Kagaku Co Ltd Device for designing substrate and its method
JP2002230069A (en) * 2001-02-02 2002-08-16 Hitachi Ltd Logic verifying device
JP2004157986A (en) * 2002-10-17 2004-06-03 Renesas Technology Corp Logical verification system and fpga module

Also Published As

Publication number Publication date
JP4724128B2 (en) 2011-07-13

Similar Documents

Publication Publication Date Title
US10757812B1 (en) Chip double-sided layout on PCB
JP2006303167A (en) Electronic circuit device
JP4724128B2 (en) Board for mounting logic modules
US8373434B2 (en) Control board for connection between FPGA boards and test device thereof
JP2006020264A (en) Programmable logic block for designing asynchronous circuit
JP4153955B2 (en) Logic module
WO2014042190A1 (en) Programmable logic device and validation method
JP5918568B2 (en) Logic module
JP5006640B2 (en) Manufacturing method of semiconductor device
JP5117247B2 (en) Logic module
JP5346254B2 (en) Control device and control method for semiconductor manufacturing apparatus
JP4668302B2 (en) Automatic addressing method for series circuits and automatic detection method for detecting the number of circuits connected in series
TWI781817B (en) Display and touch driver system
JP4339338B2 (en) Apparatus provided with card bus device and access control method thereof
JP2009147058A (en) Impedance matching filter and mounting board
KR100488981B1 (en) Ic circuit structure using of a gpio port
KR102471411B1 (en) Circuit of fuse address
JP2009043827A (en) Structure for connecting wiring board with semiconductor device
TWI526842B (en) Controlling and switching module capable of being applied in x86 systems for writing data
TWI518522B (en) Controlling and switching module capable of being applied in x86 systems for reading data
US7596774B2 (en) Hard macro with configurable side input/output terminals, for a subsystem
JP2006244274A (en) Method for designing lsi
JP2009212230A (en) Printed wiring board, and manufacturing method thereof
JP2003020691A (en) Control device for construction machine
JP2001257269A (en) Method of adjusting delay time and semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110408

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees