JP4339338B2 - Apparatus provided with card bus device and access control method thereof - Google Patents

Apparatus provided with card bus device and access control method thereof Download PDF

Info

Publication number
JP4339338B2
JP4339338B2 JP2006201056A JP2006201056A JP4339338B2 JP 4339338 B2 JP4339338 B2 JP 4339338B2 JP 2006201056 A JP2006201056 A JP 2006201056A JP 2006201056 A JP2006201056 A JP 2006201056A JP 4339338 B2 JP4339338 B2 JP 4339338B2
Authority
JP
Japan
Prior art keywords
card bus
host controller
target
devices
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006201056A
Other languages
Japanese (ja)
Other versions
JP2008027307A (en
Inventor
大崇 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2006201056A priority Critical patent/JP4339338B2/en
Publication of JP2008027307A publication Critical patent/JP2008027307A/en
Application granted granted Critical
Publication of JP4339338B2 publication Critical patent/JP4339338B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、カードバスデバイスを備えた装置及びそのアクセス制御方法に関する。   The present invention relates to an apparatus including a card bus device and an access control method thereof.

パーソナルコンピュータの拡張機能の一つに、ローカルバスとして規格化されたＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスがある。このＰＣＩバスにはＰＣＩコネクタを介してＰＣＩデバイスを搭載したＰＣＩカードを接続することができる。一方、ＰＣＩバスと同等の機能を実現するために規格化されたカードバス（Ｃａｒｄｂｕｓ）がある。   One of the extended functions of personal computers is a PCI (Peripheral Component Interconnect) bus standardized as a local bus. A PCI card equipped with a PCI device can be connected to the PCI bus via a PCI connector. On the other hand, there is a standardized card bus (Cardbus) for realizing a function equivalent to the PCI bus.

これまで、カードバスデバイスの多くは１対１の関係で接続されてきたが、更なる拡張性の要望からカードバスをはじめとする外部インターフェースの多接続化が望まれてきている。しかし、Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔとされるカードバスデバイスの多接続化には、制御の面で問題があった。   Until now, many card bus devices have been connected in a one-to-one relationship, but from the demand for further expandability, it is desired to increase the number of external interfaces including a card bus. However, there has been a problem in terms of control in connecting multiple card bus devices, which are point-to-point.

一方、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩバスの場合、複数のＰＣＩデバイスを実装し、ホストコントローラがマスタとなる時、ＩＤＳＥＬ（ターゲットデバイスを指定する信号）によってターゲットデバイスを特定するようにしていた。しかし、複数のＰＣＩデバイスの中にＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスが含まれると、カードバスデバイスはＩＤＳＥＬの概念を持たないためターゲットデバイスとして特定することができないという問題を抱えていた。   On the other hand, in the case of a PCI bus premised on Point to Multi-Point, when a plurality of PCI devices are mounted and the host controller becomes a master, the target device is specified by IDSEL (signal for specifying a target device). It was. However, when a card bus device based on Point to Point is included in a plurality of PCI devices, the card bus device does not have an IDSEL concept, and thus cannot be specified as a target device.

また、この種のＰＣＩデバイスに関連した拡張機能実現の手法として特許文献１に開示された技術がある。特許文献１には、簡単に説明すると、汎用のＰＣＩデバイスをカードバス用のＰＣカードに内蔵されるＬＳＩとして利用することができるインターフェース回路を提供することを課題とし、このインターフェース回路をカードバス用インターフェース回路として内蔵したカードバス用ＰＣカードについて記載している。しかし、この手法ではカードバス用ＰＣカード個々にインターフェース回路を内蔵させる必要があり、既存のＰＣカードに適用することは困難である。   Further, there is a technique disclosed in Patent Document 1 as a technique for realizing an extended function related to this type of PCI device. Briefly described in Patent Document 1, it is an object to provide an interface circuit that can use a general-purpose PCI device as an LSI built in a PC card for a card bus. This interface circuit is used for a card bus. A card bus PC card built in as an interface circuit is described. However, in this method, it is necessary to incorporate an interface circuit for each card card for the card bus, and it is difficult to apply to an existing PC card.

特開平１１−１２０１２０号公報JP 11-120120 A

そこで、本発明の課題は、カードバスデバイスを含めて複数のデバイスが実装される場合であってもその実装数に関係なく、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔの形式で各デバイスを個別にアクセス可能とすることにある。   Accordingly, an object of the present invention is to enable individual access to each device in the form of Point to Multi-Point, regardless of the number of mounted devices, even when a plurality of devices including a card bus device are mounted. There is.

本発明の第１の装置は、 ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置であって、
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力する制御回路であって、該ホストコントローラ自体が出力できるカードバスデバイス制御のための信号より多い制御信号を入出力する制御回路を備え、
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、前記制御回路は前記ＦＲＡＭＥ制御信号に基づいてパスの切り替えを行って前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力するようにし、
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記制御回路をオフにするようにしている。 A first apparatus of the present invention is an apparatus that includes a host controller, is mounted with at least two devices that are accessed by the host controller, and at least one of them is a card bus device on the premise of Point to Point. ,
A card circuit that outputs a FRAME signal only to a target card bus device when the host controller becomes a master and accesses the card bus device as a target, and the host controller itself can output a control circuit for input and output more control signals from the signal for the device control,
One or more card bus devices as the devices to be accessed and one or more PCI devices based on Point to Multi-Point are mounted, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, and the control circuit performs path switching based on the FRAME control signal and outputs the FRAME signal to the target card bus device,
The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. The control circuit is turned off by the FRAME control signal.

本発明の第２の装置は、 ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置であって、A second apparatus according to the present invention is an apparatus that includes a host controller, is mounted with at least two devices accessed by the host controller, and at least one of them is a card bus device on the premise of Point to Point. ,
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力する制御回路を備え、  A control circuit that outputs a FRAME signal only to the target card bus device when the host controller becomes a master and accesses the card bus device as a target;
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、前記制御回路は前記ＦＲＡＭＥ制御信号に基づいてパスの切り替えを行って前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力し、  One or more card bus devices as the devices to be accessed and one or more PCI devices based on Point to Multi-Point are mounted, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, the control circuit performs path switching based on the FRAME control signal, and outputs the FRAME signal to the target card bus device,
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記制御回路をオフにするようにしている。  The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. The control circuit is turned off by the FRAME control signal.

本発明の第１のアクセス制御方法は、
ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置におけるアクセス制御方法であって、
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時には、該ホストコントローラ自体が出力できるカードバスデバイス制御のための信号より多い制御信号を入出力する機能を持つ制御回路を通して、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力してアクセス可能にし、
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、該ＦＲＡＭＥ制御信号に基づいて前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力してアクセス可能にし、
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記ＦＲＡＭＥ信号をカードバスデバイスに入力させないようにしている。 The first access control method of the present invention includes:
An access control method in an apparatus comprising a host controller, wherein at least two devices accessed by the host controller are mounted, and at least one of them is a card bus device based on Point to Point,
When the host controller becomes a master and accesses the card bus device as a target, the control is performed through a control circuit having a function of inputting / outputting more control signals than the card bus device control signal that can be output by the host controller itself. Only the target card bus device can be accessed by outputting the FRAME signal ,
One or more card bus devices and one or more PCI devices based on Point to Multi-Point are mounted as the devices to be accessed, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, the FRAME signal is output to the target card bus device based on the FRAME control signal, and is accessible.
The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. The FRAME signal is not input to the card bus device by the FRAME control signal.

本発明の第２のアクセス制御方法は、 ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置におけるアクセス制御方法であって、The second access control method of the present invention is an apparatus comprising a host controller, wherein at least two devices accessed by the host controller are mounted, and at least one of them is a card bus device premised on Point to Point. An access control method,
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力してアクセス可能とし、  When the host controller becomes a master and accesses the card bus device as a target, the FRAME signal is output only to the target card bus device to be accessible,
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、該ＦＲＡＭＥ制御信号に基づいて前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力してアクセス可能にし、  One or more card bus devices as the devices to be accessed and one or more PCI devices based on Point to Multi-Point are mounted, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, the FRAME signal is output to the target card bus device based on the FRAME control signal, and is accessible.
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記ＦＲＡＭＥ信号をカードバスデバイスに入力させないようにしている。  The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. The FRAME signal is not input to the card bus device by the FRAME control signal.

以上のことから理解できるように、本発明においては、既存のＰＣＩカードを実装できる回路構成を有したハードウェア回路におけるアクセス制御を目的としている。   As can be understood from the above, the present invention aims at access control in a hardware circuit having a circuit configuration capable of mounting an existing PCI card.

本発明の制御回路はＦＲＡＭＥ信号のみをオン／オフ制御することを主としており、このＦＲＡＭＥ信号のみのオン／オフで、アクセスしたいターゲットデバイスのみにＦＲＡＭＥ信号を入力する。   The control circuit of the present invention mainly controls on / off of only the FRAME signal. By turning on / off only the FRAME signal, the FRAME signal is input only to the target device to be accessed.

ＦＲＡＭＥ信号が入力されない非ターゲットデバイスはＦＲＡＭＥ信号以外の信号が入力されるが、ＦＲＡＭＥ信号が入力されないため、アドレスやデータは有効にならない。   A non-target device to which no FRAME signal is input receives a signal other than the FRAME signal. However, since the FRAME signal is not input, the address and data are not valid.

本発明では、接続されるＰＣＩデバイスやカードバスデバイス等のデバイス数に関係なくＦＲＡＭＥ信号の切り替えを行う制御回路ひとつで対応できる。   In the present invention, one control circuit for switching the FRAME signal can be used regardless of the number of devices such as PCI devices and card bus devices to be connected.

本発明によれば、カードバスデバイスを含めて複数のデバイスが実装される場合であってもその実装数に関係なく、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔの形式で各デバイスを個別にアクセスすることが可能となる。   According to the present invention, even when a plurality of devices including a card bus device are mounted, it is possible to individually access each device in the point-to-multi-point format regardless of the number of mounted devices. Become.

本発明は通信端末機器において、Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔとされるカードバスデバイスを含むデバイスを複数実装した場合、ホストコントローラが同時にクライアントに対しコンフィグレーションを行う際の制御を可能とした回路構成に特徴を有する。   The present invention is characterized by a circuit configuration that enables control when a host controller performs configuration for a client at the same time when a plurality of devices including a card bus device that is point-to-point are mounted in a communication terminal device. .

図１を参照して上記特徴を実現するための本発明の基本概念について説明する。図１ではホストコントローラ１に対して、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔとされる複数のＰＣＩデバイス３−１〜３−Ｎ（Ｎは正の整数）が接続されると共に、Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔとされる複数のカードバスデバイス４−１〜４−Ｎが制御回路２を介して接続されている。なお、ＰＣＩデバイス、カードバスデバイスのいずれもカード形式にて実装されるものであるが、便宜上、カードの形態、バス及びコネクタについては図示を省略している。これは以降で説明される図２、図５、図６でも同様である。   The basic concept of the present invention for realizing the above features will be described with reference to FIG. In FIG. 1, a plurality of PCI devices 3-1 to 3 -N (N is a positive integer) that is point-to-multi-point and a plurality of points that are point-to-point are connected to the host controller 1. Card bus devices 4-1 to 4 -N are connected via the control circuit 2. Note that both the PCI device and the card bus device are mounted in a card format, but for the sake of convenience, the form of the card, the bus, and the connector are not shown. This also applies to FIGS. 2, 5, and 6 described later.

図１において、ホストコントローラ１は、ＩＤＳＥＬを持つＰＣＩデバイス３−１〜３−Ｎに対しては任意にアクセスすることができる。一方、カードバスデバイス４−１〜４−Ｎに対しては、ホストコントローラ１からのＦＲＡＭＥ信号を制御回路２で切り替えてターゲットとするカードバスデバイスに送ることでアクセスする。つまり、ホストコントローラ１がカードバスデバイスを含む複数のデバイスへアクセスする場合、ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を入力できるようにすることで複数のデバイスの制御を可能としている。   In FIG. 1, the host controller 1 can arbitrarily access the PCI devices 3-1 to 3 -N having IDSEL. On the other hand, the card bus devices 4-1 to 4-N are accessed by switching the FRAME signal from the host controller 1 by the control circuit 2 and sending it to the target card bus device. That is, when the host controller 1 accesses a plurality of devices including the card bus device, the FRAME signal can be input only to the target card bus device, thereby enabling control of the plurality of devices.

このように、本発明では、Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔとされるカードバスデバイスであっても、これを複数接続し、しかもＦＲＡＭＥ信号を切り替えて入力できるようにすることでＰｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔと同等の機能を持たせることが可能となる。   As described above, in the present invention, even if the card bus device is point-to-point, a plurality of the devices can be connected, and the FRAME signal can be switched and input so that the same function as point-to-multi-point is achieved. It becomes possible to have.

［第１の実施例］
図２に本発明の第１の実施例による構成を示す。第１の実施例では、ホストコントローラ１に２つのカードバスデバイス５、６が接続されているものとする。この場合、ホストコントローラ１のＦＲＡＭＥ信号は制御回路２を介してカードバスデバイス５、６に接続される。また、制御回路２にはホストコントローラ１のＦＲＡＭＥ制御信号を入力している。 [First embodiment]
FIG. 2 shows a configuration according to the first embodiment of the present invention. In the first embodiment, it is assumed that two card bus devices 5 and 6 are connected to the host controller 1. In this case, the FRAME signal of the host controller 1 is connected to the card bus devices 5 and 6 via the control circuit 2. Further, the FRAME control signal of the host controller 1 is input to the control circuit 2.

なお、図３には制御回路２の一例を示し、図４にはホストコントローラ１によるカードバスデバイス５、６へのアクセス制御のフローチャートを示す。   3 shows an example of the control circuit 2, and FIG. 4 shows a flowchart of access control to the card bus devices 5 and 6 by the host controller 1.

図３、図４をも参照して、図２のカードバスデバイス５、６へのアクセス制御方法について説明する。   A method for controlling access to the card bus devices 5 and 6 in FIG. 2 will be described with reference to FIGS.

図４のステップＳ１、Ｓ２において、ホストコントローラ１がカードバスデバイス５にアクセスした場合、制御回路２はＦＲＡＭＥ制御信号によりＦＲＡＭＥ信号の切り替えを行う。この場合は、制御回路２内のカードバスデバイス５用のパスＡがオンになり、カードバスデバイス６用のパスＢはオフとなる(ここでオンとはホストコントローラ１のＦＲＡＭＥとカードバスデバイスのＦＲＡＭＥ間の短絡を意味し、オフは開放を意味する)（ステップＳ３）。これによりカードバスデバイス６側にはＦＲＡＭＥ信号が伝わらず、カードバスデバイス５にのみ通信が可能となる（ステップＳ５）。   When the host controller 1 accesses the card bus device 5 in steps S1 and S2 of FIG. 4, the control circuit 2 switches the FRAME signal by the FRAME control signal. In this case, the path A for the card bus device 5 in the control circuit 2 is turned on, and the path B for the card bus device 6 is turned off (here, “ON” means the FRAME of the host controller 1 and the card bus device). This means a short circuit between the FRAMEs, and OFF means an open state) (step S3). As a result, the FRAME signal is not transmitted to the card bus device 6 side, and only the card bus device 5 can be communicated (step S5).

同様に、ホストコントローラ１がカードバスデバイス６にアクセスした場合、制御回路２はＦＲＡＭＥ制御信号によりＦＲＡＭＥ信号の切り替えを行う。この場合、制御回路２内でパスＢがオン、パスＡがオフとなる（ステップＳ４）。これによりカードバスデバイス５側にはＦＲＡＭＥ信号が伝わらず、カードバスデバイス６にのみ通信が可能となる（ステップＳ５）。   Similarly, when the host controller 1 accesses the card bus device 6, the control circuit 2 switches the FRAME signal by the FRAME control signal. In this case, the path B is turned on and the path A is turned off in the control circuit 2 (step S4). As a result, the FRAME signal is not transmitted to the card bus device 5 side, and only the card bus device 6 can be communicated (step S5).

このようにＩＤＳＥＬの無いカードバスデバイスを２つ実装した場合でも１つのＦＲＡＭＥ信号でアクセス制御することができる。   Thus, even when two card bus devices without IDSEL are mounted, access control can be performed with one FRAME signal.

なお、ホストコントローラ１がカードバスデバイスにアクセスしない時は制御回路２につながったＦＲＡＭＥ信号は全てオンとする。つまり、ホストコントローラ１、カードバスデバイス５、６のＦＲＡＭＥは全て接続されている状態となる。この時カードバスデバイス５がマスタとなってホストコントローラ１にアクセスする場合、カードバスデバイス５とホストコントローラ１の間のＲＥＱ１信号とＧＮＴ１信号の通信により、競合回路のバス使用権の特定が実施される。ここで、カードバスデバイス５のためのＲＥＱ１信号及びＧＮＴ１信号とカードバスデバイス６のためのＲＥＱ２信号及びＧＮＴ２信号とは排他的に動作するため、マスタとならなかったカードバスデバイス６は、カードバスデバイス５が通信している間、通信を開始できない。同様なことはカードバスデバイス６がマスタとなった時にも言える。このように、常にＦＲＡＭＥ信号が入力された状態でもアクセス、非アクセスの識別が可能であり、カードバスデバイス側がマスタとなった時でも問題無い。   When the host controller 1 does not access the card bus device, all FRAME signals connected to the control circuit 2 are turned on. That is, the FRAMEs of the host controller 1 and the card bus devices 5 and 6 are all connected. At this time, when the card bus device 5 becomes the master and accesses the host controller 1, the bus use right of the competing circuit is specified by the communication of the REQ1 signal and the GNT1 signal between the card bus device 5 and the host controller 1. The Here, since the REQ1 signal and the GNT1 signal for the card bus device 5 and the REQ2 signal and the GNT2 signal for the card bus device 6 operate exclusively, the card bus device 6 that has not become the master is connected to the card bus. While device 5 is communicating, communication cannot be started. The same can be said when the card bus device 6 becomes the master. Thus, even when the FRAME signal is always input, it is possible to identify access and non-access, and there is no problem even when the card bus device side becomes the master.

図２は、カードバスデバイスが２個実装されている最も簡単な例を示しており、３個以上実装される場合にも原理は同じである。勿論、制御回路２では、ホストコントローラ２からのＦＲＡＭＥ制御信号により３個以上のカードバスデバイスの中からターゲットとなるカードバスデバイスを選択するように切り替え制御を実行する。   FIG. 2 shows the simplest example in which two card bus devices are mounted. The principle is the same when three or more card bus devices are mounted. Of course, the control circuit 2 executes switching control so as to select a target card bus device from among three or more card bus devices according to the FRAME control signal from the host controller 2.

第１の実施例の効果は以下の通りである。   The effects of the first embodiment are as follows.

第１の効果は、複数のカードバスデバイスを実装した場合であってもアクセスする時、ホストコントローラで制御回路をコントロールすることにより、ターゲットのカードバスデバイスをアクティブにすることができる。   The first effect is that even when a plurality of card bus devices are mounted, the target card bus device can be activated by controlling the control circuit with the host controller when accessing.

第２の効果は、単一のＦＲＡＭＥ信号で複数のカードバスデバイスに対してＰｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔの形式でアクセスすることができる。   The second effect is that a plurality of card bus devices can be accessed in the form of Point to Multi-Point with a single FRAME signal.

第３の効果は、既存のカードバスデバイスであっても適用可能である。   The third effect can be applied even to an existing card bus device.

［第２の実施例］
図５を参照して本発明の第２の実施例について説明する。第２の実施例は、その基本的構成は第１の実施例と同じであるが、拡張性について工夫している。 [Second Embodiment]
A second embodiment of the present invention will be described with reference to FIG. The basic configuration of the second embodiment is the same as that of the first embodiment, but the expansibility is devised.

図５は、ＩＤＳＥＬを持つ１つのＰＣＩデバイス７と１つのカードバスデバイス８を実装した例を示している。ホストコントローラ１のＦＲＡＭＥにＰＣＩデバイス７のＦＲＡＭＥが直接接続され、カードバスデバイス８のＦＲＡＭＥは制御回路２を介して接続されている。勿論、制御回路２にはホストコントローラ１からＦＲＡＭＥ制御信号が与えられる。また、ホストコントローラ１のＩＤＳＥＬにＰＣＩデバイス７のＩＤＳＥＬが直接接続されている。   FIG. 5 shows an example in which one PCI device 7 having IDSEL and one card bus device 8 are mounted. The FRAME of the PCI device 7 is directly connected to the FRAME of the host controller 1, and the FRAME of the card bus device 8 is connected via the control circuit 2. Of course, the FRAME control signal is given to the control circuit 2 from the host controller 1. The IDSEL of the PCI device 7 is directly connected to the IDSEL of the host controller 1.

図５において、ホストコントローラ１がＰＣＩデバイス７にアクセスする時には、ＩＤＳＥＬによってターゲットデバイス、つまりＰＣＩデバイス７をアクティブにする。この時ホストコントローラ１は、カードバスデバイス８をインアクティブにするためＦＲＡＭＥ制御信号により制御回路２をオフにし、ＦＲＡＭＥ信号がカードバスデバイス８入力されないようにする。   In FIG. 5, when the host controller 1 accesses the PCI device 7, the target device, that is, the PCI device 7 is activated by IDSEL. At this time, the host controller 1 turns off the control circuit 2 by the FRAME control signal in order to make the card bus device 8 inactive so that the FRAME signal is not input to the card bus device 8.

一方、ホストコントローラ１がカードバスデバイス８にアクセスする時には、ＦＲＡＭＥ制御信号により制御回路２をオンにし、ＦＲＡＭＥ信号をカードバスデバイス８に入力させることでアクセス可能となる。この時、ＰＣＩデバイス７のＩＤＳＥＬはインアクティブとする。   On the other hand, when the host controller 1 accesses the card bus device 8, it can be accessed by turning on the control circuit 2 by the FRAME control signal and inputting the FRAME signal to the card bus device 8. At this time, the IDSEL of the PCI device 7 is inactive.

このように、第２の実施例では、ＰＣＩデバイスとカードバスデバイスが実装された場合でもＰｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔの形式でアクセス可能である。   As described above, in the second embodiment, even when a PCI device and a card bus device are mounted, the access can be made in the form of Point to Multi-Point.

［第３の実施例］
図６を参照して本発明の第３の実施例について説明する。第３の実施例も、その基本的構成は第１の実施例と同じであるが、拡張性について工夫している。 [Third embodiment]
A third embodiment of the present invention will be described with reference to FIG. The basic configuration of the third embodiment is the same as that of the first embodiment, but the expansibility is devised.

図６は、ＩＤＳＥＬを持つ複数のＰＣＩデバイス３−１〜３−Ｎと複数のカードバスデバイス４−１〜４−Ｎを実装した例を示している。ホストコントローラ１のＦＲＡＭＥにＰＣＩデバイス３−１〜３−Ｎの各ＦＲＡＭＥが直接接続され、カードバスデバイス４−１〜４−Ｎの各ＦＲＡＭＥは制御回路２を介して接続されている。勿論、制御回路２にはホストコントローラ１からＦＲＡＭＥ制御信号が与えられる。また、ホストコントローラ１のＩＤＳＥＬ＿Ａ〜ＩＤＳＥＬ＿ＮにＰＣＩデバイス３−１〜３−ＮのＩＤＳＥＬ＿Ａ〜ＩＤＳＥＬ＿Ｎがそれぞれ直接接続されている。   FIG. 6 shows an example in which a plurality of PCI devices 3-1 to 3-N having IDSEL and a plurality of card bus devices 4-1 to 4-N are mounted. The FRAMEs of the PCI devices 3-1 to 3 -N are directly connected to the FRAME of the host controller 1, and the FRAMEs of the card bus devices 4-1 to 4 -N are connected via the control circuit 2. Of course, the FRAME control signal is given to the control circuit 2 from the host controller 1. Further, IDSEL_A to IDSEL_N of the PCI devices 3-1 to 3-N are directly connected to IDSEL_A to IDSEL_N of the host controller 1, respectively.

図６において、ホストコントローラ１のターゲットがＰＣＩデバイス、例えばＰＣＩデバイス３−１の時、ＰＣＩデバイス３−１に割り当てられたＩＤＳＥＬ信号（ＩＤＳＥＬ＿Ａ）を出力することで特定のＰＣＩデバイスを選択できる。この時制御回路２はオフとされる。   In FIG. 6, when the target of the host controller 1 is a PCI device, for example, the PCI device 3-1, a specific PCI device can be selected by outputting an IDSEL signal (IDSEL_A) assigned to the PCI device 3-1. At this time, the control circuit 2 is turned off.

一方、ターゲットがカードバスデバイス、例えばカードバスデバイス４−１の時、ＩＤＳＥＬ＿Ａ〜ＩＤＳＥＬ＿Ｎはインアクティブとされ、ホストコントローラ１からのＦＲＡＭＥ制御信号に基づく制御回路２の切り替え機能によりターゲットデバイス４−１のみにＦＲＡＭＥ信号が接続されることでアクティブとなる。   On the other hand, when the target is a card bus device, for example, the card bus device 4-1, IDSEL_A to IDSEL_N are inactive, and only the target device 4-1 is selected by the switching function of the control circuit 2 based on the FRAME control signal from the host controller 1. It becomes active when the FRAME signal is connected to.

このようにして、第３の実施例によれば、任意の数のＰＣＩデバイス、カードバスデバイスに対してＰｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔの形式でアクセスすることができる。   In this way, according to the third embodiment, any number of PCI devices and card bus devices can be accessed in the form of Point to Multi-Point.

本発明による技術は、パーソナルコンピュータの他、主に情報通信分野における通信端末機器への適用に適している。   The technology according to the present invention is suitable for application to communication terminal equipment in the field of information communication in addition to personal computers.

図１は、本発明の基本概念を説明するためのブロック図である。FIG. 1 is a block diagram for explaining the basic concept of the present invention. 図２は、本発明の第１の実施例による装置構成を示すブロック図である。FIG. 2 is a block diagram showing an apparatus configuration according to the first embodiment of the present invention. 図３は、本発明において用いられる制御回路の作用を説明するための図である。FIG. 3 is a diagram for explaining the operation of the control circuit used in the present invention. 図４は、本発明の第１の実施例の動作を説明するためのフローチャート図である。FIG. 4 is a flowchart for explaining the operation of the first embodiment of the present invention. 図５は、本発明の第２の実施例による装置構成を示すブロック図である。FIG. 5 is a block diagram showing an apparatus configuration according to the second embodiment of the present invention. 図５は、本発明の第３の実施例による装置構成を示すブロック図である。FIG. 5 is a block diagram showing an apparatus configuration according to the third embodiment of the present invention.

符号の説明Explanation of symbols

１ ホストコントローラ
２ 制御回路
３−１〜３−Ｎ、７ ＰＣＩデバイス
４−１〜４−Ｎ、５、６、８ カードバスデバイス DESCRIPTION OF SYMBOLS 1 Host controller 2 Control circuit 3-1 to 3-N, 7 PCI device 4-1 to 4-N 5, 6, 8 Card bus device

Claims (5)

ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置であって、
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力する制御回路であって、該ホストコントローラ自体が出力できるカードバスデバイス制御のための信号より多い制御信号を入出力する制御回路を備え、
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、前記制御回路は前記ＦＲＡＭＥ制御信号に基づいてパスの切り替えを行って前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力するようにし、
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記制御回路をオフにすることを特徴とする装置。 An apparatus comprising a host controller, wherein at least two devices accessed by the host controller are mounted, and at least one of them is a card bus device based on Point to Point,
A card circuit that outputs a FRAME signal only to a target card bus device when the host controller becomes a master and accesses the card bus device as a target, and can be output by the host controller itself a control circuit for input and output more control signals from the signal for the device control,
One or more card bus devices and one or more PCI devices based on Point to Multi-Point are mounted as the devices to be accessed, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, and the control circuit performs path switching based on the FRAME control signal and outputs the FRAME signal to the target card bus device,
The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. The apparatus is characterized in that the control circuit is turned off by the FRAME control signal . 請求項１記載の装置を備えたことを特徴とする通信端末機器。A communication terminal device comprising the apparatus according to claim 1. ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置であって、
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力する制御回路を備え、
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、前記制御回路は前記ＦＲＡＭＥ制御信号に基づいてパスの切り替えを行って前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力し、
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記制御回路をオフにすることを特徴とする装置。 An apparatus comprising a host controller, wherein at least two devices accessed by the host controller are mounted, and at least one of them is a card bus device based on Point to Point,
A control circuit that outputs a FRAME signal only to the target card bus device when the host controller becomes a master and accesses the card bus device as a target;
One or more card bus devices as the devices to be accessed and one or more PCI devices based on Point to Multi-Point are mounted, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, the control circuit performs path switching based on the FRAME control signal, and outputs the FRAME signal to the target card bus device,
The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. The apparatus is characterized in that the control circuit is turned off by the FRAME control signal. ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置におけるアクセス制御方法であって、  An access control method in an apparatus comprising a host controller, wherein at least two devices accessed by the host controller are mounted, and at least one of them is a card bus device based on Point to Point,
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時には、該ホストコントローラ自体が出力できるカードバスデバイス制御のための信号より多い制御信号を入出力する機能を持つ制御回路を通して、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力してアクセス可能にし、  When the host controller becomes a master and accesses the card bus device as a target, through the control circuit having a function of inputting / outputting more control signals than the card bus device control signals that can be output by the host controller itself, Only the target card bus device can be accessed by outputting the FRAME signal,
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、該ＦＲＡＭＥ制御信号に基づいて前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力してアクセス可能にし、  One or more card bus devices as the devices to be accessed and one or more PCI devices based on Point to Multi-Point are mounted, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, the FRAME signal is output to the target card bus device based on the FRAME control signal, and is accessible.
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記ＦＲＡＭＥ信号をカードバスデバイスに入力させないようにすることを特徴とするアクセス制御方法。  The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. An access control method for preventing the FRAME signal from being input to the card bus device by the FRAME control signal. ホストコントローラを備え、該ホストコントローラによってアクセスされるデバイスが少なくとも２つ実装され、それらの少なくとも１つがＰｏｉｎｔ ｔｏ Ｐｏｉｎｔを前提としたカードバスデバイスである装置におけるアクセス制御方法であって、
前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、該ターゲットとなるカードバスデバイスに対してのみＦＲＡＭＥ信号を出力してアクセス可能とし、
前記アクセスされるデバイスとして前記カードバスデバイスが１つ以上、Ｐｏｉｎｔ ｔｏ Ｍｕｌｔｉ−Ｐｏｉｎｔを前提としたＰＣＩデバイスが１つ以上それぞれ実装され、前記ホストコントローラがマスタとなって前記カードバスデバイスをターゲットとしてアクセスする時、ＦＲＡＭＥ制御信号を出力し、該ＦＲＡＭＥ制御信号に基づいて前記ＦＲＡＭＥ信号を前記ターゲットとなるカードバスデバイスに出力してアクセス可能にし、
前記ホストコントローラと前記ＰＣＩデバイスの間がＩＤＳＥＬで直接接続可能にされており、前記ホストコントローラがマスタとなって前記ＰＣＩデバイスをアクセスする時にはターゲットとなる前記ＰＣＩデバイスに該当するＩＤＳＥＬをアクティブにすると共に、前記ＦＲＡＭＥ制御信号により前記ＦＲＡＭＥ信号をカードバスデバイスに入力させないようにすることを特徴とするアクセス制御方法。 An access control method in an apparatus comprising a host controller, wherein at least two devices accessed by the host controller are mounted, and at least one of them is a card bus device based on Point to Point,
When the host controller becomes a master and accesses the card bus device as a target, the FRAME signal is output only to the target card bus device to be accessible,
One or more card bus devices and one or more PCI devices based on Point to Multi-Point are mounted as the devices to be accessed, and the host controller serves as a master to access the card bus device as a target. The FRAME control signal is output, and based on the FRAME control signal, the FRAME signal is output to the target card bus device to be accessible,
The host controller and the PCI device can be directly connected by IDSEL, and when the host controller accesses the PCI device as a master, the IDSEL corresponding to the target PCI device is activated. An access control method for preventing the FRAME signal from being input to the card bus device by the FRAME control signal.
JP2006201056A 2006-07-24 2006-07-24 Apparatus provided with card bus device and access control method thereof Expired - Fee Related JP4339338B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006201056A JP4339338B2 (en) 2006-07-24 2006-07-24 Apparatus provided with card bus device and access control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006201056A JP4339338B2 (en) 2006-07-24 2006-07-24 Apparatus provided with card bus device and access control method thereof

Publications (2)

Publication Number Publication Date
JP2008027307A JP2008027307A (en) 2008-02-07
JP4339338B2 true JP4339338B2 (en) 2009-10-07

Family

ID=39117862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006201056A Expired - Fee Related JP4339338B2 (en) 2006-07-24 2006-07-24 Apparatus provided with card bus device and access control method thereof

Country Status (1)

Country Link
JP (1) JP4339338B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5790694B2 (en) * 2013-04-02 2015-10-07 セイコーエプソン株式会社 Biological information processing method and biological information processing apparatus

Also Published As

Publication number Publication date
JP2008027307A (en) 2008-02-07

Similar Documents

Publication Publication Date Title
TWI566104B (en) Systems for switching between multiple computing device interfaces and methods and systems for switching between pcie buses thereof
KR20080047998A (en) Apparatus and method for switching an apparatus to a power saving mode
CN107391419B (en) Support general sequence busbar concentrator of many host computers and automobile-used host computer
JP2000082035A (en) Method and system for supporting plural peripheral components interconnect buses supporting various frequency operations
US9652427B2 (en) Processor module, micro-server, and method of using processor module
KR20150058600A (en) Flexible server system
JP2005353168A (en) Memory interface circuit and memory interface method
US20180121093A1 (en) Data buffer for multiple dimm topology
JP4339338B2 (en) Apparatus provided with card bus device and access control method thereof
JP3992702B2 (en) Programmable logic blocks that can be used for asynchronous circuit design
JP4346539B2 (en) Control device
KR100871835B1 (en) Memory system and method of signaling of the same
US10318458B2 (en) Method and circuit arrangement for temporally limiting and separately accessing a system on a chip
US20180032461A1 (en) Control circuit board, micro-server, control system and control method thereof
CN117421268A (en) Interconnection system, equipment and network
TWI526842B (en) Controlling and switching module capable of being applied in x86 systems for writing data
JP2003331240A (en) Ic card and its control method
JP2011150613A (en) Data processing apparatus
KR20200134433A (en) Data processing apparatus
JP4174272B2 (en) Device controller
JP2007522576A (en) Digital signal processing integrated circuit having IO connection
JP2015018355A (en) Computer system
CN116150081A (en) Heterogeneous redundant backboard, device, communication method, storage medium and electronic equipment
JP3946980B2 (en) Register access device
JP2009032072A (en) Device for directional control of bidirectional bus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090401

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090701

R150 Certificate of patent or registration of utility model

Ref document number: 4339338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees