JP2000020579A - Device for designing substrate and its method - Google Patents

Device for designing substrate and its method

Info

Publication number
JP2000020579A
JP2000020579A JP10192022A JP19202298A JP2000020579A JP 2000020579 A JP2000020579 A JP 2000020579A JP 10192022 A JP10192022 A JP 10192022A JP 19202298 A JP19202298 A JP 19202298A JP 2000020579 A JP2000020579 A JP 2000020579A
Authority
JP
Japan
Prior art keywords
pin assignment
board
node
storage means
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10192022A
Other languages
Japanese (ja)
Inventor
Yasuhei Yamamoto
泰平 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shashin Kagaku Co Ltd
Original Assignee
Shashin Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shashin Kagaku Co Ltd filed Critical Shashin Kagaku Co Ltd
Priority to JP10192022A priority Critical patent/JP2000020579A/en
Publication of JP2000020579A publication Critical patent/JP2000020579A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make easily designable a wire connection for connecting plural second substrates in a short time. SOLUTION: The substrate design device for properly connecting plural second substrates which are arranged on the first substrate is characterized by providing a node data storage means 1 storing node data which indicate the correspondence of parts mounted on the second substrates to a pin assignment, a connecting information storage means 2 storing pin assignment connecting data which indicate the correspondence of the connector of the first substrate connected to the pin assignment and a processing means 3 permitting the node name of the pin assignment which is the same as that of a node data file stored in the node data storage means 1, the pin assignment and the connector of the first substrate to correspond when the pin assignment exists in pin assignment connecting data which is stored in the connecting information storage means 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ベースとなる第1
基板上に実装する複数の第2基板を適正な位置に配置す
るための基板設計装置及び基板設計方法に関する。
TECHNICAL FIELD The present invention relates to a first base
The present invention relates to a board design apparatus and a board design method for arranging a plurality of second boards mounted on a board at appropriate positions.

【0002】[0002]

【従来の技術】従来、ベースボードである第1基板上に
複数の第2基板を実装する場合、一般的には、第1基板
に取り付けられるコネクタ(第2基板に取り付けられる
コネクタに嵌合する雌型のコネクタ)同士を結線する方
法が採用されている。従って、第1基板の回路の設計が
第2基板間の結線を左右することとなり、設計の正確さ
が要求される。
2. Description of the Related Art Conventionally, when a plurality of second boards are mounted on a first board which is a base board, generally, a connector attached to the first board (fitted with a connector attached to the second board). (Female connectors) are connected to each other. Therefore, the design of the circuit of the first substrate affects the connection between the second substrates, and the design accuracy is required.

【0003】上述のような基板の設計方法の一例とし
て、ノード名と該ノード名に対応するデバイスのピンア
サインとの対応を回路設計装置によって出力し、その出
力に基づき、作業者がCAD装置等を用いて回路図を作
成する方法がある。
As an example of a board design method as described above, the correspondence between a node name and a pin assignment of a device corresponding to the node name is output by a circuit design device, and based on the output, an operator can use a CAD device or the like. There is a method of creating a circuit diagram by using.

【0004】[0004]

【発明が解決しようとする課題】しかし、前記従来の基
板の設計方法によると、回路設計装置にて出力されるの
はノード名と該ノード名に対応するデバイスのピンアサ
インであるために、作業者は、前記出力されたピンアサ
インと該ピンアサインが嵌合されるべきコネクタ(第1
基板に取り付けられる)とを参照しながらコネクタ間の
結線を作成するためには、作業が煩雑である上、長時間
を要するという問題がある。
However, according to the conventional board design method, the output from the circuit design apparatus is a node name and a pin assignment of a device corresponding to the node name. The user assigns the output pin assignment to the connector (first connector) to which the pin assignment is to be fitted.
In order to create the connection between the connectors while referring to (attached to the substrate), there is a problem that the operation is complicated and a long time is required.

【0005】本発明は、以上のような問題点を解決する
ためになされたもので、複数の第2基板間を接続するた
めの結線を容易に且つ短時間に設計することを課題とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to easily and quickly design connections for connecting a plurality of second substrates.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
になされた本発明に係る基板設計装置は、請求項1記載
の如く、第1基板上に配置される複数の第2基板間を適
正に接続するための基板設計装置において、ノード名
と、該ノード名に対応し、前記第2基板に搭載される部
品のピンアサインとの対応を示すノードデータを記憶す
るノードデータ記憶手段1 と、ピンアサインと、該ピン
アサインに接続される第1基板のコネクタの対応を示す
ピンアサイン接続データを記憶する接続情報記憶手段2
と、前記ノードデータ記憶手段1 に記憶されるノードデ
ータファイルのピンアサインと同一のピンアサインが前
記接続情報記憶手段2 に記憶されたピンアサイン接続デ
ータに存在する場合に、そのノード名、ピンアサイン及
び第1基板のコネクタを対応させる処理手段3 を有する
ことを特徴とする。このように、前記接続情報記憶手段
2 に記憶されたピンアサイン接続データに存在する場合
に、そのノード名、ピンアサイン及び第1基板のコネク
タを対応させる処理手段3 を有するので、従来の如く回
路図を作成することなくノード名、ピンアサイン及び第
1基板のコネクタを対応することができる。
According to a first aspect of the present invention, there is provided a board designing apparatus for solving the above-mentioned problem, wherein a space between a plurality of second boards arranged on a first board is properly adjusted. In a board design apparatus for connecting to a node name, a node name and node data storage means 1 for storing node data corresponding to the node name and indicating a pin assignment of a component mounted on the second board, Connection information storage means 2 for storing pin assignment connection data indicating the correspondence between the pin assignment and the connector of the first board connected to the pin assignment
If the same pin assignment as the pin assignment of the node data file stored in the node data storage means 1 exists in the pin assignment connection data stored in the connection information storage means 2, the node name, the pin assignment And a processing means 3 for associating the connector of the first substrate with the connector of the first substrate. Thus, the connection information storage means
2 has processing means 3 for associating the node name, the pin assignment and the connector of the first board when the data exists in the pin assignment connection data stored in the node assignment data 2. The pin assignment and the connector on the first substrate can be used.

【0007】本発明に係る基板設計方法は、請求項2に
記載の如く、第1基板上に配置される複数の第2基板間
を適正に接続するための基板設計方法において、予め供
給されるノード名と、該ノード名に対応し、前記第2基
板に搭載される部品のピンアサインとの対応を示すノー
ドデータとを記憶し(S1)、ピンアサインと、該ピンアサ
インに接続される第1基板のコネクタの対応を示すピン
アサイン接続データとを記憶し(S2)、前記記憶されるノ
ードデータのピンアサインと同一のピンアサインが前記
記憶されたピンアサイン接続データに存在する場合に、
そのノード名、ピンアサイン及び第1基板のコネクタを
対応させる(S5)ことを特徴とする。
According to a second aspect of the present invention, there is provided a method for designing a board for properly connecting a plurality of second boards arranged on a first board. A node name and node data corresponding to the node name and indicating a correspondence with a pin assignment of a component mounted on the second board are stored (S1), and the pin assignment and a second pin connected to the pin assignment are stored. Storing pin assignment connection data indicating the correspondence of the connector on one board (S2), and when the same pin assignment as the pin assignment of the stored node data exists in the stored pin assignment connection data,
The node name, the pin assignment, and the connector of the first board are associated (S5).

【0008】[0008]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面に基づいて説明する。図1は本発明に係る基板
設計装置の一実施の形態を示すブロック図であり、図2
は本発明に係る基板設計方法の一実施の形態を示すフロ
ーチャートであり、図3はノード名とピンアサインの対
応の一例を示す表であり、図4は初期状態における第2
基板の信号名とピンアサインと第1基板のコネクタとの
対応の一例を示す表であり、図5は、実装するノード名
とピンアサインと第1基板のコネクタとの対応を示す表
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of a board designing apparatus according to the present invention.
FIG. 3 is a flowchart showing an embodiment of a board design method according to the present invention, FIG. 3 is a table showing an example of correspondence between node names and pin assignments, and FIG.
FIG. 5 is a table showing an example of correspondence between board signal names, pin assignments, and connectors on the first board, and FIG. 5 is a table showing correspondences between node names to be mounted, pin assignments, and connectors on the first board.

【0009】本発明において設計される基板は、第1基
板としてのベースボードと、該ベースボード上に搭載さ
れる複数の第2基板としてのモジュールとから構成され
るものに関する。
The board designed in the present invention relates to a board composed of a base board as a first board and a plurality of modules as a second board mounted on the base board.

【0010】図1において、1 はノードデータ記憶手段
を示す。該ノードデータ記憶手段1には、図3に示す如
き、ノード名と、該ノード名に対応し、モジュールに搭
載されるIC、FPGA等の電子素子のピンアサインと
の対応を示すノードデータが、ノードデータ供給手段4
(図1参照)から供給されている。
In FIG. 1, reference numeral 1 denotes node data storage means. As shown in FIG. 3, the node data storage means 1 stores node data indicating a correspondence between a node name and a pin assignment of an electronic element such as an IC or an FPGA mounted on a module corresponding to the node name. Node data supply means 4
(See FIG. 1).

【0011】2 は、接続情報記憶手段を示す。該接続情
報記憶手段2 には、図4に示す如き、モジュールに接続
されているIC、FPGA等の電子素子より出力又は入
力される初期状態の全ての信号名(ノード名)と、その
信号が出力または入力されるピンアサインと、該ピンア
サインに接続されるベースボードのコネクタとの対応を
示すピンアサイン接続データが記憶される。
Reference numeral 2 denotes connection information storage means. In the connection information storage means 2, as shown in FIG. 4, all signal names (node names) in an initial state which are output or input from electronic elements such as ICs and FPGAs connected to the module and the signals are stored. Pin assignment connection data indicating the correspondence between the output or input pin assignment and the connector of the base board connected to the pin assignment is stored.

【0012】3 は、前記ノードデータ記憶手段1 に記憶
されるノードデータファイルのピンアサインと同一のピ
ンアサインが前記接続情報記憶手段2 に記憶されたピン
アサイン接続データに存在する場合に、そのノード名、
ピンアサイン及びベースボードのコネクタを図5に示す
如く対応させる処理手段を示す。
[0013] 3) When the same pin assignment as the pin assignment of the node data file stored in the node data storage means 1 exists in the pin assignment connection data stored in the connection information storage means 2, Name,
FIG. 6 shows processing means for associating the pin assignment and the connector of the baseboard as shown in FIG.

【0013】また、6 は、処理手段3 から出力される対
応を図5に示すような表形式に出力する出力手段を示
す。
Reference numeral 6 denotes output means for outputting the correspondence output from the processing means 3 in a table format as shown in FIG.

【0014】上記ノードデータ記憶手段1 、接続情報記
憶手段2 及び処理手段3 とから本発明に係る基板設計装
置が構成される。
The above-mentioned node data storage means 1, connection information storage means 2 and processing means 3 constitute a board designing apparatus according to the present invention.

【0015】尚、ノードデータ記憶手段1 及び接続情報
記憶手段2 としては、例えば例えばメモリが用いられ、
処理手段3 としては、例えばCPU等が好適に用いられ
得る。
As the node data storage means 1 and the connection information storage means 2, for example, memories are used.
As the processing means 3, for example, a CPU or the like can be suitably used.

【0016】また、ノードデータ供給手段4 としては、
従来より一般的に用いられている回路設計装置が用いら
れ、ノードデータは、該回路設計装置のコンパイル時に
出力されるファイルを利用することができる。
The node data supply means 4 includes:
Conventionally, a circuit design device generally used is used, and as the node data, a file output at the time of compiling the circuit design device can be used.

【0017】更に、出力手段6 としては、モニタやプリ
ンタ等、作業者がノード名、ピンアサイン及びコネクタ
の対応を表示形式に限定されることなく、容易に視認す
ることができるものであれば、どのようなものも用いら
れ得る。
Further, as the output means 6, if the operator can easily visually recognize the correspondence between node names, pin assignments and connectors without being limited to a display format, such as a monitor or a printer, Any can be used.

【0018】次に、図2を用いて、本発明に係る基板設
計方法について説明する。
Next, a substrate designing method according to the present invention will be described with reference to FIG.

【0019】まず、回路設計装置のコンパイル時に出力
される、図3に示す如きノード名とピンアサインとの対
応を示すノードデータを、ノードデータ供給手段(回路
設計装置)4 よりノードデータ記憶手段1 に供給する
(工程S0)。
First, node data, which is output when compiling the circuit design apparatus and indicates the correspondence between node names and pin assignments as shown in FIG. 3, is sent from the node data supply means (circuit design apparatus) 4 to the node data storage means 1. (Step S0).

【0020】ノードデータ記憶手段1 に供給されたノー
ドデータは、ノードデータ記憶手段1 に記憶される(工
程S1)。
The node data supplied to the node data storage means 1 is stored in the node data storage means 1 (step S1).

【0021】一方、図4に示す如きピンアサイン接続デ
ータは、予め作成され、接続情報記憶手段2 に記憶され
る(工程S2)
On the other hand, the pin assignment connection data as shown in FIG. 4 is created in advance and stored in the connection information storage means 2 (step S2).

【0022】次に、工程S1と工程S2でノードデータ
記憶手段1 に記憶されたノードデータのピンアサイン
を、接続情報記憶手段2 に記憶されたピンアサイン接続
データのピンアサインと比較すべく、処理手段3 に供給
する(工程S3)。
Next, in steps S1 and S2, a process is performed to compare the pin assignment of the node data stored in the node data storage means 1 with the pin assignment of the pin assignment connection data stored in the connection information storage means 2. It is supplied to the means 3 (step S3).

【0023】処理手段3 においては、上述のようにノー
ドデータ記憶手段1 に記憶されたノードデータのピンア
サインが、接続情報記憶手段2 に記憶されたピンアサイ
ン接続データのピンアサインと比較され、両者が一致し
た場合(例えば図3における最上段のピンアサイン「E
33」と図4の信号名「DATA1」に対応する「E3
3」)には、接続情報記憶手段2 に記憶された初期状態
の信号名を、ノードデータ記憶手段1 に記憶されたノー
ドデータのノード名に置換し(工程S4)、図5に示す
ように、ノード名、ピンアサイン及びベースボードのコ
ネクタを対応させる(上記例の場合、信号名「out3_
e」、信号名「E33」、コネクタ「CN4」、工程S
5参照)。
The processing means 3 compares the pin assignment of the node data stored in the node data storage means 1 with the pin assignment of the pin assignment connection data stored in the connection information storage means 2 as described above. Are matched (for example, the pin assignment “E
33 and “E3” corresponding to the signal name “DATA1” in FIG.
3)), the signal name in the initial state stored in the connection information storage means 2 is replaced with the node name of the node data stored in the node data storage means 1 (step S4), and as shown in FIG. , The node name, the pin assignment, and the connector of the base board (in the above example, the signal name “out3_
e ", signal name" E33 ", connector" CN4 ", step S
5).

【0024】そして、工程S4において一致するピンア
サインがない場合にはエラーとして表示され、行程S3
に戻る。
If there is no corresponding pin assignment in step S4, an error is displayed and the process proceeds to step S3.
Return to

【0025】これらの工程S3、S4、S5を、ノード
データ記憶手段1 に記憶された複数の第2基板のピンア
サイン全てについて繰り返す。
These steps S3, S4 and S5 are repeated for all the pin assignments of the plurality of second substrates stored in the node data storage means 1.

【0026】そして、全てのピンアサインについての比
較が終了すれば、出力手段6 により図5に示す如く出力
がなされる(例えば出力手段がモニタの場合は表示がな
され、出力手段がプリンタの場合は印字がなされる)。
When the comparison for all the pin assignments is completed, an output is made by the output means 6 as shown in FIG. 5 (for example, a display is made when the output means is a monitor, and a display is made when the output means is a printer). Printing is done).

【0027】[0027]

【発明の効果】本発明に係る基板設計装置によれば、処
理手段が設けられているので、設計しようとする基板の
電子素子におけるノード名と、ピンアサインとベースボ
ードのコネクタを正確に、且つ迅速に対応づけることが
出来る。
According to the board designing apparatus of the present invention, since the processing means is provided, the node name in the electronic element of the board to be designed, the pin assignment, and the connector of the base board can be accurately and correctly provided. It can correspond quickly.

【0028】また、本発明に係る基板設計方法によれ
ば、設計しようとする基板に搭載される電子素子のピン
アサインを、予め初期状態の信号名(ノード名)とピン
アサインとコネクタとの対応付けがなされているデータ
と比較するので、設計しようとする基板の電子素子にお
けるノード名とピンアサインとベースボードのコネクタ
を正確に、且つ迅速に対応させることが出来る。
Further, according to the board designing method of the present invention, the pin assignment of the electronic element mounted on the board to be designed is determined in advance by the correspondence between the signal name (node name) in the initial state, the pin assignment and the connector. Since the comparison is made with the attached data, the node name, pin assignment, and connector of the base board in the electronic element of the board to be designed can be made to correspond accurately and quickly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る基板設計装置の一実施の形態のブ
ロック図を示す。
FIG. 1 is a block diagram showing an embodiment of a board designing apparatus according to the present invention.

【図2】本発明に係る基板設計方法の一実施の形態のフ
ローチャートを示す。
FIG. 2 shows a flowchart of an embodiment of a board design method according to the present invention.

【図3】ノード名とピンアサインの対応の一例の表を示
す。
FIG. 3 is a table showing an example of correspondence between node names and pin assignments;

【図4】初期状態における第2基板の信号名とピンアサ
インと第1基板のコネクタとの対応の一例の表を示す。
FIG. 4 is a table showing an example of correspondence between signal names, pin assignments, and connectors on a first board in a second state in an initial state;

【図5】ノード名とピンアサインと第1基板のコネクタ
との対応の表を示す。
FIG. 5 is a table showing correspondences between node names, pin assignments, and connectors on a first board;

【符号の説明】[Explanation of symbols]

1 ノードデータ記憶手段 2 接続情報記憶手
段 3 処理手段
1 node data storage means 2 connection information storage means 3 processing means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1基板上に配置される複数の第2基板
間を適正に接続するための基板設計装置において、ノー
ド名と、該ノード名に対応し、前記第2基板に搭載され
る部品のピンアサインとの対応を示すノードデータを記
憶するノードデータ記憶手段(1) と、ピンアサインと、
該ピンアサインに接続される第1基板のコネクタの対応
を示すピンアサイン接続データを記憶する接続情報記憶
手段(2)と、前記ノードデータ記憶手段(1) に記憶され
るノードデータファイルのピンアサインと同一のピンア
サインが前記接続情報記憶手段(2) に記憶されたピンア
サイン接続データに存在する場合に、そのノード名、ピ
ンアサイン及び第1基板のコネクタを対応させる処理手
段(3) を有することを特徴とする基板設計装置。
1. A board designing apparatus for properly connecting a plurality of second boards arranged on a first board, wherein the node name is associated with the node name and mounted on the second board. A node data storage means (1) for storing node data indicating a correspondence with a pin assignment of a component;
Connection information storage means (2) for storing pin assignment connection data indicating the correspondence of the connector of the first board connected to the pin assignment; and pin assignment of a node data file stored in the node data storage means (1). When the same pin assignment is present in the pin assignment connection data stored in the connection information storage means (2), there is provided processing means (3) for associating the node name, the pin assignment, and the connector of the first board with each other. A board design apparatus characterized by the above-mentioned.
【請求項2】 第1基板上に配置される複数の第2基板
間を適正に接続するための基板設計方法において、予め
供給されるノード名と、該ノード名に対応し、前記第2
基板に搭載される部品のピンアサインとの対応を示すノ
ードデータとを記憶し(S1)、ピンアサインと、該ピンア
サインに接続される第1基板のコネクタの対応を示すピ
ンアサイン接続データとを記憶し(S2)、前記記憶される
ノードデータのピンアサインと同一のピンアサインが前
記記憶されたピンアサイン接続データに存在する場合
に、そのノード名、ピンアサイン及び第1基板のコネク
タを対応させる(S5)ことを特徴とする基板設計方法。
2. A board design method for properly connecting a plurality of second boards arranged on a first board, wherein a node name supplied in advance and the second
Node data indicating the correspondence between the pin assignment of the components mounted on the board and the pin assignment and pin assignment connection data indicating the correspondence of the connector of the first board connected to the pin assignment are stored (S1). Storing (S2), when the same pin assignment as the pin assignment of the stored node data exists in the stored pin assignment connection data, the node name, the pin assignment, and the connector of the first board are associated with each other; (S5) A method of designing a substrate, characterized in that:
JP10192022A 1998-07-07 1998-07-07 Device for designing substrate and its method Pending JP2000020579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10192022A JP2000020579A (en) 1998-07-07 1998-07-07 Device for designing substrate and its method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10192022A JP2000020579A (en) 1998-07-07 1998-07-07 Device for designing substrate and its method

Publications (1)

Publication Number Publication Date
JP2000020579A true JP2000020579A (en) 2000-01-21

Family

ID=16284305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10192022A Pending JP2000020579A (en) 1998-07-07 1998-07-07 Device for designing substrate and its method

Country Status (1)

Country Link
JP (1) JP2000020579A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171360A (en) * 2007-01-15 2008-07-24 Hitachi Information & Communication Engineering Ltd Board for mounting logical module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171360A (en) * 2007-01-15 2008-07-24 Hitachi Information & Communication Engineering Ltd Board for mounting logical module

Similar Documents

Publication Publication Date Title
US7430729B2 (en) Design rule report utility
US7039892B2 (en) Systems and methods for ensuring correct connectivity between circuit designs
US7386823B2 (en) Rule-based schematic diagram generator
US5224055A (en) Machine for circuit design
JP5050811B2 (en) Mating Check Support Device and Mating Check Support Program
US8347256B2 (en) System and method of assisting circuit design
JP2008165754A (en) Cad apparatus and cad program
JP2001325315A (en) Design supporting device for inter-multi-pcb connection
TW201518972A (en) Circuit design simulation system and circuit design method for PCB
US20100269080A1 (en) Computer-aided design system and method for simulating pcb specifications
JP2007094506A (en) System, method and program for verifying circuit
JP2000020579A (en) Device for designing substrate and its method
CN113836857A (en) Circuit board lead adjusting method and device
CN117077221A (en) Hard disk screen printing distribution method and device, computer equipment and medium
JPH11163259A (en) Semiconductor device
WO1996035177A1 (en) A modular system utilizing interchangeable processor cards
KR20120053586A (en) Apparatus for generating bill of material for electronic part auto-inserting system and method thereof
JP2830563B2 (en) Circuit diagram creation device
JP2009110094A (en) Circuit design system for printed wiring board and circuit design method
JP2003029661A (en) Module for fluorescent display tube
KR100487241B1 (en) Version control method and apparatus of printed circuit board
JPH10222454A (en) Unit identification device
CN117784913A (en) Voltage regulator parameter detection circuit, system, method and device
JP3095308B2 (en) Electrical component approximate position determination device
JPH02139670A (en) Printed board cad system