JP2009043827A - Structure for connecting wiring board with semiconductor device - Google Patents
Structure for connecting wiring board with semiconductor device Download PDFInfo
- Publication number
- JP2009043827A JP2009043827A JP2007205473A JP2007205473A JP2009043827A JP 2009043827 A JP2009043827 A JP 2009043827A JP 2007205473 A JP2007205473 A JP 2007205473A JP 2007205473 A JP2007205473 A JP 2007205473A JP 2009043827 A JP2009043827 A JP 2009043827A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pattern
- input
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、配線基板上にＩＣ等の半導体デバイスを実装する際の接続構造に関する。 The present invention relates to a connection structure when a semiconductor device such as an IC is mounted on a wiring board.
プリント配線基板にＩＣ等の半導体デバイスを実装するとき、量産段階（量産品）であれば、配線基板の配線パターンは予めスクリーン印刷されており、基板上に搭載（実装）する半導体デバイスの型式、取付位置等も既に設計が終了している。ところが、例えば研究・開発段階（試作品）の場合には、必要な制御機能が確定していれば、配線基板の配線パターンは予めスクリーン印刷されたものを使用できても、基板上に実装する半導体デバイスとして複数の候補の中から選定しなければならないことが多い。例えばエンジン制御ユニット（エンジンＥＣＵ）用のＩＣとして、複数の候補のうちどれを採用するかは開発過程での評価試験を経て決定されるのが通常である。 When mounting a semiconductor device such as an IC on a printed wiring board, if the mass production stage (mass production product), the wiring pattern of the wiring board is pre-screen printed, and the type of the semiconductor device to be mounted (mounted) on the board, The design of the mounting position has already been completed. However, in the research / development stage (prototype), for example, if the necessary control functions are established, the wiring pattern of the wiring board can be mounted on the board even if it can be pre-screen printed. In many cases, a semiconductor device must be selected from a plurality of candidates. For example, as an IC for an engine control unit (engine ECU), which of a plurality of candidates is adopted is usually determined through an evaluation test in the development process.
このように、ＩＣ（半導体デバイス）の複数の候補を配線基板上に取り替え可能に実装するために、配線基板の複数のランド（接続部）のうち少なくとも１つを、ＩＣの接続ピンに対応する共用ランドに構成するランドパターン構造が提案されている（特許文献１参照）。 Thus, in order to mount a plurality of IC (semiconductor device) candidates on the wiring board in a replaceable manner, at least one of the plurality of lands (connection portions) of the wiring board corresponds to a connection pin of the IC. A land pattern structure configured as a common land has been proposed (see Patent Document 1).
特許文献１によれば、接続ピンの配列パターン（接続ピンの個数やピッチ）が異なる複数種のＩＣを選択的に配線基板上に実装する際に、配線基板の実装スペースを共用して省スペース化を図ることができる。しかし、特許文献１に記載の技術は、配線基板の実装スペース全体を占める程度に大きな配列パターンを有するＩＣとそれよりも小さな配列パターンを有するＩＣとを選択して実装することに主眼が置かれている。したがって、大きな配列パターンのＩＣと小さな配列パターンのＩＣとは、一方側のランドパターン（例えば入力側接続部）を兼用してそれらの配列パターンを重ね合わせる形で取り替え実装される。つまり、他方側のランドパターン（例えば出力側接続部）は、個々の配列パターンに合わせて、取り替え実装するＩＣの種類毎に準備されている。そのため、種々の配列パターンのＩＣを取り替え実装可能とするためには、他方側（出力側）のランドパターンをそれぞれのＩＣの配列パターンに対応して予め配備しておく必要がある。 According to Patent Document 1, when a plurality of types of ICs having different connection pin arrangement patterns (number and pitch of connection pins) are selectively mounted on a wiring board, the wiring board mounting space is shared to save space. Can be achieved. However, the technique described in Patent Document 1 focuses on selecting and mounting an IC having an array pattern large enough to occupy the entire mounting space of the wiring board and an IC having an array pattern smaller than that. ing. Therefore, the IC with the large array pattern and the IC with the small array pattern are replaced and mounted in such a manner that the array patterns are overlapped by using one land pattern (for example, the input side connection portion). That is, the land pattern on the other side (for example, the output side connection portion) is prepared for each type of IC to be replaced and mounted in accordance with each array pattern. Therefore, in order to make it possible to replace and mount ICs having various array patterns, it is necessary to previously arrange the land pattern on the other side (output side) corresponding to each IC array pattern.
また、ＩＣの性能や接続ピンの配列パターンが同じでも各接続ピンの入出力パターンは一様ではなく、ＩＣ毎に異なるのが一般的である。したがって、ＩＣの入出力パターンが異なれば、それに応じて配線基板のランドパターンを（入力側・出力側問わず）変更しなければならなくなる。 Further, even if the IC performance and the connection pin arrangement pattern are the same, the input / output pattern of each connection pin is not uniform and is generally different for each IC. Therefore, if the input / output pattern of the IC is different, the land pattern of the wiring board must be changed (regardless of the input side or the output side) accordingly.
本発明の課題は、配線基板の実装スペース内でＩＣ等の半導体デバイスを移動することによって、接続部材の配列パターンの異なる半導体デバイスや入出力パターンの異なる半導体デバイスを広範に取り替え実装することができる、配線基板と半導体デバイスとの接続構造を提供することにある。 An object of the present invention is to allow a wide variety of semiconductor devices having different connection member arrangement patterns and semiconductor devices having different input / output patterns to be mounted by moving semiconductor devices such as ICs within the mounting space of the wiring board. Another object is to provide a connection structure between a wiring board and a semiconductor device.
上記課題を解決するために、本発明の配線基板と半導体デバイスとの接続構造は、
配線基板の入力側接続部及び出力側接続部に対して複数種の半導体デバイスを選択的に実装するための接続構造であって、
前記配線基板には予め定められたランドパターンにて前記入力側接続部及び出力側接続部が固定配置されるとともに、
前記半導体デバイスの矩形状の対向２辺には、前記配線基板の入力側接続部及び出力側接続部に対面する複数の接続部材がそれぞれ所定の個数とピッチとからなる配列パターンで配置され、
前記対向２辺が前記配列パターンの形成方向又はそれに交差する方向に平行移動したとき、各辺の配列パターンを構成する接続部材には、前記配線基板の入力側接続部及び出力側接続部と各々接続可能な入出力パターンが形成されることによって、各辺の接続部材の入出力パターンのうち少なくとも一方を異ならせた複数種の半導体デバイスが前記配線基板に対して選択的に実装可能となることを特徴とする。
In order to solve the above problems, the connection structure between the wiring board and the semiconductor device of the present invention is:
A connection structure for selectively mounting a plurality of types of semiconductor devices on an input side connection portion and an output side connection portion of a wiring board,
The input side connection portion and the output side connection portion are fixedly arranged in a predetermined land pattern on the wiring board, and
A plurality of connection members facing the input-side connection portion and the output-side connection portion of the wiring board are arranged in an array pattern composed of a predetermined number and a pitch, respectively, on the two opposing sides of the rectangular shape of the semiconductor device,
When the two opposing sides are translated in the direction in which the array pattern is formed or in the direction intersecting with the array pattern, the connection members constituting the array pattern on each side include the input side connection portion and the output side connection portion of the wiring board, respectively. By forming connectable input / output patterns, multiple types of semiconductor devices in which at least one of the input / output patterns of the connection members on each side is different can be selectively mounted on the wiring board. It is characterized by.
このように、半導体デバイス（例えば、ＩＣ）の矩形状の対向２辺を配列パターンの形成方向又はそれに交差する方向に平行移動することによって、接続部材の配列パターンの異なる半導体デバイスや入出力パターンの異なる半導体デバイスであっても、配線基板の実装スペース内で広範に取り替え実装することができる。しかも、これらの半導体デバイスの取り替え実装は、配線基板のランドパターン（入力側接続部及び出力側接続部）を変更しなくても、半導体デバイスの移動操作によって簡便かつ安価に行える。 Thus, by translating the two opposing rectangular sides of a semiconductor device (for example, an IC) in the direction in which the array pattern is formed or in the direction crossing the array pattern, the semiconductor devices and input / output patterns having different connection patterns are connected. Even different semiconductor devices can be widely replaced and mounted in the mounting space of the wiring board. Moreover, the replacement mounting of these semiconductor devices can be performed easily and inexpensively by moving the semiconductor device without changing the land pattern (input side connection portion and output side connection portion) of the wiring board.
なお、本発明において「半導体デバイス」には個別半導体（ディスクリート）が含まれるが、主たる対象はＩＣ（集積回路）であり、構造（モノリシックＩＣ、ハイブリッドＩＣ）や集積度（ＳＳＩ、ＭＳＩ、ＬＳＩ、ＶＬＳＩ、ＵＬＳＩ）には関係しない。また、半導体デバイスの「矩形状」には長方形状と正方形状とを含む。 In the present invention, “semiconductor device” includes individual semiconductors (discrete), but the main object is IC (integrated circuit), and the structure (monolithic IC, hybrid IC) and the degree of integration (SSI, MSI, LSI, VLSI, ULSI). The “rectangular shape” of the semiconductor device includes a rectangular shape and a square shape.
そして、このような接続構造の具体例として、
配線基板の入力側接続部及び出力側接続部と入出力パターンが異なるように予め選定された複数種の半導体デバイスの接続部材とを各々接続するために、それら複数種の半導体デバイスの入出力に用いられる配線パターンが予め配線基板の主表面に形成され、
複数種から選択された半導体デバイスの対向２辺が配列パターンの形成方向又はそれに交差する方向に平行移動することにより、半導体デバイスの接続部材に形成された入出力パターンが配線パターンを介して配線基板の入力側接続部及び出力側接続部と各々接続するように位置決めされることがある。
And as a specific example of such a connection structure,
In order to connect the input side connection portion and output side connection portion of the wiring board to the connection members of a plurality of types of semiconductor devices selected in advance so that the input / output pattern is different, the input / output of the plurality of types of semiconductor devices is used. The wiring pattern to be used is formed in advance on the main surface of the wiring board,
The opposite two sides of the semiconductor device selected from a plurality of types are translated in the direction in which the array pattern is formed or in the direction intersecting with it, so that the input / output pattern formed on the connection member of the semiconductor device is connected to the wiring board via the wiring pattern. May be positioned so as to be connected to each of the input side connection portion and the output side connection portion.
ＩＣ等の半導体デバイスの裏面（配線基板との接触面）が絶縁構造であることを利用して、配線基板の主表面に、配線基板のランドパターン（入力側接続部及び出力側接続部）と半導体デバイスの入出力パターンとを接続するための配線パターンを（例えば、スクリーン印刷によって）予め形成しておくことができる。そして、異種の半導体デバイスに取り替え実装をするときには、配線基板の主表面上で半導体デバイスを配列パターンの形成方向又はそれに交差する方向に平行移動すればよいので、複数種の半導体デバイスの取り替え操作が簡便かつ安価に行える。 Utilizing the fact that the back surface (contact surface with the wiring board) of a semiconductor device such as an IC has an insulating structure, the land pattern (input side connection portion and output side connection portion) of the wiring board is formed on the main surface of the wiring board. A wiring pattern for connecting the input / output pattern of the semiconductor device can be formed in advance (for example, by screen printing). And when replacing and mounting to a different kind of semiconductor device, it is only necessary to translate the semiconductor device on the main surface of the wiring board in the direction of forming the array pattern or in the direction intersecting with it. Simple and inexpensive.
あるいは、このような接続構造の他の具体例として、
複数種から選択された半導体デバイスの対向２辺が配列パターンの形成方向又はそれに交差する方向に平行移動して配線基板上に配置され、半導体デバイスの接続部材に形成された入出力パターンが配線基板の入力側接続部及び出力側接続部と各々接続するように、配線基板の主表面に配線パターンが形成されることがある。
Alternatively, as another specific example of such a connection structure,
The two opposite sides of the semiconductor device selected from a plurality of types are arranged on the wiring board by moving in parallel in the direction in which the array pattern is formed or in the direction intersecting the arrangement pattern, and the input / output pattern formed on the connection member of the semiconductor device is the wiring board In some cases, a wiring pattern is formed on the main surface of the wiring board so as to be connected to the input side connecting portion and the output side connecting portion.
この場合に、異種の半導体デバイスに取り替え実装をするときには、配線基板の主表面上で半導体デバイスを配列パターンの形成方向又はそれに交差する方向に平行移動して、配線基板の主表面に、配線基板のランドパターンと半導体デバイスの入出力パターンとを接続するための配線パターンを後付けにより（例えば、半田付けやリード線引き回しによって）形成することができる。このように、半導体デバイスを配線基板の主表面上で移動してから配線パターンを形成すればよいので、接続部材の配列パターンや入出力パターンの他に自身の大きさが異なるような複数種の半導体デバイスであっても、取り替え操作が簡便かつ安価に行える。 In this case, when replacing and mounting to a different type of semiconductor device, the semiconductor device is translated on the main surface of the wiring board in the direction of formation of the array pattern or in a direction intersecting with it, and on the main surface of the wiring board, A wiring pattern for connecting the land pattern and the input / output pattern of the semiconductor device can be formed later (for example, by soldering or lead wiring). In this way, since the wiring pattern may be formed after the semiconductor device is moved on the main surface of the wiring board, in addition to the arrangement pattern of the connection members and the input / output pattern, a plurality of types having different sizes can be used. Even a semiconductor device can be replaced easily and inexpensively.
なお、配線基板の「主表面」には表面（半導体デバイスとの接触面）及び裏面（半導体デバイスとの非接触面）が含まれる。 The “main surface” of the wiring board includes the front surface (contact surface with the semiconductor device) and the back surface (non-contact surface with the semiconductor device).
したがって、複数種の半導体デバイスが、配列パターンを構成する接続部材の個数、そのピッチ、配列パターンの形成方向の全長、及びそれに直交する方向の全幅を共通とする場合には、複数種の半導体デバイスの対向２辺を配列パターンの形成方向に対して斜め方向に平行移動することによって、配線基板に対する選択的な実装が可能となる。 Therefore, when the plurality of types of semiconductor devices share the number of connecting members constituting the array pattern, the pitch thereof, the total length in the direction in which the array pattern is formed, and the total width in the direction orthogonal thereto, the plurality of types of semiconductor devices. 2 can be mounted selectively on the wiring board by translating the two opposite sides in an oblique direction with respect to the array pattern formation direction.
あるいは、複数種の半導体デバイスが、配列パターンを構成する接続部材の個数、そのピッチ、配列パターンの形成方向の全長、及びそれに直交する方向の全幅のうちの少なくともいずれかが異なる場合でも、複数種の半導体デバイスの対向２辺を配列パターンの形成方向に対して斜め方向に平行移動することによって、配線基板に対する選択的な実装が可能となる。 Alternatively, even if the plurality of types of semiconductor devices are different in at least one of the number of connecting members constituting the array pattern, the pitch, the total length in the direction of forming the array pattern, and the total width in the direction orthogonal thereto, the plurality of types By selectively translating the two opposite sides of the semiconductor device in an oblique direction with respect to the direction in which the array pattern is formed, selective mounting on the wiring board becomes possible.
このように、接続部材の配列パターンの共通する半導体デバイスは勿論、接続部材の配列パターンの異なる半導体デバイスや自身の大きさの異なる半導体デバイスであっても広範にかつ容易に取り替え実装することができる。 As described above, not only semiconductor devices having common connection member arrangement patterns but also semiconductor devices having different connection member arrangement patterns and semiconductor devices having different sizes can be widely and easily replaced and mounted. .
さらに、複数種の半導体デバイスが、配線基板の主表面の範囲内において、対向２辺が配列パターンの形成方向又はそれに交差する方向に平行移動可能とされている場合には、配線基板の実装スペース内で複数種の半導体デバイスの取り替え実装が行われるため、配線基板の他の配線処理等を阻害せずにすむ。 Furthermore, when two or more types of semiconductor devices are movable in the range of the main surface of the wiring board so that the two opposing sides can be translated in the direction in which the array pattern is formed or in the direction intersecting therewith, the mounting space for the wiring board In this case, a plurality of types of semiconductor devices are replaced and mounted, so that other wiring processes and the like of the wiring board are not hindered.
（実施例１）
以下、本発明の実施の形態につき図面に示す実施例を参照して説明する。図１は本発明に係る配線基板とＩＣとの接続構造の一例を示す説明図、図２はそのＩＣを取り替え実装した状態の一例を示す説明図である。これらの図は、配線基板１の入力ランドＩＮ１，ＩＮ２（入力側接続部）及び出力ランドＯＵＴ１，ＯＵＴ２（出力側接続部）に対して、長方形状（矩形状）の第一ＩＣ１０（半導体デバイス）と第二ＩＣ２０（半導体デバイス）とを選択的に実装するための接続構造を表わしている。
Example 1
Hereinafter, embodiments of the present invention will be described with reference to examples shown in the drawings. FIG. 1 is an explanatory view showing an example of a connection structure between a wiring board and an IC according to the present invention, and FIG. 2 is an explanatory view showing an example of a state where the IC is replaced and mounted. These figures show a rectangular (rectangular) first IC 10 (semiconductor device) with respect to the input lands IN1, IN2 (input side connection portions) and the output lands OUT1, OUT2 (output side connection portions) of the wiring board 1. And a connection structure for selectively mounting the second IC 20 (semiconductor device).
入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２は、図１及び図２に示すランドパターンで配線基板１の表面（手前側の主表面）上に固定配置されている。 The input lands IN1 and IN2 and the output lands OUT1 and OUT2 are fixedly arranged on the surface (the main surface on the near side) of the wiring board 1 in the land pattern shown in FIGS.
図１では配線基板１の表面上に第一ＩＣ１０が実装（搭載）されている。具体的には、第一ＩＣ１０の長方形状（矩形状）の対向２辺には、配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２に対面する複数（例えば計１０本）の接続ピンＰ１０〜Ｐ１９（接続部材）が、それぞれ同一個数（例えば５本）と同一ピッチＰとからなる配列パターンで長手方向に沿って配置されている。すなわち、入力ランドＩＮ１，ＩＮ２との対面側に位置する入力側配列パターンは、５本の入力側接続ピンＰ１０〜Ｐ１４がピッチＰで等間隔に配置されている。一方、出力ランドＯＵＴ１，ＯＵＴ２との対面側に位置する出力側配列パターンは、５本の出力側接続ピンＰ１５〜Ｐ１９がピッチＰで等間隔に配置されている。
In FIG. 1, the
そして、第一ＩＣ１０の入出力パターンは、入力側配列パターンのうち入力側接続ピンＰ１０，Ｐ１２が入力ピン、出力側配列パターンのうち出力側接続ピンＰ１５，Ｐ１９が出力ピンに設定されている。さらに、配線基板１の入力ランドＩＮ１と第一ＩＣ１０の入力側接続ピンＰ１０、及び配線基板１の入力ランドＩＮ２と第一ＩＣ１０の入力側接続ピンＰ１２が、それぞれ配線基板１の表面上にスクリーン印刷によって形成された入力側配線パターン２（配線パターン）で接続されている。一方、配線基板１の出力ランドＯＵＴ１と第一ＩＣ１０の出力側接続ピンＰ１９、及び配線基板１の出力ランドＯＵＴ２と第一ＩＣ１０の出力側接続ピンＰ１５が、それぞれ配線基板１の表面上にスクリーン印刷によって形成された出力側配線パターン３（配線パターン）で接続されている。
In the input / output pattern of the
次に、図２では配線基板１の表面上に第二ＩＣ２０が実装（搭載）されている。第二ＩＣ２０は、配列パターンを構成する接続ピン（接続部材）の個数とピッチ、配列パターンの形成方向の全長とそれに直交する方向の全幅が、それぞれ第一ＩＣ１０と共通に設定されている。具体的には、第二ＩＣ２０の長方形状（矩形状）の対向２辺には、配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２に対面する複数（例えば計１０本）の接続ピンＰ２０〜Ｐ２９（接続部材）が、それぞれ同一個数（例えば５本）と同一ピッチＰとからなる配列パターンで長手方向に沿って配置されている。すなわち、入力ランドＩＮ１，ＩＮ２との対面側に位置する入力側配列パターンは、５本の入力側接続ピンＰ２０〜Ｐ２４がピッチＰで等間隔に配置されている。一方、出力ランドＯＵＴ１，ＯＵＴ２との対面側に位置する出力側配列パターンは、５本の出力側接続ピンＰ２５〜Ｐ２９がピッチＰで等間隔に配置されている。
Next, in FIG. 2, the
そして、第二ＩＣ２０の入出力パターンは、入力側配列パターンのうち入力側接続ピンＰ２１，Ｐ２２が入力ピン、出力側配列パターンのうち出力側接続ピンＰ２８，Ｐ２９が出力ピンに設定されている。さらに、配線基板１の入力ランドＩＮ１と第二ＩＣ２０の入力側接続ピンＰ２１、及び配線基板１の入力ランドＩＮ２と第二ＩＣ２０の入力側接続ピンＰ２２が、それぞれ配線基板１の表面上にスクリーン印刷によって形成された入力側配線パターン２（配線パターン）で接続されている。一方、配線基板１の出力ランドＯＵＴ１と第二ＩＣ２０の出力側接続ピンＰ２９、及び配線基板１の出力ランドＯＵＴ２と第二ＩＣ２０の出力側接続ピンＰ２８が、それぞれ配線基板１の表面上にスクリーン印刷によって形成された出力側配線パターン３（配線パターン）で接続されている。
In the input / output pattern of the
図１及び図２に示すように、第一ＩＣ１０と第二ＩＣ２０とは異なる入出力パターンを有するものが予め選定されている。しかし、これらの入出力ピンＰ１０，Ｐ１２，Ｐ１５，Ｐ１９，Ｐ２１，Ｐ２２，Ｐ２８，Ｐ２９と配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２とを各々接続する配線パターン２，３は、共用可能に形成されている。なお、図１の破線は、第二ＩＣ２０の入出力ピンＰ２１，Ｐ２２と接続されることになる入力側配線パターン２のうち、第一ＩＣ１０によって隠される部分を示している。同様に、図２の破線は、第一ＩＣ１０の入出力ピンＰ１５，Ｐ１９と接続されることになる出力側配線パターン３のうち、第二ＩＣ２０によって隠される部分を示している。
As shown in FIGS. 1 and 2, the
図１及び図２の対比から明らかなように、第一ＩＣ１０（又は第二ＩＣ２０）の対向２辺が配列パターンの形成方向（上下方向）に対して斜め方向に平行移動すると、第一ＩＣ１０（又は第二ＩＣ２０）の接続ピンＰ１０〜Ｐ１９（又はＰ２０〜Ｐ２９）に形成された入出力パターンが配線パターン２，３を介して配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２と各々接続するように位置決めされる。これによって、接続ピンの個数とピッチ及び自身の大きさ（全長と全幅）が共通で、互いに入出力パターンの異なる第一ＩＣ１０と第二ＩＣ２０とが、配線基板１の表面に形成された実装スペースの範囲内において選択的に実装（取り替え実装）可能となる。
As apparent from the comparison between FIG. 1 and FIG. 2, when the two opposing sides of the first IC 10 (or the second IC 20) are translated in an oblique direction with respect to the arrangement pattern formation direction (vertical direction), the first IC 10 ( Alternatively, the input / output patterns formed on the connection pins P10 to P19 (or P20 to P29) of the second IC 20) are respectively connected to the input lands IN1 and IN2 and the output lands OUT1 and OUT2 of the wiring board 1 through the
このように、第一ＩＣ１０（又は第二ＩＣ２０）の長方形状（矩形状）の対向２辺を配列パターンの形成方向に対して斜め方向に平行移動することによって、入出力パターンの異なる第一ＩＣ１０及び第二ＩＣ２０であっても、配線基板１の実装スペース内で広範に取り替え実装することができる。しかも、第一ＩＣ１０及び第二ＩＣ２０の取り替え実装は、配線基板１のランドパターン（入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２）を変更しなくても、第一ＩＣ１０（又は第二ＩＣ２０）の移動操作によって簡便かつ安価に行える。さらに、この場合の配線パターン２，３はスクリーン印刷によって予め形成しておくことができるので、第一ＩＣ１０及び第二ＩＣ２０の取り替え操作に要する工数が短縮される。
As described above, the
（実施例２）
次に、図３は本発明に係る配線基板とＩＣとの接続構造の他の例を示す説明図、図４はそのＩＣを取り替え実装した状態の一例を示す説明図である。これらの図は、配線基板１の入力ランドＩＮ１，ＩＮ２（入力側接続部）及び出力ランドＯＵＴ１，ＯＵＴ２（出力側接続部）に対して、長方形状（矩形状）の第一ＩＣ１０（半導体デバイス）と第三ＩＣ３０（半導体デバイス）とを選択的に実装するための接続構造を表わしている。図３に示す第一ＩＣ１０は図１（実施例１）と同様に、配線基板１の表面（手前側の主表面）上に実装（搭載）されている。
(Example 2)
Next, FIG. 3 is an explanatory view showing another example of the connection structure between the wiring board and the IC according to the present invention, and FIG. 4 is an explanatory view showing an example of a state where the IC is replaced and mounted. These figures show a rectangular (rectangular) first IC 10 (semiconductor device) with respect to the input lands IN1, IN2 (input side connection portions) and the output lands OUT1, OUT2 (output side connection portions) of the wiring board 1. 4 shows a connection structure for selectively mounting the
図４に示す第三ＩＣ３０も配線基板１の表面上に実装（搭載）されている。第三ＩＣ３０は、配列パターンを構成する接続ピン（接続部材）の個数とピッチ、配列パターンの形成方向の全長とそれに直交する方向の全幅が、それぞれ第一ＩＣ１０と共通に設定されている。具体的には、第三ＩＣ３０の長方形状（矩形状）の対向２辺には、配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２に対面する複数（例えば計１０本）の接続ピンＰ３０〜Ｐ３９（接続部材）が、それぞれ同一個数（例えば５本）と同一ピッチＰとからなる配列パターンで長手方向に沿って配置されている。すなわち、入力ランドＩＮ１，ＩＮ２との対面側に位置する入力側配列パターンは、５本の入力側接続ピンＰ３０〜Ｐ３４がピッチＰで等間隔に配置されている。一方、出力ランドＯＵＴ１，ＯＵＴ２との対面側に位置する出力側配列パターンは、５本の出力側接続ピンＰ３５〜Ｐ３９がピッチＰで等間隔に配置されている。
The
そして、第三ＩＣ３０の入出力パターンは、入力側配列パターンのうち入力側接続ピンＰ３２，Ｐ３３が入力ピン、出力側配列パターンのうち出力側接続ピンＰ３６，Ｐ３８が出力ピンに設定されている。さらに、配線基板１の入力ランドＩＮ１と第三ＩＣ３０の入力側接続ピンＰ３２、及び配線基板１の入力ランドＩＮ２と第三ＩＣ３０の入力側接続ピンＰ３３が、それぞれ配線基板１の表面上に半田付けによって形成された入力側配線パターン４（配線パターン）で接続されている。一方、配線基板１の出力ランドＯＵＴ１と第三ＩＣ３０の出力側接続ピンＰ３９、及び配線基板１の出力ランドＯＵＴ２と第三ＩＣ３０の出力側接続ピンＰ３６が、それぞれ配線基板１の表面上に半田付けによって形成された出力側配線パターン５（配線パターン）で接続されている。
In the input / output pattern of the
図３及び図４に示すように、第一ＩＣ１０と第三ＩＣ３０とは異なる入出力パターンを有するものが予め選定されている。それに伴って、これらの入出力ピンＰ１０，Ｐ１２，Ｐ１５，Ｐ１９；Ｐ３２，Ｐ３３，Ｐ３６，Ｐ３８と配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２とを各々接続する配線パターン２，３；４，５も、異なるパターンで形成されている。
As shown in FIGS. 3 and 4, the
図３及び図４の対比から明らかなように、第一ＩＣ１０（又は第三ＩＣ３０）の対向２辺が配列パターンの形成方向（上下方向）に対して斜め方向に平行移動すると、第一ＩＣ１０（又は第三ＩＣ３０）の接続ピンＰ１０〜Ｐ１９（又はＰ３０〜Ｐ３９）に形成された入出力パターンが配線パターン２，３（又は４，５）を介して配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２と各々接続するように配置される。これによって、接続ピンの個数とピッチ及び自身の大きさ（全長と全幅）が共通で、互いに入出力パターンの異なる第一ＩＣ１０と第三ＩＣ３０とが、配線基板１の表面に形成された実装スペースの範囲内において選択的に実装（取り替え実装）可能となる。
As apparent from the comparison between FIG. 3 and FIG. 4, when the two opposing sides of the first IC 10 (or the third IC 30) are translated in an oblique direction with respect to the arrangement pattern formation direction (vertical direction), the first IC 10 ( Alternatively, input / output patterns formed on the connection pins P10 to P19 (or P30 to P39) of the third IC 30) are input lands IN1, IN2 and outputs of the wiring board 1 via the
このように、第一ＩＣ１０（又は第三ＩＣ３０）の長方形状（矩形状）の対向２辺を配列パターンの形成方向に対して斜め方向に平行移動することによって、入出力パターンの異なる第一ＩＣ１０及び第三ＩＣ３０であっても、配線基板１の実装スペース内で広範に取り替え実装することができる。しかも、第一ＩＣ１０及び第三ＩＣ３０の取り替え実装は、配線基板１のランドパターン（入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２）を変更しなくても、第一ＩＣ１０（又は第三ＩＣ３０）の移動操作によって簡便かつ安価に行える。
In this way, the
（実施例３）
次に、図５は図３のＩＣを取り替え実装した状態の他の例を示す説明図である。図３及び図５は、配線基板１の入力ランドＩＮ１，ＩＮ２（入力側接続部）及び出力ランドＯＵＴ１，ＯＵＴ２（出力側接続部）に対して、長方形状（矩形状）の第一ＩＣ１０（半導体デバイス）と第四ＩＣ４０（半導体デバイス）とを選択的に実装するための接続構造を表わしている。
(Example 3)
Next, FIG. 5 is an explanatory view showing another example of a state where the IC of FIG. 3 is replaced and mounted. 3 and 5 show a rectangular (rectangular) first IC 10 (semiconductor) with respect to the input lands IN1 and IN2 (input side connection portions) and the output lands OUT1 and OUT2 (output side connection portions) of the wiring board 1. FIG. A connection structure for selectively mounting a device) and a fourth IC 40 (semiconductor device) is shown.
図５に示す第四ＩＣ４０も配線基板１の表面上に実装（搭載）されている。第四ＩＣ４０は、配列パターンを構成する接続ピン（接続部材）の個数とピッチ、配列パターンの形成方向の全長とそれに直交する方向の全幅が、それぞれ第一ＩＣ１０と異なるように設定されている。具体的には、第一ＩＣ１０より短く広い第四ＩＣ４０の長方形状（矩形状）の対向２辺には、配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２に対面する複数（例えば計１８本）の接続ピンＰ４０〜Ｐ５７（接続部材）が、それぞれ同一個数（例えば９本）と同一ピッチＰ’とからなる配列パターンで長手方向に沿って配置されている。すなわち、入力ランドＩＮ１，ＩＮ２との対面側に位置する入力側配列パターンは、第一ＩＣ１０より多い９本の入力側接続ピンＰ４０〜Ｐ４８が第一ＩＣ１０より細かいピッチＰ’で等間隔に配置されている。一方、出力ランドＯＵＴ１，ＯＵＴ２との対面側に位置する出力側配列パターンは、９本の出力側接続ピンＰ４９〜Ｐ５７がピッチＰ’で等間隔に配置されている。
The
そして、第四ＩＣ４０の入出力パターンは、入力側配列パターンのうち入力側接続ピンＰ４２，Ｐ４６が入力ピン、出力側配列パターンのうち出力側接続ピンＰ５３，Ｐ５７が出力ピンに設定されている。さらに、配線基板１の入力ランドＩＮ１と第四ＩＣ４０の入力側接続ピンＰ４２、及び配線基板１の入力ランドＩＮ２と第四ＩＣ４０の入力側接続ピンＰ４６が、それぞれ配線基板１の表面上に半田付けによって形成された入力側配線パターン６（配線パターン）で接続されている。一方、配線基板１の出力ランドＯＵＴ１と第四ＩＣ４０の出力側接続ピンＰ５７び配線基板１の出力ランドＯＵＴ２と第四ＩＣ４０のの出力側接続ピンＰ５３が、それぞれ配線基板１の表面上に半田付けによって形成された出力側配線パターン７（配線パターン）で接続されている。
In the input / output pattern of the
図３及び図５に示すように、第一ＩＣ１０と第四ＩＣ４０とは異なる入出力パターンを有するものが予め選定されている。それに伴って、これらの入出力ピンＰ１０，Ｐ１２，Ｐ１５，Ｐ１９；Ｐ４２，Ｐ４６，Ｐ５３，Ｐ５７と配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２とを各々接続する配線パターン２，３；６，７も、異なるパターンで形成されている。
As shown in FIGS. 3 and 5, the
図３及び図５の対比から明らかなように、第一ＩＣ１０（又は第四ＩＣ４０）の対向２辺が配列パターンの形成方向（上下方向）に対して斜め方向に平行移動すると、第一ＩＣ１０（又は第四ＩＣ４０）の接続ピンＰ１０〜Ｐ１９（又はＰ４０〜Ｐ５７）に形成された入出力パターンが配線パターン２，３（又は６，７）を介して配線基板１の入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２と各々接続するように配置される。これによって、接続ピンの個数とピッチ及び自身の大きさ（全長と全幅）が異なり、互いに入出力パターンの異なる第一ＩＣ１０と第四ＩＣ４０とが、配線基板１の表面に形成された実装スペースの範囲内において選択的に実装（取り替え実装）可能となる。
As is clear from the comparison between FIG. 3 and FIG. 5, when the two opposing sides of the first IC 10 (or the fourth IC 40) are translated in an oblique direction with respect to the arrangement pattern formation direction (vertical direction), the first IC 10 ( Alternatively, the input / output patterns formed on the connection pins P10 to P19 (or P40 to P57) of the fourth IC 40) are input lands IN1, IN2 and outputs of the wiring board 1 through the
このように、第一ＩＣ１０（又は第四ＩＣ４０）の長方形状（矩形状）の対向２辺を配列パターンの形成方向に対して斜め方向に平行移動することによって、入出力パターンの異なる第一ＩＣ１０及び第四ＩＣ４０であっても、配線基板１の実装スペース内で広範に取り替え実装することができる。しかも、第一ＩＣ１０及び第四ＩＣ４０の取り替え実装は、配線基板１のランドパターン（入力ランドＩＮ１，ＩＮ２及び出力ランドＯＵＴ１，ＯＵＴ２）を変更しなくても、第一ＩＣ１０（又は第四ＩＣ４０）の移動操作によって簡便かつ安価に行える。
As described above, the
なお、以上の実施例では、配線基板１の表面（ＩＣ１０，２０，３０，４０との接触面）に配線パターン２，３，４，５，６，７を形成する場合のみについて説明したが、配線基板１の裏面（ＩＣ１０,２０,３０,４０との非接触面）に形成してもよい。
In the above embodiment, only the case where the
１ 配線基板
２，４，６ 入力側配線パターン（配線パターン）
３，５，７ 出力側配線パターン（配線パターン）
１０ 第一ＩＣ（半導体デバイス）
Ｐ１０〜Ｐ１９ 接続ピン（接続部材）
２０ 第二ＩＣ（半導体デバイス）
Ｐ２０〜Ｐ２９ 接続ピン（接続部材）
３０ 第三ＩＣ（半導体デバイス）
Ｐ３０〜Ｐ３９ 接続ピン（接続部材）
４０ 第四ＩＣ（半導体デバイス）
Ｐ４０〜Ｐ５７ 接続ピン（接続部材）
ＩＮ１，ＩＮ２ 入力ランド（入力側接続部）
ＯＵＴ１，ＯＵＴ２ 出力ランド（出力側接続部）
Ｐ，Ｐ’ 接続ピンのピッチ
1
3, 5, 7 Output side wiring pattern (wiring pattern)
10 First IC (semiconductor device)
P10 to P19 Connection pin (connection member)
20 Second IC (semiconductor device)
P20-P29 Connection pin (connection member)
30 Third IC (semiconductor device)
P30 to P39 Connection pin (connection member)
40 Fourth IC (semiconductor device)
P40 to P57 Connection pin (connection member)
IN1, IN2 input land (input side connection)
OUT1, OUT2 output land (output side connection)
P, P 'connecting pin pitch
Claims (6)
前記配線基板には予め定められたランドパターンにて前記入力側接続部及び出力側接続部が固定配置されるとともに、
前記半導体デバイスの矩形状の対向２辺には、前記配線基板の入力側接続部及び出力側接続部に対面する複数の接続部材がそれぞれ所定の個数とピッチとからなる配列パターンで配置され、
前記対向２辺が前記配列パターンの形成方向又はそれに交差する方向に平行移動したとき、各辺の配列パターンを構成する接続部材には、前記配線基板の入力側接続部及び出力側接続部と各々接続可能な入出力パターンが形成されることによって、各辺の接続部材の入出力パターンのうち少なくとも一方を異ならせた複数種の半導体デバイスが前記配線基板に対して選択的に実装可能となることを特徴とする配線基板と半導体デバイスとの接続構造。 A connection structure for selectively mounting a plurality of types of semiconductor devices to an input side connection portion and an output side connection portion of a wiring board,
The input side connection portion and the output side connection portion are fixedly arranged in a predetermined land pattern on the wiring board, and
A plurality of connection members facing the input-side connection portion and the output-side connection portion of the wiring board are arranged in an array pattern composed of a predetermined number and a pitch, respectively, on the two opposing sides of the rectangular shape of the semiconductor device,
When the two opposing sides are translated in the direction in which the array pattern is formed or in the direction intersecting with the array pattern, the connection members constituting the array pattern on each side include the input side connection portion and the output side connection portion of the wiring board, respectively. By forming connectable input / output patterns, multiple types of semiconductor devices in which at least one of the input / output patterns of the connection members on each side is different can be selectively mounted on the wiring board. A connection structure between a wiring board and a semiconductor device.
複数種から選択された半導体デバイスの対向２辺が前記配列パターンの形成方向又はそれに交差する方向に平行移動することにより、当該半導体デバイスの接続部材に形成された入出力パターンが前記配線パターンを介して前記配線基板の入力側接続部及び出力側接続部と各々接続するように位置決めされる請求項１に記載の配線基板と半導体デバイスとの接続構造。 In order to connect the input side connection portion and the output side connection portion of the wiring board to the connection members of a plurality of types of semiconductor devices selected in advance so that the input / output pattern is different, the input of the plurality of types of semiconductor devices is required. A wiring pattern used for output is previously formed on the main surface of the wiring board,
The two opposite sides of the semiconductor device selected from a plurality of types are translated in the direction in which the array pattern is formed or in the direction intersecting with the parallel pattern, so that the input / output pattern formed on the connection member of the semiconductor device passes through the wiring pattern. 2. The connection structure between a wiring board and a semiconductor device according to claim 1, wherein the wiring board is positioned so as to be connected to each of an input side connection portion and an output side connection portion of the wiring board.
前記複数種の半導体デバイスは、前記対向２辺が前記配列パターンの形成方向に対して斜め方向に平行移動し、前記配線基板に対して選択的に実装可能となる請求項１ないし３のいずれか１項に記載の配線基板と半導体デバイスとの接続構造。 The plurality of types of semiconductor devices have a common number of connection members constituting the array pattern, a pitch thereof, a total length in the formation direction of the array pattern, and a total width in a direction perpendicular thereto,
4. The semiconductor device according to claim 1, wherein the plurality of types of semiconductor devices can be selectively mounted on the wiring board by causing the two opposing sides to move in an oblique direction with respect to a direction in which the array pattern is formed. A connection structure between the wiring board according to item 1 and a semiconductor device.
前記複数種の半導体デバイスは、前記対向２辺が前記配列パターンの形成方向に対して斜め方向に平行移動し、前記配線基板に対して選択的に実装可能となる請求項１ないし３のいずれか１項に記載の配線基板と半導体デバイスとの接続構造。 The plurality of types of semiconductor devices are different in at least one of the number of connection members constituting the array pattern, the pitch thereof, the total length in the formation direction of the array pattern, and the total width in the direction orthogonal thereto.
4. The semiconductor device according to claim 1, wherein the plurality of types of semiconductor devices can be selectively mounted on the wiring board by causing the two opposing sides to move in an oblique direction with respect to a direction in which the array pattern is formed. A connection structure between the wiring board according to item 1 and a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007205473A JP2009043827A (en) | 2007-08-07 | 2007-08-07 | Structure for connecting wiring board with semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007205473A JP2009043827A (en) | 2007-08-07 | 2007-08-07 | Structure for connecting wiring board with semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009043827A true JP2009043827A (en) | 2009-02-26 |
Family
ID=40444273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007205473A Pending JP2009043827A (en) | 2007-08-07 | 2007-08-07 | Structure for connecting wiring board with semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009043827A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013157887A (en) * | 2012-01-31 | 2013-08-15 | Kyocera Crystal Device Corp | Piezoelectric device |
-
2007
- 2007-08-07 JP JP2007205473A patent/JP2009043827A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013157887A (en) * | 2012-01-31 | 2013-08-15 | Kyocera Crystal Device Corp | Piezoelectric device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414904B2 (en) | Two channel memory system having shared control and address bus and memory modules used therefor | |
| US7511966B2 (en) | Printed circuit board | |
| JP2009182163A (en) | Semiconductor module, board, and wiring method | |
| US7269025B2 (en) | Ballout for buffer | |
| JP5041275B2 (en) | Coordinate converter for electrical signal connection | |
| US10757812B1 (en) | Chip double-sided layout on PCB | |
| US9069910B2 (en) | Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels | |
| WO2017067308A1 (en) | Printed circuit board, display panel, and wiring method for printed circuit board | |
| JP2009043827A (en) | Structure for connecting wiring board with semiconductor device | |
| WO2010105531A1 (en) | Backplane and backplane communication system | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| JPH11261186A (en) | Module substrate and module substrate mounting structure using the same | |
| JP5337119B2 (en) | Semiconductor integrated circuit and I / O block arrangement method | |
| JP5006640B2 (en) | Manufacturing method of semiconductor device | |
| WO2003103047A1 (en) | Stacked ic device with ic chip selecting/counting function | |
| JP2011503856A5 (en) | ||
| JP2006237123A (en) | Semiconductor integrated circuit | |
| JP2009158584A (en) | Power supply device and ic tester | |
| CN109002570B (en) | Method for cell placement and computer system for performing the method | |
| JP6449132B2 (en) | Signal processing device | |
| JP5863710B2 (en) | Printed wiring board | |
| CN103838420B (en) | Touch control device | |
| US20100263918A1 (en) | Layout method and circuit board | |
| TWI420982B (en) | Printed circuit board | |
| JP4724128B2 (en) | Board for mounting logic modules |