JP4153955B2

JP4153955B2 - Logic module

Info

Publication number: JP4153955B2
Application number: JP2006018398A
Authority: JP
Inventors: 其一山崎; 明山際; 毅大湊
Original assignee: 日立情報通信エンジニアリング株式会社
Priority date: 2006-01-27
Filing date: 2006-01-27
Publication date: 2008-09-24
Anticipated expiration: 2026-01-27
Also published as: JP2007201843A

Description

本発明は、プログラム可能な複数の論理素子に検証対象の論理をプログラムし、大規模集積回路の論理の検証を行うハードウェアエミュレーション用の論理モジュールに関する。 The present invention relates to a logic module for hardware emulation in which logic to be verified is programmed in a plurality of programmable logic elements and logic of a large scale integrated circuit is verified.

近年、サーバやネットワーク等の情報処理装置に適用する大規模集積回路（ＬＳＩ）の大規模化、多ピン化、小形化が進んでいる。このようなＬＳＩを設計する際に、ＬＳＩの論理検証精度を向上させるために、従来のソフトウェアエミュレーション技術に加え、プログラム可能な論理素子であるＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）を用いたハードウェアエミュレーションをＬＳＩの論理検証に適用する方式が用いられている。しかしながら、近年のＬＳＩのゲート規模増大に伴い、論理検証には多数のＦＰＧＡを必要とするようになってきた。 In recent years, large-scale integrated circuits (LSIs) applied to information processing apparatuses such as servers and networks have been increased in scale, multi-pins, and downsized. When designing such an LSI, in order to improve the logic verification accuracy of the LSI, in addition to the conventional software emulation technology, hardware emulation using a programmable logic element FPGA (Field Programmable Gate Array) is used. A method applied to LSI logic verification is used. However, with the recent increase in LSI gate scale, logic verification has required a large number of FPGAs.

この要求に対応するためには、複数のＦＰＧＡを搭載した論理モジュールを複数用意し、複数の論理モジュールに論理分割し、これらを論理モジュールの外部接続用のコネクタを介し論理モジュールを多段接続してハードウェアエミュレーション装置を構築し、論理検証対象のシステムボードに接続する必要があった。 In order to meet this requirement, a plurality of logic modules equipped with a plurality of FPGAs are prepared, logically divided into a plurality of logic modules, and these logic modules are connected in multiple stages via connectors for external connection of the logic modules. It was necessary to build a hardware emulation device and connect it to the system board for logic verification.

検証用論理モジュールの例としては、例えば特開２００１−３１８１２４号公報に記載の技術が挙げられる。従来の手法では、複数存在する論理モジュールを論理モジュールの外部接続用コネクタを介し論理モジュールを多段に接続し論理モジュールの上段または下段に積み上げしてゲート規模の増大に対処していた。
特開２００１−３１８１２４号公報 As an example of the verification logic module, for example, a technique described in JP 2001-318124 A can be cited. In the conventional technique, a plurality of logic modules are connected in multiple stages via external connection connectors of the logic modules, and the logic modules are stacked in the upper or lower stage to cope with the increase in gate scale.
JP 2001-318124 A

従来の技術では、検証対象論理の回路構成に合致する専用の論理モジュールを作成する必要があり、工数と費用が非常にかかるものであった。 In the conventional technique, it is necessary to create a dedicated logic module that matches the circuit configuration of the logic to be verified, which is very labor-intensive and expensive.

本発明の目的は、論理モジュールを汎用化し、検証対象論理の回路構成に容易に合わせることができ、検証対象論理をプログラム可能な複数の論理素子にプログラムする工数と作成費用を大幅に低減することができる論理モジュールを提供することにある。 It is an object of the present invention to generalize a logic module and easily adapt it to the circuit configuration of the verification target logic, and to significantly reduce the man-hours and creation costs for programming the verification target logic into a plurality of programmable logic elements. It is to provide a logic module capable of

上記目的は、プログラム可能な第１および第２の論理素子と、外部と接続するための第１および第２のコネクタと、前記第１および第２の論理素子並びに第１および第２のコネクタに配線で接続された接続切替回路とを基板に備え、前記第１論理素子と前記第１コネクタとが配線で接続され、前記接続切替回路が、前記第１論理素子と前記第２の論理素子との接続および前記第１コネクタと前記第２のコネクタとの接続を行う第１の接続と、前記第１論理素子と前記第２のコネクタとの接続および前記第２の論理素子と前記第１コネクタとの接続を行う第２の接続とを切替可能である論理モジュールにより、達成される。 The object is to provide programmable first and second logic elements, first and second connectors for connection to the outside, the first and second logic elements and the first and second connectors. A connection switching circuit connected by wiring; the first logic element and the first connector are connected by wiring; and the connection switching circuit includes the first logic element and the second logic element. And a first connection for connecting the first connector and the second connector, a connection between the first logic element and the second connector, and a second logic element and the first connector. This is achieved by a logic module that can be switched between a second connection and a second connection.

ここで、前記接続切替回路は、前記第１の接続に保持されることができ、または前記第２の接続に保持されることができる。 Here, the connection switching circuit can be held in the first connection or can be held in the second connection.

また、外部と接続するための第３および第４のコネクタと、前記第１および第２の論理素子並びに第３および第４のコネクタに配線で接続された他の接続切替回路とを前記基板に備え、前記第１論理素子と前記第３コネクタとが配線で接続され、前記他の接続切替回路が、前記第１論理素子と前記第２の論理素子との接続および前記第３コネクタと前記第４のコネクタとの接続を行う第３の接続と、前記第１論理素子と前記第４のコネクタとの接続および前記第２の論理素子と前記第３コネクタとの接続を行う第４の接続とを切替可能とすることができる。この場合、前記接続切替回路および前記他の接続切替回路の切替は、それぞれ個別に設定可能とすることができる。 Also, third and fourth connectors for connecting to the outside, and the first and second logic elements and other connection switching circuits connected to the third and fourth connectors by wiring are provided on the substrate. The first logic element and the third connector are connected by wiring, and the other connection switching circuit is configured to connect the first logic element and the second logic element, and to connect the third connector and the third connector. A third connection for connecting to the fourth connector; a fourth connection for connecting the first logic element to the fourth connector; and a connection for connecting the second logic element to the third connector; Can be switched. In this case, switching of the connection switching circuit and the other connection switching circuit can be individually set.

さらに、前記接続切替回路は、前記第１論理素子からの接続切替制御信号により切替可能とすることができ、また前記他の接続切替回路は、前記第１論理素子からの接続切替制御信号により切替可能とすることができる。また、前記接続切替回路は、人手により切替可能とすることができる。この場合、前記人手による切替は前記第１論理素子からの接続切替制御信号よりも優先される。 Further, the connection switching circuit can be switched by a connection switching control signal from the first logic element, and the other connection switching circuit is switched by a connection switching control signal from the first logic element. Can be possible. The connection switching circuit can be switched manually. In this case, the manual switching has priority over the connection switching control signal from the first logic element.

また、本発明に係る論理モジュールは、プログラム可能な第１および第２の論理素子と、外部と接続するためのソケットコネクタおよびヘッダコネクタと、前記第１および第２の論理素子並びに前記ソケットコネクタおよびヘッダコネクタに配線で接続された接続切替回路とを基板に備え、前記第１論理素子と前記ソケットコネクタとが配線で接続され、前記接続切替回路が、前記第１論理素子と前記第２の論理素子との接続および前記ソケットコネクタと前記ヘッダコネクタとの接続を行う第１の接続と、前記第１論理素子と前記ヘッダコネクタとの接続および前記第２の論理素子と前記ソケットコネクタとの接続を行う第２の接続とを切替可能である。 The logic module according to the present invention includes programmable first and second logic elements, a socket connector and header connector for connecting to the outside, the first and second logic elements, the socket connector, and A connection switching circuit connected to the header connector by wiring is provided on the board, the first logic element and the socket connector are connected by wiring, and the connection switching circuit is connected to the first logic element and the second logic. A first connection for connecting an element and a connection between the socket connector and the header connector; a connection between the first logic element and the header connector; and a connection between the second logic element and the socket connector. The second connection to be performed can be switched.

さらに、本発明に係る論理モジュールは、プログラム可能な第１および第２の論理素子と、外部と接続するためのソケットコネクタおよびヘッダコネクタと、前記第１および第２の論理素子並びに前記ソケットコネクタおよびヘッダコネクタに配線で接続された接続切替回路とを基板に備え、前記第１論理素子と前記ヘッダコネクタとが配線で接続され、前記接続切替回路が、前記第１論理素子と前記第２の論理素子との接続および前記ソケットコネクタと前記ヘッダコネクタとの接続を行う第１の接続と、前記第１論理素子と前記ソケットコネクタとの接続および前記第２の論理素子と前記ヘッダコネクタとの接続を行う第２の接続とを切替可能である。ここで、前記接続切替回路は、前記第１の接続に保持されることができ、または前記第２の接続に保持されることができる。 Further, the logic module according to the present invention includes programmable first and second logic elements, a socket connector and header connector for connecting to the outside, the first and second logic elements, the socket connector, and A connection switching circuit connected to the header connector by wiring is provided on the board, the first logic element and the header connector are connected by wiring, and the connection switching circuit is connected to the first logic element and the second logic. A first connection for connecting an element and a connection between the socket connector and the header connector; a connection between the first logic element and the socket connector; and a connection between the second logic element and the header connector. The second connection to be performed can be switched. Here, the connection switching circuit can be held in the first connection or can be held in the second connection.

また、本発明に係る論理モジュールは、プログラム可能な第１の論理素子と、外部と接続するための第１および第２のコネクタと、前記第１の論理素子並びに第１および第２のコネクタに配線で接続された接続切替回路とを基板に備え、前記第１論理素子と前記第１コネクタとが配線で接続され、前記接続切替回路が、前記第１コネクタと前記第２のコネクタとの接続を行う第１の接続と、前記第１論理素子と前記第２のコネクタとの接続を行う第２の接続とを切替可能である。 The logic module according to the present invention includes a programmable first logic element, first and second connectors for connecting to the outside, the first logic element and the first and second connectors. A connection switching circuit connected by wiring is provided on the substrate, the first logic element and the first connector are connected by wiring, and the connection switching circuit connects the first connector and the second connector. And a second connection for connecting the first logic element and the second connector can be switched.

さらに、本発明に係る論理モジュールは、前記論理モジュールを複数備えることができ、この場合、前記論理モジュールの第１コネクタと他の前記論理モジュールの第２のコネクタとが接続される。 Furthermore, the logic module according to the present invention can include a plurality of the logic modules, and in this case, the first connector of the logic module is connected to the second connector of the other logic module.

本発明によれば、検証対象の論理規模が比較的小さな場合、１つの論理モジュールの中で検証対象論理の回路構成に合わせて、複数のプログラム可能な論理素子間の接続経路を切り替えることができる。また、検証対象の論理規模が大きな場合、２つ以上の論理モジュールを多段接続することで外部接続用コネクタを介して接続された他方の論理モジュール内の複数のプログラム可能な論理素子間との接続経路を切り替えることができるため、検証対象の論理規模に応じて必要な数の論理モジュールを使用することができ、検証対象論理をプログラム可能な複数の論理素子にプログラムする工数と論理モジュールの作成費用を大幅に低減することができる。 According to the present invention, when the logic scale to be verified is relatively small, the connection paths between a plurality of programmable logic elements can be switched in accordance with the circuit configuration of the logic to be verified in one logic module. . In addition, when the logic scale to be verified is large, the connection between a plurality of programmable logic elements in the other logic module connected via the external connector by connecting two or more logic modules in multiple stages Since the path can be switched, the required number of logic modules can be used according to the logic scale of the verification target, and the man-hours for programming the verification target logic into a plurality of programmable logic elements and the cost of creating the logic module Can be greatly reduced.

以下、図面を用いて本発明の実施例を詳細に説明する。
論理モジュール内の配線接続構成例を図１、２、３を用いて説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
A wiring connection configuration example in the logic module will be described with reference to FIGS.

論理モジュールは、複数のプログラム可能な論理素子と、外部と接続するためのコネクタと、前記複数のプログラム可能な論理素子と前記コネクタとを接続するための接続切替回路とを基板に備えたボードである。図１は、前記プログラム可能な論理素子の代表であるＦＰＧＡを用い、ＦＰＧＡ１０１とＦＰＧＡ１０２の２つを実装した本発明に係る論理モジュールの一実施例を示す図である。図示のように、外部接続用ソケットコネクタ１０５は、論理信号用配線（以下、単に「配線」という）１１０でＦＰＧＡ１０１と接続切替回路１０３に接続され、配線１１１でＦＰＧＡ１０１に接続される。外部接続用ソケットコネクタ１０７は、配線１２０でＦＰＧＡ１０１と接続切替回路１０４に接続され、配線１２１でＦＰＧＡ１０１に接続される。外部接続用ヘッダコネクタ１０６は、配線１１３で接続切替回路１０３に接続され、配線１１４でＦＰＧＡ１０１に接続される。外部接続用ヘッダコネクタ１０８は、配線１２３で接続切替回路１０４に接続され、配線１２４でＦＰＧＡ１０１に接続される。また、接続切替回路１０３は配線１１２でＦＰＧＡ１０１と接続され、配線１１５でＦＰＧＡ１０２と接続される。同様に、接続切替回路１０４は配線１２２でＦＰＧＡ１０１と接続され、配線１２５でＦＰＧＡ１０２と接続される。すなわち、接続切替回路１０３は、外部接続用ソケットコネクタ１０５と接続した配線１１０と外部接続用ヘッダコネクタ１０６と接続した配線１１３の間、および配線１１２と配線１１５の間に実装される。同様に、接続切替回路１０４は、外部接続用ソケットコネクタ１０７と接続した配線１２０と外部接続用ヘッダコネクタ１０８と接続した配線１２３、および配線１２２と配線１２５の間に実装される。各配線は１本または複数本で構成することができる。 The logic module is a board having a plurality of programmable logic elements, a connector for connecting to the outside, and a connection switching circuit for connecting the plurality of programmable logic elements and the connector on a board. is there. FIG. 1 is a diagram showing an embodiment of a logic module according to the present invention in which two FPGAs 101 and 102 are implemented using an FPGA that is representative of the programmable logic element. As illustrated, the external connection socket connector 105 is connected to the FPGA 101 and the connection switching circuit 103 by a logic signal wiring (hereinafter simply referred to as “wiring”) 110, and is connected to the FPGA 101 by a wiring 111. The external connection socket connector 107 is connected to the FPGA 101 and the connection switching circuit 104 through a wiring 120, and is connected to the FPGA 101 through a wiring 121. The external connection header connector 106 is connected to the connection switching circuit 103 by a wiring 113 and is connected to the FPGA 101 by a wiring 114. The external connection header connector 108 is connected to the connection switching circuit 104 by a wiring 123 and is connected to the FPGA 101 by a wiring 124. The connection switching circuit 103 is connected to the FPGA 101 through a wiring 112 and is connected to the FPGA 102 through a wiring 115. Similarly, the connection switching circuit 104 is connected to the FPGA 101 through a wiring 122 and is connected to the FPGA 102 through a wiring 125. That is, the connection switching circuit 103 is mounted between the wiring 110 connected to the external connection socket connector 105 and the wiring 113 connected to the external connection header connector 106 and between the wiring 112 and the wiring 115. Similarly, the connection switching circuit 104 is mounted between the wiring 120 connected to the external connection socket connector 107, the wiring 123 connected to the external connection header connector 108, and between the wiring 122 and the wiring 125. Each wiring can be composed of one or a plurality of wires.

接続切替回路１０３，１０４の構成例を図８に示す。配線４１０、配線４１１と、配線４２０、配線４２１との間にそれぞれＭＯＳＦＥＴ４０１，４０２，４０３，４０４を実装する。接続切替制御ピン４３０の信号が”Ｌｏｗ”のとき、ＭＯＳＦＥＴ４０１、４０４がＯＮし、ＭＯＳＦＥＴ４０２，４０３がＯＦＦすることにより、配線４１０と配線４２０、および配線４１１と配線４２１が接続される。一方、接続切替制御ピン４３０の信号が”Ｈｉｇｈ”のとき、ＭＯＳＦＥＴ４０１、４０４がＯＦＦし、ＭＯＳＦＥＴ４０２，４０３がＯＮすることにより、配線４１０と配線４２１、配線４１１と配線４２０が接続される。この接続切替制御ピン４３０に接続切替制御信号を入力することで、配線の経路を切り替えることができる。 A configuration example of the connection switching circuits 103 and 104 is shown in FIG. MOSFETs 401, 402, 403, and 404 are mounted between the wiring 410 and the wiring 411 and the wiring 420 and the wiring 421, respectively. When the signal of the connection switching control pin 430 is “Low”, the MOSFETs 401 and 404 are turned on and the MOSFETs 402 and 403 are turned off, whereby the wiring 410 and the wiring 420 and the wiring 411 and the wiring 421 are connected. On the other hand, when the signal of the connection switching control pin 430 is “High”, the MOSFETs 401 and 404 are turned off and the MOSFETs 402 and 403 are turned on, whereby the wiring 410 and the wiring 421 and the wiring 411 and the wiring 420 are connected. By inputting a connection switching control signal to the connection switching control pin 430, the wiring path can be switched.

接続切替制御信号１１６は、接続切替制御信号出力回路をＦＰＧＡ１０１に実装して、検証対象論理の回路構成に対応して”Ｈｉｇｈ”または”Ｌｏｗ”を出力する。接続切替制御信号１１６が”Ｌｏｗ”のとき、配線１１０と配線１１３が接続され、および配線１１２と配線１１５が接続される。 As the connection switching control signal 116, a connection switching control signal output circuit is mounted on the FPGA 101, and “High” or “Low” is output corresponding to the circuit configuration of the logic to be verified. When the connection switching control signal 116 is “Low”, the wiring 110 and the wiring 113 are connected, and the wiring 112 and the wiring 115 are connected.

接続切替制御信号１２６は、接続切替制御信号出力回路をＦＰＧＡ１０１に実装して、検証対象論理の回路構成に対応して”Ｈｉｇｈ”または”Ｌｏｗ”を出力する。接続切替制御信号１２６が”Ｌｏｗ”のとき、配線１２０と配線１２３が接続され、および配線１２２と配線１２５が接続される。 As the connection switching control signal 126, a connection switching control signal output circuit is mounted on the FPGA 101, and “High” or “Low” is output corresponding to the circuit configuration of the logic to be verified. When the connection switching control signal 126 is “Low”, the wiring 120 and the wiring 123 are connected, and the wiring 122 and the wiring 125 are connected.

このときの配線接続形態を図２に示す。図２に示すように、ＦＰＧＡ１０１は、外部接続用ソケットコネクタ１０５と接続した配線１１０および外部接続用ソケットコネクタ１０７と接続した配線１２０に接続され、同時に外部接続用ヘッダコネクタ１０６と接続した配線１１３および外部接続用ヘッダコネクタ１０８と接続した配線１２３に接続される。ＦＰＧＡ１０１とＦＰＧＡ１０２とは、配線１１２と配線１１５、および配線１２２と配線１２５で接続される構成となる。以下、接続切替回路による本接続構成をバス・スルー接続と言う。 The wiring connection form at this time is shown in FIG. As shown in FIG. 2, the FPGA 101 is connected to the wiring 110 connected to the external connection socket connector 105 and the wiring 120 connected to the external connection socket connector 107, and at the same time, the wiring 113 connected to the external connection header connector 106 and It is connected to the wiring 123 connected to the header connector 108 for external connection. The FPGA 101 and the FPGA 102 are connected by the wiring 112 and the wiring 115 and the wiring 122 and the wiring 125. Hereinafter, this connection configuration by the connection switching circuit is referred to as bus-through connection.

一方、接続切替制御信号１１６が”Ｈｉｇｈ”のとき、外部接続用ソケットコネクタ１０５と接続した配線１１０と配線１１５が接続され、配線１１２と外部接続用ヘッダコネクタ１０６と接続した配線１１３が接続される。同様に、接続切替制御信号１２６が”Ｈｉｇｈ”のとき、外部接続用ソケットコネクタ１０７と接続した配線１２０と配線１２５が接続され、配線１２２と外部接続用ヘッダコネクタ１０８と接続した配線１２３が接続される。 On the other hand, when the connection switching control signal 116 is “High”, the wiring 110 connected to the external connection socket connector 105 and the wiring 115 are connected, and the wiring 112 connected to the external connection header connector 106 is connected. . Similarly, when the connection switching control signal 126 is “High”, the wiring 120 connected to the external connection socket connector 107 and the wiring 125 are connected, and the wiring 122 connected to the external connection header connector 108 is connected. The

このときの配線接続形態を図３に示す。図３に示すように、ＦＰＧＡ１０１は、外部接続用ソケットコネクタ１０５と接続した配線１１０、外部接続用ソケットコネクタ１０６と接続した配線１１３と配線１１２、外部接続用ソケットコネクタ１０７と接続した配線１２０、および外部接続用ソケットコネクタ１０８と接続した配線１２３と配線１２２にバス接続される。ＦＰＧＡ１０２は、外部接続用ソケットコネクタ１０５と接続した配線１１０と配線１１５、および外部接続用ソケットコネクタ１０７と接続した配線１２０と配線１２５にバス接続される。以下、接続切替回路による本接続構成をバス・ストップ接続と言う。なお、本例では接続切替制御信号出力回路をＦＰＧＡ１０１に実装したことを示したが、ＦＰＧＡ１０２に実装することも可能である。 The wiring connection form at this time is shown in FIG. As shown in FIG. 3, the FPGA 101 includes a wiring 110 connected to the external connection socket connector 105, a wiring 113 and wiring 112 connected to the external connection socket connector 106, a wiring 120 connected to the external connection socket connector 107, and A bus connection is made to the wiring 123 and the wiring 122 connected to the socket connector 108 for external connection. The FPGA 102 is bus-connected to the wiring 110 and the wiring 115 connected to the external connection socket connector 105 and the wiring 120 and the wiring 125 connected to the external connection socket connector 107. Hereinafter, this connection configuration by the connection switching circuit is referred to as bus stop connection. In this example, the connection switching control signal output circuit is mounted on the FPGA 101. However, the connection switching control signal output circuit can be mounted on the FPGA 102.

図１において、外部接続用ソケットコネクタおよび外部接続用ヘッダコネクタに接続した配線とＦＰＧＡ１０１，１０２の間に実装した接続切替回路の接続構成を上下入れ替えた構成とすることで、前記バス・スルー接続またはバス・ストップ接続を実現することも可能である。この接続構成を図１０に示す。 In FIG. 1, the bus-through connection or the connection structure of the connection switching circuit mounted between the FPGA 101 and 102 and the wiring connected to the socket connector for external connection and the header connector for external connection are switched upside down. It is also possible to realize a bus stop connection. This connection configuration is shown in FIG.

図１０において、外部接続用ヘッダコネクタ６０６は、配線６１３でＦＰＧＡ６０１と接続切替回路６０３に接続され、配線６１４でＦＰＧＡ６０１に接続される。外部接続用ヘッダコネクタ６０８は、配線６２３でＦＰＧＡ６０１と接続切替回路６０４に接続され、配線６２４でＦＰＧＡ６０１に接続される。外部接続用ソケットコネクタ６０５は、配線６１０で接続切替回路６０３に接続され、配線６１１でＦＰＧＡ６０１に接続される。外部接続用ソケットコネクタ６０７は、配線６２０で接続切替回路６０４に接続され、配線６２１でＦＰＧＡ６０１に接続される。また、接続切替回路６０３は配線６１５でＦＰＧＡ６０１と接続され、配線６１２でＦＰＧＡ６０２と接続される。同様に、接続切替回路６０４は配線６２５でＦＰＧＡ６０１と接続され、配線６２２でＦＰＧＡ６０２と接続される。すなわち、接続切替回路６０３は、外部接続用ヘッダコネクタ６０６と接続した配線６１３と外部接続用ソケットコネクタ６０５と接続した配線６１０の間、および配線６１５と配線６１２の間に実装される。同様に、接続切替回路６０４は、外部接続用ヘッダコネクタ６０８と接続した配線６２３と外部接続用ソケットコネクタ６０７と接続した配線６２０、および配線６２５と配線６２２の間に実装される。ここで、接続切替回路６０３，６０４および接続切替制御信号６１６，６２６によるバス・スルー接続またはバス・ストップ接続の実現方法は前記図２、図３における説明と同様である。 In FIG. 10, the external connection header connector 606 is connected to the FPGA 601 and the connection switching circuit 603 by a wiring 613, and is connected to the FPGA 601 by a wiring 614. The external connection header connector 608 is connected to the FPGA 601 and the connection switching circuit 604 through a wiring 623, and is connected to the FPGA 601 through a wiring 624. The external connection socket connector 605 is connected to the connection switching circuit 603 through a wiring 610 and is connected to the FPGA 601 through a wiring 611. The external connection socket connector 607 is connected to the connection switching circuit 604 through a wiring 620 and is connected to the FPGA 601 through a wiring 621. The connection switching circuit 603 is connected to the FPGA 601 through a wiring 615 and connected to the FPGA 602 through a wiring 612. Similarly, the connection switching circuit 604 is connected to the FPGA 601 through a wiring 625 and is connected to the FPGA 602 through a wiring 622. That is, the connection switching circuit 603 is mounted between the wiring 613 connected to the external connection header connector 606 and the wiring 610 connected to the external connection socket connector 605 and between the wiring 615 and the wiring 612. Similarly, the connection switching circuit 604 is mounted between the wiring 623 connected to the header connector 608 for external connection, the wiring 620 connected to the socket connector 607 for external connection, and the wiring 625 and the wiring 622. Here, a method for realizing the bus-through connection or the bus-stop connection by the connection switching circuits 603 and 604 and the connection switching control signals 616 and 626 is the same as that described in FIGS.

また、図１において検証対象論理の回路構成によりＦＰＧＡ１０１のみに回路をプログラムするだけで良い場合は、ＦＰＧＡ１０２を実装しないことも可能である。このようなときは、図３のバス・ストップ接続で使用する。外部接続用ソケットコネクタ１０５、１０７と接続した配線１１０、配線１１１、配線１２０、配線１２１の全ての配線がＦＰＧＡ１０１に接続され、外部接続用ヘッダコネクタ１０６、１０８と接続した配線１１２と配線１１３、配線１１４、配線１２２と配線１２３、配線１２４の全ての配線がＦＰＧＡ１０１に接続される。このように、ＦＰＧＡ１０１で使用することが可能な配線を外部接続用ソケットコネクタ１０５，１０７および外部接続用ヘッダコネクタ１０６、１０８に接続することができる。 Further, in the case where it is only necessary to program the circuit only in the FPGA 101 with the circuit configuration of the verification target logic in FIG. 1, the FPGA 102 may not be mounted. In such a case, the bus stop connection shown in FIG. 3 is used. All the wirings 110, 111, 120, and 121 connected to the external connection socket connectors 105 and 107 are connected to the FPGA 101, the wiring 112 and the wiring 113 connected to the external connection header connectors 106 and 108, and the wiring. 114, the wiring 122, the wiring 123, and the wiring 124 are all connected to the FPGA 101. In this way, wiring that can be used in the FPGA 101 can be connected to the external connection socket connectors 105 and 107 and the external connection header connectors 106 and 108.

このように接続切替回路１０３、１０４を実装し、接続切替制御信号出力回路が出力する接続切替制御信号でＦＰＧＡ間の信号接続経路を切り替えることができ、検証対象論理の回路構成に対応して論理モジュールの中の信号接続形態を最適化することができる。
接続切替制御信号１１６および１２６は、接続切替制御信号出力回路を個々に備えることで接続切替回路１０３および１０４を個別に設定することができる。接続切替制御信号１１６を”Ｌｏｗ”として接続切替回路１０３を前記図２に示すバス・スルー接続とし、接続切替制御信号１２６を”Ｈｉｇｈ”として接続切替回路１０４を前記図３に示すバス・ストップ接続とすることが可能である。この逆も可能である。 Thus, the connection switching circuits 103 and 104 are mounted, and the signal connection path between the FPGAs can be switched by the connection switching control signal output from the connection switching control signal output circuit, and the logic corresponding to the circuit configuration of the verification target logic The signal topology in the module can be optimized.
The connection switching control signals 116 and 126 can individually set the connection switching circuits 103 and 104 by individually providing connection switching control signal output circuits. The connection switching control signal 116 is “Low”, the connection switching circuit 103 is the bus through connection shown in FIG. 2, the connection switching control signal 126 is “High”, and the connection switching circuit 104 is the bus stop connection shown in FIG. Is possible. The reverse is also possible.

なお、接続切替回路の接続切替制御信号はスイッチ等により人手切替をすることも可能である。図９に接続切替制御信号出力回路とスイッチ等による人手切替回路の両方を備えた回路の一実施例を示す。ＦＰＧＡ５００に実装した接続切替制御信号出力回路が出力する配線と、トライステートＩＣ５０２が出力する配線を結線して接続切替制御信号用配線５２０とし、接続切替回路５０１に接続する。トライステートＩＣ５０２は、イネーブル制御スイッチ５１０により出力を制御され、前記スイッチがＯＮの時、接続切替制御信号設定スイッチ５１１のＯＮまたはＯＦＦの状態が、接続切替制御信号用配線５２０に”Ｌｏｗ”または”Ｈｉｇｈ”として出力される。一方、前記スイッチがＯＦＦの時、トライステートＩＣ５０２の出力がディセーブル状態となりＦＰＧＡ５００に実装した接続切替制御信号出力回路の出力が接続切替制御信号用配線５２０の出力になる。 The connection switching control signal of the connection switching circuit can be manually switched by a switch or the like. FIG. 9 shows an embodiment of a circuit including both a connection switching control signal output circuit and a manual switching circuit such as a switch. The wiring output from the connection switching control signal output circuit mounted on the FPGA 500 and the wiring output from the tristate IC 502 are connected to form a connection switching control signal wiring 520, which is connected to the connection switching circuit 501. The output of the tri-state IC 502 is controlled by the enable control switch 510. When the switch is ON, the ON / OFF state of the connection switching control signal setting switch 511 indicates that the connection switching control signal wiring 520 is “Low” or “ It is output as “High”. On the other hand, when the switch is OFF, the output of the tri-state IC 502 is disabled, and the output of the connection switching control signal output circuit mounted on the FPGA 500 becomes the output of the connection switching control signal wiring 520.

このように、プログラム可能なＦＰＧＡに実装した接続切替制御信号出力回路による接続経路の切り替えと、スイッチ等による人手操作による接続経路の切り替えの両方を実現することができる。本実施例では、人手操作によるスイッチの設定が、接続切替制御信号出力回路の設定より優先される。なお、図９ではトライステートＩＣを使用した例を示したが、他のＩＣ等にて同様の回路を構成してもよい。 In this way, both switching of the connection path by the connection switching control signal output circuit mounted on the programmable FPGA and switching of the connection path by manual operation using a switch or the like can be realized. In the present embodiment, the manual switch setting has priority over the connection switching control signal output circuit setting. Although FIG. 9 shows an example in which a tri-state IC is used, a similar circuit may be configured by another IC or the like.

本論理モジュールは、外部接続コネクタを介し他の論理モジュールと接続することができる。複数の論理モジュールを接続することにより、より大規模な検証対象論理にも対応することができる。 This logic module can be connected to other logic modules via an external connector. By connecting a plurality of logic modules, it is possible to deal with larger-scale verification logic.

図４，５に本論理モジュールを２段接続した場合の一実施例を示す。図４，５において、２段目接続の論理モジュール２００は、ＦＰＧＡ２０１，２０２、接続切替回路２０３，２０４、外部接続用ソケットコネクタ２０５，２０７、外部接続用ヘッダコネクタ２０６，２０８、配線２１０，２１１，２１２，２１３，２１４，２１５、２２０，２２１，２２２，２２３，２２４，２２５、および接続切替制御信号２１６、２２６を備える。この論理モジュール２００における接続関係は上述の論理モジュール１００における接続関係と同様である。なお、同様な構成を追加することで論理モジュールの３段目以降の多段接続も可能である。 4 and 5 show an embodiment in which the present logic module is connected in two stages. 4 and 5, the logic module 200 of the second stage connection includes FPGAs 201 and 202, connection switching circuits 203 and 204, external connection socket connectors 205 and 207, external connection header connectors 206 and 208, wirings 210, 211, 212, 213, 214, 215, 220, 221, 222, 223, 224, 225, and connection switching control signals 216, 226. The connection relationship in the logic module 200 is the same as the connection relationship in the logic module 100 described above. Note that by adding a similar configuration, it is possible to connect the third and subsequent stages of logic modules.

図４は、論理モジュール１００，２００を外部接続用ヘッダコネクタ１０６と外部接続用ソケットコネクタ２０５、および外部接続用ヘッダコネクタ１０８と外部接続用ソケットコネクタ２０７を接続し、接続切替制御信号１１６、１２６、２１６、２２６が”Ｌｏｗ”のときの信号接続形態を示す。 FIG. 4 shows that the logic modules 100 and 200 are connected to the external connection header connector 106 and the external connection socket connector 205, and the external connection header connector 108 and the external connection socket connector 207, and the connection switching control signals 116 and 126, A signal connection form when 216 and 226 are “Low” is shown.

論理モジュール１００の配線１１０がＦＰＧＡ１０１に接続され外部接続用ヘッダコネクタ１０６、外部接続用ソケットコネクタ２０５を介して論理モジュール２００の配線２１０に接続されＦＰＧＡ２０１接続される。同様に、論理モジュール１００の配線１２０がＦＰＧＡ１０１に接続され外部接続コネクタ１０８、２０７を介して論理モジュール２００の配線２２０に接続されＦＰＧＡ２０１接続される。
これにより、配線１１０および配線１２０がＦＰＧＡ１０１とＦＰＧＡ２０１でバス接続される構成となる。また、ＦＰＧＡ１０２はＦＰＧＡ１０１に配線１１２と配線１１５、および配線１２２と配線１２５で接続され、ＦＰＧＡ２０２はＦＰＧＡ２０１に配線２１２と配線２１５、および配線２２２と配線２２５で接続される。 The wiring 110 of the logic module 100 is connected to the FPGA 101 and is connected to the wiring 210 of the logic module 200 via the external connection header connector 106 and the external connection socket connector 205 and is connected to the FPGA 201. Similarly, the wiring 120 of the logic module 100 is connected to the FPGA 101 and connected to the wiring 220 of the logic module 200 via the external connection connectors 108 and 207 and connected to the FPGA 201.
Accordingly, the wiring 110 and the wiring 120 are connected by bus connection between the FPGA 101 and the FPGA 201. The FPGA 102 is connected to the FPGA 101 by a wiring 112 and a wiring 115, and the wiring 122 and a wiring 125. The FPGA 202 is connected to the FPGA 201 by a wiring 212 and a wiring 215, and the wiring 222 and a wiring 225.

一方、図５は、論理モジュール１００，２００を外部接続用ヘッダコネクタ１０６と外部接続用ソケットコネクタ２０５、および外部接続用ヘッダコネクタ１０８と外部接続用ソケットコネクタ２０７で接続し、接続切替制御信号１１６、１２６、２１６、２２６が”Ｈｉｇｈ”のときの信号接続形態を示す。 On the other hand, in FIG. 5, the logic modules 100 and 200 are connected by the external connection header connector 106 and the external connection socket connector 205, and the external connection header connector 108 and the external connection socket connector 207, and the connection switching control signal 116, A signal connection form when 126, 216, and 226 are "High" is shown.

論理モジュール１００の配線１１０がＦＰＧＡ１０１とＦＰＧＡ１０２に接続される。配線１１２と配線１１３は外部接続用ヘッダコネクタ１０６，外部接続用ソケットコネクタ２０５を介して論理モジュール２００の配線２１０に接続されＦＰＧＡ２０１とＦＰＧＡ２０２に接続される。同様に、論理モジュール１００の配線１２０がＦＰＧＡ１０１とＦＰＧＡ１０２に接続される。配線１２２と配線１２３は外部接続用ヘッダコネクタ１０８，外部接続用ソケットコネクタ２０７を介して論理モジュール２００の配線２２０に接続されＦＰＧＡ２０１とＦＰＧＡ２０２に接続される。
これにより、配線１１０および配線１２０はＦＰＧＡ１０１とＦＰＧＡ１０２に接続され、ＦＰＧＡ２０１とＦＰＧＡ２０２は、配線１１２と配線１１３、および配線１２２と配線１２３を通してＦＰＧＡ１０１と接続される構成となる。
上記図４、図５の例においては、２段接続する論理モジュールはバス・ストップ接続どうし、バス・スルー接続どうしの例を示したが、異なる接続の論理モジュールを多段接続できることはいうまでもない。 The wiring 110 of the logic module 100 is connected to the FPGA 101 and the FPGA 102. The wiring 112 and the wiring 113 are connected to the wiring 210 of the logic module 200 via the header connector 106 for external connection and the socket connector 205 for external connection, and are connected to the FPGA 201 and the FPGA 202. Similarly, the wiring 120 of the logic module 100 is connected to the FPGA 101 and the FPGA 102. The wiring 122 and the wiring 123 are connected to the wiring 220 of the logic module 200 via the external connection header connector 108 and the external connection socket connector 207, and are connected to the FPGA 201 and the FPGA 202.
Accordingly, the wiring 110 and the wiring 120 are connected to the FPGA 101 and the FPGA 102, and the FPGA 201 and the FPGA 202 are connected to the FPGA 101 through the wiring 112 and the wiring 113, and the wiring 122 and the wiring 123.
In the examples of FIGS. 4 and 5, the logic modules connected in two stages are examples of bus-stop connections and bus-through connections, but it goes without saying that logic modules with different connections can be connected in multiple stages. .

次に、システムボードと論理モジュールを接続して構築するハードウェアエミュレーション装置において、一般的な検証対象となる論理回路の例を図６、７に示し、本発明の論理モジュールに検証対象論理をプログラム可能な論理素子にプログラムする方法について述べる。 Next, in a hardware emulation apparatus constructed by connecting a system board and a logic module, examples of general logic circuits to be verified are shown in FIGS. A method for programming the possible logic elements is described.

図６の論理回路３００は、内部の論理回路３０１と論理回路３０２の２つから構成される。システムボード３０３と論理回路３０１は配線３１０で接続され、論理回路３０１と論理回路３０２は配線３１１で接続されている。 The logic circuit 300 shown in FIG. 6 includes two internal logic circuits 301 and 302. The system board 303 and the logic circuit 301 are connected by a wiring 310, and the logic circuit 301 and the logic circuit 302 are connected by a wiring 311.

このような論理回路３００を論理モジュールにプログラムするときは、ＦＰＧＡ１０１内に接続切替信号出力回路を設け、前記接続切替信号出力回路の出力を接続切替信号１１６とし、論路回路３０１と３０２および３０１とシステムボード３０３の接続形態に対応した接続になるように接続切替信号１１６を”Ｌｏｗ”にする。また、システムボード３０３と接続する配線３１０は、配線１１０、１１１にアサインし、論理回路３０１と論理回路３０２を接続する配線３１１は、配線１１２と配線１１５にアサインする様にＦＰＧＡ１０１、１０２のピン情報を作成する。このように作成した論理回路３０１のＦＰＧＡ回路データをＦＰＧＡ１０１にプログラムし、論理回路３０２のＦＰＧＡ回路データをＦＰＧＡ１０２にプログラムすることで論理回路３００の回路構成を変更することなく容易に論理モジュール１００にプログラムすることができる。 When such a logic circuit 300 is programmed into a logic module, a connection switching signal output circuit is provided in the FPGA 101, the output of the connection switching signal output circuit is used as a connection switching signal 116, and logic circuits 301, 302 and 301 The connection switching signal 116 is set to “Low” so that the connection corresponds to the connection form of the system board 303. Further, the wiring 310 connected to the system board 303 is assigned to the wirings 110 and 111, and the wiring 311 connecting the logic circuit 301 and the logic circuit 302 is assigned to the wiring 112 and the wiring 115 so as to be pin information of the FPGAs 101 and 102. Create By programming the FPGA circuit data of the logic circuit 301 thus created in the FPGA 101 and programming the FPGA circuit data of the logic circuit 302 in the FPGA 102, the logic module 100 can be easily programmed without changing the circuit configuration of the logic circuit 300. can do.

システムボード３０３と接続する配線３１０または、論理回路３０１と論理回路３０２を接続する配線３１１の本数が多く、配線１１０，１１１または、配線１１２と配線１１５では不足する場合、接続切替回路１０３側と同様に、接続切替回路１０４を使用することも可能である。 When the number of wirings 310 connecting the system board 303 or the wirings 311 connecting the logic circuit 301 and the logic circuit 302 is large and the wirings 110 and 111 or the wirings 112 and 115 are insufficient, the same as the connection switching circuit 103 side Alternatively, the connection switching circuit 104 can be used.

図７の論理回路３５０は、内部の論理回路３５１と論理回路３５２の２つから構成される。システムボード３５３と論理回路３５１、論理回路３５２とは配線３６０でバス接続されている。 The logic circuit 350 in FIG. 7 includes two internal logic circuits 351 and 352. The system board 353, the logic circuit 351, and the logic circuit 352 are bus-connected by a wiring 360.

このような論理回路３５０を論理モジュールにプログラムするときは、前記と同様にＦＰＧＡ１０１内に接続切替信号出力回路を設け、前記接続切替信号出力回路の出力を接続切替信号１１６とし、論路回路３５１と３５２およびシステムボード３５３の接続形態に対応した接続になるように接続切替信号１１６を”Ｈｉｇｈ”にする。また、システムボード３５３と接続する配線３６０は、配線１１０にアサインする様にＦＰＧＡ１０１、１０２のピン情報を作成する。このように作成した論理回路３５１のＦＰＧＡ回路データをＦＰＧＡ１０１にプログラムし、論理回路３５２のＦＰＧＡ回路データをＦＰＧＡ１０２にプログラムすることで論理回路３５０の回路構成を変更することなく容易に論理モジュール１００にプログラムすることができる。 When such a logic circuit 350 is programmed into a logic module, a connection switching signal output circuit is provided in the FPGA 101 as described above, and the output of the connection switching signal output circuit is used as a connection switching signal 116. The connection switching signal 116 is set to “High” so that the connection corresponding to the connection form of the 352 and the system board 353 is established. Further, the wiring 360 connected to the system board 353 creates pin information of the FPGAs 101 and 102 so as to be assigned to the wiring 110. By programming the FPGA circuit data of the logic circuit 351 created in this way into the FPGA 101 and programming the FPGA circuit data of the logic circuit 352 into the FPGA 102, the logic circuit 350 can be easily programmed without changing the circuit configuration of the logic circuit 350. can do.

システムボード３５３と接続する配線３６０の本数が多く、配線１１０では不足する場合、接続切替回路１０３側と同様に、接続切替回路１０４を使用することも可能である。
また、本発明の論理モジュールにプログラムすることができる論理規模を超える検証対象論理をプログラムするときは、論理モジュールを必要な分だけ多段接続することで容易に対応することができる。 When the number of wirings 360 connected to the system board 353 is large and the wiring 110 is insufficient, the connection switching circuit 104 can be used as in the connection switching circuit 103 side.
Further, when programming a logic to be verified that exceeds the logic scale that can be programmed into the logic module of the present invention, it can be easily handled by connecting the logic modules in multiple stages as many as necessary.

以下は、本発明の論理モジュールの多段接続の特徴を簡潔に説明するため、２段接続構成における一実施例について述べる。
図６の論理回路３０１，３０２が、論路規模が大きく論理モジュール１００のＦＰＧＡ１０１、１０２のみではプログラムすることができず、論理モジュールを２段接続する構成を必要とした場合について述べる。 The following describes one embodiment in a two-stage connection configuration in order to briefly explain the characteristics of the multi-stage connection of the logic module of the present invention.
A case will be described in which the logic circuits 301 and 302 of FIG. 6 have a large logical scale and cannot be programmed only by the FPGAs 101 and 102 of the logic module 100, and require a configuration in which the logic modules are connected in two stages.

ＦＰＧＡ１０１、２０１内に接続切替信号出力回路を設け、前記接続切替信号出力回路の出力を接続切替信号１１６、２１６とし、論路回路３０１と３０２および３０１とシステムボード３０３の接続形態に対応した接続になるように接続切替信号１１６、２１６を”Ｈｉｇｈ”にする。また、システムボード３０３と接続する配線３１０は、配線１１０と配線１１５、配線１１１にアサインし、論理回路３０１と論理回路３０２を接続する配線３１１は、配線１１２と配線１１３、配線１１４を介し、配線２１０と配線２１５、配線２１１アサインする様にＦＰＧＡ１０１、１０２、２０１，２０１のピン情報を作成する。一方。論理回路３０１は、論理規模が大きいため、ＦＰＧＡ１０１、１０２に論理分割する。同様に、論理回路３０２も、論理規模が大きいため、ＦＰＧＡ２０１、２０２に論理分割する。このように作成した論理回路３０１のＦＰＧＡ回路データをＦＰＧＡ１０１、１０２にプログラムし、論理回路３０２のＦＰＧＡ回路データをＦＰＧＡ２０１，２０２にプログラムすることで論理回路３００の回路構成を変更することなく容易に論理モジュール１００、２００の２つにプログラムすることができる。 Connection switching signal output circuits are provided in the FPGAs 101 and 201, and the output of the connection switching signal output circuit is set to connection switching signals 116 and 216, so that connections corresponding to the connection forms of the logic circuits 301 and 302 and 301 and the system board 303 are made. Thus, the connection switching signals 116 and 216 are set to “High”. The wiring 310 connected to the system board 303 is assigned to the wiring 110, the wiring 115, and the wiring 111, and the wiring 311 that connects the logic circuit 301 and the logic circuit 302 is connected to the wiring via the wiring 112, the wiring 113, and the wiring 114. The pin information of the FPGAs 101, 102, 201, 201 is created so that 210, the wiring 215, and the wiring 211 are assigned. on the other hand. Since the logic circuit 301 has a large logical scale, it is logically divided into FPGAs 101 and 102. Similarly, the logic circuit 302 is also logically divided into FPGAs 201 and 202 because the logic scale is large. By programming the FPGA circuit data of the logic circuit 301 created in this way into the FPGAs 101 and 102 and programming the FPGA circuit data of the logic circuit 302 into the FPGAs 201 and 202, it is possible to easily perform logic without changing the circuit configuration of the logic circuit 300. Two modules 100 and 200 can be programmed.

同様に、図７の論理回路３５１，３５２が、論路規模が大きく論理モジュール１００のＦＰＧＡ１０１、１０２のみではプログラムすることができず、論理モジュールを２段接続する構成を必要とした場合について述べる。
ＦＰＧＡ１０１、２０１内に接続切替信号出力回路を設け、前記接続切替信号出力回路の出力を接続切替信号１１６、２１６とし、論路回路３５１と３５２およびシステムボード３５３の接続形態に対応した接続になるように接続切替信号１１６、２１６を”Ｌｏｗ”にする。また、システムボード３５３と接続する配線３６０は、配線１１０と配線１１３を介し、配線２１０と配線２１３にアサインする。ＦＰＧＡ１０１、１０２およびＦＰＧＡ２０１，２０２間を接続する配線は、それぞれ配線１１２と配線１１５、および配線２１２と配線２１５にアサインする様にＦＰＧＡ１０１、１０２、２０１，２０１のピン情報を作成する。一方。論理回路３５１は、論理規模が大きいため、ＦＰＧＡ１０１、１０２に論理分割する。同様に、論理回路３５２も、論理規模が大きいため、ＦＰＧＡ２０１、２０２に論理分割する。このように作成した論理回路３５１のＦＰＧＡ回路データをＦＰＧＡ１０１、１０２にプログラムし、論理回路３５２のＦＰＧＡ回路データをＦＰＧＡ２０１，２０２にプログラムすることで論理回路３００の回路構成を変更することなく容易に論理モジュール１００、２００の２つにプログラムすることができる。 Similarly, the case where the logic circuits 351 and 352 in FIG. 7 have a large logical scale and cannot be programmed only by the FPGAs 101 and 102 of the logic module 100, and a configuration in which the logic modules are connected in two stages will be described.
Connection switching signal output circuits are provided in the FPGAs 101 and 201, and the output of the connection switching signal output circuit is used as the connection switching signals 116 and 216 so that the connections correspond to the connection forms of the logic circuits 351 and 352 and the system board 353. The connection switching signals 116 and 216 are set to “Low”. The wiring 360 connected to the system board 353 is assigned to the wiring 210 and the wiring 213 via the wiring 110 and the wiring 113. The wirings connecting the FPGAs 101 and 102 and the FPGAs 201 and 202 create pin information of the FPGAs 101, 102, 201, and 201 so as to be assigned to the wirings 112 and 115, and the wirings 212 and 215, respectively. on the other hand. Since the logic circuit 351 has a large logical scale, it is logically divided into FPGAs 101 and 102. Similarly, the logic circuit 352 is logically divided into the FPGAs 201 and 202 because the logic scale is large. By programming the FPGA circuit data of the logic circuit 351 created in this way into the FPGAs 101 and 102 and programming the FPGA circuit data of the logic circuit 352 into the FPGAs 201 and 202, it is possible to easily perform logic without changing the circuit configuration of the logic circuit 300. Two modules 100 and 200 can be programmed.

上記実施例においてはプログラム可能な論理素子は２個の場合について説明したが、３個以上のプログラム可能な論理素子を用いた論理モジュールに応用できることはいうまでもない。例えば、図１において、ＦＰＧＡ１０１、および／またはＦＰＧＡ１０２にそれぞれ拡張用ＦＰＧＡを接続してもよい。また、図１におけるＦＰＧＡ１０１、およびＦＰＧＡ１０２に拡張用ＦＰＧＡを接続し、接続切替回路１０４への接続をＦＰＧＡ１０１、ＦＰＧＡ１０２の代わりにこれら拡張用ＦＰＧＡを接続する構成とすることもできる。さらにまた、ＦＰＧＡ１０１、および／またはＦＰＧＡ１０２にプログラム可能な論理素子以外の論理素子あるいは記憶素子などを接続することにより多様な論理回路に対応できることはもちろんである。 In the above embodiment, the case where the number of programmable logic elements is two has been described. Needless to say, the present invention can be applied to a logic module using three or more programmable logic elements. For example, in FIG. 1, an expansion FPGA may be connected to the FPGA 101 and / or the FPGA 102, respectively. Further, an extension FPGA may be connected to the FPGA 101 and the FPGA 102 in FIG. 1 and the connection switching circuit 104 may be connected to the extension FPGA instead of the FPGA 101 and the FPGA 102. Furthermore, it is a matter of course that various logic circuits can be supported by connecting logic elements or memory elements other than programmable logic elements to the FPGA 101 and / or the FPGA 102.

本発明は、プログラム可能な複数の論理素子に検証対象の論理をプログラムし、大規模集積回路の論理の検証を行うハードウェアエミュレーション用の論理モジュールに関するものであり、産業上の利用可能性がある。 The present invention relates to a logic module for hardware emulation in which logic to be verified is programmed in a plurality of programmable logic elements to verify the logic of a large-scale integrated circuit, and has industrial applicability. .

本発明の論理モジュールの信号接続方式の一実施例である。It is one Example of the signal connection system of the logic module of this invention. 論理モジュールの信号接続経路切り替えの一実施例である。It is one Example of the signal connection path | route switching of a logic module. 論理モジュールの信号接続経路切り替えの一実施例である。It is one Example of the signal connection path | route switching of a logic module. 論理モジュールを２段接続したときの信号接続例を示す図である。It is a figure which shows the example of signal connection when a logic module is connected in two stages. 論理モジュールを２段接続したときの信号接続例を示す図である。It is a figure which shows the example of signal connection when a logic module is connected in two stages. 一般的な論理回路のポイント・トゥ・ポイント接続構成例を示す図である。It is a figure which shows the example of a point-to-point connection structure of a general logic circuit. 一般的な論理回路のバス接続構成例を示す図である。It is a figure which shows the example of a bus connection structure of a general logic circuit. 接続切替回路の動作を示す図である。It is a figure which shows operation | movement of a connection switching circuit. 接続切替制御信号出力回路とスイッチによる人手切替回路の両方を備えた一実施例である。It is one Example provided with both the connection switching control signal output circuit and the manual switching circuit by a switch. 図１において外部接続用ヘッダコネクタと接続する配線とバス接続する一実施例である。FIG. 1 shows an embodiment in which a wiring connection with an external connection header connector is connected to a bus in FIG.

Explanation of symbols

１００・・・１段目接続の論理モジュール
１０１，１０２・・・ＦＰＧＡ
１０３，１０４・・・接続切替回路
１０５，１０７・・・外部接続用ソケットコネクタ
１０６，１０８・・・外部接続用ヘッダコネクタ
１１０，１１１，１１２，１１３，１１４，１１５・・・配線
１１６・・・接続切替制御信号
１２０，１２１，１２２，１２３，１２４，１２５・・・配線
１２６・・・接続切替制御信号
２００・・・２段目接続の論理モジュール
２０１，２０２・・・ＦＰＧＡ
２０３，２０４・・・接続切替回路
２０５，２０７・・・外部接続用ソケットコネクタ
２０６，２０８・・・外部接続用ヘッダコネクタ
２１０，２１１，２１２，２１３，２１４，２１５・・・配線
２１６・・・接続切替制御信号
２２０，２２１，２２２，２２３，２２４，２２５・・・配線
２２６・・・接続切替制御信号
３００，３０１，３０２・・・論理回路
３０３・・・システムボード
３１０，３１１・・・配線
３５０，３５１，３５２・・・論理回路
３５３・・・システムボード
３６０・・・配線
４００・・・接続切替回路
４０１，４０２，４０３，４０４・・・ＭＯＳＦＥＴ
４１０，４１１，４２０，４２１・・・配線ピン
４３０・・・接続切替制御ピン
５００・・・ＦＰＧＡ
５０１・・・接続切替回路
５０２・・・トライステートＩＣ
５１０・・・イネーブル制御スイッチ
５１１・・・接続切替制御信号設定スイッチ
５２０・・・接続切替制御信号
６００・・・論理モジュール
６０１、６０２・・・ＦＰＧＡ
６０３，６０４・・・接続切替回路
６０５，６０７・・・外部接続用ソケットコネクタ
６０６，６０８・・・外部接続用ヘッダコネクタ
６１０，６１１，６１２，６１３，６１４，６１５・・・配線
６１６・・・接続切替制御信号
６２０，６２１，６２２，６２３，６２４，６２５・・・配線
６２６・・・接続切替制御信号 100... First stage connection logic modules 101 and 102... FPGA
103, 104 ... connection switching circuits 105, 107 ... external connection socket connectors 106, 108 ... external connection header connectors 110, 111, 112, 113, 114, 115 ... wiring 116 ... Connection switching control signal 120, 121, 122, 123, 124, 125 ... wiring 126 ... connection switching control signal 200 ... logic module 201, 202 ... FPGA of the second stage connection
203, 204... Connection switching circuits 205, 207... External connection socket connectors 206, 208... External connection header connectors 210, 211, 212, 213, 214, 215. Connection switching control signals 220, 221, 222, 223, 224, 225 ... wiring 226 ... connection switching control signals 300, 301, 302 ... logic circuit 303 ... system boards 310, 311 ... wiring 350, 351, 352 ... logic circuit 353 ... system board 360 ... wiring 400 ... connection switching circuit 401, 402, 403, 404 ... MOSFET
410, 411, 420, 421 ... wiring pin 430 ... connection switching control pin 500 ... FPGA
501 ... Connection switching circuit 502 ... Tri-state IC
510 ... Enable control switch 511 ... Connection switching control signal setting switch 520 ... Connection switching control signal 600 ... Logic modules 601, 602 ... FPGA
603, 604... Connection switching circuit 605, 607... External connection socket connector 606, 608... External connection header connector 610, 611, 612, 613, 614, 615. Connection switching control signal 620, 621, 622, 623, 624, 625 ... wiring 626 ... connection switching control signal

Claims

Programmable first and second logic elements, first and second connectors for connecting to the outside, and wiring to the first and second logic elements and the first and second connectors. A connection switching circuit on a substrate, the first logic element and the first connector are connected by wiring, and the connection switching circuit connects the first logic element and the second logic element, and A first connection for connecting the first connector and the second connector; a connection between the first logic element and the second connector; and a connection between the second logic element and the first connector. A logic module characterized in that the second connection to be performed can be switched.

The logic module according to claim 1, wherein the connection switching circuit is held in the first connection.

The logic module according to claim 1, wherein the connection switching circuit is held in the second connection.

The board includes third and fourth connectors for connecting to the outside, the first and second logic elements, and other connection switching circuits connected to the third and fourth connectors by wiring, The first logic element and the third connector are connected by wiring, and the other connection switching circuit is connected to the first logic element and the second logic element, and the third connector and the fourth connector. Switching between a third connection for connection with a connector, a connection between the first logic element and the fourth connector, and a fourth connection for connection between the second logic element and the third connector. The logic module according to claim 1, which is possible.

5. The logic module according to claim 4, wherein switching of the connection switching circuit and the other connection switching circuit can be individually set.

The logic module according to claim 1, wherein the connection switching circuit is switchable by a connection switching control signal from the first logic element.

7. The logic module according to claim 4, wherein the other connection switching circuit can be switched by a connection switching control signal from the first logic element.

The logic module according to claim 1, wherein the connection switching circuit is manually switchable.

9. The logic module according to claim 8, wherein the manual switching has priority over a connection switching control signal from the first logic element.

Programmable first and second logic elements, socket connector and header connector for connection to the outside, and connection switching connected to the first and second logic elements and the socket connector and header connector by wiring A circuit is provided on the substrate, the first logic element and the socket connector are connected by wiring, and the connection switching circuit connects the first logic element and the second logic element, and the socket connector and the A first connection for connecting to a header connector, a second connection for connecting the first logic element and the header connector, and a connection for connecting the second logic element to the socket connector can be switched. A logic module characterized by being.

Programmable first and second logic elements, socket connector and header connector for connection to the outside, and connection switching connected to the first and second logic elements and the socket connector and header connector by wiring A circuit, the first logic element and the header connector are connected by wiring, and the connection switching circuit connects the first logic element and the second logic element, and the socket connector and the It is possible to switch between a first connection for connecting to the header connector, a connection between the first logic element and the socket connector, and a second connection for connecting the second logic element and the header connector. A logic module characterized by being.

The logic module according to claim 11, wherein the connection switching circuit is held in the first connection.

The logic module according to claim 11, wherein the connection switching circuit is held in the second connection.

A multistage connection logic module comprising a plurality of logic modules according to claim 1 , wherein a first connector of the logic module is connected to a second connector of the other logic module.