JP2008159624A - ノーフローアンダーフィルによるフリップチップ実装方法 - Google Patents

ノーフローアンダーフィルによるフリップチップ実装方法 Download PDF

Info

Publication number
JP2008159624A
JP2008159624A JP2006343392A JP2006343392A JP2008159624A JP 2008159624 A JP2008159624 A JP 2008159624A JP 2006343392 A JP2006343392 A JP 2006343392A JP 2006343392 A JP2006343392 A JP 2006343392A JP 2008159624 A JP2008159624 A JP 2008159624A
Authority
JP
Japan
Prior art keywords
substrate
resin
filler
pad electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006343392A
Other languages
English (en)
Other versions
JP4790587B2 (ja
Inventor
Shigehiko Uemura
成彦 植村
Takashi Mori
高志 森
Hirobumi Matsumoto
博文 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2006343392A priority Critical patent/JP4790587B2/ja
Priority to US11/901,798 priority patent/US7732255B2/en
Priority to CNA2007101659942A priority patent/CN101207051A/zh
Publication of JP2008159624A publication Critical patent/JP2008159624A/ja
Application granted granted Critical
Publication of JP4790587B2 publication Critical patent/JP4790587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ノーフローアンダーフィルによるフリップチップ実装方法において、フィラーが高充填されている樹脂を基板へ先塗りする場合に、半導体のバンプと基板のパッド電極との間にフィラーが挟みこまれることがなく、バンプを確実にパッド電極に接触させ、信頼性高くリフローはんだ付けできるようにする。
【解決手段】基板５２へ樹脂を先塗りし、その後に、バンプ付き半導体５０を前記基板５２へ搭載して、基板５２のパッド電極５３とバンプ５１とを接合するノーフローアンダーフィルによるフリップチップ実装方法において、基板５２のパッド電極５３以外の領域へフィラー５５が高充填されている樹脂５４ａを塗布するとともに、基板５２のパッド電極５３部分にフィラーが充填されていない樹脂５４ｂを塗布し、その後に、バンプ付き半導体５０を基板５２の所定位置へ搭載する。
【選択図】図２

Description

本発明はノーフローアンダーフィルによるフリップチップ実装方法に関するものであり、特に、フィラーが高充填されている樹脂を基板へ先塗りする場合に、半導体のバンプと基板のパッド電極との間にフィラーが挟みこまれることがなく、バンプを確実にバンプ電極に接触させ、信頼性高くリフローはんだ付けできるようにしたノーフローアンダーフィルによるフリップチップ実装方法に関するものである。
近年、電子機器の小型化が進み、省スペースおよび電気特性の向上などから、フリップチップ実装方法によって半導体を基板へ搭載することが多い。フリップチップ実装方法は、半導体チップの裏面に設けた端子電極にバンプと称される突起状電極を設け、基板に設けられているパッド電極に前記バンプを介して固定し導通させるものである。
前記バンプは、はんだ材などで形成されるが、接合面積が小さいため取付強度が不足することが多く、また、基板と半導体の熱膨張率の差異などから歪が発生し、機械的衝撃や熱衝撃により、前記バンプがパッド電極から離反するおそれがある。したがって、接合強度を高めるために、前記バンプを熱溶着で基板のパッド電極に接合させた後に、半導体と基板との隙間にエポキシ系の樹脂を流し込んで加熱硬化させるアンダーフィル処理がなされている。
しかし、上記アンダーフィル処理は、はんだ付けによる電極間の接続と、樹脂の硬化のそれぞれについて加熱処理が必要であり、加熱工程が多いのでコスト高となる。また、半導体と基板との隙間の側方から樹脂を流し込むため作業性が悪く、流し込むためのスペースも必要であり、電子機器の小型化の点では不利であった。
この不具合を解消するために、基板へ樹脂を先塗りしておき、その後に、バンプ付き半導体を基板へ押し付けることにより、先塗りした樹脂を押し広げてバンプとパッド電極とを接触させ、その状態のまま加熱することにより、電極間の接続と樹脂の硬化とを一回の加熱工程で行うノーフローアンダーフィルによる実装方法が提案されている（例えば、特許文献１参照）。
ここで、アンダーフィル処理またはノーフローアンダーフィル処理に使用するエポキシ系の樹脂には、フィラーと称されるアルミナや酸化シリカなどの粉末を混入して樹脂の強度を高めてある。アンダーフィル処理においては、バンプをパッド電極に接合させた後に樹脂を流し込むので、フィラーが悪影響を与えることはない。
しかし、ノーフローアンダーフィル処理においては、図４に示すように、半導体５０の自重だけでバンプ５１を基板５２のパッド電極５３へ接触させるので、樹脂５４に混入されているフィラー５５がバンプ５１とパッド電極５３との間に挟み込まれて、バンプ５１とパッド電極５３とに間隙が生じることがある。ノーフローアンダーフィル処理では、電極間の接続と樹脂の硬化とを同一加熱工程で行うため、バンプ５１とパッド電極５３とに間隙があると、この間隙が樹脂５４で塞がれて電気的導通ができなくなる。
図５に示すように、重錘５６などで半導体５０を強制的に基板５２へ押圧すれば、フィラー５５が押し退けられて、あるいは、フィラー５５を巻き込みながら、バンプ５１とパッド電極５３との電気的導通が確保される。しかし、この状態でリフローはんだ付けを行うと、バンプ５１がパッド電極５３に熱溶着したのちも重錘５６の重みが作用し続けるため、バンプ５１が圧壊したり、あるいは、パッド電極５３からはみ出して電気的短絡を起こしたりするおそれがある。
ノーフローアンダーフィル処理において重錘を使用する構成としては、基板の上面に球状粒子を含有させた樹脂を塗布し、該球状粒子を基板のパッド電極間の領域に配置させ、半導体の上部に重錘を載置して、そのままリフローはんだ付けを行うようにした装置および方法が知られている（例えば、特許文献２参照）。
特開平１０−１２５７２４号公報 特開２００１−５３１０９号公報
特許文献１記載の発明は、基板へ樹脂を先塗りして、電極間の接続と樹脂の硬化とを一回の加熱工程で行うので、工程の簡素化によるコストダウンが図られる。しかし、図４に示すように、樹脂に混入されているフィラーが、バンプとパッド電極との間に挟み込まれて、電気的導通ができなくなるおそれがある。樹脂に混入されているフィラーを少なくするか、まったく混入させなければ、フィラーの挟み込みによる不具合を解消することができるが、樹脂の強度が低減してバンプが破壊するおそれがある。
特許文献２記載の発明は、重錘によってフィラーを押し退けて、あるいは、フィラーを巻き込んで、バンプとパッド電極との電気的導通を確保するとともに、樹脂の中に球状粒子を混入することにより、半導体と基板との間隙を所定の寸法に保持しようとするものである。しかし、必ずしも球状粒子が基板のパッド電極間の領域に正確に配置されるとは限らず、重錘が位置ずれを起こすおそれもある。
そこで、本発明は、ノーフローアンダーフィルによるフリップチップ実装方法において、フィラーが高充填されている樹脂を基板へ先塗りする場合に、半導体のバンプと基板のパッド電極との間にフィラーが挟みこまれることがなく、バンプを確実にパッド電極に接触させ、信頼性高くリフローはんだ付けできるようにすることを目的とする。
本発明は上記目的を達成するために提案されたものであり、請求項１記載の発明は、基板へ樹脂を先塗りし、その後に、バンプ付き半導体を前記基板へ搭載して、基板のパッド電極と前記バンプとを接合するノーフローアンダーフィルによるフリップチップ実装方法において、前記基板のパッド電極以外の領域へフィラーが高充填されている樹脂を塗布するとともに、該基板のパッド電極部分にフィラーが充填されていない樹脂を塗布し、その後に、バンプ付き半導体を前記基板の所定位置へ搭載することを特徴とするノーフローアンダーフィルによるフリップチップ実装方法を提供する。
この構成によれば、基板のパッド電極部分にフィラーが充填されていない樹脂を塗布するとともに、それ以外の領域はフィラーが高充填されている樹脂を塗布し、その後に半導体を搭載する。このように、樹脂を選択して塗布することにより、バンプとパッド電極との間にフィラーが存在しないので、フィラーを挟み込むようなことがなく、バンプが確実にパッド電極に接触する。
この状態でリフローはんだ付けを行うと、フィラーに接続を阻害されることなく前記バンプが熱溶着によってパッド電極と確実に接合され、さらに、フィラーなし樹脂とフィラー高充填樹脂が混ざり合い、半導体と基板との間にはフィラーが高充填された樹脂によってアンダーフィルが形成される。
本発明は、上述したように、フィラーなし樹脂とフィラー高充填樹脂を選択して塗布することにより、基板のパッド電極部分にはフィラーが充填されていない樹脂が塗布されるため、リフローはんだ付けの際に、バンプとパッド電極との間にフィラーを挟み込むようなことがなく、バンプが確実にパッド電極に接合される。
かくして、フィラーが高充填されている樹脂を使用して半導体を確実に実装することができ、ノーフローアンダーフィルによるフリップチップ実装方法における作業性ならびに信頼性の向上に寄与できる。
以下、本発明に係るノーフローアンダーフィルによるフリップチップ実装方法について、好適な実施例をあげて説明する。フィラーが高充填されている樹脂を基板へ先塗りする場合に、半導体のバンプと基板のパッド電極との間にフィラーが挟みこまれることがなく、バンプを確実にパッド電極に接触させ、確実にリフローはんだ付けできるようにするという目的を達成するために、本発明は基板へ樹脂を先塗りし、その後に、バンプ付き半導体を前記基板へ搭載して、基板のパッド電極と前記バンプとを接合するノーフローアンダーフィルによるフリップチップ実装方法において、前記基板のパッド電極以外の領域へフィラーが高充填されている樹脂を塗布するとともに、該基板のパッド電極部分にフィラーが充填されていない樹脂を塗布し、その後に、バンプ付き半導体を前記基板の所定位置へ搭載することにより実現した。
図１は本発明の実装方法の一例を模式的に示す説明図である。リフロー治具の基台（図示せず）の所定位置に基板５２が固定され、パッド電極５３が設けられている基板５２の表面に、エポキシ系の樹脂を先塗りするのであるが、パッド電極５３の部分と、該パッド電極５３以外の領域とで、異なる樹脂を選択して塗布する。
先ず、基板５２の表面のパッド電極５３以外の領域には、フィラー５５を高充填した樹脂５４ａを塗布する。その後、該基板５２の表面のパッド電極５３の部分に、フィラーを充填していない樹脂５４ｂを塗布する。フィラー高充填の樹脂５４ａとフィラーなしの樹脂５４ｂとでは粘度に差異を設けてあり、それぞれの樹脂を隣接して塗布したときに、塗布した境界部分が容易には混ざり合わないように形成されている。
図２に示すように、半導体５０の裏面に設けたバンプ５１と基板５２のパッド電極５３が正確に上下に対峙するように位置決めする。この状態では、バンプ５１とパッド電極５３の間にはフィラーなしの樹脂５４ｂが介在しており、半導体５０を押し下げてバンプ５１をパッド電極５３へ接触させたときに、フィラー５５を挟み込むようなことがなく、バンプ５１が確実にパッド電極５３に接触する。
その状態のまま、リフローはんだ処理にて加熱すれば、図３に示すように、フィラー５５に接続を阻害されることなく、バンプ５１が熱溶着して基板５２のパッド電極５３に確実に接合されるとともに、樹脂５４ａと５４ｂが硬化してバンプ５１およびパッド電極５３の周囲を保護する。
このとき、前記パッド電極５３の近傍位置では、フィラーなし樹脂５４ｂとフィラー高充填樹脂５４ａが混ざり合い、全体的には、半導体５０と基板５２との間にはフィラー５５が高充填された樹脂５４ａによってアンダーフィルが形成される。
かくして、フィラー５５が高充填されている樹脂５４ａと、フィラーなしの樹脂５４ｂを選択して基板５２へ塗布することにより、バンプ５１とパッド電極５３との間にフィラー５５を挟み込むようなことがなく、したがって、重錘などを使用せず半導体５０の自重だけで、半導体５０を確実に実装することができ、ノーフローアンダーフィルによるフリップチップ実装方法における作業性ならびに信頼性の向上に寄与できる。
なお、本発明は、本発明の精神を逸脱しない限り種々の改変を為すことができ、そして、本発明が該改変されたものに及ぶことは当然である。
本発明の実装方法の一例を模式的に示す説明図。 図１の実装方法の動作過程を示す説明図。 図１の実装方法の最終過程を示す説明図。 従来のノーフローアンダーフィル処理の不具合を模式的に示す説明図。 図４に示す不具合を重錘により解消する一例を模式的に示す説明図。
符号の説明
５０ 半導体
５１ バンプ
５２ 基板
５３ パッド電極
５４ 樹脂
５４ａ フィラー高充填の樹脂
５４ｂ フィラーなしの樹脂
５５ フィラー

Claims (1)

  1. 基板へ樹脂を先塗りし、その後に、バンプ付き半導体を前記基板へ搭載して、基板のパッド電極と前記バンプとを接合するノーフローアンダーフィルによるフリップチップ実装方法において、
    前記基板のパッド電極以外の領域へフィラーが高充填されている樹脂を塗布するとともに、該基板のパッド電極部分にフィラーが充填されていない樹脂を塗布し、その後に、バンプ付き半導体を前記基板の所定位置へ搭載することを特徴とするノーフローアンダーフィルによるフリップチップ実装方法。
JP2006343392A 2006-12-20 2006-12-20 ノーフローアンダーフィルによるフリップチップ実装方法 Expired - Fee Related JP4790587B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006343392A JP4790587B2 (ja) 2006-12-20 2006-12-20 ノーフローアンダーフィルによるフリップチップ実装方法
US11/901,798 US7732255B2 (en) 2006-12-20 2007-09-19 Flip chip mounting method by no-flow underfill
CNA2007101659942A CN101207051A (zh) 2006-12-20 2007-11-14 非流动、下装填方式的倒装片安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343392A JP4790587B2 (ja) 2006-12-20 2006-12-20 ノーフローアンダーフィルによるフリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2008159624A true JP2008159624A (ja) 2008-07-10
JP4790587B2 JP4790587B2 (ja) 2011-10-12

Family

ID=39543425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343392A Expired - Fee Related JP4790587B2 (ja) 2006-12-20 2006-12-20 ノーフローアンダーフィルによるフリップチップ実装方法

Country Status (3)

Country Link
US (1) US7732255B2 (ja)
JP (1) JP4790587B2 (ja)
CN (1) CN101207051A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077167A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 電子部品の実装方法
JP2011091461A (ja) * 2011-02-10 2011-05-06 Toshiba Corp 装置および磁力印加装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102555721B1 (ko) 2018-08-20 2023-07-17 삼성전자주식회사 플립 칩 본딩 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172110A (ja) * 1995-12-21 1997-06-30 Toshiba Corp 半導体装置
JPH10125724A (ja) * 1996-10-16 1998-05-15 Matsushita Electric Ind Co Ltd フリップチップのボンディング方法
JP2001135672A (ja) * 1999-11-01 2001-05-18 Sony Chem Corp 異方性導電接続体、製造方法およびペースト状接続材料
JP2006210842A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置の製造方法及び接着剤
JP2006332354A (ja) * 2005-05-26 2006-12-07 Toshiba Corp プリント回路基板の製造方法、プリント回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053109A (ja) 1999-08-11 2001-02-23 Toshiba Corp 半導体装置およびその製造方法
US6674172B2 (en) * 2001-05-08 2004-01-06 International Business Machines Corporation Flip-chip package with underfill having low density filler
US7279359B2 (en) * 2004-09-23 2007-10-09 Intel Corporation High performance amine based no-flow underfill materials for flip chip applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172110A (ja) * 1995-12-21 1997-06-30 Toshiba Corp 半導体装置
JPH10125724A (ja) * 1996-10-16 1998-05-15 Matsushita Electric Ind Co Ltd フリップチップのボンディング方法
JP2001135672A (ja) * 1999-11-01 2001-05-18 Sony Chem Corp 異方性導電接続体、製造方法およびペースト状接続材料
JP2006210842A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置の製造方法及び接着剤
JP2006332354A (ja) * 2005-05-26 2006-12-07 Toshiba Corp プリント回路基板の製造方法、プリント回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077167A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 電子部品の実装方法
JP2011091461A (ja) * 2011-02-10 2011-05-06 Toshiba Corp 装置および磁力印加装置

Also Published As

Publication number Publication date
US20080153202A1 (en) 2008-06-26
JP4790587B2 (ja) 2011-10-12
CN101207051A (zh) 2008-06-25
US7732255B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
KR101661442B1 (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
WO2006035548A1 (ja) 配線基板および半導体装置
US9735125B2 (en) Thermocompression for semiconductor chip assembly
JP2008159878A (ja) 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP4790587B2 (ja) ノーフローアンダーフィルによるフリップチップ実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2003100809A (ja) フリップチップ実装方法
JP5433543B2 (ja) 半導体装置
JP2011187635A (ja) 半導体装置およびその製造方法
JP2009049115A (ja) 半導体装置及びその製造方法
JP5104687B2 (ja) 接合シート及び電子回路装置並びに製造方法
JP5812123B2 (ja) 電子機器の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP4200090B2 (ja) 半導体装置の製造方法
JP4688443B2 (ja) 半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP2004253598A (ja) 電子部品の実装方法
JP2004111695A (ja) 半導体装置及びその製造方法
JP2005026501A (ja) 電子部品実装構造および電子部品実装方法ならびに電子部品用接着剤
JP6019983B2 (ja) 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造
JP2013175775A (ja) 半導体装置
JP2003258029A (ja) 電子部品実装方法および電子部品実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees