JP2008147671A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法 Download PDFInfo
- Publication number
- JP2008147671A JP2008147671A JP2007317477A JP2007317477A JP2008147671A JP 2008147671 A JP2008147671 A JP 2008147671A JP 2007317477 A JP2007317477 A JP 2007317477A JP 2007317477 A JP2007317477 A JP 2007317477A JP 2008147671 A JP2008147671 A JP 2008147671A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- conductive film
- contact hole
- electrode wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】コンタクトホールの形成方法では、(1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、(2)該基板上に絶縁膜を成膜する第2の工程と、(3)該絶縁膜にコンタクトホールを形成する第3の工程と、(4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第1の導電膜の表面を酸化雰囲気下でUV光を照射するUV処理をすることで表面を酸化処理する。
【選択図】図1
Description
本発明にかかわるコンタクトホールの形成方法は、導電膜の表面を酸化処理することにより低いコンタクト抵抗をうる形成方法である。本実施の形態においては、導電膜に対する酸化処理の具体的な手段としてUV照射を行ない、このUV照射によって大気中から発生するオゾンによる酸化雰囲気下で酸化処理する。このUV照射による酸化処理をUV処理という。以下、かかるUV処理を行なう方法を説明する。
本実施の形態においては、導電膜に対する酸化処理の具体的な手段として酸素プラズマを発生させて導電膜の表面を酸素プラズマ雰囲気にさらして酸化処理を行なう酸素プラズマ処理を行なう方法を説明する。
RFパワー 1000W
RFパワー密度 0.37w/cm2
圧力 200Pa
温度 25℃
処理時間 2分
RFパワー 250W
RFパワー密度 0.09w/cm2
圧力 150Pa
温度 120℃
本実施の形態においては、導電膜に対する酸化処理の具体的な手段として、ウェットエッチングによって酸化処理を行なう方法を説明する。
実施の形態1〜3においては第1の導電膜を成膜したのち、レジスト塗布前に酸化処理したが、第1の導電膜2をパターニングして第1の電極配線2aとしたのちに酸化処理することもできる。このばあいの酸化処理の手段として本実施の形態においては、実施の形態1と同様のUV処理によって第1の電極配線の表面の酸化処理を行なう。
本実施の形態においては第1の導電膜をパターニングして第1の電極配線としたのち、その表面を酸化処理する方法として酸素プラズマ処理する方法を説明する。このばあいの酸化処理の手段として実施の形態2と同様の酸素プラズマ処理によって第1の電極配線の表面の酸化処理を行ない、第1の電極配線2aの表面層として抵抗値の低い酸化物の層を形成することが特徴である。
本実施の形態においては、第1の導電膜をパターニングして第1の電極配線としたのち、その表面を酸化処理する方法としてウェットエッチング処理する方法を説明する。このばあいの酸化処理の手段として実施の形態3と同様のウェットエッチング処理によって第1の電極配線の表面の酸化処理を行ない、第1の電極配線2aの表面層として抵抗値の低い酸化物の層を形成することが特徴である。
2 第1の導電膜
2a 第1の電極配線
3 絶縁膜
4 コンタトホール
5 第2の導電膜
Claims (5)
- (1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、
(2)該基板上に絶縁膜を成膜する第2の工程と、
(3)該絶縁膜にコンタクトホールを形成する第3の工程と、
(4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、
該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、前記第1の導電膜の表面を酸化雰囲気下でUV光を照射するUV処理をすることで前記表面を酸化処理するコンタクトホールの形成方法。 - 前記UV光の波長が180nm以上300nm以下であり、該UV光の光源から前記第1の電極配線の表面までの距離が1mmのとき該UV光の出力が0.05W/cm2以上0.5W/cm2以下であり、前記UV処理する時間が1分以上5分以下であり、前記UV光を照射するときの雰囲気の温度が100℃以上200℃以下である条件下でUV処理する請求項1記載のコンタクトホールの形成方法。
- (1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、
(2)該基板上に絶縁膜を成膜する第2の工程と、
(3)該絶縁膜にコンタクトホールを形成する第3の工程と、
(4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、
該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、前記第1の導電膜の表面を、酸素プラズマを発生させて酸素プラズマ雰囲気にさらす酸素プラズマ処理を行うことで前記表面を酸化処理するコンタクトホールの形成方法。 - 前記酸素プラズマを発生させるためのプラズマ放電源から前記第1の電極配線の表面までの距離が15mmのとき、該酸素プラズマを発生するRFパワー密度が0.01W/cm2以上10W/cm2以下であり、該酸素プラズマの圧力が100Pa以上200Pa以下であり、前記酸素プラズマ処理する時間が1分以上30分以下であり、前記酸素プラズマ処理するときの雰囲気の温度が25℃以上400℃以下である条件下で酸素プラズマ処理する請求項3記載のコンタクトホールの形成方法。
- 前記第1の電極配線が、クロムおよびモリブデンのうちのいずれか1種からなり、かつ、前記絶縁膜が窒化ケイ素および酸化ケイ素のうちのいずれか1種からなり、さらに、前記第2の電極配線がクロム、アルミニウム合金、モリブデン合金およびインジウム・スズ酸化物のうちのいずれか1種からなる請求項1記載のコンタクトホールの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317477A JP4747157B2 (ja) | 2007-12-07 | 2007-12-07 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317477A JP4747157B2 (ja) | 2007-12-07 | 2007-12-07 | コンタクトホールの形成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13821397A Division JP4663038B2 (ja) | 1997-05-28 | 1997-05-28 | コンタクトホールの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147671A true JP2008147671A (ja) | 2008-06-26 |
JP4747157B2 JP4747157B2 (ja) | 2011-08-17 |
Family
ID=39607427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007317477A Expired - Lifetime JP4747157B2 (ja) | 2007-12-07 | 2007-12-07 | コンタクトホールの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747157B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01152649A (ja) * | 1987-12-09 | 1989-06-15 | Matsushita Electron Corp | 半導体装置 |
JPH05251701A (ja) * | 1992-03-04 | 1993-09-28 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
JPH08111572A (ja) * | 1994-10-12 | 1996-04-30 | Matsushita Electric Ind Co Ltd | 多層配線およびその製造方法 |
JPH0990406A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
JPH09129828A (ja) * | 1995-10-30 | 1997-05-16 | Hitachi Ltd | 半導体集積回路装置 |
JPH10239709A (ja) * | 1997-03-03 | 1998-09-11 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
-
2007
- 2007-12-07 JP JP2007317477A patent/JP4747157B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01152649A (ja) * | 1987-12-09 | 1989-06-15 | Matsushita Electron Corp | 半導体装置 |
JPH05251701A (ja) * | 1992-03-04 | 1993-09-28 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
JPH08111572A (ja) * | 1994-10-12 | 1996-04-30 | Matsushita Electric Ind Co Ltd | 多層配線およびその製造方法 |
JPH0990406A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
JPH09129828A (ja) * | 1995-10-30 | 1997-05-16 | Hitachi Ltd | 半導体集積回路装置 |
JPH10239709A (ja) * | 1997-03-03 | 1998-09-11 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4747157B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
US9691881B2 (en) | Manufacturing method of thin film transistor substrate | |
JP4663038B2 (ja) | コンタクトホールの形成方法 | |
WO2013044760A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
JP2011091279A (ja) | 薄膜トランジスタの製造方法 | |
JP6899487B2 (ja) | Tft基板及びその製造方法 | |
US10431611B2 (en) | Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device | |
JPH08228011A (ja) | 半導体装置およびその製造方法 | |
TW201001562A (en) | Manufacturing method of thin film transistor | |
KR20080083882A (ko) | 디스플레용 박막 트랜지스터 및 그 제조 방법 | |
JP4800236B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
WO2018000947A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示面板 | |
WO2022077708A1 (zh) | 显示面板及其制作方法 | |
JP4747157B2 (ja) | コンタクトホールの形成方法 | |
JP5101059B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 | |
JPH11233780A (ja) | 半導体素子の製造方法と液晶表示パネル | |
JP2009267296A (ja) | 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft | |
CN109638034A (zh) | 显示面板的制造方法 | |
JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
WO2018014441A1 (zh) | 薄膜晶体管及其制作方法 | |
CN112687554B (zh) | 阵列基板制备方法、阵列基板及显示装置 | |
JP2005317801A (ja) | 薄膜素子形成法 | |
JP2005123355A (ja) | ポリシリコン膜の形成方法およびその方法により形成したポリシリコン膜からなる薄膜トランジスタ | |
US20210217978A1 (en) | Transistor array | |
JPH1145879A (ja) | アクティブマトリクス基板、該基板のコンタクトホール形成方法および該基板を用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |