JP2008147671A - コンタクトホールの形成方法 - Google Patents

コンタクトホールの形成方法 Download PDF

Info

Publication number
JP2008147671A
JP2008147671A JP2007317477A JP2007317477A JP2008147671A JP 2008147671 A JP2008147671 A JP 2008147671A JP 2007317477 A JP2007317477 A JP 2007317477A JP 2007317477 A JP2007317477 A JP 2007317477A JP 2008147671 A JP2008147671 A JP 2008147671A
Authority
JP
Japan
Prior art keywords
forming
conductive film
contact hole
electrode wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007317477A
Other languages
English (en)
Other versions
JP4747157B2 (ja
Inventor
昌一 ▲たか▼鍋
Shiyouichi Takanabe
Tadashi Ura
匡史 裏
Nobuhiro Nakamura
伸宏 中村
Osamu Ito
攻 伊藤
Yukio Endo
幸雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007317477A priority Critical patent/JP4747157B2/ja
Publication of JP2008147671A publication Critical patent/JP2008147671A/ja
Application granted granted Critical
Publication of JP4747157B2 publication Critical patent/JP4747157B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクト抵抗を下げて適切な値にできるコンタクト部の形成方法を提供する。
【解決手段】コンタクトホールの形成方法では、(1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、(2)該基板上に絶縁膜を成膜する第2の工程と、(3)該絶縁膜にコンタクトホールを形成する第3の工程と、(4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第1の導電膜の表面を酸化雰囲気下でUV光を照射するUV処理をすることで表面を酸化処理する。
【選択図】図1

Description

本発明は、いわゆる薄膜技術を用いて形成する薄膜トランジスタや半導体装置におけるコンタクトホールの形成方法に関する。さらに詳しくは、薄膜トランジスタや半導体装置における薄膜層間の電気的接続のためのコンタクトホールにかかわるコンタクト抵抗を低減できる形成方法に関する。
物理的気相成長(physical vapor deposition、以下、「PVD」という)法や化学的気相成長(chemical vapor deposition、以下、「CVD」という)法などのいわゆる薄膜技術を用いて、半導体薄膜(以下、「半導体膜」という)や絶縁性薄膜(以下、「絶縁膜」という)、導電性薄膜(以下、「導電膜」という)などを成膜して積層し、エッチングなどの方法によってパターニングしたり、コンタクトホールを形成して層間の電気接続をとり、液晶表示装置(liquid crystal display、LCD)や電気蛍光発光表示装置(electroluminescent display、ELD)などにおけるアクティブマトリクス回路を形成している。いうまでもなく、この技術は半導体装置にも適用されている。
このようなアクティブマトリクス回路に設けられるコンタクトホールは、絶縁膜などに、この絶縁膜の下層に位置する膜まで達する開孔を設けたのち、この開孔を埋めつつ覆うようにして上層の膜を成膜することによって、下層の膜と上層の膜とが接続するように設けられる。
コンタクトホールの形成には、アクティブマトリクス回路に要求される電気的機能を設計どおりにうることと同時にコスト、保有設備の制限などが考慮されて最適の形成方法が検討される。
本発明の対象とするプロセスは、LCDやELDなどにおけるアクティブマトリクス回路の形成に用いるものであるが、以下、LCDの製造プロセスに例をとってコンタクトホールの形成方法を説明する。
薄膜トランジスタ(thin film transistor、以下、「TFT」という)は、基板上に基板側から順に、第1の電極配線、絶縁膜、半導体膜、および第2の電極配線などが形成されて構成されている。TFTアレイ基板は、基板と、この基板上にアレイ状に形成されるTFTと、各種の配線と、各種の電極とからなる。このうち、各種の配線とは、たとえばアクティブマトリクス型液晶表示装置においては第1の電極配線である制御配線、第2の電極配線である画素配線、およびその他補助容量配線などの共通配線である。
ここでは、TFTアレイ基板に例をとって、その製法にしたがってコンタクトホールの形成方法を説明する。以下の説明では、コンタクトホールの形成にかかわる問題に対しては、半導体膜は直接関係しないので半導体膜の形成の説明を省略する。
まず、基板上に第1の導電膜を成膜し、パターニングして第1の電極配線を形成する。すなわち、この第1の導電膜の所望の位置にレジストを塗布し、露光し、さらにポストベークして形成したのち、第1の導電膜をウェットエッチングし、第1の電極配線を形成する。第1の導電膜は、クロムまたはモリブデンを用いて、たとえばPVD法によって形成する。また、ウェットエッチングは、たとえば硝酸第2セリウムアンモニウムと過塩素酸との混合液を用いて温度25℃程度に保って行われる。つぎに、レジストを剥離して除去したのち、第1の電極配線上および基板上に絶縁膜、第2の導電膜を順に成膜する。絶縁膜は、たとえば、CVD法により、SiH4、NH3、N2およびH2などのガスを導入して窒化ケイ素の膜を成膜する。絶縁膜の材料としては窒化ケイ素のかわりに酸化ケイ素を用いることもでき、同様にCVD法などにより形成することができる。
この絶縁膜上の所望の位置にレジストを形成し、絶縁膜をドライエッチングしてコンタトホールを形成する。ドライエッチングは、たとえば6フッ化イオウと酸素との混合ガスを用いてRFパワーを1W/cm2程度、圧力を7Pa程度として行われる。このレジストを剥離して除去したのち、このコンタクトホールおよび絶縁膜を覆って第2の導電膜を形成する。
第2の導電膜は、クロム、アルミニウム合金、モリブデン合金またはインジウム・スズ酸化物(indium tin oxide、以下、「ITO」という)を用いてたとえばITOをPVD法により形成する。こののち、第2の導電膜上の所望の位置にあらたにレジストを形成して第2の導電膜をエッチングし、第2の電極配線を形成する。エッチング後、レジストを除去する。
このような従来技術によって絶縁膜にコンタトホールを設けて、このコンタトホールを介して絶縁膜の上層の配線(たとえば、第2の電極配線)および下層の配線(たとえば、第1の電極配線)を接続させるばあい、それぞれの配線の接続部(配線の接続部を、以下、コンタクト部という)の抵抗すなわち、コンタクト抵抗が高いという問題がある。
とくに、TFTアレイ基板の製造工程、いわゆるアレイプロセスで用いるマスク数を6枚から5枚に削減してTFTアレイ基板を製造するように層構造を設計したばあい、コンタクト抵抗が高くなりやすい構造となるばあいが生ずる。図5は、コンタクト部の一例を示した断面説明図であるが、図5において、1は基板であり、3は絶縁膜であり、11は共通配線であり、12は画素配線であり、13は第2の絶縁膜であり、14は第2の導電膜である。第2の導電膜としてはITO膜が用いられている。ここでは、ITO膜は、共通配線11を対向電極(図示せず)に接続するために、共通配線11と第2の導電膜14とのコンタクト部、および画素配線12と第2の導電膜14とのコンタクト部を有しており、コンタクト部が共通配線と対向電極とのあいだに存在する構造となり、とくに、コンタクト抵抗が高くなるようなばあいが生じる。コンタクト抵抗は製造の際のばらつきを含めて低い方が好ましい。また、共通配線である補助容量配線を制御配線と共用するばあい(Csオンゲート)は、制御配線上の信号に対する影響が大きいので、コンタクト抵抗が上がることは、さらに不都合となり、コンタクト抵抗をできるだけ下げることが必要である。
本発明は、このようなコンタクト抵抗を下げて適切な値にできるコンタクト部の形成方法を提供することを目的とする。
請求項1のコンタクトホールの形成方法では、(1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、(2)該基板上に絶縁膜を成膜する第2の工程と、(3)該絶縁膜にコンタクトホールを形成する第3の工程と、(4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第1の導電膜の表面を酸化雰囲気下でUV光を照射するUV処理をすることで表面を酸化処理する。
請求項2のコンタクトホールの形成方法では、UV光の波長が180nm以上300nm以下であり、該UV光の光源から第1の電極配線の表面までの距離が1mmのとき該UV光の出力が0.05W/cm2以上0.5W/cm2以下であり、UV処理する時間が1分以上5分以下であり、UV光を照射するときの雰囲気の温度が100℃以上200℃以下である条件下でUV処理する。
請求項3のコンタクトホールの形成方法では、(1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、(2)該基板上に絶縁膜を成膜する第2の工程と、(3)該絶縁膜にコンタクトホールを形成する第3の工程と、(4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第1の導電膜の表面を、酸素プラズマを発生させて酸素プラズマ雰囲気にさらす酸素プラズマ処理を行うことで表面を酸化処理する。
請求項4のコンタクトホールの形成方法では、酸素プラズマを発生させるためのプラズマ放電源から第1の電極配線の表面までの距離が15mmのとき、該酸素プラズマを発生するRFパワー密度が0.01W/cm2以上10W/cm2以下であり、該酸素プラズマの圧力が100Pa以上200Pa以下であり、酸素プラズマ処理する時間が1分以上30分以下であり、酸素プラズマ処理するときの雰囲気の温度が25℃以上400℃以下である条件下で酸素プラズマ処理する。
請求項5のコンタクトホールの形成方法では、第1の電極配線が、クロムおよびモリブデンのうちのいずれか1種からなり、かつ、絶縁膜が窒化ケイ素および酸化ケイ素のうちのいずれか1種からなり、さらに、第2の電極配線がクロム、アルミニウム合金、モリブデン合金およびインジウム・スズ酸化物のうちのいずれか1種からなる。
本発明にかかわるコンタクトホールの形成方法は、(1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、(2)該基板上に絶縁膜を成膜する第2の工程と、(3)該絶縁膜にコンタクトホールを形成する第3の工程と、(4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、第1の導電膜の表面を酸化処理するので低い抵抗のコンタクトホールをうるという効果を奏する。
前記第1の工程において、レジストを塗布する前にまたは、パターニングしたのちに該第1の導電膜の表面を酸化処理するので他の絶縁膜などへの影響なく酸化処理して低い抵抗のコンタクトホールをうるという効果を奏する。
UV処理によって酸化処理するので簡便な方法で導電膜表面の酸化処理ができるという効果を奏する。
また、本発明にかかわる他のコンタクトホールの形成方法は、プラズマ処理によって酸化処理するので、酸素との表面反応が大きくなり、酸化が促進され、短時間で酸化処理できるという効果を奏する。
前記第1の電極配線が、クロムおよびモリブデンのうちのいずれか1種からなり、かつ、前記絶縁膜が窒化ケイ素および酸化ケイ素のうちのいずれか1種からなり、さらに、前記第2の電極配線がクロム、アルミニウム、モリブデンおよびインジウム・スズ酸化物のうちのいずれか1種からなるので、LCDやELDに用いられるアクティブマトリクス回路や、半導体装置の各種回路にも適用可能であるという効果を奏する。
以下、添付図面を参照しつつ、本発明のコンタクトホールの形成方法について、より詳細に説明する。
実施の形態1.
本発明にかかわるコンタクトホールの形成方法は、導電膜の表面を酸化処理することにより低いコンタクト抵抗をうる形成方法である。本実施の形態においては、導電膜に対する酸化処理の具体的な手段としてUV照射を行ない、このUV照射によって大気中から発生するオゾンによる酸化雰囲気下で酸化処理する。このUV照射による酸化処理をUV処理という。以下、かかるUV処理を行なう方法を説明する。
図1および図2は、本発明の一実施の形態にかかわるコンタクトホールの形成方法を工程順に示す断面説明図である。図1および図2において、1は基板であり、2は第1の導電膜であり、2aは第1の電極配線であり、3は絶縁膜であり、4はコンタトホールであり、5は第2の導電膜であり、Aは、UV光を第1の導電膜に照射するUV処理を示している。第2の導電膜5はパターニングされて、第2の電極配線とされる。
本発明にかかわるコンタクトホールは、図2の(c)に示したように、基板1と、基板1上に形成された第1の電極配線2aと、基板1および第1の電極配線2aを覆って形成された絶縁膜3と、絶縁膜3を覆って形成された第2の導電膜5とからなる。したがって、絶縁膜3中にコンタトホール4が形成されていて第2の導電膜と第1の電極配線2aとが接続される構造とされている。
つぎに、本発明にかかわるコンタクトホールの製法を説明する。
まず、第1の工程として第1の導電膜2を成膜し、パターニングして第1の電極配線2aを形成する工程を説明する。基板として、ガラスなどからなり、大きさが370mm×470mm、厚さが0.7mm程度の基板1を準備する(図1の(a)参照)。この基板1上に第1の導電膜2をPVD法により成膜する。第1の導電膜2は、クロムまたはモリブデンからなり、膜厚400・程度に成膜される(図1の(b)参照)。こののち、第1の導電膜を酸化処理するためにUV光を照射するUV処理を行なう。まず、酸化しやすいように基板を加熱し、波長が180nm以上300nm以下のUV光を利用し、UV光の光源から第1の導電膜の表面までの距離が1mmのとき、UV光の出力が0.05W/cm2以上0.5W/cm2以下、UV処理する時間を1分以上5分以下としてUV光を照射してUV処理を行なう。ここで、UV光の波長を180nm以上300nm以下と限定する理由はオゾンが最も発生しやすく、容易に酸化雰囲気をうるためであり、この範囲においてオゾンを効率よく発生して酸化処理ができる効果がある。とくに好ましくは、分解効率の理由により、185nm以上250nm以下である。また、第1の導電膜の表面までの距離を1mmとするとき、UV光の出力を0.05W/cm2以上と限定する理由は酸素の分解効率のためであり、0.5W/cm2以下と限定する理由は低消費電力化できるためである。したがって、この範囲において酸素の分解効率がよく低消費電力で酸化処理ができる効果がある。とくに好ましくは、酸素の分解効率が高い理由により、0.1W/cm2以上0.3W/cm2以下である。したがって、この範囲において高いスループットで酸化処理できる効果がある。さらに、UV処理する時間を1分以上と限定する理由は導電膜の表面の酸化を促進できるためであり、5分以下と限定する理由はスループットを高くできるためである。さらに、UV光を照射するときの雰囲気の温度を100℃以上と限定する理由は導電膜の、酸素との表面反応を増加させるためであり、200℃以下と限定する理由はスループットを高くできることおよび成膜装置で容易に達成できる温度の限度であることである。したがって、アレイプロセス中で比較的低い温度で酸化処理できる効果がある。とくに好ましくは、表面酸化および高スループットの理由により、150℃程度が好ましい。
このように、第1の導電膜2の表面をUV処理することにより、第1の導電膜の表面層として抵抗値の低い酸化物の層が存在することとなる(図1の(c)参照)。
このUV処理された第1の導電膜2をパターニングして第1の電極配線2aを形成する。すなわち、写真製版技術により、この第1の導電膜の所望の位置にレジストを塗布し、露光し、さらにポストベークして形成したのち、第1の導電膜をエッチングし、第1の電極配線2aを形成する。また、エッチングは、たとえば硝酸第2セリウムアンモニウムと過塩素酸との混合液を用いて温度25℃程度としてウェットエッチングによって行なわれる。こののち、レジストが除去される(図1の(d)参照)。
つぎに、第2の工程として、絶縁膜を成膜する工程を説明する。すなわち、第1の電極配線2aおよび基板1上を覆って絶縁膜3を厚さ4000・程度に成膜する。絶縁膜3として用いられる材料は従来と同じ窒化ケイ素または酸化ケイ素であり、絶縁膜の成膜方法も従来と同じCVD法である(図2の(a)参照)。
さらに、第3の工程として絶縁膜にコンタクトホールを形成する。絶縁膜に設けるコンタクトホールの形成方法も従来と同じであり、コンタクトホールは、絶縁膜3の上の所望の位置にレジスト(図示せず)を塗布し、露光し、ポストベークしたのち、ドライエッチングによって、30μm程度の大きさに形成される。ドライエッチング後、レジストは除去される(図2の(b)参照)。
つぎに、第4の工程として、絶縁膜3およびコンタトホール4を覆って第2の導電膜5を厚さ1000・程度に成膜する。第2の導電膜5として用いられる材料は、クロム、アルミニウム合金、モリブデン合金またはインジウム・スズ酸化物であり、第2の導電膜の成膜方法はPVD法であり、材料および成膜方法とも従来と同じである(図2の(c)参照)。
コンタクトホール4および絶縁膜3を覆って、たとえばITOなどからなる第2の導電膜を成膜したのち、パターニングして第2の電極配線を形成した。
このようにして、UV処理することにより第1の電極配線の表面層として抵抗値の低い酸化物の層が形成されたことにより、簡便な方法で酸化処理ができ、低いコンタクト抵抗がえられるという効果がある。
本実施の形態にかかわるコンタクトホールのコンタクト部のコンタクト抵抗を、1辺の長さが35μmの正方形のコンタクトホールに対して測定電圧0.1Vで測定してみたところ、表1に示すように、UV処理を行なった本発明にかかわるTFTのコンタクト抵抗は24.5Ωであったのに対し、UV処理を行なわない従来のTFTのコンタクト抵抗は31.2Ωであった。
Figure 2008147671
本実施の形態において説明した、導電膜の表面の酸化処理の条件および用いられる電極配線の材料の条件は、たとえばLCDやELDなどに用いられるアクティブマトリクス回路の作製や、半導体装置の各種回路の作製におけるコンタクトホール形成にも適用できる。
実施の形態2.
本実施の形態においては、導電膜に対する酸化処理の具体的な手段として酸素プラズマを発生させて導電膜の表面を酸素プラズマ雰囲気にさらして酸化処理を行なう酸素プラズマ処理を行なう方法を説明する。
基板1上に第1の導電膜を成膜するまでは、実施の形態1と同じである。こののち、第1の導電膜の表面を酸素プラズマによってプラズマ処理するが、本実施の形態では酸素プラズマを発生するために、たとえば、プラズマCVD装置によって酸素プラズマを発生させ、この酸素プラズマを第1の導電膜2の表面に供給し、酸素プラズマ処理する。
このときの酸素プラズマ発生条件の一例を示す。ただし、酸素プラズマを発生させるための放電源から第1の導電膜の表面までの距離を15mmとする。
酸素ガス流量 500sccm
RFパワー 1000W
RFパワー密度 0.37w/cm2
圧力 200Pa
温度 25℃
処理時間 2分
このように本実施の形態において酸素プラズマ処理する条件は、酸素プラズマを発生させる高周波放電(RF放電)の放電源から第1の導電膜の表面までの距離を15mmとし、酸素プラズマを発生するRF放電の出力(RFパワー)のパワー密度を0.01W/cm2以上10W/cm2以下とし、酸素プラズマの圧力は100Pa以上200Pa以下とし、処理する時間を1分以上30分以下、雰囲気の温度を25℃以上400℃以下とする。酸素プラズマを発生するRFパワー密度を0.01W/cm2以上と限定する理由は、この発生密度以下では酸素ガスがプラズマ化しないためであり、10W/cm2以下と限定する理由は、通常の装置では容易にこれ以上達成できないためである。すなわち、この範囲において、装置の改造などのコスト上昇がなく、容易に酸素プラズマを発生することができる効果がある。とくに好ましくは、酸素ガスのプラズマ化の効率の理由により、0.1W/cm2以上であり、二次分解抑制の理由により数W以下である。酸素プラズマの圧力を100Pa以上と限定する理由は第1の導電膜の表面の酸化の効率がよいためであり、200Pa以下と限定する理由は成膜装置で容易に達成できる圧力の限度であるためである。この範囲において、通常の装置において容易に効率よく酸化できる効果がある。また、処理する時間を1分以上と限定する理由は第1の導電膜の表面の酸化をより確実にうるためであり、30分以下と限定する理由はスループットを高くできるためである。したがって、この範囲において、表面の酸化を確実にでき、高いスループットをうることができる効果がある。とくに好ましくは、第1の導電膜の表面の酸化をより確実にうるとともにスループットを高くできるため5分以上15分以下である。さらに酸素プラズマ処理するときの雰囲気の温度を25℃以上と限定する理由は第1の導電膜の表面の酸化が促進できるためであり、400℃以下と限定する理由は通常の装置で容易に達成できるためである。したがって、この範囲において、通常の装置で容易に表面の酸化を効率よく行なうことができる効果がある。とくに好ましくは、スループットを高くできるため、絶縁膜形成の温度と同程度の温度が好ましい。このようにして、プラズマ処理によって酸化処理するので、酸素との表面での反応が大きくなり、酸化が促進され、短時間で酸化処理できる。
以上のように、第1の導電膜2の表面を酸素プラズマ処理することにより、第1の電極配線2aの表面層として抵抗値の低い酸化物の層が存在することとなり、低いコンタクト抵抗がえられた。
なお、本実施の形態において、酸素プラズマを発生する装置としてプラズマCVD装置を利用したが、他に、プラズマアッシャーやドライエッチング装置など、酸素プラズマを発生しうる装置を好適に利用することができる。
プラズマアッシャーやドライエッチング装置を用いるばあいも、酸素プラズマを発生して酸素プラズマ処理する条件をプラズマCVD装置のばあいと同様に定めて処理し、同じ効果をうる。
たとえば、プラズマアッシャーを用いた酸素プラズマ発生条件の一例を示す。
酸素ガス流量 450sccm
RFパワー 250W
RFパワー密度 0.09w/cm2
圧力 150Pa
温度 120℃
このようにしてプラズマ処理された第1の導電膜2をパターニングして第1の電極配線を形成する。以降の工程は実施の形態1と同じである。
以上のように、第1の導電膜2の表面を酸素プラズマ処理することにより、第1の電極配線2aの表面層として抵抗値の低い酸化物の層が存在することとなり、低いコンタクト抵抗がえられた。
本実施の形態において説明した、導電膜表面の酸化処理の条件および用いられる電極配線の材料の条件は、たとえばLCDやELDなどに用いられるアクティブマトリクス回路や、他の半導体装置の各種回路の作製におけるコンタクトホール形成にも適用できる。
実施の形態3.
本実施の形態においては、導電膜に対する酸化処理の具体的な手段として、ウェットエッチングによって酸化処理を行なう方法を説明する。
基板1上に第1の導電膜を成膜するまでは、実施の形態1と同じである。こののち、エッチング液中で第1の導電膜の表面がウェットエッチングされて酸化されるように基板をエッチング液に浸漬する。
エッチング液としては硝酸、過塩素酸、過酸化水素、過マンガン酸カリウムおよび硫酸セリウムアンモニウムから選ばれた少なくとも1種のエッチング液またはこれらを組み合わせて利用する。ウェットエッチングの処理温度は20℃以上80℃以下、処理時間は1分以上30分以下にして行なう。
このとき、エッチング液としては硝酸、過塩素酸、過酸化水素、過マンガン酸カリウムおよび硫酸セリウムアンモニウムから選ばれた少なくとも1種からなる安価で入手しやすいエッチング液によって導電膜の表面の酸化の効果をうることができる。また、処理温度を20℃以上と限定する理由はエッチングを促進できるためであり、80℃以下と限定する理由はエッチングの進行の制御がしやすいためである。したがって、この範囲において、エッチングの制御性がよく酸化処理ができる。また、処理時間を1分以上と限定する理由は導電膜の表面の酸化の効果をうるためであり、30分以下と限定する理由はスループットを高くできるためである。したがって、この範囲において、スループットを高くすることができる。ウェットエッチングによる酸化においては酸化処理の面内均一性がよく、スループットも大きくできるという効果がある。
このようにしてウェットエッチング処理された第1の導電膜2をパターニングして第1の電極配線2aを形成する以降の工程は実施の形態1と同じである。
以上のように、第1の導電膜2の表面をウェットエッチング処理することにより、第1の電極配線2aの表面層として抵抗値の低い酸化物の層が存在することとなり、低いコンタクト抵抗がえられた。
本実施の形態において説明した、導電膜の表面の酸化処理の条件および用いられる電極配線の材料の条件は、たとえばLCDやELDなどに用いられるアクティブマトリクス回路の作製や、半導体装置の各種回路の作製におけるコンタクトホール形成にも適用できる。
実施の形態4.
実施の形態1〜3においては第1の導電膜を成膜したのち、レジスト塗布前に酸化処理したが、第1の導電膜2をパターニングして第1の電極配線2aとしたのちに酸化処理することもできる。このばあいの酸化処理の手段として本実施の形態においては、実施の形態1と同様のUV処理によって第1の電極配線の表面の酸化処理を行なう。
図3および図4は、本発明の実施の形態にかかわるコンタクトホールの形成方法を工程順に示す断面説明図である。図3および図4において、図1および図2に示した部分と同一の部分には同じ符号を付して示しており、その他、AはUV処理を示している。本実施の形態においては、第1の導電膜2をパターニングして第1の電極配線2aを形成したのち、第1の電極配線2aの表面にUV光を照射してこの表面を酸化処理するUV処理を行なって第1の電極配線2aの表面層として抵抗値の低い酸化物の層を形成することが特徴である。第1の導電膜2をパターニングして第1の電極配線2aとしたのち、UV処理を行なう点以外は実施の形態1と同じである。
すなわち、基板1上に第1の導電膜を成膜(図3の(b)参照)し、この第1の導電膜をパターニングして第1の電極配線を形成(図3の(c)参照)したのち、酸化雰囲気下でUV光を電極配線2aの表面に照射して酸化処理を行なう。このとき、UV光の波長、出力、処理する時間、雰囲気の温度などの条件のそれぞれの範囲を、実施の形態1と同じにして、第1の電極配線2aの表面の酸化処理を行なう。このように、第1の電極配線2aの表面をUV処理することにより、第1の電極配線の表面層として抵抗値の低い酸化物の層が存在することとなる(図3の(d)参照)。こののち、実施の形態1と同様にして絶縁膜3を形成(図4の(a)参照)し、絶縁膜3にコンタクトホール4を形成(図4の(b)参照)し、第2の導電膜を形成(図4の(c)参照)する。
このようにして、第1の電極配線の表面層として抵抗値の低い酸化物の層が形成されたことにより、低いコンタクト抵抗がえられた。
本実施の形態のように、第1の導電膜をパターニングして、第1の電極配線2aとしたのちUV処理することにより、実施の形態1と同じ効果をうる。
本実施の形態において説明した、導電膜の表面の酸化処理の条件および用いられる電極配線の材料の条件は、たとえばLCDやELDなどに用いられるアクティブマトリクス回路の作製や、半導体装置の各種回路の作製におけるコンタクトホール形成にも適用できる。
実施の形態5.
本実施の形態においては第1の導電膜をパターニングして第1の電極配線としたのち、その表面を酸化処理する方法として酸素プラズマ処理する方法を説明する。このばあいの酸化処理の手段として実施の形態2と同様の酸素プラズマ処理によって第1の電極配線の表面の酸化処理を行ない、第1の電極配線2aの表面層として抵抗値の低い酸化物の層を形成することが特徴である。
すなわち、第1の導電膜2をパターニングして第1の配線2aとするまでの工程は実施の形態4と同じである。こののち、実施の形態2と同様にして第1の電極配線の表面を酸素プラズマ処理する。酸素プラズマを発生する装置として、プラズマCVD装置やプラズマアッシャー、ドライエッチング装置など、酸素プラズマを発生しうる装置を好適に用いることができ、このとき、酸素プラズマのRFパワー密度、圧力、処理時間および雰囲気の温度などの条件のそれぞれの範囲を実施の形態2と同じにして、第1の電極配線2aの表面の酸化処理を行なう。本実施の形態のように、第1の導電膜をパターニングして、第1の電極配線2aとしたのち、酸素プラズマ処理することにより、実施の形態2と同じ効果をうる。
こののち、実施の形態1と同様にして絶縁膜3を形成し、絶縁膜3にコンタクトホール4を形成し、第2の導電膜を形成する。
たとえば、本実施の形態のうち、プラズマアッシャーを用いて第1の電極配線2aの表面を酸素プラズマ処理した本実施の形態にかかわるコンタクトホールのコンタクト部のコンタクト抵抗を、1辺の長さが35μmの正方形のコンタトホールに対して測定電圧0.1Vで測定してみたところ、表2に示すように、酸素プラズマ処理を行なった本発明にかかわるコンタクトホールのコンタクト抵抗は23.4Ωであったのに対し、酸素プラズマ処理を行わない従来のコンタクトホールのコンタクト抵抗は27.8Ωであった。
Figure 2008147671
実施の形態6.
本実施の形態においては、第1の導電膜をパターニングして第1の電極配線としたのち、その表面を酸化処理する方法としてウェットエッチング処理する方法を説明する。このばあいの酸化処理の手段として実施の形態3と同様のウェットエッチング処理によって第1の電極配線の表面の酸化処理を行ない、第1の電極配線2aの表面層として抵抗値の低い酸化物の層を形成することが特徴である。
すなわち、第1の導電膜2をパターニングして第1の配線2aとするまでの工程は実施の形態4と同じである。こののち、実施の形態3と同様にして第1の電極配線の表面をウェットエッチング処理する。
このとき、エッチング液の種類、エッチング液の温度、エッチング処理の時間などの条件のそれぞれの範囲を実施の形態3と同じにして第1の電極配線2aの表面の酸化処理を行なう。本実施の形態のように、第1の導電膜をパターニングして、第1の電極配線2aとしたのち、ウェットエッチング処理することにより、実施の形態3と同じ効果をうる。
こののち、実施の形態1と同様にして絶縁膜3を形成し、絶縁膜3にコンタクトホール4を形成し、第2の導電膜を形成する。
本実施の形態において説明した、導電膜の表面の酸化処理の条件および用いられる電極配線の材料の条件は、たとえばLCDやELDなどに用いられるアクティブマトリクス回路の作製や、半導体装置の各種回路の作製におけるコンタクトホール形成にも適用できる。
本発明の一実施の形態にかかわるコンタクトホールの形成方法を工程順に示した断面説明図である。 本発明の一実施の形態にかかわるコンタクトホールの形成方法を工程順に示した断面説明図である。 本発明の他の実施の形態にかかわるコンクタクトホールの形成方法を工程順に示した断面説明図である。 本発明の他の実施の形態にかかわるコンクタクトホールの形成方法を工程順に示した断面説明図である。 コンタクト抵抗がとくに高くなるばあいのコンタクト部の断面構造を示した説明図である。
符号の説明
1 基板
2 第1の導電膜
2a 第1の電極配線
3 絶縁膜
4 コンタトホール
5 第2の導電膜

Claims (5)

  1. (1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、
    (2)該基板上に絶縁膜を成膜する第2の工程と、
    (3)該絶縁膜にコンタクトホールを形成する第3の工程と、
    (4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、
    該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、前記第1の導電膜の表面を酸化雰囲気下でUV光を照射するUV処理をすることで前記表面を酸化処理するコンタクトホールの形成方法。
  2. 前記UV光の波長が180nm以上300nm以下であり、該UV光の光源から前記第1の電極配線の表面までの距離が1mmのとき該UV光の出力が0.05W/cm2以上0.5W/cm2以下であり、前記UV処理する時間が1分以上5分以下であり、前記UV光を照射するときの雰囲気の温度が100℃以上200℃以下である条件下でUV処理する請求項1記載のコンタクトホールの形成方法。
  3. (1)基板上に第1の導電膜を成膜したのち、該第1の導電膜をパターニングして第1の電極配線を形成する第1の工程と、
    (2)該基板上に絶縁膜を成膜する第2の工程と、
    (3)該絶縁膜にコンタクトホールを形成する第3の工程と、
    (4)該絶縁膜上に第2の導電膜を成膜したのち、該第2の導電膜をパターニングして第2の電極配線を形成する第4の工程とを含むコンタクトホールの形成方法であって、
    該コンタクトホールのコンタクト抵抗を下げるために、該第1の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、前記第1の導電膜の表面を、酸素プラズマを発生させて酸素プラズマ雰囲気にさらす酸素プラズマ処理を行うことで前記表面を酸化処理するコンタクトホールの形成方法。
  4. 前記酸素プラズマを発生させるためのプラズマ放電源から前記第1の電極配線の表面までの距離が15mmのとき、該酸素プラズマを発生するRFパワー密度が0.01W/cm2以上10W/cm2以下であり、該酸素プラズマの圧力が100Pa以上200Pa以下であり、前記酸素プラズマ処理する時間が1分以上30分以下であり、前記酸素プラズマ処理するときの雰囲気の温度が25℃以上400℃以下である条件下で酸素プラズマ処理する請求項3記載のコンタクトホールの形成方法。
  5. 前記第1の電極配線が、クロムおよびモリブデンのうちのいずれか1種からなり、かつ、前記絶縁膜が窒化ケイ素および酸化ケイ素のうちのいずれか1種からなり、さらに、前記第2の電極配線がクロム、アルミニウム合金、モリブデン合金およびインジウム・スズ酸化物のうちのいずれか1種からなる請求項1記載のコンタクトホールの形成方法。
JP2007317477A 2007-12-07 2007-12-07 コンタクトホールの形成方法 Expired - Lifetime JP4747157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007317477A JP4747157B2 (ja) 2007-12-07 2007-12-07 コンタクトホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007317477A JP4747157B2 (ja) 2007-12-07 2007-12-07 コンタクトホールの形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13821397A Division JP4663038B2 (ja) 1997-05-28 1997-05-28 コンタクトホールの形成方法

Publications (2)

Publication Number Publication Date
JP2008147671A true JP2008147671A (ja) 2008-06-26
JP4747157B2 JP4747157B2 (ja) 2011-08-17

Family

ID=39607427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007317477A Expired - Lifetime JP4747157B2 (ja) 2007-12-07 2007-12-07 コンタクトホールの形成方法

Country Status (1)

Country Link
JP (1) JP4747157B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152649A (ja) * 1987-12-09 1989-06-15 Matsushita Electron Corp 半導体装置
JPH05251701A (ja) * 1992-03-04 1993-09-28 Fujitsu Ltd 薄膜トランジスタの形成方法
JPH08111572A (ja) * 1994-10-12 1996-04-30 Matsushita Electric Ind Co Ltd 多層配線およびその製造方法
JPH0990406A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 液晶表示装置
JPH09129828A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 半導体集積回路装置
JPH10239709A (ja) * 1997-03-03 1998-09-11 Hitachi Ltd 液晶表示装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152649A (ja) * 1987-12-09 1989-06-15 Matsushita Electron Corp 半導体装置
JPH05251701A (ja) * 1992-03-04 1993-09-28 Fujitsu Ltd 薄膜トランジスタの形成方法
JPH08111572A (ja) * 1994-10-12 1996-04-30 Matsushita Electric Ind Co Ltd 多層配線およびその製造方法
JPH0990406A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 液晶表示装置
JPH09129828A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 半導体集積回路装置
JPH10239709A (ja) * 1997-03-03 1998-09-11 Hitachi Ltd 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
JP4747157B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US9691881B2 (en) Manufacturing method of thin film transistor substrate
JP4663038B2 (ja) コンタクトホールの形成方法
WO2013044760A1 (zh) Tft阵列基板及其制造方法和显示装置
JP2011091279A (ja) 薄膜トランジスタの製造方法
JP6899487B2 (ja) Tft基板及びその製造方法
US10431611B2 (en) Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device
JPH08228011A (ja) 半導体装置およびその製造方法
TW201001562A (en) Manufacturing method of thin film transistor
KR20080083882A (ko) 디스플레용 박막 트랜지스터 및 그 제조 방법
JP4800236B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
WO2018000947A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
WO2022077708A1 (zh) 显示面板及其制作方法
JP4747157B2 (ja) コンタクトホールの形成方法
JP5101059B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
JPH11233780A (ja) 半導体素子の製造方法と液晶表示パネル
JP2009267296A (ja) 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft
CN109638034A (zh) 显示面板的制造方法
JP5332030B2 (ja) 薄膜トランジスタ基板及びその製造方法
WO2018014441A1 (zh) 薄膜晶体管及其制作方法
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置
JP2005317801A (ja) 薄膜素子形成法
JP2005123355A (ja) ポリシリコン膜の形成方法およびその方法により形成したポリシリコン膜からなる薄膜トランジスタ
US20210217978A1 (en) Transistor array
JPH1145879A (ja) アクティブマトリクス基板、該基板のコンタクトホール形成方法および該基板を用いた液晶表示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term