JP2008134625A5 - - Google Patents

Download PDF

Info

Publication number
JP2008134625A5
JP2008134625A5 JP2007277514A JP2007277514A JP2008134625A5 JP 2008134625 A5 JP2008134625 A5 JP 2008134625A5 JP 2007277514 A JP2007277514 A JP 2007277514A JP 2007277514 A JP2007277514 A JP 2007277514A JP 2008134625 A5 JP2008134625 A5 JP 2008134625A5
Authority
JP
Japan
Prior art keywords
transistor
switch
electrically connected
electrode
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007277514A
Other languages
Japanese (ja)
Other versions
JP2008134625A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2007277514A priority Critical patent/JP2008134625A/en
Priority claimed from JP2007277514A external-priority patent/JP2008134625A/en
Publication of JP2008134625A publication Critical patent/JP2008134625A/en
Publication of JP2008134625A5 publication Critical patent/JP2008134625A5/ja
Withdrawn legal-status Critical Current

Links

Claims (26)

トランジスタと、保持容量と、第1のスイッチと、第2のスイッチと、第3のスイッチと、第4のスイッチとを有し、
前記トランジスタのソース電極及びドレイン電極の一方は発光素子の画素電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第2のスイッチを介して第1の配線と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第3のスイッチを介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのゲート電極は、前記保持容量及び前記第4のスイッチを介して第2の配線に電気的に接続され、
前記トランジスタのゲート電極は、前記保持容量及び前記第1のスイッチを介して第3の配線に電気的に接続されていることを特徴とする半導体装置(ただし前記発光素子と並列接続されたトランジスタを有する半導体装置を除く)
A transistor, a storage capacitor, a first switch, a second switch, a third switch, and a fourth switch;
One of the source electrode and the drain electrode of the transistor is electrically connected to the pixel electrode of the light emitting element ,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the first wiring through the second switch,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the third switch,
A gate electrode of the transistor is electrically connected to a second wiring through the storage capacitor and the fourth switch;
A gate electrode of the transistor is electrically connected to a third wiring through the storage capacitor and the first switch. However , the semiconductor device is characterized in that a transistor connected in parallel with the light emitting element is provided. Excluding semiconductor devices) .
トランジスタと、第1の保持容量と、第2の保持容量と、第1のスイッチと、第2のスイッチと、第3のスイッチと、第4のスイッチとを有し、
前記トランジスタのソース電極及びドレイン電極の一方は発光素子の画素電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の一方は前記第2の保持容量を介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第2のスイッチを介して第1の配線と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第3のスイッチを介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第4のスイッチを介して第2の配線と電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第1のスイッチを介して第3の配線と電気的に接続されていることを特徴とする半導体装置(ただし前記発光素子と並列接続されたトランジスタを有する半導体装置を除く)
A transistor, a first storage capacitor, a second storage capacitor, a first switch, a second switch, a third switch, and a fourth switch;
One of the source electrode and the drain electrode of the transistor is electrically connected to the pixel electrode of the light emitting element ,
One of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the second storage capacitor,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the first wiring through the second switch,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the third switch,
A gate electrode of the transistor is electrically connected to a second wiring through the first storage capacitor and the fourth switch;
A gate electrode of the transistor is electrically connected to a third wiring through the first storage capacitor and the first switch (provided that the transistor is connected in parallel with the light emitting element) Except for semiconductor devices having a transistor) .
トランジスタと、第1の保持容量と、第2の保持容量と、第1のスイッチと、第2のスイッチと、第3のスイッチと、第4のスイッチと、第5のスイッチとを有し、
前記トランジスタのソース電極及びドレイン電極の一方は発光素子の画素電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の一方は前記第2の保持容量を介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の一方は第5のスイッチを介して第4の配線と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第2のスイッチを介して第1の配線と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第3のスイッチを介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第4のスイッチを介して第2の配線に電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第1のスイッチを介して第3の配線に電気的に接続されていることを特徴とする半導体装置(ただし前記発光素子と並列接続されたトランジスタを有する半導体装置を除く)
A transistor, a first storage capacitor, a second storage capacitor, a first switch, a second switch, a third switch, a fourth switch, and a fifth switch;
One of the source electrode and the drain electrode of the transistor is electrically connected to the pixel electrode of the light emitting element ,
One of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the second storage capacitor,
One of a source electrode and a drain electrode of the transistor is electrically connected to a fourth wiring through a fifth switch;
The other of the source electrode and the drain electrode of the transistor is electrically connected to the first wiring through the second switch,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the third switch,
A gate electrode of the transistor is electrically connected to a second wiring through the first storage capacitor and the fourth switch;
A gate electrode of the transistor is electrically connected to a third wiring through the first storage capacitor and the first switch (provided that the transistor is connected in parallel with the light emitting element). Except for semiconductor devices having a transistor) .
請求項1乃至請求項3のいずれか一項において、
前記第2の配線は前記第1のスイッチを制御する配線と同一であることを特徴とする半導体装置。
In any one of Claims 1 thru | or 3,
The semiconductor device according to claim 1, wherein the second wiring is the same as the wiring for controlling the first switch.
請求項1乃至請求項3のいずれか一項において、
前記第2の配線は前行もしくは次行の第1のスイッチ乃至第4のスイッチを制御する走査線のいずれかであることを特徴とする半導体装置。
In any one of Claims 1 thru | or 3,
2. The semiconductor device according to claim 1, wherein the second wiring is any one of scanning lines for controlling the first switch to the fourth switch of the previous row or the next row.
トランジスタと、第1の保持容量と、第2の保持容量と、第1のスイッチと、第2のスイッチと、第3のスイッチと、第4のスイッチとを有し、
前記トランジスタのソース電極及びドレイン電極の一方は発光素子の画素電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の一方は前記第2の保持容量を介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第2のスイッチを介して第1の配線と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第3のスイッチを介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第4のスイッチを介して前記第1の配線と電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第1のスイッチを介して第3の配線と電気的に接続されていることを特徴とする半導体装置(ただし前記発光素子と並列接続されたトランジスタを有する半導体装置を除く)
A transistor, a first storage capacitor, a second storage capacitor, a first switch, a second switch, a third switch, and a fourth switch;
One of the source electrode and the drain electrode of the transistor is electrically connected to the pixel electrode of the light emitting element ,
One of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the second storage capacitor,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the first wiring through the second switch,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the third switch,
A gate electrode of the transistor is electrically connected to the first wiring through the first storage capacitor and the fourth switch;
A gate electrode of the transistor is electrically connected to a third wiring through the first storage capacitor and the first switch (provided that the transistor is connected in parallel with the light emitting element) Except for semiconductor devices having a transistor) .
トランジスタと、第1の保持容量と、第2の保持容量と、第1のスイッチと、第2のスイッチと、第3のスイッチと、整流素子とを有し、
前記トランジスタのソース電極及びドレイン電極の一方は発光素子の画素電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の一方は前記第2の保持容量を介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第2のスイッチを介して第1の配線と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第3のスイッチを介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記整流素子を介して第2の配線に電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第1のスイッチを介して第3の配線に電気的に接続されていることを特徴とする半導体装置(ただし前記発光素子と並列接続されたトランジスタを有する半導体装置を除く)
A transistor, a first storage capacitor, a second storage capacitor, a first switch, a second switch, a third switch, and a rectifying element;
One of the source electrode and the drain electrode of the transistor is electrically connected to the pixel electrode of the light emitting element ,
One of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the second storage capacitor,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the first wiring through the second switch,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the third switch,
A gate electrode of the transistor is electrically connected to a second wiring through the first storage capacitor and the rectifier;
A gate electrode of the transistor is electrically connected to a third wiring through the first storage capacitor and the first switch (provided that the transistor is connected in parallel with the light emitting element). Except for semiconductor devices having a transistor) .
トランジスタと、第1の保持容量と、第2の保持容量と、第1のスイッチと、第2のスイッチと、第3のスイッチと、第4のスイッチとを有し、
前記トランジスタのソース電極及びドレイン電極の一方は発光素子の画素電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の一方は前記第2の保持容量を介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第2のスイッチを介して第1の配線と電気的に接続され、
前記トランジスタのソース電極及びドレイン電極の他方は前記第3のスイッチを介して前記トランジスタのゲート電極と電気的に接続され、
前記トランジスタのゲート電極は、前記第1の保持容量及び前記第1のスイッチを介して第3の配線に電気的に接続され、
前記第4のスイッチは前記第1の保持容量と並列に電気的に接続され、なおかつ前記第1のスイッチを介して前記第3の配線に電気的に接続されていることを特徴とする半導体装置(ただし前記発光素子と並列接続されたトランジスタを有する半導体装置を除く)
A transistor, a first storage capacitor, a second storage capacitor, a first switch, a second switch, a third switch, and a fourth switch;
One of the source electrode and the drain electrode of the transistor is electrically connected to the pixel electrode of the light emitting element ,
One of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the second storage capacitor,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the first wiring through the second switch,
The other of the source electrode and the drain electrode of the transistor is electrically connected to the gate electrode of the transistor through the third switch,
A gate electrode of the transistor is electrically connected to a third wiring through the first storage capacitor and the first switch;
The semiconductor device is characterized in that the fourth switch is electrically connected in parallel with the first storage capacitor and is electrically connected to the third wiring via the first switch. (However, a semiconductor device having a transistor connected in parallel with the light emitting element is excluded) .
請求項1乃至請求項8のいずれか一項において、
前記トランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
In any one of Claims 1 thru | or 8,
The semiconductor device is a thin film transistor.
請求項1乃至請求項9のいずれか一項において、
前記トランジスタは、Nチャネル型トランジスタであることを特徴とする半導体装置。
In any one of Claims 1 thru | or 9,
The semiconductor device is an N-channel transistor.
請求項1乃至請求項10のいずれか一項において、
前記トランジスタの半導体層は、非晶質半導体膜からなることを特徴する半導体装置。
In any one of Claims 1 to 10,
A semiconductor device, wherein the semiconductor layer of the transistor is made of an amorphous semiconductor film.
請求項1乃至請求項11のいずれか一項において、
前記トランジスタの半導体層は、アモルファスシリコンからなることを特徴する半導体装置。
In any one of Claims 1 to 11,
A semiconductor device, wherein the semiconductor layer of the transistor is made of amorphous silicon.
請求項1乃至請求項9のいずれか一項において、
前記トランジスタの半導体層は、結晶性半導体膜からなることを特徴する半導体装置。
In any one of Claims 1 thru | or 9,
A semiconductor device, wherein the semiconductor layer of the transistor is made of a crystalline semiconductor film.
請求項1乃至請求項13のいずれか一項において、
前記第1の配線の電位は、前記画素電極の電位に前記トランジスタのしきい値電圧を加算した値より高いことを特徴する半導体装置。
In any one of Claims 1 thru / or Claim 13,
The semiconductor device is characterized in that the potential of the first wiring is higher than a value obtained by adding the threshold voltage of the transistor to the potential of the pixel electrode.
請求項1乃至請求項9のいずれか一項において、
前記トランジスタは、Pチャネル型トランジスタであることを特徴とする半導体装置。
In any one of Claims 1 thru | or 9,
The semiconductor device is a P-channel transistor.
請求項1乃至請求項9、及び請求項15のいずれか一項において、
前記第1の配線の電位は、前記画素電極の電位から前記トランジスタのしきい値電圧を減算した値より低いことを特徴する半導体装置。
In any one of Claim 1 thru | or Claim 9, and Claim 15,
The semiconductor device according to claim 1, wherein the potential of the first wiring is lower than a value obtained by subtracting a threshold voltage of the transistor from the potential of the pixel electrode.
請求項1乃至請求項16のいずれか一項において、
前記第1のスイッチ乃至第4のスイッチはトランジスタであることを特徴とする半導体装置。
In any one of Claims 1 thru | or 16,
The semiconductor device, wherein the first to fourth switches are transistors.
第1の保持容量と、
ソース電極及びドレイン電極の一方が負荷に電気的に接続され、ソース電極及びドレイン電極の他方が第1の配線に電気的に接続され、ゲート電極が前記第1の保持容量を介して第2の配線と電気的に接続されるトランジスタと、
前記トランジスタのゲートソース間電圧を保持する第2の保持容量と、
前記第1の保持容量に第1の電圧を、前記第2の保持容量に第2の電圧を保持させる手段と、
前記第2の保持容量の第2の電圧を前記トランジスタのしきい値電圧まで放電させる手段と、
前記第2の配線からビデオ信号に応じた電位を前記第1の保持容量に入力することにより前記トランジスタに設定された電流を前記負荷に供給する手段とを有することを特徴とする半導体装置(ただし前記負荷と並列接続されたトランジスタを有する半導体装置を除く)
A first holding capacity;
One of the source electrode and the drain electrode is electrically connected to the load, the other of the source electrode and the drain electrode is electrically connected to the first wiring, and the gate electrode is connected to the second via the first storage capacitor. A transistor electrically connected to the wiring;
A second holding capacitor for holding a gate-source voltage of the transistor;
Means for holding the first voltage in the first holding capacitor and holding the second voltage in the second holding capacitor;
Means for discharging a second voltage of the second storage capacitor to a threshold voltage of the transistor;
Wherein a and a means for supplying the current set by the transistor by inputting a potential in accordance with the video signal from said second wiring to said first storage capacitor to the load (provided that Except a semiconductor device having a transistor connected in parallel with the load) .
請求項18において、
前記トランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
In claim 18,
The semiconductor device is a thin film transistor.
請求項18または請求項19において、
前記トランジスタは、Nチャネル型トランジスタであることを特徴とする半導体装置。
In claim 18 or claim 19,
The semiconductor device is an N-channel transistor.
請求項18乃至請求項20のいずれか一項において、
前記トランジスタの半導体層は、非晶質半導体膜からなることを特徴する半導体装置。
In any one of claims 18 to 20,
A semiconductor device, wherein the semiconductor layer of the transistor is made of an amorphous semiconductor film.
請求項18乃至請求項21のいずれか一項において、
前記トランジスタの半導体層は、アモルファスシリコンからなることを特徴する半導体装置。
In any one of Claims 18 to 21,
A semiconductor device, wherein the semiconductor layer of the transistor is made of amorphous silicon.
請求項18乃至請求項20のいずれか一項において、
前記トランジスタの半導体層は、結晶性半導体膜からなることを特徴する半導体装置。
In any one of claims 18 to 20,
A semiconductor device, wherein the semiconductor layer of the transistor is made of a crystalline semiconductor film.
請求項18または請求項19において、
前記トランジスタは、Pチャネル型トランジスタであることを特徴とする半導体装置。
In claim 18 or claim 19,
The semiconductor device is a P-channel transistor.
請求項1乃至請求項24のいずれか一項に記載の半導体装置を有する表示装置。   A display device comprising the semiconductor device according to any one of claims 1 to 24. 請求項25に記載の表示装置を表示部に有することを特徴とする電子機器。   An electronic apparatus comprising the display device according to claim 25 in a display portion.
JP2007277514A 2006-10-26 2007-10-25 Semiconductor device, display device and electronic apparatus Withdrawn JP2008134625A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007277514A JP2008134625A (en) 2006-10-26 2007-10-25 Semiconductor device, display device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006291147 2006-10-26
JP2007277514A JP2008134625A (en) 2006-10-26 2007-10-25 Semiconductor device, display device and electronic apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013105960A Division JP5502224B2 (en) 2006-10-26 2013-05-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008134625A JP2008134625A (en) 2008-06-12
JP2008134625A5 true JP2008134625A5 (en) 2012-01-19

Family

ID=39559471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277514A Withdrawn JP2008134625A (en) 2006-10-26 2007-10-25 Semiconductor device, display device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008134625A (en)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010005064A1 (en) 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP5442234B2 (en) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 Semiconductor device and display device
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI478356B (en) 2008-10-31 2015-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP4844617B2 (en) 2008-11-05 2011-12-28 ソニー株式会社 Thin film transistor substrate and display device
JP5491833B2 (en) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 Semiconductor device
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR101752640B1 (en) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101681884B1 (en) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic appliance
KR101768786B1 (en) * 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101519893B1 (en) * 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
KR101082254B1 (en) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 Organic light emitting display device and method of manufacturing the same
KR101073272B1 (en) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 Method of manufacturing organic light emitting display device
KR20180014255A (en) 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device including the same
KR101963300B1 (en) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR101948707B1 (en) * 2010-01-29 2019-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor memory device
KR20140054465A (en) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and display device
TWI570809B (en) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
US20120319113A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5958055B2 (en) 2011-07-29 2016-07-27 セイコーエプソン株式会社 Electro-optical device, driving method of electro-optical device, and electronic apparatus
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6099336B2 (en) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 Light emitting device
KR20230098374A (en) * 2011-10-18 2023-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
JP6077280B2 (en) * 2011-11-29 2017-02-08 株式会社半導体エネルギー研究所 Display device and electronic device
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6490914B2 (en) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR102110226B1 (en) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 Display panel and method for fabricating the same
JP2014060451A (en) * 2013-12-18 2014-04-03 Semiconductor Energy Lab Co Ltd Light-emitting device
TWI656631B (en) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 Imaging device
KR20170098839A (en) 2014-12-29 2017-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and display device having semiconductor device
JPWO2017072627A1 (en) * 2015-10-28 2018-10-11 株式会社半導体エネルギー研究所 Semiconductor device, module, electronic device, and method for manufacturing semiconductor device
CN111406280B (en) * 2017-12-06 2022-12-06 株式会社半导体能源研究所 Semiconductor device, display device, electronic apparatus, and operating method
CN107978277B (en) * 2018-01-19 2019-03-26 昆山国显光电有限公司 Scanner driver and its driving method, organic light emitting display
KR20230046700A (en) * 2021-09-30 2023-04-06 엘지디스플레이 주식회사 Pixel circuit nd display device including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370286B1 (en) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 circuit of electroluminescent display pixel for voltage driving
JP3832415B2 (en) * 2002-10-11 2006-10-11 ソニー株式会社 Active matrix display device
JP4062179B2 (en) * 2003-06-04 2008-03-19 ソニー株式会社 Pixel circuit, display device, and driving method of pixel circuit
JP2005189387A (en) * 2003-12-25 2005-07-14 Sony Corp Display device, and method for driving display device
JP2005189381A (en) * 2003-12-25 2005-07-14 Sony Corp Display device and method for driving display device
JP4583776B2 (en) * 2004-02-13 2010-11-17 株式会社半導体エネルギー研究所 Method for manufacturing display device
JP4036209B2 (en) * 2004-04-22 2008-01-23 セイコーエプソン株式会社 Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
JP4797336B2 (en) * 2004-05-17 2011-10-19 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP5105744B2 (en) * 2005-01-31 2012-12-26 株式会社半導体エネルギー研究所 Light emitting device
JP2006215275A (en) * 2005-02-03 2006-08-17 Sony Corp Display apparatus

Similar Documents

Publication Publication Date Title
JP2008134625A5 (en)
JP7247301B2 (en) Display with silicon thin film transistors and semiconductor oxide thin film transistors
JP2007179042A5 (en)
TWI295899B (en) Electronic circuit, electro-optical device, electronic device and electronic apparatus
JP2003223138A5 (en)
JP2001292276A5 (en)
JP2012078798A5 (en)
JP2017076622A5 (en) EL display device
JP2017174489A5 (en) Semiconductor device
JP2008151963A5 (en)
JP2007041571A5 (en)
JP2017219839A5 (en)
TW200735370A (en) Semiconductor device, display device, and electronic device
JP2007298973A5 (en)
JP2012009125A5 (en) Display device and electronic device
JP2010161351A5 (en) Semiconductor device
JP2012048266A5 (en) Display device and electronic device
US9666127B2 (en) Scan driving apparatus and display apparatus including the same
JP2011091376A5 (en)
JP2002333861A5 (en) Light emitting device
WO2019052435A1 (en) Pixel driving circuit and method, and display apparatus
JP2016116220A5 (en)
WO2015096364A1 (en) Amoled-based touch control display drive method
JP2019049590A (en) Active matrix substrate and de-multiplexer circuit
JP2006235612A5 (en)