JP2005189381A - Display device and method for driving display device - Google Patents

Display device and method for driving display device Download PDF

Info

Publication number
JP2005189381A
JP2005189381A JP2003428851A JP2003428851A JP2005189381A JP 2005189381 A JP2005189381 A JP 2005189381A JP 2003428851 A JP2003428851 A JP 2003428851A JP 2003428851 A JP2003428851 A JP 2003428851A JP 2005189381 A JP2005189381 A JP 2005189381A
Authority
JP
Japan
Prior art keywords
transistor
voltage
gate
switch circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003428851A
Other languages
Japanese (ja)
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003428851A priority Critical patent/JP2005189381A/en
Publication of JP2005189381A publication Critical patent/JP2005189381A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To correctly correct threshold voltage even when not regulating a period correcting the threshold voltage of a transistor driving a light emitting element. <P>SOLUTION: The display device corrects irregularity of a transistor TR2 and sets gradation by setting a signal level of a signal line SIG after setting the threshold voltage of the transistor TR2 in the capacitor Cs2 for holding a signal level provided between gate sources of the transistor TR2 to the transistor TR2 driving by current the light emitting element 12. It discharges accumulation charge of the transistor TR2 through the light emitting element 12, and is held at the threshold voltage of the transistor TR2 by supplying lowering of voltage between the gate sources by lowering of terminal voltage due to discharge of the accumulation charge of the light emitting element 12 after the voltage between the gate sources lowers down to the threshold voltage of the transistor TR2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL(Electro Luminescence)素子によるディスプレイ装置に適用することができる。本発明は、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、このトランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサにトランジスタのしきい値電圧を設定した後、信号線の信号レベルを設定することにより、トランジスタのばらつきを補正して階調を設定するようにして、発光素子を介してトランジスタの蓄積電荷を放電させ、トランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、このゲートソース間電圧の低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持することにより、発光素子を駆動するトランジスタのしきい値電圧を補正するようにして、このしきい値電圧を補正する期間を調整しなくても、正しくしきい値電圧を補正することができるようにする。   The present invention relates to a display device and a display device driving method, and can be applied to, for example, a display device using an organic EL (Electro Luminescence) element. The present invention relates to a transistor for driving a light emitting element with a source follower circuit configuration, and after setting a threshold voltage of a transistor in a signal level holding capacitor provided between the gate and source of the transistor, By setting the signal level of the transistor, the variation of the transistor is corrected to set the gradation, the accumulated charge of the transistor is discharged through the light emitting element, and the gate-source voltage of the transistor is set to the threshold value of the transistor. After the voltage drops to the voltage, the gate-source voltage is compensated for by the reduction of the terminal voltage due to the discharge of the accumulated charge of the light emitting element, and the gate-source voltage of the transistor is maintained at the threshold voltage of the transistor. Therefore, the threshold voltage of the transistor driving the light emitting element is corrected. , Even without adjusting the length of time to correct the threshold voltage, to be able to properly correct the threshold voltage.

従来、有機ELの表示装置においては、例えばUSP5,684,365、特開平8−234683号公報等にディスプレイ装置への応用が種々に提案されるようになされている。   Conventionally, in organic EL display devices, various applications to display devices have been proposed, for example, in US Pat. No. 5,684,365 and JP-A-8-234683.

すなわち図11に示すように、この種のディスプレイ装置1において、画素部2は、マトリックス状に配置されてなる画素(PX)3に対して、走査線SCNがライン単位で水平方向に設けられ、またこの走査線SCNと直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部2に対して、ディスプレイ装置1は、垂直駆動回路4により走査線SCNを駆動して順次ライン単位で画素部2の画素3を選択すると共に、この画素3の選択に対応するように水平駆動回路5により信号線SIGを駆動して各画素3の階調を設定するようになされている。   That is, as shown in FIG. 11, in this type of display device 1, the pixel unit 2 has scanning lines SCN provided in the horizontal direction in units of lines with respect to the pixels (PX) 3 arranged in a matrix. A signal line SIG is provided in the vertical direction for each column so as to be orthogonal to the scanning line SCN. For the pixel portion 2 formed in this way, the display device 1 drives the scanning line SCN by the vertical drive circuit 4 to sequentially select the pixels 3 of the pixel portion 2 in units of lines, and this pixel 3 The gray level of each pixel 3 is set by driving the signal line SIG by the horizontal drive circuit 5 so as to correspond to the selection.

このため垂直駆動回路4は、ライトスキャン回路(WSCN)4Aにより、各画素3への書き込みをライン単位で順次指示する書き込み信号wsを生成し、この書き込み信号wsを走査線SCNに出力して各画素3における階調の設定を制御するようになされている。また水平駆動回路5は、各画素3の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)5Aにより各信号線SIGに振り分けて出力し、これらによりディスプレイ装置1は、ライン単位で各画素3の階調を設定するようになされている。   For this reason, the vertical drive circuit 4 generates a write signal ws for sequentially instructing writing to each pixel 3 in line units by the write scan circuit (WSCN) 4A, and outputs the write signal ws to the scan line SCN. The setting of gradation in the pixel 3 is controlled. The horizontal drive circuit 5 generates a drive signal in accordance with the gradation data D1 indicating the gradation of each pixel 3, distributes this drive signal to each signal line SIG by the horizontal selector (HSEL) 5A, and outputs it. Thus, the display device 1 is configured to set the gradation of each pixel 3 in line units.

有機EL素子のディスプレイ装置においては、このようにして駆動される各画素3が、電流駆動による自発光型の素子である有機EL素子と、この有機EL素子を駆動する各画素の駆動回路(以下、画素回路と呼ぶ)とにより形成されるようになされている。   In the display device of an organic EL element, each pixel 3 driven in this way is an organic EL element that is a self-luminous element driven by current, and a driving circuit for each pixel that drives the organic EL element (hereinafter, referred to as an organic EL element). , Referred to as a pixel circuit).

しかしてこのようにして形成されるディスプレイ装置においては、nチャンネルMOS型のTFT(Thin Film Transistor)により各画素回路を形成することにより、また有機EL素子のアノードをトランジスタに接続してこのトランジスタにより電流駆動することにより、アモルファスシリコンのプロセスを適用して有機EL素子と画素回路とをガラス基板上に一体に形成することができ、これにより図12に示すように、ソースフォロワ回路構成により有機EL素子12を駆動することが考えられる。   In the display device thus formed, each pixel circuit is formed by an n-channel MOS type TFT (Thin Film Transistor), and the anode of the organic EL element is connected to the transistor. By driving with current, an organic EL element and a pixel circuit can be integrally formed on a glass substrate by applying an amorphous silicon process. As a result, as shown in FIG. It is conceivable to drive the element 12.

すなわちこの図12に示すディスプレイ装置11は、各画素3において、有機EL素子12のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタTR2により有機EL素子12を電流駆動するように形成され、このトランジスタTR2のゲートに信号レベル保持用のコンデンサC1が設けられる。ディスプレイ装置11は、垂直駆動回路4に設けたライトスキャン回路4Aから書き込み信号wsを出力するようにして、この書き込み信号wsによりオン動作するトランジスタTR1によるスイッチ回路により、この信号レベル保持用のコンデンサC1が信号線SIGに接続され、これにより書き込み信号wsに応動して信号線SIGに出力される駆動信号の信号レベルによりトランジスタTR2のゲートVgが設定される。これによりこのディスプレイ装置11は、このように設定されたゲート電圧Vgに応じた電流により有機EL素子12を駆動し、階調データD1に応じた階調により各画素3の有機EL素子12を発光させて所望の画像を表示できるようになされている。   That is, the display device 11 shown in FIG. 12 is formed in each pixel 3 so that the organic EL element 12 is current-driven by the transistor TR2 having a source follower circuit configuration in which the source is connected to the anode of the organic EL element 12. A signal level holding capacitor C1 is provided at the gate of the transistor TR2. The display device 11 outputs the write signal ws from the write scan circuit 4A provided in the vertical drive circuit 4, and this signal level holding capacitor C1 by the switch circuit by the transistor TR1 that is turned on by the write signal ws. Is connected to the signal line SIG, whereby the gate Vg of the transistor TR2 is set by the signal level of the drive signal output to the signal line SIG in response to the write signal ws. As a result, the display device 11 drives the organic EL element 12 with a current corresponding to the gate voltage Vg set in this way, and emits the organic EL element 12 of each pixel 3 with a gradation corresponding to the gradation data D1. Thus, a desired image can be displayed.

しかしながら有機EL素子においては、図13に示すように、使用により電流が流れ難くなる方向に電圧電流特性が変化する。なおこの図13及び図14において、符号L1が初期の特性を示し、符号L2が経時変化による特性を示すものである。これに対して図12について上述したソーフフォロワ回路による駆動においては、図14に示すように、トランジスタTR2のドレインソース間電圧Vds−ドレインソース電流Idsの特性曲線に対して、負荷による特性曲線が交差してなる交点が動作点となる。これにより有機EL素子において、電圧電流特性が変化すると、その分、有機EL素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下して画質が劣化する欠点がある。   However, in the organic EL element, as shown in FIG. 13, the voltage-current characteristic changes in a direction in which current hardly flows by use. In FIG. 13 and FIG. 14, the symbol L1 indicates the initial characteristics, and the symbol L2 indicates the characteristics due to the change with time. On the other hand, in the driving by the sofa follower circuit described above with reference to FIG. 12, the characteristic curve due to the load intersects the characteristic curve of the drain-source voltage Vds−the drain source current Ids of the transistor TR2 as shown in FIG. The intersecting point becomes the operating point. As a result, when the voltage-current characteristics change in the organic EL element, the current flowing through the organic EL element is reduced by that amount, thereby causing a problem that the luminance of each pixel is gradually lowered to deteriorate the image quality.

この欠点を解消する1つの方法として、単なるゲート電圧Vgによる階調の設定に代えてゲートソース間電圧Vgsによる階調の設定により有機EL素子12の駆動電流を制御する方法が考えられる。すなわちTFTのドレイン電流Idsにおいては、(1/2)×μ×(W/L)Cox(Vgs−Vth) ……(1)により表され、これによりゲートソース間電圧Vgsによる階調の設定により経時変化による駆動電流の変化を防止することができる。ここでμはキャリアの移動度、Wはゲート幅、Lはゲート長、Coxは単位面積当たりのゲート容量、Vthはしきい値電圧である。 As one method for solving this drawback, a method of controlling the drive current of the organic EL element 12 by setting the gradation by the gate-source voltage Vgs instead of simply setting the gradation by the gate voltage Vg can be considered. That is, in the drain current Ids of the TFT, it is expressed by (1/2) × μ × (W / L) Cox (Vgs−Vth) 2 (1), thereby setting the gradation by the gate-source voltage Vgs. Thus, it is possible to prevent a change in drive current due to a change with time. Here, μ is the carrier mobility, W is the gate width, L is the gate length, Cox is the gate capacitance per unit area, and Vth is the threshold voltage.

しかしながらこのようにゲートソース間電圧Vgsにより階調を設定する場合、(1)式より明らかなように、有機EL素子を駆動するトランジスタのしきい値電圧Vthがばらつくと、その分、各画素における駆動電流がばらつくようになり、これにより画質が劣化する欠点がある。これによりさらにこの欠点を解消する方法として、階調設定に供する信号レベル保持用のコンデンサに、事前に、トランジスタのしきい値電圧Vthを設定し、このしきい値電圧により信号レベル保持用のコンデンサの端子電圧を補正することが考えられる。   However, when the gradation is set by the gate-source voltage Vgs in this way, as is clear from the equation (1), if the threshold voltage Vth of the transistor that drives the organic EL element varies, the corresponding amount in each pixel. There is a drawback in that the drive current varies, and the image quality deteriorates. Accordingly, as a method for eliminating this drawback, a threshold voltage Vth of the transistor is set in advance in a capacitor for holding the signal level for gradation setting, and the capacitor for holding the signal level is set by this threshold voltage. It is conceivable to correct the terminal voltage.

図15は、図12との対比により、これらの欠点を解消することができると考えられるディスプレイ装置を示すブロック図である。このディスプレイ装置31では、各画素33において、トランジスタTR2のゲートドレイン間への信号レベル保持用のコンデンサC1の配置に代えて、このトランジスタTR2のゲートソース間に信号レベル保持用のコンデンサCs2を配置し、この信号レベル保持用のコンデンサCs2の端子電圧を信号線SIGの信号レベルにより設定する。またドライブスキャン信号ds1によりオン動作するトランジスタTR3によるスイッチ回路をトランジスタTR2のソースに接続し、信号レベル保持用のコンデンサCs2の端子電圧を信号線SIGの信号レベルにより設定する際に、このトランジスタTR3により信号レベル保持用のコンデンサCs2のソース側端を一定電位に保持する。なお図15においては、この一定電位がアース電位の場合である。   FIG. 15 is a block diagram showing a display device considered to be able to eliminate these drawbacks by contrast with FIG. In this display device 31, in each pixel 33, a signal level holding capacitor Cs2 is arranged between the gate and source of the transistor TR2 in place of the arrangement of the signal level holding capacitor C1 between the gate and drain of the transistor TR2. The terminal voltage of the signal level holding capacitor Cs2 is set according to the signal level of the signal line SIG. Further, when a switch circuit composed of a transistor TR3 which is turned on by the drive scan signal ds1 is connected to the source of the transistor TR2, the terminal voltage of the signal level holding capacitor Cs2 is set by the signal level of the signal line SIG. The source side end of the signal level holding capacitor Cs2 is held at a constant potential. In FIG. 15, this constant potential is the ground potential.

これによりトランジスタTR2においては、信号レベル保持用のコンデンサCs2に保持された端子間電圧によるゲートソース間電圧Vgsにより有機EL素子12を駆動し得、有機EL素子12の電圧電流特性が経時変化した場合であっても、この経時変化による駆動電流の変化を防止して画質劣化を防止することができる。   Thereby, in the transistor TR2, the organic EL element 12 can be driven by the gate-source voltage Vgs based on the inter-terminal voltage held in the signal level holding capacitor Cs2, and the voltage-current characteristics of the organic EL element 12 change over time. Even so, it is possible to prevent the deterioration of the image quality by preventing the change of the drive current due to the change with time.

このようなゲートソース間電圧Vgsの設定により階調を設定するようにして、このディスプレイ装置31は、この信号レベル保持用のコンデンサCs2とトランジスタTR1の間に、カップリング用のコンデンサCs1を設け、このカップリング用のコンデンサCs1を介して信号線SIGの信号レベルVinにより信号レベル保持用のコンデンサCs2の端子電圧を設定する。しかしてこの場合、コンデンサCs1を介した信号線SIGへの接続により信号レベル保持用のコンデンサCs2の端子間電圧は、信号線SIGの信号レベルVinをコンデンサCs1、Cs2により分圧した電圧ΔVin=Vin(Cs1/(Cs1+Cs2))……(2)だけ上昇することになる。これによりこの関係式を考慮して、水平駆動回路35により信号線SIGが駆動される。   The display device 31 is provided with a coupling capacitor Cs1 between the signal level holding capacitor Cs2 and the transistor TR1, so as to set the gradation by setting the gate-source voltage Vgs. The terminal voltage of the signal level holding capacitor Cs2 is set by the signal level Vin of the signal line SIG via the coupling capacitor Cs1. In this case, the voltage between the terminals of the signal level holding capacitor Cs2 due to the connection to the signal line SIG via the capacitor Cs1 is the voltage ΔVin = Vin obtained by dividing the signal level Vin of the signal line SIG by the capacitors Cs1 and Cs2. (Cs1 / (Cs1 + Cs2))... (2). Accordingly, the signal line SIG is driven by the horizontal drive circuit 35 in consideration of this relational expression.

またディスプレイ装置31は、トランジスタTR2への電源Vccの供給を停止するトランジスタTR4によるスイッチ回路、トランジスタTR2のゲートソース間を短絡させるトランジスタTR5によるスイッチ回路、コンデンサCs1のトランジスタTR1側端を基準電圧に接続するトランジスタTR6によるスイッチ回路が設けられる。なおこのトランジスタTR6に係る基準電圧にあっても、このディスプレイ装置31ではアース電位に設定される。   Further, the display device 31 is connected to the reference voltage by the switch circuit by the transistor TR4 that stops the supply of the power source Vcc to the transistor TR2, the switch circuit by the transistor TR5 that short-circuits the gate and source of the transistor TR2, and the transistor TR1 side end of the capacitor Cs1. A switch circuit comprising a transistor TR6 is provided. Even in the reference voltage related to the transistor TR6, the display device 31 is set to the ground potential.

これらによりディスプレイ装置31は、図16及び図17(A)に示すように、信号レベル保持用のコンデンサCs2によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12を電流駆動し、書き込み信号wsにより画素33の階調を設定する直前で、トランジスタTR2に電源Vccを供給した状態で、制御信号azによりトランジスタTR5をオン状態に設定してトランジスタTR2をダイオード接続すると共に、カップリング用のコンデンサCs1の信号線側端を所定の基準電位に設定する(図16(A)、(B)及び図17(B))。その後、トランジスタTR4によりトランジスタTR2への電源Vccの供給を停止すると共に、トランジスタTR3によりトランジスタTR2のソースを基準電圧に接続する(図16(C)、(D)及び図17(C))。これによりこのディスプレイ装置31では、それまで信号レベル保持用のコンデンサCs2の端子間電圧がトランジスタTR2のしきい値電圧Vth以下の場合であっても、トランジスタTR2のしきい値電圧Vth以上に、一旦、トランジスタTR2のゲートソース間電圧Vgsを立ち上げた後、しきい値電圧Vthに収束させるようになされ、これにより信号レベル保持用のコンデンサCs2にトランジスタTR2のしきい値電圧Vthを設定するようになされている。(図16(E)及び(F))。   Accordingly, as shown in FIGS. 16 and 17A, the display device 31 current-drives the organic EL element 12 with the transistor TR2 by the gate-source voltage Vgs by the signal level holding capacitor Cs2, and generates the write signal ws. Immediately before setting the gradation of the pixel 33, with the power supply Vcc supplied to the transistor TR2, the transistor TR5 is turned on by the control signal az and the transistor TR2 is diode-connected, and the coupling capacitor Cs1 is connected. The signal line side end is set to a predetermined reference potential (FIGS. 16A, 16B, and 17B). After that, the supply of power Vcc to the transistor TR2 is stopped by the transistor TR4, and the source of the transistor TR2 is connected to the reference voltage by the transistor TR3 (FIGS. 16C, 16D, and 17C). As a result, in this display device 31, even if the voltage across the terminals of the signal level holding capacitor Cs2 is equal to or lower than the threshold voltage Vth of the transistor TR2, the display device 31 once exceeds the threshold voltage Vth of the transistor TR2. The gate-source voltage Vgs of the transistor TR2 is raised and then converged to the threshold voltage Vth, so that the threshold voltage Vth of the transistor TR2 is set in the signal level holding capacitor Cs2. Has been made. (FIGS. 16E and 16F).

このようにして信号レベル保持用のコンデンサCs2にしきい値電圧Vthを設定すると、このディスプレイ装置31は、トランジスタTR3によりトランジスタTR2のソースを基準電圧に接続したままの状態で、制御信号azの立ち下げにより、トランジスタTR5によるダイオード接続を中止し、またトランジスタTR6によるカップリング用のコンデンサCs1の基準電圧への接続を中止する(図16(B)及び図17(D))。また続いて、書き込み信号wsの立ち上げによりトランジスタTR1を制御して信号線SIGをカップリング用のコンデンサCs1に接続し、これにより信号レベル保持用のコンデンサCs2のソース側端を基準電圧に保持した状態で、カップリング用のコンデンサCs1を介して信号レベル保持用のコンデンサCs2の端子電圧を信号線SIGの信号レベルVinにより設定し、これにより有機EL素子12の駆動に供するトランジスタTR2のゲートソース間電圧Vgsを設定する(図16(C)及び図17(D))。しかしてこの場合、事前に、信号レベル保持用のコンデンサCs2に、トランジスタTR2のしきい値電圧Vthが設定されていることにより、信号レベル保持用のコンデンサCs2においては、このしきい値電圧Vthの分だけ高い電圧により端子間電圧が設定され、これにより(1)式による括弧内の−Vthの項がキャンセルされるように設定されてトランジスタTR2により有機EL素子12を駆動することになり、これによりトランジスタTR2のしきい値電圧Vthのばらつきによる駆動電流のばらつきが防止される。   When the threshold voltage Vth is set to the signal level holding capacitor Cs2 in this manner, the display device 31 causes the control signal az to fall while the source of the transistor TR2 is connected to the reference voltage by the transistor TR3. Thus, the diode connection by the transistor TR5 is stopped, and the connection of the coupling capacitor Cs1 to the reference voltage by the transistor TR6 is stopped (FIGS. 16B and 17D). Subsequently, the transistor TR1 is controlled by the rising of the write signal ws to connect the signal line SIG to the coupling capacitor Cs1, thereby holding the source side end of the signal level holding capacitor Cs2 at the reference voltage. In this state, the terminal voltage of the signal level holding capacitor Cs2 is set by the signal level Vin of the signal line SIG through the coupling capacitor Cs1, and thereby, between the gate and source of the transistor TR2 used for driving the organic EL element 12 The voltage Vgs is set (FIGS. 16C and 17D). In this case, since the threshold voltage Vth of the transistor TR2 is set in advance in the signal level holding capacitor Cs2, the threshold voltage Vth of the signal level holding capacitor Cs2 is set. The voltage between the terminals is set by a voltage that is higher by a corresponding amount, so that the term of -Vth in parentheses in the equation (1) is set to be canceled, and the organic EL element 12 is driven by the transistor TR2. This prevents variations in drive current due to variations in the threshold voltage Vth of the transistor TR2.

これによりディスプレイ装置31では、トランジスタTR1、TR3を元の設定に戻した後、トランジスタTR4により電源Vccの供給を開始することにより、このようにして設定された信号レベル保持用のコンデンサCs2の端子間電圧により有機EL素子12が電流駆動される(図17(E))。   Thus, in the display device 31, after the transistors TR1 and TR3 are returned to the original settings, the supply of the power supply Vcc is started by the transistor TR4, so that the signal level holding capacitor Cs2 thus set is connected between the terminals. The organic EL element 12 is current-driven by the voltage (FIG. 17E).

ディスプレイ装置31では(図15)、このような画素33による画素部32の構成に対応して、書き込み信号wsを出力するライトスキャン回路24Aに加えて、このライトスキャン回路24Aによる書き込み信号wsの出力に同期してドライブスキャン信号ds1、ドライブスキャン信号ds2、制御信号azをそれぞれ出力するドライブスキャン回路(DSCN)34B、ドライブスキャン回路(DSCN2)34C、オートゼロ回路(ZERO)34Dを垂直駆動回路34に設ける。また水平駆動回路35においては、これらの構成に対応するように駆動信号を生成する。   In the display device 31 (FIG. 15), in addition to the write scan circuit 24A that outputs the write signal ws, the output of the write signal ws by this write scan circuit 24A corresponds to the configuration of the pixel unit 32 by such pixels 33. The vertical drive circuit 34 is provided with a drive scan circuit (DSCN) 34B, a drive scan circuit (DSCN2) 34C, and an auto zero circuit (ZERO) 34D that output a drive scan signal ds1, a drive scan signal ds2, and a control signal az, respectively. . The horizontal drive circuit 35 generates a drive signal so as to correspond to these configurations.

しかしてこのようにすれば、有機EL素子12の経時変化、有機EL素子12を駆動するトランジスタTR2のしきい値電圧Vthのばらつきによる画質劣化を防止することができる。   By doing so, it is possible to prevent deterioration in image quality due to changes over time of the organic EL element 12 and variations in the threshold voltage Vth of the transistor TR2 that drives the organic EL element 12.

ところがアモルファスシリコンによるTFTにおいては、一般に、ゲートソース間電圧Vgsがしきい値電圧Vthとなってカットオフしても、カットオフ電圧が高いものにあってはオフ電流が流れ続ける。これにより図15の構成により有機EL素子12を駆動するトランジスタTR2のしきい値電圧Vthを補正する場合にあっては、トランジスタTR2のゲートソース間電圧Vgsがしきい値電圧Vthとなった後も、徐々にではあるがトランジスタTR2のゲート電圧Vgが降下し、図14との対比により図18に示すように、制御信号azを立ち上げてしきい値電圧Vthの補正に供する期間Tが長くなると、トランジスタTR2のゲート電圧がソース電位にまで立ち下がってしまうことになる。なおアモルファスシリコンによるTFT以外にも、例えばポリシリコンによるトランジスタにおいても、同様にオフ電流が大きなものがあり、このようなトランジスタにおいても、同様の問題が発生する。   However, in a TFT made of amorphous silicon, generally, even when the gate-source voltage Vgs becomes a threshold voltage Vth and is cut off, an off-current continues to flow if the cut-off voltage is high. Thus, in the case of correcting the threshold voltage Vth of the transistor TR2 that drives the organic EL element 12 with the configuration of FIG. 15, even after the gate-source voltage Vgs of the transistor TR2 becomes the threshold voltage Vth. When the gate voltage Vg of the transistor TR2 gradually decreases and the period T for raising the control signal az and correcting the threshold voltage Vth as shown in FIG. 18 by comparison with FIG. 14 becomes longer. Therefore, the gate voltage of the transistor TR2 falls to the source potential. In addition to TFTs made of amorphous silicon, for example, some transistors made of polysilicon also have a large off-current, and the same problem occurs in such transistors.

これにより図15に示す構成の場合、しきい値電圧Vthを補正する期間を適切に設定しなければトランジスタTR2のしきい値電圧Vthを正しく補正できない問題がある。なおトランジスタTR2のしきい値電圧Vthを正しく補正できない場合、ディスプレイ装置においては、各画素33に割り当てられたトランジスタTR2のしきい値電圧Vthのばらつき、このしきい値電圧Vthの変動量のばらつきが表示に影響を与え、表示画面がざらついてなるいわゆる面ざらが発生し、ユニフォーミティが劣化する。   Accordingly, in the configuration shown in FIG. 15, there is a problem that the threshold voltage Vth of the transistor TR2 cannot be corrected correctly unless the period for correcting the threshold voltage Vth is set appropriately. In the case where the threshold voltage Vth of the transistor TR2 cannot be corrected correctly, in the display device, variations in the threshold voltage Vth of the transistor TR2 assigned to each pixel 33 and variations in the variation amount of the threshold voltage Vth are caused. The display is affected, and a so-called surface roughness is generated in which the display screen is rough, resulting in deterioration of uniformity.

しかしながらこの種のディスプレイ装置においては、製品毎にトランジスタTR2の特性が異なることにより、しきい値電圧Vthを補正する期間を適切に設定する場合にあっては、結局、製品毎に調整することが必要になり、この調整作業に多大の時間を要するようになり、また調整可能とする分、表示装置の構成が煩雑になる。これによりしきい値電圧Vthを補正する期間にあっては、無調整化することが望まれる。
USP5,684,365 特開平8−234683号
However, in this type of display device, since the characteristics of the transistor TR2 are different for each product, if the period for correcting the threshold voltage Vth is appropriately set, the adjustment can be made for each product. This requires a lot of time for this adjustment work, and the configuration of the display device becomes complicated as the adjustment is possible. Thus, it is desired that no adjustment be made during the period for correcting the threshold voltage Vth.
USP 5,684,365 JP-A-8-234683

本発明は以上の点を考慮してなされたもので、発光素子を駆動するトランジスタのしきい値電圧を補正するようにして、このしきい値電圧を補正する期間を調整しなくても、正しくしきい値電圧を補正することができるディスプレイ装置及びディスプレイ装置の駆動方法を提案しようとするものである。   The present invention has been made in consideration of the above points, and corrects the threshold voltage of the transistor that drives the light emitting element, and corrects the threshold voltage without adjusting the period for correcting the threshold voltage. It is an object of the present invention to propose a display device and a display device driving method capable of correcting a threshold voltage.

かかる課題を解決するため請求項1の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、一端をトランジスタのゲートに接続したカップリング用のコンデンサと、カップリング用のコンデンサの他端を信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、カップリング用のコンデンサの他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、駆動回路は、信号線のスイッチ回路の駆動により、カップリング用のコンデンサを介して信号線の信号レベルにより信号レベル保持用のコンデンサの端子電圧を設定することにより、発光素子の駆動に供するトランジスタのゲートソース間電圧を設定し、信号レベル保持用のコンデンサの端子電圧の設定において、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路をオン状態に設定すると共に、電源用のスイッチ回路をオフ状態に設定することにより、発光素子を介してトランジスタの蓄積電荷を放電させてトランジスタのゲートソース間電圧を徐々に低下させ、トランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、トランジスタのゲートソース間電圧の低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持し、トランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持している期間で、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路をオフ状態に設定した後、信号線のスイッチ回路をオン状態に設定し、信号線の信号レベルにより、信号レベル保持用のコンデンサの端子電圧を設定する。   In order to solve such a problem, in the invention of claim 1, the pixel is applied to a display device having a pixel portion in which pixels driven by current drive are arranged in a matrix and a drive circuit for driving the pixel portion. A transistor having a signal level holding capacitor between a light emitting element and a gate source, a transistor having a source follower circuit that drives the light emitting element by a gate-source voltage by a voltage between terminals of the signal level holding capacitor, and one end of the transistor A coupling capacitor connected to the gate, a signal line switch circuit for connecting the other end of the coupling capacitor to the signal line, a short-circuit switch circuit for short-circuiting the gate drain of the transistor, and a coupling Switch for the capacitor side reference voltage that connects the other end of the capacitor to a predetermined reference voltage. Circuit, and a power supply switch circuit for stopping the supply of power to the transistor, and the drive circuit is driven by the signal line switch circuit, and the signal is transmitted according to the signal level of the signal line through the coupling capacitor. By setting the terminal voltage of the capacitor for holding the level, the voltage between the gate and the source of the transistor used to drive the light emitting element is set. In setting the terminal voltage of the capacitor for holding the signal level, the switch for the capacitor side reference voltage The circuit and the short-circuit switch circuit are set to the on state, and the power supply switch circuit is set to the off state, so that the accumulated charge of the transistor is discharged through the light emitting element to gradually increase the gate-source voltage of the transistor. The gate-source voltage of the transistor is reduced to the threshold voltage of the transistor. After that, the decrease in the gate-source voltage of the transistor is compensated by the decrease in the terminal voltage due to the discharge of the accumulated charge of the light emitting element, so that the gate-source voltage of the transistor is maintained at the threshold voltage of the transistor. The switch circuit for the reference voltage on the capacitor side and the switch circuit for the short circuit are set to the OFF state, and then the signal line switch circuit is turned ON during the period in which the source-to-source voltage is maintained at the transistor threshold voltage. The terminal voltage of the capacitor for holding the signal level is set according to the signal level of the signal line.

また請求項5の発明においては、電流駆動による画素をマトリックス状に配置してなるディスプレイ装置に適用して、画素は、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号線の信号レベルにより設定された信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、一端をトランジスタのゲートに接続したカップリング用のコンデンサと、カップリング用のコンデンサの他端を所定の基準電圧に接続した後、トランジスタのゲートソース間電圧がほぼトランジスタのしきい値電圧となっている時点でオフ状態に切り換わって、カップリング用のコンデンサの他端を基準電圧より切り離すコンデンサ側基準電圧用のスイッチ回路と、ソース側基準電圧用と連動してオン状態に切り換わり、トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、コンデンサ側基準電圧用のスイッチ回路による基準電圧への接続に応動して、トランジスタへの電源の供給を停止することにより、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路がオフ動作するまでの間、発光素子を介してトランジスタの蓄積電荷を放電させてトランジスタのゲートソース間電圧を徐々に低下させ、トランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、トランジスタのゲートソース間電圧の低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持し、信号線の信号レベルによる信号レベル保持用のコンデンサの端子間電圧の設定により、トランジスタへの電源の供給を開始する電源用のスイッチ回路と、コンデンサ側基準電圧用のスイッチ回路のオフ動作の後に、カップリング用のコンデンサの他端を信号線に接続し、カップリング用のコンデンサを介して信号レベル保持用のコンデンサの端子電圧を信号線の信号レベルにより設定することにより、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定する信号線用のスイッチ回路とを備えるようにする。   According to a fifth aspect of the present invention, the pixel is applied to a display device in which pixels driven by current are arranged in a matrix, and the pixel holds a signal level holding capacitor between the light emitting element and the gate source, A transistor by a source follower circuit that drives a light emitting element by a gate-source voltage by a voltage between terminals of a capacitor for holding a signal level set by a signal level of the line, a coupling capacitor having one end connected to the gate of the transistor, After the other end of the coupling capacitor is connected to a predetermined reference voltage, the transistor is switched to the off state when the gate-source voltage of the transistor is almost the threshold voltage of the transistor, and the coupling capacitor Switch circuit for capacitor-side reference voltage that separates the other end of the capacitor from the reference voltage In response to the connection to the reference voltage by the short-circuit switch circuit that short-circuits the gate drain of the transistor and the switch circuit for the capacitor-side reference voltage, the transistor is switched on in conjunction with the source-side reference voltage switch. By stopping the supply of power to the capacitor-side reference voltage switch circuit and short-circuit switch circuit, the accumulated charge of the transistor is discharged through the light emitting element until the gate source of the transistor is discharged. After the voltage between the gate and source of the transistor has dropped to the threshold voltage of the transistor, the voltage between the gate and source of the transistor is reduced due to the discharge of the accumulated charge of the light emitting element. The transistor gate voltage is almost compensated by the transistor threshold voltage. The switch circuit for the power supply that starts the supply of power to the transistor and the switch circuit for the capacitor side reference voltage are turned off by setting the voltage between the terminals of the capacitor for holding and holding the signal level according to the signal level of the signal line After that, the other end of the coupling capacitor is connected to the signal line, and the terminal voltage of the signal level holding capacitor is set through the coupling capacitor according to the signal level of the signal line. And a signal line switch circuit for setting a voltage between terminals of the signal level holding capacitor according to the signal level.

また請求項8の発明においては、有機EL素子による画素をマトリックス状に配置してなるディスプレイ装置に適用して、画素は、有機EL素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号線の信号レベルにより設定された信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により有機EL素子を駆動するソースフォロワ回路によるトランジスタと、一端をトランジスタのゲートに接続したカップリング用のコンデンサと、カップリング用のコンデンサの他端を所定の基準電圧に接続した後、トランジスタのゲートソース間電圧がほぼトランジスタのしきい値電圧となっている時点でオフ状態に切り換わって、カップリング用のコンデンサの他端を基準電圧より切り離すコンデンサ側基準電圧用のスイッチ回路と、ソース側基準電圧用と連動してオン状態に切り換わり、トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、コンデンサ側基準電圧用のスイッチ回路による基準電圧への接続に応動して、トランジスタへの電源の供給を停止することにより、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路がオフ動作するまでの間、有機EL素子を介してトランジスタの蓄積電荷を放電させてトランジスタのゲートソース間電圧を徐々に低下させ、トランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、トランジスタのゲートソース間電圧の低下を有機EL素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持し、信号線の信号レベルによる信号レベル保持用のコンデンサの端子間電圧の設定により、トランジスタへの電源の供給を開始する電源用のスイッチ回路と、コンデンサ側基準電圧用のスイッチ回路のオフ動作の後に、カップリング用のコンデンサの他端を信号線に接続し、カップリング用のコンデンサを介して信号レベル保持用のコンデンサの端子電圧を信号線の信号レベルにより設定することにより、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定する信号線用のスイッチ回路とを備えるようにする。   In the invention of claim 8, the pixel is applied to a display device in which pixels of organic EL elements are arranged in a matrix, and the pixel holds a signal level holding capacitor between the organic EL element and the gate source. A transistor having a source follower circuit that drives an organic EL element by a gate-source voltage by a voltage between terminals of a signal level holding capacitor set by a signal level of the signal line, and a coupling having one end connected to the gate of the transistor After connecting the other capacitor and the other end of the coupling capacitor to the specified reference voltage, the transistor is switched to the OFF state when the gate-source voltage of the transistor is almost equal to the threshold voltage of the transistor. Separate the other end of the ring capacitor from the reference voltage. In response to the connection to the reference voltage by the switch circuit for short circuit that shorts the gate drain of the transistor and the switch circuit for capacitor side reference voltage By stopping the power supply to the transistor, the accumulated charge of the transistor is discharged through the organic EL element until the switch circuit for the reference voltage on the capacitor side and the switch circuit for the short circuit are turned off. After the voltage between the gate and source of the transistor is gradually reduced and the voltage between the gate and source of the transistor is reduced to the threshold voltage of the transistor, the decrease in the voltage between the gate and source of the transistor is caused by discharging the accumulated charge of the organic EL element. The voltage between the gate and the source of the transistor The switch circuit for power supply that starts supply of power to the transistor by setting the voltage across the terminals of the capacitor for holding the signal level according to the signal level of the signal line, and the capacitor side reference voltage After the switch circuit for turning off, connect the other end of the coupling capacitor to the signal line, and set the terminal voltage of the signal level holding capacitor via the coupling capacitor according to the signal level of the signal line. Thus, a signal line switch circuit for setting a voltage between terminals of the signal level holding capacitor according to the signal level of the signal line is provided.

また請求項9の発明においては、電流駆動による画素をマトリックス状に配置してなるディスプレイ装置の駆動方法に適用して、画素は、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、一端をトランジスタのゲートに接続したカップリング用のコンデンサと、カップリング用のコンデンサの他端を信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、カップリング用のコンデンサの他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、ディスプレイ装置の駆動方法は、信号線のスイッチ回路の駆動により、カップリング用のコンデンサを介して信号線の信号レベルにより信号レベル保持用のコンデンサの端子電圧を設定することにより、発光素子の駆動に供するトランジスタのゲートソース間電圧を設定し、信号レベル保持用のコンデンサの端子電圧の設定において、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路をオン状態に設定すると共に、電源用のスイッチ回路をオフ状態に設定することにより、発光素子を介してトランジスタの蓄積電荷を放電させてトランジスタのゲートソース間電圧を徐々に低下させ、トランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、トランジスタのゲートソース間電圧の低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持し、トランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持している期間で、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路をオフ状態に設定した後、信号線のスイッチ回路をオン状態に設定し、信号線の信号レベルにより、信号レベル保持用のコンデンサの端子電圧を設定する。   According to another aspect of the invention, the pixel holds a signal level holding capacitor between the light emitting element and the gate source when applied to a driving method of a display device in which pixels driven by current are arranged in a matrix. A transistor using a source follower circuit that drives a light emitting element by a gate-source voltage by a voltage between terminals of a signal level holding capacitor, a coupling capacitor having one end connected to the gate of the transistor, and a coupling capacitor Signal line switch circuit for connecting the other end of the transistor to the signal line, switch circuit for short-circuiting the gate and drain of the transistor, and capacitor side reference for connecting the other end of the coupling capacitor to a predetermined reference voltage Switch circuit for voltage and power supply for stopping supply of power to transistor The display device is driven by the signal line switch circuit, and the terminal voltage of the signal level holding capacitor is set according to the signal level of the signal line via the coupling capacitor. To set the gate-source voltage of the transistor used to drive the light-emitting element, and set the capacitor-side reference voltage switch circuit and the short-circuit switch circuit to the ON state when setting the terminal voltage of the signal level holding capacitor At the same time, by setting the switch circuit for power supply to the OFF state, the accumulated charge of the transistor is discharged through the light emitting element, and the gate-source voltage of the transistor is gradually lowered. After the voltage drops to the threshold voltage of the transistor, The drop in the source-to-source voltage is compensated by the drop in the terminal voltage due to the discharge of the accumulated charge of the light emitting element, so that the gate-source voltage of the transistor is maintained at the threshold voltage of the transistor. The capacitor side reference voltage switch circuit and short circuit switch circuit are set to the OFF state during the period when the threshold voltage is maintained, and then the signal line switch circuit is set to the ON state, and the signal level of the signal line is set. Thus, the terminal voltage of the signal level holding capacitor is set.

請求項1の構成により、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、一端をトランジスタのゲートに接続したカップリング用のコンデンサと、カップリング用のコンデンサの他端を信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、カップリング用のコンデンサの他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、駆動回路は、信号線のスイッチ回路の駆動により、カップリング用のコンデンサを介して信号線の信号レベルにより信号レベル保持用のコンデンサの端子電圧を設定することにより、発光素子の駆動に供するトランジスタのゲートソース間電圧を設定し、信号レベル保持用のコンデンサの端子電圧の設定において、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路をオン状態に設定すると共に、電源用のスイッチ回路をオフ状態に設定することにより、発光素子を介してトランジスタの蓄積電荷を放電させてトランジスタのゲートソース間電圧を徐々に低下させれば、トランジスタのゲートソース間電圧がしきい値電圧となってカットオフした場合であっても、発光素子の蓄積電荷の放電によりトランジスタのソース電圧が徐々であるが降下する。これによりトランジスタがカットオフして電流を流出させる場合であっても、この電流の流出によるゲートソース間電圧の降下を補うことができる。これによりトランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、トランジスタのゲートソース間電圧の低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持し、トランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持している期間で、コンデンサ側基準電圧用のスイッチ回路、短絡用のスイッチ回路をオフ状態に設定した後、信号線のスイッチ回路をオン状態に設定し、信号線の信号レベルにより、信号レベル保持用のコンデンサの端子電圧を設定すれば、トランジスタのゲートソース間電圧がしきい値電圧近傍に保持される期間を増大させて、信号レベル保持用のコンデンサにトランジスタのしきい値電圧を設定した後、信号線の信号レベルを設定し得、これにより発光素子を駆動するトランジスタのしきい値電圧を補正するようにして、このしきい値電圧を補正する期間を調整しなくても、正しくしきい値電圧を補正することができる。   According to the configuration of claim 1, the pixel is applied between a light emitting element and a gate source when applied to a display device having a pixel portion in which pixels driven by current are arranged in a matrix and a driving circuit for driving the pixel portion. A transistor with a source follower circuit that drives a light emitting element by a gate-source voltage by a voltage between terminals of the capacitor for holding a signal level, and a terminal connected to the gate of the transistor. Capacitor, a signal line switch circuit for connecting the other end of the coupling capacitor to the signal line, a short-circuit switch circuit for short-circuiting the gate drain of the transistor, and the other end of the coupling capacitor Switch circuit for the capacitor side reference voltage connected to the reference voltage of A power supply switch circuit that stops the supply of the signal, and the drive circuit is driven by the signal line switch circuit, and the terminal of the signal level holding capacitor by the signal level of the signal line through the coupling capacitor By setting the voltage, the voltage between the gate and source of the transistor used to drive the light emitting element is set, and in setting the terminal voltage of the capacitor for holding the signal level, the switch circuit for the capacitor side reference voltage, the switch circuit for short circuit Is turned on and the switch circuit for the power supply is turned off to discharge the accumulated charge of the transistor through the light emitting element and gradually reduce the gate-source voltage of the transistor. Even when the gate-source voltage of the transistor becomes the threshold voltage and is cut off, The discharge of the product charge source voltage of the transistor is a gradual drop. As a result, even when the transistor is cut off and the current flows out, a drop in the gate-source voltage due to the current outflow can be compensated. Thus, after the gate-source voltage of the transistor has decreased to the threshold voltage of the transistor, the decrease in the gate-source voltage of the transistor is compensated by the decrease in the terminal voltage due to the discharge of the accumulated charge of the light emitting element. Switch circuit for capacitor-side reference voltage, switch for short circuit during the period in which the source-to-source voltage is held approximately at the threshold voltage of the transistor and the gate-source voltage of the transistor is held approximately at the threshold voltage of the transistor After setting the circuit to the OFF state, the signal line switch circuit is set to the ON state, and the terminal voltage of the capacitor for holding the signal level is set according to the signal level of the signal line. Increase the period of time around the threshold voltage, and increase the signal level holding capacitor. After setting the threshold voltage of the transistor, the signal level of the signal line can be set, thereby correcting the threshold voltage of the transistor driving the light emitting element, and correcting the threshold voltage Even without adjusting the threshold voltage, the threshold voltage can be corrected correctly.

これにより請求項5、請求項6、請求項8の構成によれば、発光素子、有機EL素子を駆動するトランジスタのしきい値電圧を補正するようにして、このしきい値電圧を補正する期間を調整しなくても、正しくしきい値電圧を補正することができるディスプレイ装置、ディスプレイ装置の駆動方法を提供することができる。   Thus, according to the configurations of claims 5, 6 and 8, the threshold voltage is corrected by correcting the threshold voltage of the transistor driving the light emitting element and the organic EL element. It is possible to provide a display device and a display device driving method that can correct the threshold voltage correctly without adjusting the threshold voltage.

本発明によれば、発光素子を駆動するトランジスタのしきい値電圧を補正するようにして、このしきい値電圧を補正する期間を調整しなくても、正しくしきい値電圧を補正することができるディスプレイ装置、ディスプレイ装置の駆動方法を提供することができる。   According to the present invention, it is possible to correct the threshold voltage correctly without correcting the threshold voltage correction period by correcting the threshold voltage of the transistor that drives the light emitting element. Display device and display device driving method can be provided.

以下、適宜図面を参照しながら本発明の実施例を詳述する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.

(1)実施例の構成
図2は、本発明の実施例1に係るディスプレイ装置を示すブロック図である。このディスプレイ装置51において、画素部52は、電流駆動による赤色、緑色、青色の画素(PXR、PXG、PXB)53がマトリックス状に配置され、これらの画素53に対して、5本の走査線SCN、SCN2R、SCN2G、SCN2B、SCN3がライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN2R、SCN2G、SCN2B、SCN3と直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部52に対して、ディスプレイ装置51は、垂直駆動回路54により走査線SCN、SCN2R、SCN2G、SCN2B、SCN3を駆動して順次ライン単位で画素53に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路55により信号線SIGを駆動して各画素53の階調を設定するようになされている。
(1) Configuration of Embodiment FIG. 2 is a block diagram showing a display device according to Embodiment 1 of the present invention. In the display device 51, the pixel unit 52 includes red, green, and blue pixels (PXR, PXG, and PXB) 53 that are current-driven and arranged in a matrix. For these pixels 53, five scanning lines SCN are provided. , SCN2R, SCN2G, SCN2B, and SCN3 are provided in the horizontal direction in units of lines. A signal line SIG is provided in the vertical direction for each column so as to be orthogonal to these scanning lines SCN, SCN2R, SCN2G, SCN2B, and SCN3. With respect to the pixel portion 52 formed as described above, the display device 51 is provided in the pixel 53 sequentially in line units by driving the scanning lines SCN, SCN2R, SCN2G, SCN2B, and SCN3 by the vertical drive circuit 54. The operation of the pixel circuit is controlled, and the signal line SIG is driven by the horizontal drive circuit 55 so as to correspond to the control of the pixel circuit, and the gradation of each pixel 53 is set.

このため垂直駆動回路54は、各画素53への書き込みをライン単位で順次指示する書き込み信号wsをライトスキャン回路(WSCN)54Aにより生成し、またこの書き込み信号wsに同期して各画素53の発光、非発光を制御するドライブスキャン信号ds2をドライブスキャン回路(DSCN2)54Cにより生成し、これら書き込み信号ws、ドライブスキャン信号ds2を走査線SCN、SCN2R、SCN2G、SCN2Bに出力して各画素53における階調の設定を制御するようになされている。また有機EL素子のしきい値電圧Vthの補正を指示する制御信号azをオートゼロ回路(ZERO)54Dにより生成し、この制御信号azを走査線SCN3に出力するようになされている。またこのような制御において、ドライブスキャン信号ds2については、赤色、緑色、青色の画素53毎に生成してそれぞれ対応する画素53の走査線SCN2R、SCN2G、SCN2Bに出力し、これによりこのディスプレイ装置51では、赤色、緑色、青色の各画素53における発光、非発光の制御により、カラーバランスを調整するようになされている。   Therefore, the vertical drive circuit 54 generates a write signal ws for sequentially instructing writing to each pixel 53 in line units by the write scan circuit (WSCN) 54A, and emits light from each pixel 53 in synchronization with the write signal ws. The drive scan signal ds2 for controlling the non-light emission is generated by the drive scan circuit (DSCN2) 54C, and the write signal ws and the drive scan signal ds2 are output to the scan lines SCN, SCN2R, SCN2G, and SCN2B. It is designed to control key settings. A control signal az for instructing correction of the threshold voltage Vth of the organic EL element is generated by an auto zero circuit (ZERO) 54D, and this control signal az is output to the scanning line SCN3. In such a control, the drive scan signal ds2 is generated for each of the red, green, and blue pixels 53 and is output to the corresponding scan lines SCN2R, SCN2G, and SCN2B of the pixel 53, thereby the display device 51. In this case, the color balance is adjusted by controlling light emission and non-light emission in each of the red, green, and blue pixels 53.

また水平駆動回路55においては、各画素53の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)55Aにより各信号線SIGに振り分けて出力するようになされている。   In the horizontal drive circuit 55, a drive signal is generated according to the gradation data D1 indicating the gradation of each pixel 53, and this drive signal is distributed to each signal line SIG by a horizontal selector (HSEL) 55A and output. It is made like that.

図1は、図12との対比によりこのディスプレイ装置51に係る各画素53を示す接続図である。このディスプレイ装置51に係る画素53においては、トランジスタTR2のソースを基準電圧に接続するトランジスタTR3によるスイッチ回路が、信号線SIGへの接続に供する信号線用のトランジスタTR1の書き込み信号wsにより制御される点、垂直駆動回路54による各トランジスタTR1〜TR6の駆動のタイミングが異なる点を除いて、図15について上述した画素33と同一に構成される。   FIG. 1 is a connection diagram showing each pixel 53 of the display device 51 in comparison with FIG. In the pixel 53 according to the display device 51, the switch circuit including the transistor TR3 that connects the source of the transistor TR2 to the reference voltage is controlled by the write signal ws of the signal line transistor TR1 used for connection to the signal line SIG. Except for the point that the driving timing of each of the transistors TR1 to TR6 by the vertical drive circuit 54 is different, the pixel 33 is configured in the same manner as that described above with reference to FIG.

これによりこの実施例においては、このトランジスタTR3に係るドライブスキャン信号ds1の走査線を省略して、その分、走査線の数を少なくすることができるようになされている。なお画素53を構成するトランジスタTR1〜TR6は、nチャンネルMOS型のTFTであり、水平駆動回路55、垂直駆動回路54と共にガラス基板上に、アモルファスプロセスにより一体に作成されるようになされている。   Thus, in this embodiment, the scanning line of the drive scan signal ds1 related to the transistor TR3 is omitted, and the number of scanning lines can be reduced accordingly. The transistors TR1 to TR6 constituting the pixel 53 are n-channel MOS type TFTs, and are integrally formed on the glass substrate together with the horizontal drive circuit 55 and the vertical drive circuit 54 by an amorphous process.

これらにより各画素53においては、図3及び図4(A)に示すように、信号レベル保持用のコンデンサCs2の端子間電圧によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12を電流駆動し、有機EL素子12の電圧電流特性が経時変化した場合であっても、この経時変化による駆動電流の変化を防止して画質劣化を防止することができるようになされている(図3(D)及び(E))。なおこの図4(A)〜(E)は、それぞれ図3の期間TA〜TEに対応するものである。   Accordingly, in each pixel 53, as shown in FIG. 3 and FIG. 4A, the organic EL element 12 is driven by the transistor TR2 by the gate-source voltage Vgs based on the voltage across the terminals of the signal level holding capacitor Cs2. Even when the voltage-current characteristics of the organic EL element 12 change over time, the change in drive current due to the change over time can be prevented to prevent image quality deterioration (FIG. 3D). And (E)). 4A to 4E correspond to periods TA to TE in FIG. 3, respectively.

しかしてこのようにしてトランジスタTR2により有機EL素子12を駆動して、この画素53に係る水平走査期間の前後、所定期間の間、このディスプレイ装置51では、ドライブスキャン信号ds2が立ち下げられて有機EL素子12の発光が停止され(図3(C))、さらにこのドライブスキャン信号ds2による有機EL素子12の発光を停止する期間が、赤色、緑色、青色の画素53毎に設定されて所望のカラーバランスに設定されるようになされている。   Thus, the organic EL element 12 is driven by the transistor TR2 in this way, and the drive scan signal ds2 is lowered in the display device 51 for a predetermined period before and after the horizontal scanning period related to the pixel 53, and the organic EL element 12 is organic. The light emission of the EL element 12 is stopped (FIG. 3C), and the period during which the light emission of the organic EL element 12 by the drive scan signal ds2 is stopped is set for each of the red, green, and blue pixels 53 and desired. The color balance is set.

このディスプレイ装置51では、このようにドライブスキャン信号ds2を立ち下げる直前で、制御信号azが立ち上げられ、これによりトランジスタTR6によりカップリング用のコンデンサCs2の信号線側端が基準電圧であるアース電位に接続される。またトランジスタTR5によりトランジスタTR2のゲートドレインが短絡される(図3(B)及び図4(B))。これによりディスプレイ装置51では、それまで信号レベル保持用のコンデンサCs2の端子間電圧がトランジスタTR2のしきい値電圧Vth以下に設定されて黒レベルによる階調を表示していた場合であっても、トランジスタTR2のゲートソース間電圧VgsをトランジスタTR2のしきい値電圧Vth以上に一旦立ち上げるようになされている(図3(D)及び(E))。   In this display device 51, immediately before the drive scan signal ds2 is thus lowered, the control signal az is raised, whereby the signal line side end of the coupling capacitor Cs2 is grounded by the transistor TR6 as a reference voltage. Connected to. In addition, the gate and drain of the transistor TR2 are short-circuited by the transistor TR5 (FIGS. 3B and 4B). Thereby, in the display device 51, even when the voltage between the terminals of the signal level holding capacitor Cs2 has been set to be equal to or lower than the threshold voltage Vth of the transistor TR2 to display the gray level according to the black level, The gate-source voltage Vgs of the transistor TR2 is once raised above the threshold voltage Vth of the transistor TR2 (FIGS. 3D and 3E).

その後、ディスプレイ装置51では、ドライブスキャン信号ds2の立ち下げによりトランジスタTR2への電源Vccの供給を停止し、これによりトランジスタTR2のソース端を一定の電位に保持することなく、有機EL素子12を介してソース端を接地した状態で、トランジスタTR2のしきい値電圧Vthの補正を開始する(図4(C))。これにより有機EL素子12においては、数〜数十〔pF〕の容量に充電されて保持された蓄積電荷が放電することにより、トランジスタTR2側端の電圧が徐々に低下することになる。   Thereafter, in the display device 51, the supply of the power source Vcc to the transistor TR2 is stopped by the fall of the drive scan signal ds2, and thereby the source terminal of the transistor TR2 is not held at a constant potential, and the organic EL element 12 is interposed. With the source terminal grounded, correction of the threshold voltage Vth of the transistor TR2 is started (FIG. 4C). As a result, in the organic EL element 12, the accumulated charge charged and held in a capacity of several to several tens [pF] is discharged, and the voltage at the transistor TR2 side end gradually decreases.

ここで図5(A)及び(B)に示すように、有機EL素子12においては、ダイオード又はダイオード接続によるトランジスタにより等化回路を表し得、図5(C)に示すように、これらダイオード又はダイオード接続によるトランジスタと同様の電圧電流特性を有し、端子電圧が有機EL素子12のしきい値電圧VthELになると電流が停止する。これによりトランジスタTR2のソース電圧Vsにおいては、ソース電圧Vsがしきい値電圧VthELに近づけば近づく程、電圧降下の速度が低下し、やがて有機EL素子12のしきい値電圧VthELにより一定電圧に保持されることになる。   Here, as shown in FIGS. 5A and 5B, in the organic EL element 12, an equalization circuit can be represented by a diode or a diode-connected transistor. As shown in FIG. It has voltage-current characteristics similar to those of a diode-connected transistor, and the current stops when the terminal voltage reaches the threshold voltage VthEL of the organic EL element 12. Thereby, in the source voltage Vs of the transistor TR2, the speed of the voltage drop decreases as the source voltage Vs approaches the threshold voltage VthEL, and is eventually held at a constant voltage by the threshold voltage VthEL of the organic EL element 12. Will be.

これに対してトランジスタTR2においては、蓄積電荷の放電により徐々にゲート電圧Vgが低下し、このようにゲートドレインを短絡させて、トランジスタTR2が理想的なダイオードの特性による電圧電流特性を示す場合には、トランジスタTR2のしきい値電圧Vthにまでゲートソース間電圧Vgsが低下すると、ゲート電圧Vgの低下が停止し、これにより信号レベル保持用のコンデンサCs2においては、端子間電圧がトランジスタTR2のしきい値電圧Vthに保持されることになる。しかしてこの場合も、トランジスタTR2においては、ゲートソース間電圧Vgsがしきい値電圧Vthに近づけば近づく程、電圧降下の速度が低下することになる。   On the other hand, in the transistor TR2, the gate voltage Vg gradually decreases due to the discharge of the accumulated charge, and when the gate and drain are short-circuited in this way, the transistor TR2 exhibits voltage-current characteristics based on ideal diode characteristics. When the gate-source voltage Vgs decreases to the threshold voltage Vth of the transistor TR2, the decrease of the gate voltage Vg stops. As a result, in the signal level holding capacitor Cs2, the voltage between the terminals of the transistor TR2 is reduced. The threshold voltage Vth is held. In this case as well, in the transistor TR2, the voltage drop speed decreases as the gate-source voltage Vgs approaches the threshold voltage Vth.

しかしながらTFTのトランジスタにおいては、ゲート電圧Vgを徐々に低下させて、ゲートソース間電圧Vgsがしきい値電圧Vthになっても、ソース電流Isが僅かながらも流れ、これにより図6(A)に示すように、トランジスタTR3をオン状態に設定した場合には、ゲートソース間電圧Vgsがしきい値電圧Vthになった後も、この僅かながらの電流によりゲート電圧Vgが徐々に低下し、やがてはゲート電圧Vgがアース電位となってしまう。   However, in the TFT transistor, even if the gate voltage Vg is gradually decreased so that the gate-source voltage Vgs becomes the threshold voltage Vth, the source current Is flows slightly, which results in FIG. As shown in the figure, when the transistor TR3 is set to the ON state, the gate voltage Vg gradually decreases due to this slight current even after the gate-source voltage Vgs reaches the threshold voltage Vth. The gate voltage Vg becomes the ground potential.

しかしながら図6(B)に示すように、トランジスタTR3をオン状態に設定することなく、有機EL素子12を介してソース電流ISを流出させる場合、トランジスタTR2に比して有機EL素子12の方が容量が大きく多くの蓄積電荷を保持していることにより、トランジスタTR2の方が早くしきい値電圧Vthに立ち下がり、このようにしきい値電圧Vthに立ち下がった後においては、有機EL素子12の蓄積電荷の放電による端子電圧の低下により、トランジスタTR2のゲートソース間電圧Vgsがしきい値電圧Vthに保持されることになる。   However, as shown in FIG. 6B, when the source current IS is allowed to flow out through the organic EL element 12 without setting the transistor TR3 to the on state, the organic EL element 12 is more preferable than the transistor TR2. Since the capacitance is large and a large amount of accumulated charge is held, the transistor TR2 falls to the threshold voltage Vth earlier, and after falling to the threshold voltage Vth in this way, the organic EL element 12 Due to the decrease in the terminal voltage due to the discharge of the accumulated charge, the gate-source voltage Vgs of the transistor TR2 is held at the threshold voltage Vth.

すなわち有機EL素子12において、蓄積電荷が放電することにより、トランジスタTR2のソース側端にあっては、徐々に電圧降下し、これによりトランジスタTR2のゲートソース間電圧Vgsは、一旦、しきい値電圧Vthとなった後においても、その後しきい値電圧Vth以上の電圧となる。この場合トランジスタTR2は、電流の流出が開始してゲートソース間電圧Vgsが立ち下がり、再びしきい値電圧Vthに落ちつくことになる。またカットオフによってもトランジスタTR2から電流が流出する場合にあっては、このような有機EL素子12の放電による端子電圧の降下を妨げるように機能する。   That is, in the organic EL element 12, the accumulated charge is discharged, so that the voltage at the source side end of the transistor TR2 gradually drops. As a result, the gate-source voltage Vgs of the transistor TR2 temporarily changes to the threshold voltage. Even after Vth is reached, the voltage thereafter becomes equal to or higher than the threshold voltage Vth. In this case, in the transistor TR2, the outflow of current starts, the gate-source voltage Vgs falls, and then falls back to the threshold voltage Vth. Further, even when the current flows out from the transistor TR2 due to the cutoff, it functions to prevent the terminal voltage from dropping due to the discharge of the organic EL element 12.

これらによりこの実施例においては、トランジスタTR2のゲートソース間電圧VgsをトランジスタTR2のしきい値電圧Vth近傍に保持する期間Tを増大させて、単にトランジスタTR3によりトランジスタTR2のソース端を接地する場合に比して、格段的にこのような期間Tを延長させることができるようになされ、これにより発光素子である有機EL素子12を駆動するトランジスタTR2のしきい値電圧Vthを補正するようにして、このしきい値電圧Vthを補正する期間を調整しなくても、正しくしきい値電圧Vthを補正することができるようになされている。   Accordingly, in this embodiment, when the period T during which the gate-source voltage Vgs of the transistor TR2 is held in the vicinity of the threshold voltage Vth of the transistor TR2 is increased and the source terminal of the transistor TR2 is simply grounded by the transistor TR3. In contrast, such a period T can be extended significantly, thereby correcting the threshold voltage Vth of the transistor TR2 that drives the organic EL element 12 that is a light emitting element. The threshold voltage Vth can be corrected correctly without adjusting the period for correcting the threshold voltage Vth.

このためこの実施例においては、図3に示すように、トランジスタTR4の制御により電源Vccの供給を停止した後、このようにトランジスタTR2のゲートソース間電圧Vgsがしきい値電圧Vth近傍に保持されるに十分な期間が経過すると、制御信号azの立ち上げによりトランジスタTR5、TR6をオフ状態に設定してしきい値電圧Vthの信号レベル保持用のコンデンサCs2への設定を終了する(図3(B))。この実施例においては、このようにトランジスタTR4の制御により電源Vccの供給を停止した後、制御信号azの立ち上げにより信号レベル保持用のコンデンサCs2へのしきい値電圧Vthの設定を完了するまでの期間Tが、製品間でトランジスタTR2のしきい値電圧Vthがばらついた場合でも、トランジスタTR2のゲートソース間電圧Vgsがしきい値電圧Vth近傍に保持されるに十分な期間に設定されるようになされている。   Therefore, in this embodiment, as shown in FIG. 3, after the supply of the power source Vcc is stopped by the control of the transistor TR4, the gate-source voltage Vgs of the transistor TR2 is thus held in the vicinity of the threshold voltage Vth. When a sufficient period elapses, the transistors TR5 and TR6 are turned off by the rise of the control signal az, and the setting of the threshold voltage Vth to the signal level holding capacitor Cs2 is completed (FIG. 3 ( B)). In this embodiment, after the supply of the power supply Vcc is stopped by the control of the transistor TR4 as described above, the setting of the threshold voltage Vth to the signal level holding capacitor Cs2 is completed by the rise of the control signal az. This period T is set to a period sufficient to hold the gate-source voltage Vgs of the transistor TR2 in the vicinity of the threshold voltage Vth even when the threshold voltage Vth of the transistor TR2 varies between products. Has been made.

その後、ディスプレイ装置51では、書き込み信号wsの立ち上げにより、トランジスタTR3がオン状態に設定され、これによりトランジスタTR2のソース端が接地され、信号レベル保持用のコンデンサCs2のアース側端がアース電位に保持される。また同時に、トランジスタTR1がオン状態に設定され、このようにアース側端がアース電位に保持されてなる信号レベル保持用のコンデンサCs2が、カップリング用のコンデンサCs1を介して信号線SIGの信号レベルにより充電され(図4(D))、これによりこの信号レベル保持用のコンデンサCs2に信号線SIGの信号レベルが設定される。   Thereafter, in the display device 51, the transistor TR3 is set to the on state by the rise of the write signal ws, whereby the source terminal of the transistor TR2 is grounded, and the ground side terminal of the signal level holding capacitor Cs2 is set to the ground potential. Retained. At the same time, the transistor TR1 is set to the ON state, and the signal level holding capacitor Cs2 in which the ground side end is held at the ground potential in this way is connected to the signal level of the signal line SIG via the coupling capacitor Cs1. Thus, the signal level of the signal line SIG is set in the signal level holding capacitor Cs2.

これによりこのディスプレイ装置51では、続いてトランジスタTR1、TR3がオフ状態に戻された後、トランジスタTR4によりトランジスタTR2への電源供給が開始され、信号レベル保持用のコンデンサCs2の端子間電圧によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12が駆動され(図4(E))、有機EL素子12の経時変化、トランジスタTR2のしきい値電圧Vthによるばらつきを有効に回避して、階調データD1による階調により有機EL素子12を発光させることができるようになされている。   As a result, in the display device 51, after the transistors TR1 and TR3 are subsequently turned off, the transistor TR4 starts to supply power to the transistor TR2, and the gate source due to the voltage across the terminals of the signal level holding capacitor Cs2 The organic EL element 12 is driven by the transistor TR2 by the inter-voltage Vgs (FIG. 4E), and the gradation data is effectively avoided by the variation of the organic EL element 12 over time and the variation due to the threshold voltage Vth of the transistor TR2. The organic EL element 12 can be made to emit light by the gradation based on D1.

この実施例において、垂直駆動回路54においては、このような画素53の駆動に対応するように、書き込み信号ws、ドライブスキャン信号ds2、制御信号azを出力するようになされ、また水平駆動回路55は、(2)式について上述したように、カップリング用のコンデンサCs1を介した信号レベル保持用のコンデンサCs2への信号レベルの設定に対応するように、駆動信号を生成するようになされている。   In this embodiment, the vertical drive circuit 54 outputs a write signal ws, a drive scan signal ds2, and a control signal az so as to correspond to the drive of the pixel 53, and the horizontal drive circuit 55 , (2), as described above, the drive signal is generated so as to correspond to the setting of the signal level to the signal level holding capacitor Cs2 via the coupling capacitor Cs1.

(2)実施例の動作
以上の構成において、このディスプレイ装置51は(図2)、垂直駆動回路54による走査線SCN、SCN2R、SCN2G、SCN2B、SCN3の駆動により順次ライン単位で水平駆動回路55により駆動される信号線SIGの信号レベルが各画素53に設定される。ディスプレイ装置51は、この各画素53に設定した信号レベルにより各画素53が発光して所望の画像が表示される。
(2) Operation of the embodiment In the above configuration, the display device 51 (FIG. 2) is driven by the horizontal drive circuit 55 sequentially in line units by driving the scanning lines SCN, SCN2R, SCN2G, SCN2B, and SCN3 by the vertical drive circuit 54. The signal level of the signal line SIG to be driven is set in each pixel 53. In the display device 51, each pixel 53 emits light according to the signal level set for each pixel 53, and a desired image is displayed.

ディスプレイ装置51では、各画素53において、有機EL素子12を駆動するソースフォロワ回路構成のトランジスタTR2のゲートソース間に信号レベル保持用のコンデンサCs1が設けられ、トランジスタTR1によるスイッチ回路によりカップリング用のコンデンサCs2を信号線SIGに接続することにより、このカップリング用のコンデンサCs1を介して信号線SIGの信号レベルVinがこの信号レベル保持用のコンデンサCs2に設定される。またこのようにして設定した信号レベル保持用のコンデンサCs2によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12が電流駆動される。これによりディスプレイ装置51においては、有機EL素子12の電圧電流特性の経時変化による駆動電流の変化を防止し得、有機EL素子12の経時変化による画質の劣化を有効に回避することができる。また各画素53をnチャンネル型MOSトランジスタにより形成し、またトランジスタTR2によるアノード側より有機EL素子12を駆動することができ、これらによりアモルファスシリコンのプロセスを適用して有機EL素子と画素回路とをガラス基板上に一体に形成することができる。   In the display device 51, in each pixel 53, a signal level holding capacitor Cs1 is provided between the gate and source of the transistor TR2 having a source follower circuit configuration for driving the organic EL element 12, and a coupling circuit is provided by a switch circuit by the transistor TR1. By connecting the capacitor Cs2 to the signal line SIG, the signal level Vin of the signal line SIG is set to the signal level holding capacitor Cs2 via the coupling capacitor Cs1. Further, the organic EL element 12 is driven by the transistor TR2 by the gate-source voltage Vgs by the signal level holding capacitor Cs2 set in this way. As a result, in the display device 51, it is possible to prevent a change in drive current due to a change with time of the voltage / current characteristics of the organic EL element 12, and to effectively avoid deterioration of image quality due to a change with time of the organic EL element 12. Further, each pixel 53 is formed by an n-channel MOS transistor, and the organic EL element 12 can be driven from the anode side by the transistor TR2. With these, an amorphous silicon process is applied to form the organic EL element and the pixel circuit. It can be integrally formed on a glass substrate.

ディスプレイ装置51では、このような信号線SIGの信号レベルVinによる信号レベル保持用のコンデンサCs2の端子電圧の設定において、トランジスタTR2を電源に接続したまま、制御信号azによりトランジスタTR5、TR6をオン状態に設定して、トランジスタTR2がダイオード接続に設定されると共に、カップリング用のコンデンサCs1の信号線側端が基準電圧に接続され、一旦、トランジスタTR2のゲートソース間電圧Vgsが立ち上げられる。   In the display device 51, in setting the terminal voltage of the signal level holding capacitor Cs2 based on the signal level Vin of the signal line SIG, the transistors TR5 and TR6 are turned on by the control signal az while the transistor TR2 remains connected to the power source. The transistor TR2 is set to diode connection, and the signal line side end of the coupling capacitor Cs1 is connected to the reference voltage, and the gate-source voltage Vgs of the transistor TR2 is once raised.

またその後、トランジスタTR4によりトランジスタTR2への電源Vccの供給が停止され、これらによりトランジスタTR2の蓄積電荷を有機EL素子12を介して放電させるようにして、信号レベル保持用のコンデンサCs2の端子間電圧がトランジスタTR2のしきい値電圧Vthに設定される。このディスプレイ装置51では、これにより発光素子を介してトランジスタTR2の蓄積電荷を放電させてトランジスタTR2のゲートソース間電圧Vgsが徐々に低下し、トランジスタTR2のゲートソース間電圧VgsがトランジスタTR2のしきい値電圧Vthにまで低下した後においては、トランジスタTR2のゲートソース間電圧Vgsの低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタTR2のゲートソース間電圧VgsがほぼトランジスタTR2のしきい値電圧Vthに保持される。   Thereafter, the transistor TR4 stops the supply of the power source Vcc to the transistor TR2, thereby discharging the accumulated charge of the transistor TR2 through the organic EL element 12, and the voltage across the terminals of the signal level holding capacitor Cs2 Is set to the threshold voltage Vth of the transistor TR2. In the display device 51, the accumulated charge of the transistor TR2 is thereby discharged through the light emitting element, so that the gate-source voltage Vgs of the transistor TR2 gradually decreases, and the gate-source voltage Vgs of the transistor TR2 becomes the threshold of the transistor TR2. After decreasing to the value voltage Vth, the decrease in the gate-source voltage Vgs of the transistor TR2 is compensated for by the decrease in the terminal voltage due to the discharge of the accumulated charge of the light emitting element, so that the gate-source voltage Vgs of the transistor TR2 is substantially equal to that of the transistor TR2. It is held at the threshold voltage Vth.

これによりディスプレイ装置51は、トランジスタTR2のゲートソース間電圧VgsをトランジスタTR2のしきい値電圧Vth近傍に保持する期間を、単にトランジスタTR3によりトランジスタTR2のソース端を接地する場合に比して、格段的に延長させることができ、各製品でトランジスタTR2のしきい値電圧Vthがばらつく場合にあっても、さらにはこのしきい値電圧Vthの変動量がばらつく場合にあっても、トランジスタTR4の制御により電源Vccの供給を停止した後、信号レベル保持用のコンデンサCs2へのしきい値電圧Vthの設定を完了するまでのしきい値電圧Vthを補正する期間T(図3(B))を、従来に比して長く設定して、確実にしきい値電圧Vthを信号レベル保持用のコンデンサCs2に設定することができる。これにより発光素子である有機EL素子12を駆動するトランジスタTR2のしきい値電圧Vthを補正するようにして、このしきい値電圧Vthを補正する期間Tを調整しなくても、正しくしきい値電圧Vthを補正することができ、これにより製品間のユニフォーミティのばらつきのを防止することができるようになされている。   As a result, the display device 51 has a period during which the gate-source voltage Vgs of the transistor TR2 is held in the vicinity of the threshold voltage Vth of the transistor TR2 as compared with the case where the source end of the transistor TR2 is simply grounded by the transistor TR3. Even when the threshold voltage Vth of the transistor TR2 varies among the products, and even when the variation amount of the threshold voltage Vth varies, the control of the transistor TR4 is possible. A period T (FIG. 3B) for correcting the threshold voltage Vth until the setting of the threshold voltage Vth to the signal level holding capacitor Cs2 is completed after the supply of the power source Vcc is stopped by The threshold voltage Vth is set longer than the conventional one and the threshold voltage Vth is reliably set to the signal level holding capacitor Cs2. It can be. As a result, the threshold voltage Vth of the transistor TR2 that drives the organic EL element 12 that is a light emitting element is corrected, and the threshold value is correctly corrected without adjusting the period T for correcting the threshold voltage Vth. The voltage Vth can be corrected, thereby preventing variation in uniformity among products.

ディスプレイ装置51では、その後、トランジスタTR5、TR6がオフ状態に設定された後、書き込み信号wsによりトランジスタTR1、TR3がオン状態に設定され、信号レベル保持用のコンデンサCs2のアース側端がアース電位に設定されて信号線SIGにカップリング用のコンデンサCs1が接続され、これにより事前にトランジスタTR2のしきい値電圧Vthを設定してなる信号レベル保持用のコンデンサCs2が信号線SIGの信号レベルVinが設定される。   In the display device 51, after that, after the transistors TR5 and TR6 are set to the off state, the transistors TR1 and TR3 are set to the on state by the write signal ws, and the ground side end of the signal level holding capacitor Cs2 is set to the ground potential. The coupling capacitor Cs1 is set and connected to the signal line SIG, so that the signal level holding capacitor Cs2 obtained by setting the threshold voltage Vth of the transistor TR2 in advance becomes the signal level Vin of the signal line SIG. Is set.

これによりこのディスプレイ装置51では、このようにして設定された信号レベル保持用のコンデンサCs2の端子間電圧をゲートソース間電圧Vgsに設定してなるソースフォロワ回路によるトランジスタTR2により有機EL素子12が電流駆動され、トランジスタTR2のしきい値電圧Vthのばらつきによる駆動電流のばらつきが防止され、画質劣化が有効に回避される。   As a result, in the display device 51, the organic EL element 12 is made to have a current by the transistor TR2 by the source follower circuit in which the voltage between the terminals of the signal level holding capacitor Cs2 set in this way is set to the gate-source voltage Vgs. Driven, variation in drive current due to variation in threshold voltage Vth of transistor TR2 is prevented, and image quality degradation is effectively avoided.

なおアモルファスシリコンのTFTでは、使用によりトランジスタのしきい値電圧Vthが変化する。しかしながらこの実施例によれば、このようなしきい値電圧Vthの変化についても対応し得、これによりこのようなしきい値電圧Vthの変化による再調整の作業等も省略することができる。   In the case of an amorphous silicon TFT, the threshold voltage Vth of the transistor changes with use. However, according to this embodiment, it is possible to cope with such a change in the threshold voltage Vth, and thus it is possible to omit the readjustment work due to such a change in the threshold voltage Vth.

(3)実施例の効果
以上の構成によれは、ソースフォロワ回路構成により発光素子である有機EL素子を電流駆動するトランジスタに対して、このトランジスタのゲートソース間に設けられた信号レベル保持用のコンデンサにトランジスタのしきい値電圧を設定した後、信号線の信号レベルを設定することにより、トランジスタのばらつきを補正して階調を設定するようにして、この発光素子を介してトランジスタの蓄積電荷を放電させ、トランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、このゲートソース間電圧の低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持することにより、発光素子を駆動するトランジスタのしきい値電圧を補正するようにして、このしきい値電圧を補正する期間を調整しなくても、正しくしきい値電圧を補正することができる。
(3) Advantages of the embodiment With the above configuration, the signal level holding signal provided between the gate and the source of the transistor is driven with respect to the transistor that drives the organic EL element, which is a light emitting element, by the source follower circuit configuration. After setting the threshold voltage of the transistor to the capacitor, the signal level of the signal line is set to correct the transistor variation and set the gradation, and the accumulated charge of the transistor through this light emitting element After the gate-source voltage of the transistor has decreased to the threshold voltage of the transistor, the decrease in the gate-source voltage is compensated by the decrease in the terminal voltage due to the discharge of the accumulated charge of the light emitting element. By maintaining the gate-source voltage at approximately the threshold voltage of the transistor, the light emitting device is driven. The threshold voltage can be corrected correctly without adjusting the threshold voltage correction period by correcting the threshold voltage of the moving transistor.

またトランジスタTR3によりトランジスタTR2のソースを所定の基準電圧に接続するソース側基準電圧用のスイッチ回路を形成して、信号線のスイッチ回路をオン状態に設定している期間の間、ソース側基準電圧用のスイッチ回路をオン状態に設定してトランジスタのソースを基準電圧に保持することにより、続く信号線の信号レベルによる信号レベル保持用のコンデンサの端子電圧の設定においては、この基準電位を基準にして設定し得、これにより精度良く信号線の信号レベルにより各画素の階調を設定することができる。   Further, a source-side reference voltage switch circuit for connecting the source of the transistor TR2 to a predetermined reference voltage is formed by the transistor TR3, and the source-side reference voltage is set during the period when the switch circuit of the signal line is set to the ON state. By setting the switch circuit for switching to the ON state and holding the source of the transistor at the reference voltage, in setting the terminal voltage of the capacitor for holding the signal level according to the signal level of the subsequent signal line, this reference potential is used as a reference. Thus, the gradation of each pixel can be set with high accuracy by the signal level of the signal line.

図7は、本発明の実施例2に係るディスプレイ装置における各画素の駆動のタイミングを示すタイムチャートである。この実施例に係るディスプレイ装置においては、実施例1に係るディスプレイ装置51におけるトランジスタTR3の駆動が、専用の制御信号により実行されて、書き込み信号wsにより信号線SIGの信号レベルを信号レベル保持用のコンデンサCs2にセットする期間の間、トランジスタTR3がオン状態に保持される点を除いて、実施例1に係るディスプレイ装置51と同一に構成される。   FIG. 7 is a time chart showing the driving timing of each pixel in the display device according to the second embodiment of the present invention. In the display device according to this embodiment, the driving of the transistor TR3 in the display device 51 according to the first embodiment is executed by a dedicated control signal, and the signal level of the signal line SIG is maintained for the signal level by the write signal ws. The display device 51 is configured in the same manner as the display device 51 according to the first embodiment except that the transistor TR3 is held in the ON state during the period set in the capacitor Cs2.

これにより各画素においては、図15について上述したディスプレイ装置31と同一の接続関係により構成され、また垂直駆動回路においても、このトランジスタTR3の制御信号であるドライブスキャン信号ds1を出力するドライブスキャン回路が設けられるようになされている。   As a result, each pixel has the same connection relationship as that of the display device 31 described above with reference to FIG. 15, and the vertical drive circuit also includes a drive scan circuit that outputs a drive scan signal ds1 that is a control signal of the transistor TR3. It is made to be provided.

この実施例のように、トランジスタTR2のソースを基準電圧に接続するトランジスタTR3を専用の制御信号により制御して、信号線SIGの信号レベルを信号レベル保持用のコンデンサCs2にセットする期間の間、トランジスタTR2のソースを基準電圧に接続するようにしても、実施例1と同様の効果を得ることができる。   As in this embodiment, during the period in which the transistor TR3 that connects the source of the transistor TR2 to the reference voltage is controlled by a dedicated control signal and the signal level of the signal line SIG is set in the signal level holding capacitor Cs2. Even if the source of the transistor TR2 is connected to the reference voltage, the same effect as in the first embodiment can be obtained.

図8は、図1との対比により本発明の実施例3に係るディスプレイ装置を示すブロック図である。このディスプレイ装置71では、各画素73において、トランジスタTR2のソースを基準電圧に接続するトランジスタTR3が省略される。またこのようなトランジスタTR3の省略に対応して、垂直駆動回路74には、ライトスキャン回路74A、ドライブスキャン回路74C、オートゼロ回路74Dが設けられ、この垂直駆動回路74による画素73の駆動に対応するように水平駆動回路75で信号線の駆動信号が生成され、水平セレクタ75Aにより各信号線SIGに振り分けられるようになされている。   FIG. 8 is a block diagram showing a display apparatus according to the third embodiment of the present invention in comparison with FIG. In this display device 71, in each pixel 73, the transistor TR3 that connects the source of the transistor TR2 to the reference voltage is omitted. Corresponding to the omission of the transistor TR3, the vertical drive circuit 74 is provided with a write scan circuit 74A, a drive scan circuit 74C, and an auto zero circuit 74D, and corresponds to driving of the pixel 73 by the vertical drive circuit 74. As described above, the drive signal of the signal line is generated by the horizontal drive circuit 75 and is distributed to each signal line SIG by the horizontal selector 75A.

図9は、この垂直駆動回路74による画素73の駆動に供するタイムチャートである。このディスプレイ装置51では、図10(A)に示すように、実施例1と同様に、信号レベル保持用のコンデンサCs2の端子電圧によるゲートソース間電圧Vgsによりソースフォロワ回路によるトランジスタTR2で有機EL素子12を電流駆動して各画素73を発光させる。またドライブスキャン信号ds2により各画素73の発光、非発光を制御するようになされている(図9(C))。   FIG. 9 is a time chart used for driving the pixel 73 by the vertical drive circuit 74. In this display device 51, as shown in FIG. 10A, as in the first embodiment, an organic EL element is formed by a transistor TR2 by a source follower circuit using a gate-source voltage Vgs based on a terminal voltage of a signal level holding capacitor Cs2. 12 is driven by current to cause each pixel 73 to emit light. Further, the light emission and non-light emission of each pixel 73 is controlled by the drive scan signal ds2 (FIG. 9C).

ディスプレイ装置71では、このドライブスキャン信号ds2によりトランジスタTR2への電源の供給を停止して画素73の発光を停止する直前で、制御信号azによりトランジスタTR4、TR5がオン状態に設定され(図9(B)及び図10(B))、これによりトランジスタTR2のゲートソース間電圧Vgsが一旦立ち上げられ、その後、電源の供給が停止される(図10(C))。   In the display device 71, immediately before the power supply to the transistor TR2 is stopped by the drive scan signal ds2 and the light emission of the pixel 73 is stopped, the transistors TR4 and TR5 are set to the on state by the control signal az (FIG. 9 ( (B) and FIG. 10 (B)), the gate-source voltage Vgs of the transistor TR2 is once raised, and then the supply of power is stopped (FIG. 10 (C)).

これによりこの実施例でも、有機EL素子12を介してトランジスタTR2の蓄積電荷が放電してトランジスタTR2のゲートソース間電圧Vgsが徐々に低下し、このトランジスタTR2のゲートソース間電圧VgsがトランジスタTR2のしきい値電圧Vthにまで低下した後においては、このゲートソース間電圧Vgsの低下を有機EL素子12の蓄積電荷の放電による端子電圧の低下により補ってトランジスタTR2のゲートソース間電圧VgsをほぼトランジスタTR2のしきい値電圧Vthに保持するようになされている。   Thereby, also in this embodiment, the accumulated charge of the transistor TR2 is discharged through the organic EL element 12, and the gate-source voltage Vgs of the transistor TR2 gradually decreases. After the voltage reaches the threshold voltage Vth, the gate-source voltage Vgs of the transistor TR2 is substantially compensated by compensating for the decrease in the gate-source voltage Vgs by the decrease in the terminal voltage due to the discharge of the accumulated charge of the organic EL element 12. The threshold voltage Vth of TR2 is held.

これによりディスプレイ装置51は、トランジスタTR2のゲートソース間電圧Vgsがしきい値電圧Vth近傍に保持されるに十分な期間が経過すると、トランジスタTR4、TR5がオフ状態に切り換えられてしきい値電圧Vthの補正に係る処理が完了し、続いて書き込み信号wsが立ち上げられてトランジスタTR1がオン状態に切り換えられ、カップリング用のコンデンサCs1を介して信号線の信号レベルが信号レベル保持用のコンデンサCs2に設定される(図10(D))。   As a result, when a sufficient period of time has passed for the display device 51 to maintain the gate-source voltage Vgs of the transistor TR2 in the vicinity of the threshold voltage Vth, the transistors TR4 and TR5 are switched to the off state and the threshold voltage Vth is reached. Then, the write signal ws is raised and the transistor TR1 is turned on, and the signal level of the signal line is changed to the signal level holding capacitor Cs2 via the coupling capacitor Cs1. (FIG. 10D).

この実施例では、このようにして信号線の信号レベルを信号レベル保持用のコンデンサCs2に設定する処理が、信号レベル保持用のコンデンサCs2のアース側端が有機EL素子12を介して接地された状態により実行される。しかしてこの場合、この前に実行されるしきい値電圧Vthの補正により、この信号レベル保持用のコンデンサCs2のアース側端においては、有機EL素子12のしきい値電圧VthELに保持されていることになる。   In this embodiment, the processing for setting the signal level of the signal line to the signal level holding capacitor Cs2 in this way is performed by grounding the ground side end of the signal level holding capacitor Cs2 via the organic EL element 12. It is executed depending on the state. In this case, the threshold voltage Vth of the organic EL element 12 is held at the ground side end of the signal level holding capacitor Cs2 by the correction of the threshold voltage Vth executed before this. It will be.

これによりこの実施例では、信号線の信号レベルを信号レベル保持用のコンデンサに設定する際に、有機EL素子12のしきい値電圧VthELを基準にして設定して、信号レベル保持用のコンデンサCs2のアース側端を一定電位とするトランジスタTR3を省略しても十分な精度により各画素73の階調を設定できるようになされている。しかしてこのディスプレイ装置71では、このようにして信号線の信号レベルが設定されてなる信号レベル保持用のコンデンサCs2の端子間電圧により、トランジスタTR2で有機EL素子12を駆動して各画素73の階調が設定されるようになされている(図10(E))。なお水平駆動回路75においては、これによりこの有機EL素子12のしきい値電圧VthEL分の電圧上昇を見込んで、駆動信号を生成するようになされている。   Thus, in this embodiment, when the signal level of the signal line is set to the signal level holding capacitor, the threshold voltage VthEL of the organic EL element 12 is set as a reference, and the signal level holding capacitor Cs2 is set. The gradation of each pixel 73 can be set with sufficient accuracy even if the transistor TR3 having a constant potential at its ground end is omitted. Thus, in this display device 71, the organic EL element 12 is driven by the transistor TR2 by the voltage across the terminals of the signal level holding capacitor Cs2 in which the signal level of the signal line is set in this way, so that each pixel 73 has a signal level. A gradation is set (FIG. 10E). The horizontal drive circuit 75 generates a drive signal in anticipation of a voltage increase corresponding to the threshold voltage VthEL of the organic EL element 12.

この実施例によれば、有機EL素子12のしきい値電圧VthELを基準にして信号線の信号レベルを信号レベル保持用のコンデンサに設定する場合にも、発光素子を介してトランジスタの蓄積電荷を放電させ、トランジスタのゲートソース間電圧がトランジスタのしきい値電圧にまで低下した後においては、このゲートソース間電圧の低下を発光素子の蓄積電荷の放電による端子電圧の低下により補ってトランジスタのゲートソース間電圧をほぼトランジスタのしきい値電圧に保持することにより、実施例1と同様の効果を得ることができる。   According to this embodiment, even when the signal level of the signal line is set to the signal level holding capacitor with reference to the threshold voltage VthEL of the organic EL element 12, the accumulated charge of the transistor is reduced via the light emitting element. After the discharge, the gate-source voltage of the transistor is reduced to the threshold voltage of the transistor, and this decrease in the gate-source voltage is compensated by the decrease in the terminal voltage due to the discharge of the accumulated charge of the light emitting element. By maintaining the source-to-source voltage substantially at the threshold voltage of the transistor, the same effect as in the first embodiment can be obtained.

またこのようにして有機EL素子12のしきい値電圧VthELを基準にして信号線の信号レベルを信号レベル保持用のコンデンサに設定することにより、信号レベル保持用のコンデンサを基準電圧に接続するトランジスタTR3を省略し得、その分、画素、垂直駆動回路の構成を簡略化することができる。   Further, in this way, by setting the signal level of the signal line to the signal level holding capacitor with reference to the threshold voltage VthEL of the organic EL element 12, the transistor for connecting the signal level holding capacitor to the reference voltage TR3 can be omitted, and the configuration of the pixel and the vertical drive circuit can be simplified accordingly.

なお上述の実施例においては、アモルファスシリコンのプロセスを適用して有機EL素子と画素回路とをガラス基板上に作成する場合について述べたが、本発明はこれに限らず、ポリシリコンによるトランジスタを作成する場合、さらには画素部と別体にシリコン基板により駆動回路を作成した後、画素部と接続して一体化する場合等にも広く適用することができる。   In the above-described embodiment, the case where an organic EL element and a pixel circuit are formed on a glass substrate by applying an amorphous silicon process has been described. However, the present invention is not limited to this, and a transistor made of polysilicon is formed. In this case, the present invention can be widely applied to a case where a driver circuit is formed separately from the pixel portion using a silicon substrate and then connected to the pixel portion to be integrated.

また上述の実施例においては、有機EL素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。   In the above-described embodiments, the case where the light emitting element by the organic EL element is current-driven has been described. However, the present invention is not limited to this, and can be widely applied to display devices using various light-emitting elements related to current driving. .

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL表示装置等の電流駆動による自発光の表示装置に適用することができる。   The present invention relates to a display device and a display device driving method, and can be applied to a self-luminous display device driven by current, such as an organic EL display device.

本発明の実施例1に係るディスプレイ装置の画素回路を周辺構成と共に示す接続図である。It is a connection diagram which shows the pixel circuit of the display apparatus which concerns on Example 1 of this invention with a periphery structure. 図1の画素回路によるディスプレイ装置を示すブロック図である。It is a block diagram which shows the display apparatus by the pixel circuit of FIG. 図1の画素回路の動作の説明に供するタイムチャートである。2 is a time chart for explaining the operation of the pixel circuit of FIG. 1. 図3のタイムチャートの説明に供する接続図である。FIG. 4 is a connection diagram for explaining the time chart of FIG. 3. 有機EL素子の特性の説明に供する図である。It is a figure where it uses for description of the characteristic of an organic EL element. 有機EL素子を介した電荷放電の説明に供す接続図である。It is a connection diagram with which it uses for description of the electric charge discharge through an organic EL element. 本発明の実施例2に係るディスプレイ装置の動作の説明に供するタイムチャートである。It is a time chart with which it uses for description of operation | movement of the display apparatus which concerns on Example 2 of this invention. 本発明の実施例3に係るディスプレイ装置を示すブロック図である。It is a block diagram which shows the display apparatus which concerns on Example 3 of this invention. 図8のディスプレイ装置の動作の説明に供するタイムチャートである。9 is a time chart for explaining the operation of the display device of FIG. 8. 図9のタイムチャートの説明に供する接続図である。FIG. 10 is a connection diagram for explaining the time chart of FIG. 9. ディスプレイ装置の構成を示すブロック図である。It is a block diagram which shows the structure of a display apparatus. 図11のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。FIG. 12 is a connection diagram illustrating a pixel circuit of the display device of FIG. 11 together with a peripheral configuration. 有機EL素子の特性を示す特性曲線図である。It is a characteristic curve figure which shows the characteristic of an organic EL element. 有機EL素子の動作点の変化の説明に供する特性曲線図である。It is a characteristic curve figure with which it uses for description of the change of the operating point of an organic EL element. ソースフォロワ回路構成による画素回路を周辺構成と共に示す接続図である。FIG. 3 is a connection diagram illustrating a pixel circuit having a source follower circuit configuration along with a peripheral configuration. 図15の画素回路の動作の説明に供するタイムチャートである。16 is a time chart for explaining the operation of the pixel circuit of FIG. 図16のタイムチャートの説明に供する接続図である。FIG. 17 is a connection diagram for explaining the time chart of FIG. 16. トランジスタのゲートソース間電圧の変化の説明に供するタイムチャートである。It is a time chart with which it uses for description of the change of the gate source voltage of a transistor.

符号の説明Explanation of symbols

1、11、31、51、71……ディスプレイ装置、2、32、52、72……画素部、3、33、53、73……画素、4、34、54、74……垂直駆動回路、4A、34A、54A、74A……ライトスキャン回路、5、35、55、75……水平駆動回路、12……有機EL素子、34B、34C、54C、74C……ドライブスキャン回路、34D、54D、74D……オートゼロ回路、C1、Cs1、Cs2……コンデンサ、TR1〜TR6……トランジスタ
1, 11, 31, 51, 71 ... display device, 2, 32, 52, 72 ... pixel unit, 3, 33, 53, 73 ... pixel, 4, 34, 54, 74 ... vertical drive circuit, 4A, 34A, 54A, 74A: write scan circuit, 5, 35, 55, 75 ... horizontal drive circuit, 12 ... organic EL element, 34B, 34C, 54C, 74C ... drive scan circuit, 34D, 54D, 74D: Auto zero circuit, C1, Cs1, Cs2: Capacitor, TR1 to TR6: Transistor

Claims (9)

電流駆動による画素をマトリックス状に配置してなる画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記画素が、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記カップリング用のコンデンサの他端を信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記カップリング用のコンデンサの前記他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
前記駆動回路は、
前記信号線のスイッチ回路の駆動により、前記カップリング用のコンデンサを介して前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定することにより、前記発光素子の駆動に供する前記トランジスタのゲートソース間電圧を設定し、
前記信号レベル保持用のコンデンサの前記端子電圧の設定において、
前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路をオン状態に設定すると共に、前記電源用のスイッチ回路をオフ状態に設定することにより、前記発光素子を介して前記トランジスタの蓄積電荷を放電させて前記トランジスタのゲートソース間電圧を徐々に低下させ、前記トランジスタのゲートソース間電圧が前記トランジスタのしきい値電圧にまで低下した後においては、前記トランジスタのゲートソース間電圧の低下を前記発光素子の蓄積電荷の放電による端子電圧の低下により補って前記トランジスタのゲートソース間電圧をほぼ前記トランジスタのしきい値電圧に保持し、
前記トランジスタのゲートソース間電圧をほぼ前記トランジスタのしきい値電圧に保持している期間で、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路をオフ状態に設定した後、前記信号線用のスイッチ回路をオン状態に設定し、前記信号線の信号レベルにより、前記信号レベル保持用のコンデンサの端子電圧を設定する
ことを特徴とするディスプレイ装置。
In a display device having a pixel portion in which pixels driven by current are arranged in a matrix and a drive circuit for driving the pixel portion,
The pixel is
A light emitting element;
A transistor having a source follower circuit that holds a signal level holding capacitor between a gate and a source and drives the light emitting element by a gate-source voltage based on a voltage between terminals of the signal level holding capacitor;
A coupling capacitor having one end connected to the gate of the transistor;
A signal line switch circuit for connecting the other end of the coupling capacitor to the signal line;
A switch circuit for short-circuiting to short-circuit the gate drain of the transistor;
A capacitor side reference voltage switch circuit for connecting the other end of the coupling capacitor to a predetermined reference voltage;
A power supply switch circuit for stopping supply of power to the transistor,
The drive circuit is
By driving the signal line switch circuit, the terminal voltage of the signal level holding capacitor is set according to the signal level of the signal line via the coupling capacitor, so that the light emitting element is driven. Set the gate-source voltage of the transistor,
In setting the terminal voltage of the signal level holding capacitor,
The capacitor-side reference voltage switch circuit and the short-circuit switch circuit are set to an on state, and the power supply switch circuit is set to an off state, whereby the accumulated charge of the transistor through the light emitting element is set. After the gate-source voltage of the transistor is gradually reduced to the threshold voltage of the transistor, the gate-source voltage of the transistor is reduced. Complementing with a decrease in terminal voltage due to the discharge of the accumulated charge of the light emitting element, the gate-source voltage of the transistor is held approximately at the threshold voltage of the transistor,
The signal after the capacitor-side reference voltage switch circuit and the short-circuit switch circuit are turned off in a period in which the gate-source voltage of the transistor is substantially held at the threshold voltage of the transistor. A display device, wherein a line switch circuit is set to an on state, and a terminal voltage of the signal level holding capacitor is set according to a signal level of the signal line.
前記画素は、
前記トランジスタのソースを所定の基準電圧に接続するソース側基準電圧用のスイッチ回路を有し、
前記駆動回路は、
前記信号線のスイッチ回路をオン状態に設定している期間の間、前記ソース側基準電圧用のスイッチ回路をオン状態に設定して前記トランジスタのソースを前記基準電圧に保持する
ことを特徴とする請求項1に記載のディスプレイ装置。
The pixel is
A switch circuit for a source-side reference voltage that connects a source of the transistor to a predetermined reference voltage;
The drive circuit is
The source-side reference voltage switch circuit is set to an on state during a period in which the switch circuit of the signal line is set to an on state, and the source of the transistor is held at the reference voltage. The display device according to claim 1.
前記駆動回路は、
前記信号線用のスイッチ回路と前記ソース側基準電圧用のスイッチ回路とを同一の制御信号により制御する
ことを特徴とする請求項2に記載のディスプレイ装置。
The drive circuit is
The display device according to claim 2, wherein the switch circuit for the signal line and the switch circuit for the source side reference voltage are controlled by the same control signal.
前記トランジスタ、前記各スイッチ回路がnチャンネルMOS型のトランジスタにより形成された
ことを特徴とする請求項1に記載のディスプレイ装置。
The display device according to claim 1, wherein the transistor and each switch circuit are formed by an n-channel MOS transistor.
電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、信号線の信号レベルにより設定された前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記カップリング用のコンデンサの他端を所定の基準電圧に接続した後、前記トランジスタのゲートソース間電圧がほぼ前記トランジスタのしきい値電圧となっている時点でオフ状態に切り換わって、前記カップリング用のコンデンサの他端を前記基準電圧より切り離すコンデンサ側基準電圧用のスイッチ回路と、
前記ソース側基準電圧用のスイッチ回路と連動してオン状態に切り換わり、前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記コンデンサ側基準電圧用のスイッチ回路による基準電圧への接続に応動して、前記トランジスタへの電源の供給を停止することにより、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路がオフ動作するまでの間、前記発光素子を介して前記トランジスタの蓄積電荷を放電させて前記トランジスタのゲートソース間電圧を徐々に低下させ、前記トランジスタのゲートソース間電圧が前記トランジスタのしきい値電圧にまで低下した後においては、前記トランジスタのゲートソース間電圧の低下を前記発光素子の蓄積電荷の放電による端子電圧の低下により補って前記トランジスタのゲートソース間電圧をほぼ前記トランジスタのしきい値電圧に保持し、前記信号線の信号レベルによる前記信号レベル保持用のコンデンサの端子間電圧の設定により、前記トランジスタへの電源の供給を開始する電源用のスイッチ回路と、
前記コンデンサ側基準電圧用のスイッチ回路のオフ動作の後に、前記カップリング用のコンデンサの他端を前記信号線に接続し、前記カップリング用のコンデンサを介して前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定することにより、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する信号線用のスイッチ回路と
を備えることを特徴とするディスプレイ装置。
In a display device in which pixels driven by current are arranged in a matrix,
The pixel is
A light emitting element;
A source follower circuit that holds a signal level holding capacitor between a gate and a source and drives the light emitting element by a gate-source voltage by a voltage between terminals of the signal level holding capacitor set by a signal level of a signal line A transistor,
A coupling capacitor having one end connected to the gate of the transistor;
After the other end of the coupling capacitor is connected to a predetermined reference voltage, when the gate-source voltage of the transistor is almost equal to the threshold voltage of the transistor, the coupling capacitor is switched off. A capacitor side reference voltage switch circuit for separating the other end of the ring capacitor from the reference voltage;
A short-circuit switch circuit that switches to an on state in conjunction with the source-side reference voltage switch circuit and short-circuits the gate drain of the transistor;
In response to the connection to the reference voltage by the switch circuit for the capacitor side reference voltage, by stopping the supply of power to the transistor, the switch circuit for the capacitor side reference voltage, the switch circuit for the short circuit, Until the off operation is performed, the accumulated charge of the transistor is discharged through the light emitting element to gradually reduce the gate-source voltage of the transistor, and the gate-source voltage of the transistor is the threshold voltage of the transistor. After that, the gate-source voltage of the transistor is compensated for by the decrease of the terminal voltage due to the discharge of the accumulated charge of the light emitting element, so that the gate-source voltage of the transistor is substantially equal to the threshold voltage of the transistor. And a signal level holding capacitor according to the signal level of the signal line. By setting the voltage across the terminals of the support, and a switch circuit for power supply to start power supply to the transistors,
After the off operation of the capacitor-side reference voltage switch circuit, the other end of the coupling capacitor is connected to the signal line, and the signal level holding capacitor terminal is connected via the coupling capacitor. And a signal line switch circuit for setting a voltage between terminals of the signal level holding capacitor according to the signal level of the signal line by setting the voltage according to the signal level of the signal line. apparatus.
前記信号線用のスイッチ回路により前記カップリング用のコンデンサの他端を信号線に接続している期間の間、前記信号レベル保持用のコンデンサの前記発光素子側端を所定の基準電圧に接続するソース側基準電圧用のスイッチ回路を有する
ことを特徴とする請求項5に記載のディスプレイ装置。
While the other end of the coupling capacitor is connected to the signal line by the signal line switch circuit, the light emitting element side end of the signal level holding capacitor is connected to a predetermined reference voltage. The display device according to claim 5, further comprising a switch circuit for a source side reference voltage.
前記トランジスタ、前記各スイッチ回路がnチャンネルMOS型のトランジスタにより形成された
ことを特徴とする請求項5に記載のディスプレイ装置。
The display device according to claim 5, wherein the transistor and each switch circuit are formed by an n-channel MOS transistor.
有機EL素子による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素は、
前記有機EL素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、信号線の信号レベルにより設定された前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記有機EL素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記カップリング用のコンデンサの他端を所定の基準電圧に接続した後、前記トランジスタのゲートソース間電圧がほぼ前記トランジスタのしきい値電圧となっている時点でオフ状態に切り換わって、前記カップリング用のコンデンサの他端を前記基準電圧より切り離すコンデンサ側基準電圧用のスイッチ回路と、
前記ソース側基準電圧用のスイッチ回路と連動してオン状態に切り換わり、前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記コンデンサ側基準電圧用のスイッチ回路による基準電圧への接続に応動して、前記トランジスタへの電源の供給を停止することにより、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路がオフ動作するまでの間、前記有機EL素子を介して前記トランジスタの蓄積電荷を放電させて前記トランジスタのゲートソース間電圧を徐々に低下させ、前記トランジスタのゲートソース間電圧が前記トランジスタのしきい値電圧にまで低下した後においては、前記トランジスタのゲートソース間電圧の低下を前記有機EL素子の蓄積電荷の放電による端子電圧の低下により補って前記トランジスタのゲートソース間電圧をほぼ前記トランジスタのしきい値電圧に保持し、前記信号線の信号レベルによる前記信号レベル保持用のコンデンサの端子間電圧の設定により、前記トランジスタへの電源の供給を開始する電源用のスイッチ回路と、
前記コンデンサ側基準電圧用のスイッチ回路のオフ動作の後に、前記カップリング用のコンデンサの他端を前記信号線に接続し、前記カップリング用のコンデンサを介して前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定することにより、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する信号線用のスイッチ回路と
を備えることを特徴とするディスプレイ装置。
In a display device in which pixels by organic EL elements are arranged in a matrix,
The pixel is
The organic EL element;
A source follower circuit that holds a signal level holding capacitor between a gate and a source and drives the organic EL element by a gate-source voltage based on a voltage between terminals of the signal level holding capacitor set by a signal level of a signal line And transistor by
A coupling capacitor having one end connected to the gate of the transistor;
After the other end of the coupling capacitor is connected to a predetermined reference voltage, when the gate-source voltage of the transistor is almost equal to the threshold voltage of the transistor, the coupling capacitor is switched off. A capacitor side reference voltage switch circuit for separating the other end of the ring capacitor from the reference voltage;
A short-circuit switch circuit that switches to an on state in conjunction with the source-side reference voltage switch circuit and short-circuits the gate drain of the transistor;
In response to the connection to the reference voltage by the switch circuit for the capacitor side reference voltage, by stopping the supply of power to the transistor, the switch circuit for the capacitor side reference voltage, the switch circuit for the short circuit, Until the transistor is turned off, the accumulated charge of the transistor is discharged through the organic EL element to gradually reduce the gate-source voltage of the transistor, and the gate-source voltage of the transistor is reduced to the threshold value of the transistor. After the voltage drops to the voltage, the gate-source voltage of the transistor is compensated for by the drop of the terminal voltage due to the discharge of the accumulated charge of the organic EL element, so that the gate-source voltage of the transistor is substantially the threshold of the transistor. For holding the signal level according to the signal level of the signal line. By setting the terminal voltage of the capacitor, and a switch circuit for power supply to start power supply to the transistors,
After the off operation of the capacitor-side reference voltage switch circuit, the other end of the coupling capacitor is connected to the signal line, and the signal level holding capacitor terminal is connected via the coupling capacitor. And a signal line switch circuit for setting a voltage between terminals of the signal level holding capacitor according to the signal level of the signal line by setting the voltage according to the signal level of the signal line. apparatus.
電流駆動による画素をマトリックス状に配置してなるディスプレイ装置の駆動方法において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
一端を前記トランジスタのゲートに接続したカップリング用のコンデンサと、
前記カップリング用のコンデンサの他端を信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのゲートドレインを短絡させる短絡用のスイッチ回路と、
前記カップリング用のコンデンサの前記他端を所定の基準電圧に接続するコンデンサ側基準電圧用のスイッチ回路と、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路とを有し、
前記ディスプレイ装置の駆動方法は、
前記信号線のスイッチ回路の駆動により、前記カップリング用のコンデンサを介して前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定することにより、前記発光素子の駆動に供する前記トランジスタのゲートソース間電圧を設定し、
前記信号レベル保持用のコンデンサの前記端子電圧の設定において、
前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路をオン状態に設定すると共に、前記電源用のスイッチ回路をオフ状態に設定することにより、前記発光素子を介して前記トランジスタの蓄積電荷を放電させて前記トランジスタのゲートソース間電圧を徐々に低下させ、前記トランジスタのゲートソース間電圧が前記トランジスタのしきい値電圧にまで低下した後においては、前記トランジスタのゲートソース間電圧の低下を前記発光素子の蓄積電荷の放電による端子電圧の低下により補って前記トランジスタのゲートソース間電圧をほぼ前記トランジスタのしきい値電圧に保持し、
前記トランジスタのゲートソース間電圧をほぼ前記トランジスタのしきい値電圧に保持している期間で、前記コンデンサ側基準電圧用のスイッチ回路、前記短絡用のスイッチ回路をオフ状態に設定した後、前記信号線用のスイッチ回路をオン状態に設定し、前記信号線の信号レベルにより、前記信号レベル保持用のコンデンサの端子電圧を設定する
ことを特徴とするディスプレイ装置の駆動方法。
In a driving method of a display device in which pixels driven by current are arranged in a matrix,
The pixel is
A light emitting element;
A transistor having a source follower circuit that holds a signal level holding capacitor between a gate and a source and drives the light emitting element by a gate-source voltage based on a voltage between terminals of the signal level holding capacitor;
A coupling capacitor having one end connected to the gate of the transistor;
A signal line switch circuit for connecting the other end of the coupling capacitor to the signal line;
A switch circuit for short-circuiting to short-circuit the gate drain of the transistor;
A capacitor side reference voltage switch circuit for connecting the other end of the coupling capacitor to a predetermined reference voltage;
A power supply switch circuit for stopping supply of power to the transistor,
The driving method of the display device is:
By driving the signal line switch circuit, the terminal voltage of the signal level holding capacitor is set according to the signal level of the signal line via the coupling capacitor, so that the light emitting element is driven. Set the gate-source voltage of the transistor,
In setting the terminal voltage of the signal level holding capacitor,
The capacitor-side reference voltage switch circuit and the short-circuit switch circuit are set to an on state, and the power supply switch circuit is set to an off state, whereby the accumulated charge of the transistor through the light emitting element is set. After the gate-source voltage of the transistor is gradually reduced to the threshold voltage of the transistor, the gate-source voltage of the transistor is reduced. Complementing with a decrease in terminal voltage due to the discharge of the accumulated charge of the light emitting element, the gate-source voltage of the transistor is held approximately at the threshold voltage of the transistor,
The signal after the capacitor-side reference voltage switch circuit and the short-circuit switch circuit are turned off in a period in which the gate-source voltage of the transistor is substantially held at the threshold voltage of the transistor. A display device driving method comprising: setting a line switch circuit to an ON state, and setting a terminal voltage of the signal level holding capacitor according to a signal level of the signal line.
JP2003428851A 2003-12-25 2003-12-25 Display device and method for driving display device Pending JP2005189381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003428851A JP2005189381A (en) 2003-12-25 2003-12-25 Display device and method for driving display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428851A JP2005189381A (en) 2003-12-25 2003-12-25 Display device and method for driving display device

Publications (1)

Publication Number Publication Date
JP2005189381A true JP2005189381A (en) 2005-07-14

Family

ID=34787685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428851A Pending JP2005189381A (en) 2003-12-25 2003-12-25 Display device and method for driving display device

Country Status (1)

Country Link
JP (1) JP2005189381A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008134625A (en) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd Semiconductor device, display device and electronic apparatus
US8710749B2 (en) 2011-09-09 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803768B2 (en) 2006-10-26 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
CN105206225A (en) * 2015-10-12 2015-12-30 深圳市华星光电技术有限公司 QLED gate drive circuit structure
JP2017022382A (en) * 2011-04-01 2017-01-26 株式会社半導体エネルギー研究所 Light emitting device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173165A (en) * 2001-09-29 2003-06-20 Toshiba Corp Display device
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173165A (en) * 2001-09-29 2003-06-20 Toshiba Corp Display device
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546529B2 (en) 2006-10-26 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
JP2020016887A (en) * 2006-10-26 2020-01-30 株式会社半導体エネルギー研究所 Display device
US8803768B2 (en) 2006-10-26 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
JP2017142524A (en) * 2006-10-26 2017-08-17 株式会社半導体エネルギー研究所 Display device
JP2015232719A (en) * 2006-10-26 2015-12-24 株式会社半導体エネルギー研究所 Semiconductor device and display device
US11887535B2 (en) 2006-10-26 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
JP2021103322A (en) * 2006-10-26 2021-07-15 株式会社半導体エネルギー研究所 Display
JP2008134625A (en) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd Semiconductor device, display device and electronic apparatus
JP2017022382A (en) * 2011-04-01 2017-01-26 株式会社半導体エネルギー研究所 Light emitting device
US8901828B2 (en) 2011-09-09 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8710749B2 (en) 2011-09-09 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082670B2 (en) 2011-09-09 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105206225A (en) * 2015-10-12 2015-12-30 深圳市华星光电技术有限公司 QLED gate drive circuit structure
US9953580B2 (en) 2015-10-12 2018-04-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. OLED gate driving circuit structure
CN105206225B (en) * 2015-10-12 2017-09-01 深圳市华星光电技术有限公司 OLED gate driver circuitry topologies

Similar Documents

Publication Publication Date Title
JP5114889B2 (en) Display element, display element drive method, display device, and display device drive method
TWI409757B (en) Self-luminous display device and driving method of the same
TWI413963B (en) Self-luminous display device and driving method of the same
KR101033676B1 (en) A pixel circuit, display device and a method for driving a pixel circuit
JP4240059B2 (en) Display device and driving method thereof
JP4501429B2 (en) Pixel circuit and display device
KR101531629B1 (en) Pixel circuit
JP5157467B2 (en) Self-luminous display device and driving method thereof
JP2008032862A5 (en)
KR20110139764A (en) Display device using capacitor coupled light emission control transitors
JP2005134880A (en) Image display apparatus, driving method thereof, and precharge voltage setting method
KR102636682B1 (en) Display device and driving method therof
JP2005189643A (en) Display device and method for driving display device
JP4590831B2 (en) Display device and pixel circuit driving method
US20080150933A1 (en) Display device and driving method thereof
US20110148847A1 (en) Method of driving display apparatus
JP4831392B2 (en) Pixel circuit and display device
JP4552108B2 (en) Pixel circuit, display device, and driving method thereof
KR101641381B1 (en) Display apparatus and display driving method
JP2005189387A (en) Display device, and method for driving display device
JP2005172917A (en) Display apparatus and method of driving the same
JP2005189381A (en) Display device and method for driving display device
JP4561096B2 (en) Display device
JP4747528B2 (en) Pixel circuit and display device
JP4810790B2 (en) Display device and driving method of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060731

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622