JP2005189643A - Display device and method for driving display device - Google Patents

Display device and method for driving display device Download PDF

Info

Publication number
JP2005189643A
JP2005189643A JP2003432738A JP2003432738A JP2005189643A JP 2005189643 A JP2005189643 A JP 2005189643A JP 2003432738 A JP2003432738 A JP 2003432738A JP 2003432738 A JP2003432738 A JP 2003432738A JP 2005189643 A JP2005189643 A JP 2005189643A
Authority
JP
Japan
Prior art keywords
gate
signal level
voltage
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003432738A
Other languages
Japanese (ja)
Inventor
Katsuhide Uchino
Junichi Yamashita
勝秀 内野
淳一 山下
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2003432738A priority Critical patent/JP2005189643A/en
Publication of JP2005189643A publication Critical patent/JP2005189643A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current driven self-luminous display device of an organic EL display device or the like effectively avoiding influence from a neighboring pixel by reducing power consumption. <P>SOLUTION: In configuration driving a light emitting element 12 by a transistor TR2 by source follower circuit configuration from gate source voltage Vgs by voltage between terminals of a capacitor C2 for holding a signal level, the gate voltage of the transistor TR2 is set at cut-off voltage to control light emission and non-light emission of the light emitting element 12. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL(Electro Luminescence)表示装置等の電流駆動による自発光の表示装置に適用することができる。 The present invention is applicable relates to a drive method of a display device and a display device, such as an organic EL (Electro Luminescence) display device display device of spontaneous light of the current driver, such as. 本発明は、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタTR2のゲート電圧をカットオフ電圧に設定して発光素子の発光、非発光を制御することにより、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようにする。 The present invention, in the configuration for driving the light emitting element by a transistor according to a source-follower circuit constituted by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding, the light-emitting element by setting the gate voltage of the transistor TR2 in the cutoff voltage emission by controlling the non-light emission, power consumption reduced, further to be able to effectively avoid an influence from adjacent pixels.

従来、有機ELの表示装置においては、例えばUSP5,684,365、特開平8−234683号公報等にディスプレイ装置への応用が種々に提案されるようになされている。 Conventionally, in the display device of the organic EL, for example USP5,684,365, application to a display device in Japanese Patent Laid-Open 8-234683 Patent Publication is adapted to be variously proposed.

すなわち図7に示すように、この種のディスプレイ装置1において、画素部2は、マトリックス状に配置されてなる画素(PX)3に対して、走査線SCNがライン単位で水平方向に設けられ、またこの走査線SCNと直交するように信号線SIGが各列毎に垂直方向に設けられる。 That is, as shown in FIG. 7, in this type of display device 1, the pixel section 2, to the pixel (PX) 3 which are arranged in a matrix, scanning lines SCN are provided horizontally on a line basis, also provided in the vertical direction signal line SIG for each column so as to be orthogonal to the scanning lines SCN. このようにして形成されてなる画素部2に対して、ディスプレイ装置1は、垂直駆動回路4により走査線SCNを駆動して順次ライン単位で画素部2の画素3を選択すると共に、この画素3の選択に対応するように水平駆動回路5により信号線SIGを駆動して各画素3の階調を設定するようになされている。 To the pixel portion 2 in this way was made is formed, the display device 1, sequentially line by line by driving the scanning lines SCN by the vertical driving circuit 4 while selecting the pixels 3 of the pixel portion 2, the pixel 3 It is adapted to drive the signal line SIG by the horizontal driving circuit 5 sets the gradation of each pixel 3 so as to correspond to the selection.

このため垂直駆動回路4は、ライトスキャン回路(WSCN)4Aにより、各画素3への書き込みをライン単位で順次指示する書き込み信号wsを生成し、この書き込み信号wsを走査線SCNに出力して各画素3における階調の設定を制御するようになされている。 Thus the vertical driving circuit 4, the write scan circuit (WSCN) 4A, generates a write signal ws for sequentially instructing writing to each pixel 3 in line units, each outputs the write signal ws to the scanning lines SCN It is adapted to control the gradation setting of the pixel 3. また水平駆動回路5は、各画素3の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)5Aにより各信号線SIGに振り分けて出力し、これらによりディスプレイ装置1は、ライン単位で各画素3の階調を設定するようになされている。 The horizontal drive circuit 5 generates a drive signal according to the gradation data D1 indicating the gradation of each pixel 3, and outputs distributed to respective signal lines SIG of the driving signal by a horizontal selector (HSEL) 5A, these by the display device 1 is made in line units to set the gradation of each pixel 3.

有機EL素子の表示装置においては、このようにして駆動される各画素3が、電流駆動による自発光型の素子である有機ELによる有機EL素子と、この有機EL素子を駆動する各画素の駆動回路(以下、画素回路と呼ぶ)により形成されるようになされている。 In the display device of the organic EL device, each pixel 3 is driven this way, an organic EL device using an organic EL is an element of the self-luminous by current driving, the driving of each pixel for driving the organic EL device circuit (hereinafter referred to as the pixel circuit) is adapted to be formed by.

しかしてこのようにして形成されるディスプレイ装置においては、nチャンネルMOS型のTFT(Thin Film Transistor)により各画素回路を形成することにより、有機EL素子と画素回路とをガラス基板上に一体に形成することができ、これにより図8に示すように、ソースフォロワ回路構成により有機EL素子12を駆動するようになされている。 Thus in the display device formed in this manner, by forming each pixel circuit by n-channel MOS type TFT (Thin Film Transistor), are integrally formed with the organic EL element and a pixel circuit over a glass substrate it can be, thereby, as shown in FIG. 8, it is adapted to drive the organic EL element 12 by the source follower circuit configuration.

すなわちこの図8に示すディスプレイ装置11は、各画素3において、有機EL素子12のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタTR2により有機EL素子12を電流駆動するように形成され、このトランジスタTR2のゲートに信号レベル保持用のコンデンサC1が設けられる。 That display device 11 shown in FIG. 8, each pixel 3 is formed to a current driving the organic EL element 12 by the source follower circuit configuration of a transistor TR2 formed by connecting the source to an anode of the organic EL element 12, capacitor C1 for signal level holding is provided to the gate of the transistor TR2. ディスプレイ装置11は、ライトスキャン4Aから出力される書き込み信号wsによりオン動作するトランジスタTR1により、この信号レベル保持用のコンデンサC1が信号線SIGに接続され、これにより書き込み信号wsに応動して信号線SIGに出力される駆動信号の信号レベルによりトランジスタTR2のゲート電圧Vgが設定される。 Display device 11, the transistor TR1 is turned on by the write signal ws outputted from the write scan 4A, the signal level capacitor C1 for holding is connected to the signal line SIG, thereby the signal line in response to the write signal ws the gate voltage Vg of the transistor TR2 is set by the signal level of the drive signal output to the SIG. これによりこのディスプレイ装置1は、このように設定されたゲート電圧Vgに応じた電流により有機EL素子12を駆動し、階調データD1に応じた階調により各画素3の有機EL素子12を発光させて所望の画像を表示できるようになされている。 Thus the display device 1, thus the current by driving the organic EL element 12 according to the set gate voltage Vg, the light-emitting organic EL element 12 of each pixel 3 by the gradation according to the gradation data D1 It has been made so that it can display a desired image by.

しかしながら有機EL素子においては、図9に示すように、使用により電流が流れ難くなる方向に電流電圧特性が変化する。 However, in the organic EL element, as shown in FIG. 9, the current-voltage characteristic in the direction in which current hardly flows through use changes. なおこの図9及び図10において、符号L1が初期の特性を示し、符号L2が経時変化による特性を示すものである。 Note In the FIGS. 9 and 10, reference numeral L1 indicates the initial characteristics, the code L2 is indicative of the characteristics due to aging. これに対して図8について上述したソーフフォロワ回路による駆動においては、図10に示すように、トランジスタTR2のドレインソース間電圧Vds−ドレインソース電流Idsの特性曲線に対して、負荷による特性曲線が交差してなる交点が動作点となる。 In driving by Sofuforowa circuit described above with reference to FIG. 8 with respect to this, as shown in FIG. 10, for the characteristic curve of the drain-source voltage Vds- drain-source current Ids of the transistor TR2, the characteristic curve due to the load crosses becomes Te intersection becomes the operating point. これにより有機EL素子において、電圧電流特性が変化すると、その分、有機EL素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下する問題がある。 In this way an organic EL element, when the voltage-current characteristic changes, correspondingly, to the current flowing through the organic EL element is reduced, there is a problem that the brightness of each pixel is gradually lowered thereby.

この問題を解決する1つの方法として、単なるゲート電圧Vgによる階調の設定に代えてゲートソース間電圧Vgsによる階調の設定により有機EL素子12の駆動電流を制御する方法が考えられる。 One way to solve this problem, a method of controlling the driving current of the organic EL element 12 by the gradation setting by the gate-source voltage Vgs in place setting of the gradation by just a gate voltage Vg is considered. すなわちTFTのドレイン電流Idsにおいては、(1/2)×μ×(W/L)Cox(Vgs−Vth) 2 ……(1)により表され、これによりゲートソース間電圧Vgsによる階調の設定により経時変化による駆動電流の変化を防止することができる。 That is, in the drain current Ids of the TFT, (1/2) × represented by μ × (W / L) Cox (Vgs-Vth) 2 ...... (1), thereby setting the tone by the gate-source voltage Vgs it is possible to prevent a change in the driving current due to aging by. ここでμはキャリアの移動度、Wはゲート幅、Lはゲート長、Coxは単位面積当たりのゲート容量、Vthはしきい値電圧である。 Here μ is the carrier mobility, W is the gate width, L is the gate length, Cox is the gate capacitance per unit area, Vth is a threshold voltage.

これにより図8との対比により図11に示すように、各画素22において、トランジスタTR2のゲートに対する信号レベル保持用のコンデンサC1の配置に代えて、このトランジスタTR2のゲートソース間に信号レベル保持用のコンデンサC2を配置し、この信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する。 Thus, as shown in FIG. 11 in comparison with FIG. 8, in each pixel 22, instead of the arrangement of the capacitor C1 of the signal level holding to the gate of the transistor TR2, signal level held in between the gate and source of the transistor TR2 the capacitor C2 is arranged to set the signal level of the signal line SIG in the capacitor C2 for the signal level holding. またドライブスキャン信号dsによりオン動作するトランジスタTR3をトランジスタTR2のソースに接続し、信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する期間の間、このトランジスタTR3によりトランジスタTR2のソース電位を一定電位に設定する。 Also connected transistors TR3 to ON operation by drive scan signal ds to the source of the transistor TR2, during the period for setting the signal level of the signal line SIG in the capacitor C2 of the signal level holding, the source potential of the transistor TR2 by the transistor TR3 the set to a constant potential. なお図11においては、この一定電位がアース電位の場合である。 In FIG. 11, the constant potential is the case of the ground potential. またこのような画素22による画素部23の構成に対応して、垂直駆動回路24においては、ライトスキャン回路24Aに加えて、このライトスキャン回路24Aによる書き込み信号wsの出力に同期してドライブスキャン信号dsを出力するドライブスキャン回路(DSCN)24Bを設ける。 Also in response to the structure of the pixel portion 23 by such a pixel 22, in the vertical drive circuit 24, in addition to the write scan circuit 24A, a drive scan signals in synchronization with the output of the write signal ws by the write scan circuit 24A providing a drive scan circuit (DSCN) 24B for outputting ds.

しかして実際上、図12及び図13に示すように、このようにトランジスタTR3をオン状態に切り換えても、トランジスタTR2のソース電位においては、立ち下がりに時間を要することになる。 Thus practice, as shown in FIGS. 12 and 13, be switched in this way the transistor TR3 to ON state, the source potential of the transistor TR2, it takes time to fall. これにより書き込み信号wsによるコンデンサC2への信号線SIGの信号レベルの設定に先行して、ドライブスキャン信号dsによりトランジスタTR3をオン動作させ、トランジスタTR2のソース電圧Vsが十分に一定の電位となった後、書き込み信号wsによりトランジスタTR3をオン動作させ、信号レベル保持用のコンデンサC2に信号線SIGの信号レベルVinを設定する。 Thus prior to setting of the signal level of the signal line SIG to the capacitor C2 by the write signal ws, a transistor TR3 is turned on by the drive scan signal ds, the source voltage Vs of the transistor TR2 becomes sufficiently constant potential after the transistor TR3 is turned on by the write signal ws, sets the signal level Vin of the signal line SIG in the capacitor C2 of the signal level holding. またその後、書き込み信号wsを立ち下げてトランジスタTR2をオフ状態に設定した後、ドライブスキャン信号dsを立ち下げ、これによりソース電圧Vsが立ち上がって信号レベル保持用のコンデンサC2に設定された信号レベルVinに応じた電流駆動により有機EL素子12が発光を開始する。 Also then, after setting the transistor TR2 to fall a write signal ws off, drive scan signal falls to ds, thereby the source voltage Vs is stood up signal level the signal level is set in the capacitor C2 for holding Vin the organic EL element 12 starts to emit light by current drive according to the. なお図13(A)〜(D)は、図12の各期間T1〜T4に対応するトランジスタTR2、TR3の設定を示す接続図である。 Note FIG. 13 (A) ~ (D) is a connection diagram showing the configuration of the transistors TR2, TR3 corresponding to each period T1~T4 in FIG.

このようにしてゲートソース間電圧Vgsによる階調の設定により有機EL素子12の駆動電流を制御すれば、有機EL素子12の特性が変化した場合であっても、階調データにより決まる一定電流により駆動し得、これにより経時変化による画質の劣化等を有効に回避することができる。 In this way, controlling the driving current of the organic EL element 12 by the gradation setting by the gate-source voltage Vgs, even when the characteristics of the organic EL element 12 is changed by a constant current determined by the gradation data driven obtained, thereby it is possible to effectively avoid such image quality deterioration due to aging.

しかしながらこの図11に示す構成においては、ドライブスキャン信号dsによりトランジスタTR3をオン動作させている期間T2、T3、T4の間、トランジスタTR2、トランジスタTR3に電源Vccから貫通電流が流れ続けることになる。 However, in the structure shown in FIG. 11, during the period T2, T3, T4 which are turned on operating the transistor TR3 by the drive scan signal ds, the transistor TR2, so that the transistor TR3 from the power supply Vcc through current continues to flow. これにより消費電力が増大する問題がある。 Thus there is a problem that power consumption is increased.

またこのような期間T2、T3、T4においては、書き込み信号wsにより信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する期間T3に比して広くすることが必要なことにより、複数ラインでこれらの期間T2、T3、T4が重なり合い、これにより隣接する画素の影響が現れる。 In such a period T2, T3, T4, by it is necessary to increase compared to the period T3 to set the signal level of the signal line SIG in the capacitor C2 of the signal level retained by the write signal ws, more these periods T2, T3, T4 overlap in line, thereby appears the influence of adjacent pixels. 具体的には、図14に示すように、トランジスタTR3のソース電位を設定する配線パターンにこれら期間T2〜T4が重なり合ってなる画素回路の電流が流れることにより、またこの配線パターンにおいては、ある程度の抵抗値を有することにより、例えば画素部23の上下でこれらの配線パターンを接地する場合には、垂直方向の画面中央側の画素程、トランジスタTR3のソース電位が上昇し、その分、信号レベル保持用のコンデンサC2の端子間電圧が低下し、これにより図15に示すように、中央側で明るさが低下してなるようなシェーディングが発生する。 Specifically, as shown in FIG. 14, by flowing current in the pixel circuit formed by overlapping these periods T2~T4 the wiring pattern for setting the source potential of the transistor TR3 is also in the wiring pattern is to some extent by having a resistance value, for example in the case of grounding these wiring patterns above and below the pixel section 23, as in the vertical direction of the screen center side pixel, the source potential of the transistor TR3 is increased, correspondingly, the signal level holding inter-terminal voltage of the capacitor C2 is reduced in use, thereby as shown in FIG. 15, shading, such as the brightness at the center side is lowered occurs.

また図16に示すように、周囲を中間階調に設定し、中央に低階調の領域を形成した場合、この低階調の領域の下側に、階調の高い領域が形成され、いわゆる縦方向のクロストークが発生する。 In addition, as shown in FIG. 16, when setting the ambient halftone, thereby forming a region of low gradation in the center, the lower region of the low gradation, high area gradation is formed, the so-called the vertical direction of the cross-talk occurs.

なお有機EL素子12を発光させている期間にあっても、各画素23ではトランジスタTR2に電流が流れ、この電流が、有機EL素子12を介してアースラインより流出する。 Incidentally, even during a period in which light is emitted and the organic EL element 12, a current flows in the transistor TR2 each pixel 23, the current flows out from the ground line through the organic EL element 12. しかしながらこの有機EL素子12からの電流流出先のアースラインにあっては、画素回路が設けられている基板に対して、対向するように設けられた対向基板側のアースラインである。 However In the current outflow destination earth line from the organic EL element 12, to the substrate on which the pixel circuits are provided, a counter substrate side of the earth line provided to face. これによりこのように非発光の期間におけるこれらの期間T2、T3、T4が複数ラインで重なり合って、これらの期間T2、T3、T4でトランジスタTR2より電流が流出すると、これらシェーディング等による隣接する画素からの影響が発生する。 Thus this way overlap with these periods T2, T3, T4 are several lines in the period of non luminous, when these periods T2, T3, current from the transistor TR2 by T4 flows out from the pixel adjacent by these shading, etc. impact occurs of.
USP5,684,365 USP5,684,365 特開平8−234683号 JP-A-8-234683

本発明は以上の点を考慮してなされたもので、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置、ディスプレイ装置の駆動方法を提案しようとするものである。 The present invention has been made in view of the above, in the structure by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding driving a light emitting element with a transistor by the source follower circuit configuration reduces power consumption news display device capable of effectively avoiding the influence from adjacent pixels, is intended to propose a method of driving a display device.

かかる課題を解決するため請求項1の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動して画素の階調を設定する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートを、トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、駆動回路は、カットオフ用のスイッチ回路をオン状態に設定することにより、トランジスタをカットオフさせ In the invention of claim 1 for solving the above problems, a display device having a pixel portion including pixels arranged the current driver in a matrix, and a driving circuit for setting the gradation of pixels by driving the pixel portion is applied to the pixel is a light emitting element, a source follower circuit for holding the capacitor for signal level held in between the gate and the source, driving the light emitting element by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding includes a transistor according to a switching circuit for signal lines for connecting the gate of the transistor to the signal line, the gate of the transistor, and a switch circuit for cutting off the connection to the cut-off voltage for cutting off the transistor, the driving circuit by setting the switch circuit for cutting off the on state, to cut off the transistor 発光素子の発光を停止させる期間を設定し、カットオフ用のスイッチ回路をオン状態に設定した後、信号線用のスイッチ回路をオン状態に設定して、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定する。 Set the time for stopping the light emission of the light emitting element, after setting the switching circuit for the cut-off to the on state, and sets the switching circuit for the signal lines to the ON state, a signal level holding the signal level of the signal line setting the voltage between the terminals of the capacitor.

また請求項2の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを一時的にカットオフ電圧に接続し、トランジスタをカットオフさせることにより、発光素子の発光を停止させるカットオフ用のスイッチ回路と、カットオフ用のスイッチ回路のオフ動作に続いて、トランジスタのゲートを信号線に接続して信号レベル保持用のコンデンサの端子間電圧を信号線の信号レベルにより設定する信号線用のスイッチ回路とを有するよ In the invention of claim 2, by applying the pixel of the current driver to a display device having a pixel portion formed by arranging in a matrix, the pixels, a light-emitting element, a capacitor for signal level held in between the gate and source held, and connected to the transistor by a source follower circuit for driving the light emitting element by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding, temporarily cut-off voltage of the gate of the transistor, is cut off the transistor it allows a switch circuit for cutting off to stop the light emission of the light emitting element, following the off operation of the switching circuit for the cutoff, between the capacitor for connection to a signal level holding the gate of the transistor to the signal line terminal and a switching circuit for signal lines to set the voltage by the signal level of the signal line にする。 To.

また請求項3の発明においては、有機EL素子による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置に適用して、画素が、有機EL素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により有機EL素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを一時的にカットオフ電圧に接続し、トランジスタをカットオフさせることにより、有機EL素子の発光を停止させるカットオフ用のスイッチ回路と、カットオフ用のスイッチ回路のオフ動作に続いて、トランジスタのゲートを信号線に接続して信号レベル保持用のコンデンサの端子間電圧を信号線の信号レベルにより設定する信号線用のスイッチ In the invention of claim 3, the pixel with an organic EL element is applied to a display device having a pixel portion formed by arranging in a matrix, pixels, and the organic EL element, the signal level held in between the gate and source hold capacitor, and a transistor according to a source follower circuit for driving the organic EL element by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding, temporarily connected to the cut-off voltage of the gate of the transistor, the transistor by cutoff, a switch circuit for cutting off to stop the emission of the organic EL element, followed by the oFF operation of the switching circuit for the cut-off, the signal level holding connects the gate of the transistor to the signal line switch signal line for setting the terminal voltage of the capacitor the signal level of the signal line 路とを有するようにする。 To have a road.

また請求項4の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置の駆動方法に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートを、トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、ディスプレイ装置の駆動方法は、カットオフ用のスイッチ回路をオン状態に設定することにより、トランジスタをカットオフさせて発光素子の発光を停止させる期間を設定し、 In the invention of claim 4, by applying the pixel of the current driver in the driving method of a display device having a pixel portion formed by arranging in a matrix, the pixels, a light emitting element, a signal level holding between the gate and source holding the capacitor, the transistor by a source follower circuit for driving the light emitting element by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding, a switching circuit for signal lines for connecting the gate of the transistor to the signal line the gate of the transistor, and a switch circuit for cutting off the connection to the cut-off voltage for cutting off the transistor, the driving method of the display device, by setting the switch circuit for cutting off the oN state, set the time for stopping the light emission of the light-emitting element by cutting off the transistor, ットオフ用のスイッチ回路をオフ状態に設定した後、信号線用のスイッチ回路をオン状態に設定して、信号線用信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定するようにする。 After setting the switching circuit for cutoff off state, by setting the switching circuit for the signal lines to the ON state, so as to set the terminal voltage of the capacitor for the signal level held by the signal line for the signal level.

請求項1の構成により、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動して画素の階調を設定する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートを、トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、駆動回路は、カットオフ用のスイッチ回路をオン状態に設定することにより、トランジスタをカットオフさせて、発光素子の発光を停止させ The arrangement of claim 1, by applying the pixel of the current driver to a display device having a pixel portion formed by arranging in a matrix, and a driving circuit for setting the gradation of pixels by driving the pixel portion, pixels a light emitting element, and holds the capacitor for signal level held in between the gate and the source, the transistor by a source follower circuit for driving the light emitting element by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding, the gate of the transistor a switch circuit for signal lines connected to the signal line, the gate of the transistor, and a switch circuit for cutting off the connection to the cut-off voltage for cutting off the transistor, the driving circuit, the switch for cutting off by setting the circuit in the oN state, thereby cutting off the transistor to stop the light emission of the light emitting element 期間を設定すれば、発光素子を非発光とする場合には、トランジスタで電力を消費しないようにすることができ、これにより消費電力を低減することができる。 By setting the period, when the light emitting element emits no light can be prevented from consuming power transistors, thereby reducing the power consumption. またカットオフ用のスイッチ回路をオン状態に設定した後、信号線用のスイッチ回路をオフ状態に設定して、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定すれば、この信号レベル保持用のコンデンサの端子電圧の設定期間を順次各ラインに設定して、この期間が複数ラインで重なり合わないようにし得、これにより例えばスイッチ回路により信号レベル保持用のコンデンサの他端の電圧を、アース電位等の基準電圧に設定して信号レベル保持用のコンデンサの端子間電圧を設定する場合に、隣接画素からの影響を有効に回避することができる。 Also after setting the switching circuit for the cut-off to the on state, and sets the switching circuit for the signal lines to the OFF state, by setting the terminal voltage of the capacitor for signal level holding the signal level of the signal line, set the setting period of the terminal voltage of the capacitor for the signal level holding sequentially to each line, resulting in this way periods do not overlap in a plurality of lines, thereby the other end of the capacitor for signal level held by, for example, the switch circuit the voltage, when set to a reference voltage such as ground potential to set the terminal voltage of the capacitor for signal level holding, it is possible to effectively avoid the influence from the adjacent pixels. これらにより信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。 In the configuration for driving the light emitting element by a transistor according to a source-follower circuit constituted by these by a gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding to reduce power, more effectively avoid the influence from adjacent pixels can do.

これにより請求項2、請求項3の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置を提供することができ、請求項4の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置の駆動方法を提供することができる。 Thereby claim 2, according to the configuration of claim 3, in the configuration in which the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding driving a light emitting element with a transistor by the source follower circuit configuration reduces power consumption , more able to provide a display device capable of effectively avoiding the influence from the adjacent pixels, according to the configuration of claim 4, the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding in the configuration for driving the light emitting element by a transistor according to a source-follower circuit configuration reduces power consumption, and further to provide a method of driving a display device capable of effectively avoiding the influence from adjacent pixels.

本発明によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。 According to the present invention, in the configuration for driving the light emitting element by a transistor according to a source-follower circuit constituted by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding, it reduces power consumption, more influence from adjacent pixels it can be effectively avoided.

以下、適宜図面を参照しながら本発明の実施例を詳述する。 Hereinafter, detailed embodiments of the present invention with reference to the drawings.

(1)実施例の構成 図2は、図7との対比により本発明の実施例に係るディスプレイ装置を示すブロック図である。 (1) Configuration FIG. 2 embodiment is a block diagram illustrating a display device according to an embodiment of the present invention in comparison with FIG. このディスプレイ装置31において、画素部32は、電流駆動による画素(PX)33がマトリックス状に配置され、この画素33に対して、3つの走査線SCN、SCN1、SCN2がライン単位で水平方向に設けられる。 In the display device 31, the pixel unit 32, the pixel of the current driver (PX) 33 are arranged in a matrix, with respect to the pixel 33, arranged in the horizontal direction by three scanning lines SCN, SCN1, SCN2 the line units It is. またこれらの走査線SCN、SCN1、SCN2と直交するように信号線SIGが各列毎に垂直方向に設けられる。 The signal line SIG so as to be perpendicular to the scanning lines SCN, SCN1, SCN2 is provided in the vertical direction for each column. このようにして形成されてなる画素部32に対して、ディスプレイ装置31は、垂直駆動回路34により走査線SCN、SCN1、SCN2を駆動して順次ライン単位で画素33に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路35により信号線SIGを駆動して各画素33の階調を設定するようになされている。 To the pixel portion 32 in this way was made is formed, a display device 31, operation of the pixel circuit provided for the scanning line SCN, SCN1, SCN2 pixel 33 sequentially line by line by driving the by the vertical driving circuit 34 It controls the is adapted to set the tone of the horizontal drive circuit 35 by driving the signal line SIG each pixel 33 so as to correspond to the control of the pixel circuit.

このため垂直駆動回路34は、ライトスキャン回路(WSCN)34Aにより、各画素33への書き込みをライン単位で順次指示する書き込み信号wsを生成し、この書き込み信号wsを走査線SCNに出力して各画素33における階調の設定を制御するようになされている。 Thus the vertical driving circuit 34, the write scan circuit (WSCN) 34A, generates a write signal ws for sequentially instructing writing to each pixel 33 in line units, each outputs the write signal ws to the scanning lines SCN It is adapted to control the gradation setting of the pixel 33. またこのライトスキャン回路34Aによる書き込み信号wsの出力に同期してドライブスキャン信号ds1、ds2をそれぞれ出力するドライブスキャン回路(DSCN)34B、ドライブスキャン回路(DSCN2)34Cが設けられるようになされている。 Also it is adapted to drive scan circuit (DSCN) 34B that output the drive scan signals ds1, ds2 in synchronization with the output of the write signal ws by the write scan circuit 34A, the drive scan circuit (DSCN2) 34C is provided.

また水平駆動回路35においては、各画素33の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)35Aにより各信号線SIGに振り分けて出力するようになされている。 In the horizontal drive circuit 35 generates a drive signal according to the gradation data D1 indicating the gradation of each pixel 33, and outputs the distribution of the drive signals to the respective signal lines SIG by the horizontal selector (HSEL) 35A It has been made so.

図1は、図11との対比によりこのディスプレイ装置31に係る各画素33を示す接続図である。 Figure 1 is a connection diagram showing a pixel 33 according to the display device 31 in comparison with FIG 11. なお画素33を構成するトランジスタTR1〜TR4は、nチャンネルMOS型のTFTであり、水平駆動回路35、垂直駆動回路34と共にガラス基板上に、アモルファスプロセスにより一体に作成されるようになされている。 Incidentally transistor TR1~TR4 constituting the pixel 33 is an n-channel MOS TFT, and the horizontal drive circuit 35, on a glass substrate with a vertical drive circuit 34, is adapted to be made integral by an amorphous process.

このディスプレイ装置31に係る画素33においては、ソースフォロワ回路によるトランジスタTR2により有機EL素子12を駆動するように形成され、このトランジスタTR2のゲートソース間に設けられた信号レベル保持用のコンデンサC2の端子間電圧の設定により、このトランジスタTR2のゲートソース電圧Vgsが設定されて、この有機EL素子12の駆動電流が設定されるようになされている。 In this pixel 33 according to the display device 31 is formed so as to drive the organic EL element 12 by the transistor TR2 by the source follower circuit, the terminals of the capacitor C2 of the signal level holding provided between the gate and source of the transistor TR2 by setting between voltage, it sets the gate-source voltage Vgs of the transistor TR2, the driving current of the organic EL element 12 is adapted to be set.

またこの信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3によるスイッチ回路と、信号レベル保持用のコンデンサC2のゲート側端を信号線SIGに接続するトランジスタTR1とが設けられ、これらトランジスタTR1、TR2により信号レベル保持用のコンデンサの端子間電圧を設定するようになされている。 The switch circuit by the transistor TR3 to set the source-side end of the capacitor C2 for the signal level held at the reference voltage, the transistor TR1 for connecting the gate side terminal of the capacitor C2 of the signal level retained in the signal line SIG is provided It is adapted to set the terminal voltage of the capacitor for the signal level retained by the transistors TR1, TR2.

この画素33では、さらにトランジスタTR2のゲートを、このトランジスタTR2をカットオフするカットオフ電圧に接続するトランジスタTR4による電源用のスイッチ回路が設けられる。 In the pixel 33, further gate of the transistor TR2, the switching circuit for the power supply by transistor TR4 to connect the cut-off voltage for cutting off the transistor TR2 is provided. なおこの実施例では、トランジスタTR3に係る基準電圧、トランジスタTR4に係るカットオフ電圧がアース電圧に設定されるようになされている。 Incidentally, in this embodiment, the reference voltage of the transistor TR3, the cut-off voltage of the transistor TR4 is adapted to be set to the ground voltage.

これによりこの実施例では、このトランジスタTR4によりトランジスタTR2のカットオフに設定して有機EL素子12を非発光に制御し、この非発光の期間の間において、トランジスタTR2に電流が流れないように設定され、消費電力を低減し、さらには垂直方向に隣接する画素による各種の影響を防止するようになされている。 Thus, in this embodiment, by controlling the organic EL element 12 in the non-light emission set by the transistor TR4 on the cut-off transistor TR2, during the period of non-light emission, set so that no current flows through the transistor TR2 It is to reduce power, further is adapted to prevent the various effects of by vertically adjacent pixels.

すなわち図3及び図4に示すように、垂直駆動回路34においては、ライトスキャン回路34Aにより、階調データD1による1フレーム(1f)の水平走査期間(1H)で順次走査線SCNの書き込み信号wsを立ち上げ(図3(A))、これにより対応するラインの画素回路において、トランジスタTR1をオン状態に設定して信号レベル保持用のコンデンサC2の一端を信号線SIGの電圧Vinに設定する。 That is, as shown in FIGS. 3 and 4, in the vertical drive circuit 34, the write scan circuit 34A, the write signal progressive scan line SCN horizontal scanning period (1H) of one frame (1f) according to the gradation data D1 ws launched (FIG. 3 (a)), thereby in the pixel circuit of the corresponding line, set one end of the capacitor C2 of the signal level holding set the transistor TR1 oN state to the voltage Vin of the signal line SIG. なお図4(A)〜(D)は、それぞれ図3の期間TA〜TDに対応する画素33の接続である。 Note FIG. 4 (A) ~ (D) is a connection of the pixel 33 corresponding to the duration of each Figure 3 ta through td.

このようにして信号レベル保持用のコンデンサC2に信号線SIGの信号レベルVinを設定する際に、垂直駆動回路34は、ドライブスキャン回路34Bよりドライブスキャン信号ds1を立ち上げ(図3(B))、これにより信号レベル保持用のコンデンサC2の他端を基準電圧であるアース電圧に設定する。 When setting the signal level Vin of the thus signal line capacitor C2 for the signal level holding SIG, a vertical drive circuit 34 raises the drive scan signal ds1 from the drive scan circuit 34B (to FIG. 3 (B)) , thereby setting the other end of the capacitor C2 of the signal level retained in the ground voltage is a reference voltage. これによりディスプレイ装置31では、いわゆるブートストラップ回路により、信号線SIGの信号レベルをコンデンサC2に確実に設定するようになされている。 In this way the display device 31, by a so-called bootstrap circuit, and the signal level of the signal line SIG is adapted to reliably set to the capacitor C2.

垂直駆動回路34は、このようにして書き込み信号wsの立ち上げにより信号線SIGの信号レベルVinにより信号レベル保持用のコンデンサC2の端子間電圧を設定するようにして、この書き込み信号wsの立ち上げに先行して所定期間の間、ドライブスキャン回路34Bよりドライブスキャン信号ds2を立ち上げ(図3(C))、これによりトランジスタTR2をカットオフさせて有機EL素子12の駆動を停止する(図3(D)及び(E))。 The vertical drive circuit 34, so as to set this way the voltage across the terminals of the capacitor C2 of the signal level retained by the signal level Vin of the signal line SIG by the rising of the write signal ws, rise of the write signal ws during a predetermined time period prior to, raises the drive scan signal ds2 than drive scan circuit 34B (FIG. 3 (C)), thereby by cutting off the transistor TR2 to stop driving of the organic EL element 12 (FIG. 3 (D) and (E)). またこのドライブスキャン信号ds2の立ち上げに同期してドライブスキャン信号ds1を立ち上げることにより、このような有機EL素子12の駆動の停止により、即座に、有機EL素子12の発光を停止させる(図4(B))。 Further, by raising the drive scan signals ds1 in synchronism with the rising of the drive scan signal ds2, by stopping the driving of the organic EL element 12 immediately stops the light emission of the organic EL element 12 (FIG. 4 (B)).

これらによりこの画素33においては、このトランジスタTR4により有機EL素子12の発光、非発光を制御して、信号レベル保持用のコンデンサC2の端子間電圧によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12を駆動するようになされている(図4(A)及び(D))。 These by In the pixel 33, the emission of the organic EL element 12 by the transistor TR4, non-emission by controlling the signal level gate-source voltage Vgs by an organic EL element with the transistor TR2 by the voltage across the terminals of the capacitor C2 for holding It is adapted to drive the 12 (FIG. 4 (a) and 4 (D)).

(2)実施例の動作 以上の構成において、このディスプレイ装置31は(図2)、垂直駆動回路34による走査線SCN、SCN1、SCN2の駆動により順次ライン単位で画素部32の画素33に水平駆動回路35により駆動される信号線SIGの信号レベルが設定される。 (2) Operation of Embodiment With the above configuration, the display device 31 (FIG. 2), the horizontal drive the pixels 33 of the pixel portion 32 in a sequential line-by-line basis by the driving of the scanning lines SCN, SCN1, SCN2 by the vertical driving circuit 34 the signal level of the signal line SIG driven by the circuit 35 is set. ディスプレイ装置31は、この設定した信号レベルにより各画素が発光して所望の画像が表示される。 Display device 31, a desired image is displayed each pixel to emit light by the set signal level.

ディスプレイ装置31では(図1、図3、図4)、各画素33において、有機EL素子12を駆動するソースフォロワ回路構成のトランジスタTR2のゲートソースに信号レベル保持用のコンデンサC2が設けられ、トランジスタTR3によるスイッチ回路によりこの信号レベル保持用のコンデンサC2のソース側端を基準電圧であるアース電位に設定した状態で、トランジスタTR1によるスイッチ回路により信号レベル保持用のコンデンサC2のゲート側端を信号線SIGに接続することにより、このような信号線SIGの信号レベルに係る各画素33の設定が実行される。 In the display device 31 (FIGS. 1, 3, 4), in each pixel 33, a capacitor C2 for the signal level retained in the gate-source of the transistor TR2 of the source follower circuit configuration for driving the organic EL element 12 is provided, the transistor the switch circuit according to TR3 in a state of setting the source-side end of the capacitor C2 for the signal level held at the ground potential which is the reference voltage, the signal lines of the gate-side end of the capacitor C2 of the signal level retained by the switching circuit by the transistor TR1 by connecting to the SIG, setting each pixel 33 according to the signal levels of such signal line SIG is executed.

これによりこのディスプレイ装置31では、有機EL素子12の特性が経時変化した場合でも、階調データD1に応じた電流駆動により有機EL素子12を駆動することができる。 In this way the display device 31 can be characteristic of the organic EL element 12 even when the change over time, to drive the organic EL element 12 by the current driving according to the gradation data D1. また画素回路をnチャンネルMOS型によるTFTにより構成して、ソースフォロワ回路構成による有機EL素子12を電流駆動して、このような駆動を実現することができる。 Further constituted by TFT pixel circuit according to n-channel MOS type, and the current driving the organic EL element 12 by the source follower circuit construction, it is possible to realize such a drive.

しかしながら何ら対策を講じない場合には、非発光の期間でトランジスタTR2、TR3を介して電流が流れ続け、その分、無駄に電力を消費して消費電力が増大することになる。 However, if no any take measures, in a period of non-light-emitting transistor TR2, current continues to flow through TR3, correspondingly, the power consumption wastefully consuming power is increased. またこの電流による基準電圧の変化により垂直方向に隣接する画素による影響が発生し、縦シェーディング、クロストークが発生する。 The influence of vertically adjacent pixels are generated by a change in the reference voltage due to the current, vertical shading, cross talk occurs.

このためこの実施例においては、トランジスタTR2のゲートにトランジスタTR4が設けられ、トランジスタTR2により有機EL素子12を駆動していない期間であって、かつ信号レベル保持用のコンデンサC2を信号線SIGの信号レベルVinにより設定する期間以外の期間の間、トランジスタTR2のゲート電圧がトランジスタTR2をカットオフさせる電圧に設定される。 Thus in this embodiment, the gate of the transistor TR2 transistor TR4 is provided, a period not driving the organic EL element 12 by the transistor TR2, and the signal of the capacitor C2 to the signal line SIG of the signal level holding during the period other than the period set by the level Vin, the gate voltage of the transistor TR2 is set to a voltage to cut off the transistor TR2. これにより画素33では、トランジスタTR2、TR3を介して電源Vccから電流が流れないようにし得、このような電流が流れ続けてなることによる消費電力の増大が防止される。 In result, in the pixel 33, the transistor TR2, obtained as no current flows from the power supply Vcc via a TR3, increase in power consumption due to such a current is continued to flow is prevented.

またこのようにして非発光の期間では電流が流れないようにして、順次ライン単位で各画素に信号線SIGの信号レベルVinを設定することにより、トランジスタTR3により設定される基準電圧においては、ほぼ一定電圧に保持し得、これにより垂直方向に隣接する画素による影響を防止して縦シェーディング、クロストークを防止し、ユニフォーミティの高い画質を得ることができる。 Further as no current flows in the period of the thus non-emission, by setting the signal level Vin of the signal line SIG to each pixel sequentially line by line, in the reference voltage set by the transistor TR3 is approximately obtained was kept constant voltage, thereby the vertical shading, cross-talk is prevented to prevent the influence of vertically adjacent pixels, it can be obtained with high uniformity quality.

(3)実施例の効果 以上の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタTR2のゲート電圧をカットオフ電圧に設定して発光素子の発光、非発光を制御することにより、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。 (3) Advantages of Embodiment With the above configuration, in the configuration for driving the light emitting element by a transistor according to a source-follower circuit constituted by the gate-source voltage according to the voltage across the terminals of the capacitor for signal level holding the gate voltage of the transistor TR2 the light emission of the light-emitting element is set to the cut-off voltage, by controlling the non-light emission, power consumption reduced, and further it is possible to effectively avoid an influence from adjacent pixels.

図5は、図1との対比により本発明の実施例に係るディスプレイ装置を示す接続図である。 Figure 5 is a connection diagram showing a display device according to an embodiment of the present invention in comparison with FIG. このディスプレイ装置41においては、各画素43において、信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3が、書き込み信号wsにより制御される。 In the display device 41 in each pixel 43, the transistor TR3 to set the source-side end of the capacitor C2 for the signal level held at the reference voltage is controlled by the write signal ws. このディスプレイ装置41においては、書き込み信号wsによる制御に関連する構成が異なる点を除いて、実施例1のディスプレイ装置31と同一に構成される。 In the display device 41, except for the configuration related to control of the write signal ws are different, the same configuration as the display device 31 of the first embodiment.

これによりこのディスプレイ装置41では、垂直駆動回路44において、ライトスキャン回路(WSCN)44A、ドライブスキャン回路(DSCN2)44Cによりそれぞれ書き込み信号ws、ドライブスキャン信号da2を生成して出力し、また水平駆動回路45においては、階調データD1に応じた駆動信号を水平セレクタ(HSEL)45Aにより各信号線SIGに出力するようになされている。 Thus, in the display device 41, the vertical drive circuit 44, the write scan circuit (WSCN) 44A, respectively write signal ws by drive scan circuit (DSCN2) 44C, generates and outputs a drive scan signals da2, also horizontal drive circuit in 45, and to output to the respective signal lines SIG by a drive signal corresponding to the gradation data D1 horizontal selector (HSEL) 45A.

図6に示すように、このように信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3を書き込み信号wsにより併せて制御するようにして、ディスプレイ装置41は、実施例1に係るディスプレイ装置31と同一に、書き込み信号ws、ドライブスキャン信号ds2を出力する(図6(A)及び(B))。 As shown in FIG. 6, as such control the source-side end of the capacitor C2 of the signal level holding together by a write signal ws transistor TR3 is set to the reference voltage, the display device 41, Example 1 the same as the display device 31 according to the write signal ws, and outputs a drive scan signal ds2 (FIGS. 6 (a) and 6 (B)). これによりディスプレイ装置41では、ドライブスキャン信号ds2の立ち上げにより、トランジスタTR2をカットオフして有機EL素子12への電流の供給を停止し、これにより有機EL素子12の発光、非発光を制御するようになされている。 In this way the display device 41, the start-up of the drive scan signal ds2, by cutting off the transistor TR2 stops supplying the current to the organic EL element 12, thereby light emission of the organic EL element 12 to control the non-emission It has been made so. しかしてこのように有機EL12への電流の供給を停止すると、有機EL素子12の端子電圧においては、有機EL素子12のしきい値電圧VthELまで低下し、これにより有機EL素子12が発光を停止することになる。 Thus in this way to stop the supply of current to the organic EL12, in the terminal voltage of the organic EL element 12 drops to the threshold voltage VthEL organic EL element 12, thereby stopping the organic EL element 12 is emitting It will be.

またこのようにして有機EL素子12の発光を停止して、ディスプレイ装置41では、対応する水平走査期間の直前で、ドライブスキャン信号ds2が立ち下げられ、その後、書き込み信号wsの立ち上げにより、信号レベル保持用のコンデンサC2のソース側端がアース電圧に設定された状態で、信号レベル保持用のコンデンサC2の他端が信号線SIGの信号レベルVinにより設定され、これにより信号レベル保持用のコンデンサC2の端子間電圧が信号線SIGの信号レベルVinにより設定される。 The stops light emission of the organic EL element 12 in this manner, the display device 41, just before the corresponding horizontal scanning period, the drive scan signal ds2 is lowered, then the rise of the write signal ws, signal in a state in which the source end of the capacitor C2 for level holding is set to the ground voltage, the other end of the capacitor C2 of the signal level holding is set by the signal level Vin of the signal line SIG, thereby the capacitor for signal level holding C2 terminal voltage of is set by the signal level Vin of the signal line SIG.

これによりこの実施例においても、この対応する水平走査期間で信号線SIGの信号レベルVinにより信号レベル保持用のコンデンサC2の端子間電圧を設定する期間の間の僅かの期間だけ、トランジスタTR2、TR3に電流が流れるようにして、全体として消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようになされている。 Thus also in this embodiment, only a small period of time during the period of setting the terminal voltage of the capacitor C2 of the signal level holding the signal level Vin of the signal line SIG in the corresponding horizontal scanning period, the transistors TR2, TR3 as current flows, to reduce the power consumption as a whole, further being adapted to be able to effectively avoid an influence from adjacent pixels.

この実施例のように信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3を書き込み信号wsにより制御することにより、その分、走査線の数を低減して、実施例1と同様の効果を得ることができる。 By controlling the signal ws write transistor TR3 is set to a reference voltage source end of the capacitor C2 of the signal level holding as in the present embodiment, correspondingly, to reduce the number of scanning lines, Example 1 it is possible to obtain the same effect as.

なお上述の実施例においては、アモルファスシリコンのプロセスを適用して有機EL素子と画素回路とをガラス基板上に作成する場合について述べたが、本発明はこれに限らず、ポリシリコンによるトランジスタを作成する場合、さらには画素部と別体にシリコン基板により駆動回路を作成した後、画素部と接続して一体化する場合等にも広く適用することができる。 Incidentally, in the aforementioned embodiment, but by applying the process of the amorphous silicon and organic EL element and a pixel circuit described for the case to be created on a glass substrate, the present invention is not limited to this, create a transistor of polysilicon to optionally further after creating a driving circuit of a silicon substrate in the pixel portion and the separate, can be widely applied to a case such as to be integrated by connecting the pixel portion.

また上述の実施例においては、有機EL素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。 In the above-described embodiments have dealt with the case of the current driving the light emitting device according to the organic EL device, the present invention is not limited to this and can be widely applied to a display apparatus, according to various light-emitting device according to the current driving .

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL表示装置等の電流駆動による自発光の表示装置に適用することができる。 The present invention is applicable relates to a drive method of a display device and a display device, for example, a display device of the self light of the current driver, such as an organic EL display device.

本発明の実施例1に係るディスプレイ装置の画素を周辺構成と共に示す接続図である。 The pixels of the display device according to a first embodiment of the present invention is a connection diagram showing together with peripheral structure. 本発明の実施例1に係るディスプレイ装置を示すブロック図である。 It is a block diagram illustrating a display device according to a first embodiment of the present invention. 図1の画素の動作の説明に供するタイムチャートである。 Is a time chart for explaining the operation of the pixel FIG. 図3のタイムチャートの説明に供する接続図である。 Is a connection diagram for explaining the time chart of FIG. 3. 本発明の実施例2に係るディスプレイ装置の画素を周辺構成と共に示す接続図である。 The pixels of the display device according to a second embodiment of the present invention is a connection diagram showing together with peripheral structure. 図5の画素の動作の説明に供するタイムチャートである。 Is a time chart for explaining operation of the pixel of FIG. ディスプレイ装置の構成を示すブロック図である。 It is a block diagram showing a configuration of a display device. 有機EL素子によるディスプレイ装置の構成を示す接続図である。 It is a connection diagram showing a configuration of a display device using organic EL elements. 有機EL素子の特性を示す特性曲線図である。 It is a characteristic curve diagram showing characteristics of the organic EL element. 有機EL素子の動作点の変化の説明に供する特性曲線図である。 It is a characteristic curve diagram explaining the change of the operating point of the organic EL element. ソースフォロワ回路構成による画素回路を周辺構成と共に示す接続図である。 The pixel circuit according to a source-follower circuit configuration is a connection diagram showing together with peripheral structure. 図11の画素回路の動作の説明に供するタイムチャートである。 Is a time chart for explaining operation of the pixel circuit of FIG 11. 図12のタイムチャートの説明に供する接続図である。 It is a connection diagram for explaining the time chart of FIG. 12. 基準電圧の変動の説明に供する略線図である。 It is a schematic diagram illustrating a variation of the reference voltage. 縦シェーディングを示す略線図である。 It is a schematic diagram illustrating a vertical shading. クロストークを示す略線図である。 It is a schematic diagram illustrating a cross-talk.

符号の説明 DESCRIPTION OF SYMBOLS

1、11、21、31、41……ディスプレイ装置、2、22、32、42……画素部、3、23、33、43……画素、4、24、34、44……垂直駆動回路、4A、24A、34A、44A……ライトスキャン回路、5、25、35、45……水平駆動回路、12……EL素子、24B、34B、34C、44C……ドライブスキャン回路、25A、35A、45A……水平セレクタ、C1、C2……コンデンサ、TR1〜TR4……トランジスタ 1,11,21,31,41 ...... display device, 2,22,32,42 ...... pixel portion, 3,23,33,43 ...... pixels, 4,24,34,44 ...... vertical drive circuit, 4A, 24A, 34A, 44A ...... write scan circuit, 5,25,35,45 ...... horizontal drive circuit, 12 ...... EL elements, 24B, 34B, 34C, 44C ...... drive scan circuit, 25A, 35A, 45A ...... horizontal selector, C1, C2 ...... capacitor, TR1~TR4 ...... transistor

Claims (4)

  1. 電流駆動による画素をマトリックス状に配置してなる画素部と、前記画素部を駆動して前記画素の階調を設定する駆動回路とを有するディスプレイ装置において、 In a display device comprising a pixel portion comprising a pixel of the current driver arranged in a matrix, and a driving circuit for setting the gradation of the pixel by driving the pixel portion,
    前記画素が、 Said pixel,
    発光素子と、 A light-emitting element,
    ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、 Hold capacitors for signal level held in between the gate and the source, the transistor by a source follower circuit for driving the light emitting element by the gate-source voltage according to the voltage across the terminals of the capacitor for said signal level holding,
    前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、 A switching circuit for signal lines for connecting the gate of the transistor to the signal line,
    前記トランジスタのゲートを、前記トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、 The gate of the transistor, and a switch circuit for cutting off the connection to the cut-off voltage for cutting off the transistors,
    前記駆動回路は、 Wherein the driving circuit,
    前記カットオフ用のスイッチ回路をオン状態に設定することにより、前記トランジスタをカットオフさせて前記発光素子の発光を停止させる期間を設定し、 By setting the switch circuit for the cut-off to the on state, to set the time for stopping the light emission of the light emitting element by cutting off the transistors,
    前記カットオフ用のスイッチ回路をオフ状態に設定した後、前記信号線用のスイッチ回路をオン状態に設定して、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する ことを特徴とするディスプレイ装置。 After setting the switching circuit for the cut-off in the OFF state, the switching circuit for the signal line is set to ON state, set the terminal voltage of the capacitor for said signal level holding the signal level of the signal line display apparatus characterized by.
  2. 電流駆動による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置において、 The pixel of the current driver in a display device having a pixel portion formed by arranging in a matrix,
    前記画素が、 Said pixel,
    発光素子と、 A light-emitting element,
    ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、 Hold capacitors for signal level held in between the gate and the source, the transistor by a source follower circuit for driving the light emitting element by the gate-source voltage according to the voltage across the terminals of the capacitor for said signal level holding,
    前記トランジスタのゲートを一時的にカットオフ電圧に接続し、前記トランジスタをカットオフさせることにより、前記発光素子の発光を停止させるカットオフ用のスイッチ回路と、 Connect to temporarily cut-off voltage of the gate of the transistor, by cutting off the transistor, and a switch circuit for cutting off to stop emission of the light emitting element,
    前記カットオフ用のスイッチ回路のオフ動作に続いて、前記トランジスタのゲートを信号線に接続して前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路とを有する ことを特徴とするディスプレイ装置。 Following off operation of the switching circuit for the cut-off, the signal line for setting the terminal voltage of the capacitor for said signal level holding the signal level of the signal line and a gate connected to signal lines of the transistors display apparatus characterized by a switch circuit.
  3. 有機EL素子による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置において、 Pixel by organic EL elements in a display device having a pixel portion formed by arranging in a matrix,
    前記画素が、 Said pixel,
    前記有機EL素子と、 And the organic EL element,
    ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記有機EL素子を駆動するソースフォロワ回路によるトランジスタと、 Hold capacitors for signal level held in between the gate and the source, the transistor by a source follower circuit for driving the organic EL element by the gate-source voltage according to the voltage across the terminals of the capacitor for said signal level holding,
    前記トランジスタのゲートを一時的にカットオフ電圧に接続し、前記トランジスタをカットオフさせることにより、前記有機EL素子の発光を停止させるカットオフ用のスイッチ回路と、 Connect to temporarily cut-off voltage of the gate of the transistor, by cutting off the transistor, and a switch circuit for cutting off to stop emission of the organic EL element,
    前記カットオフ用のスイッチ回路のオフ動作に続いて、前記トランジスタのゲートを信号線に接続して前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路とを有する ことを特徴とするディスプレイ装置。 Following off operation of the switching circuit for the cut-off, the signal line for setting the terminal voltage of the capacitor for said signal level holding the signal level of the signal line and a gate connected to signal lines of the transistors display apparatus characterized by a switch circuit.
  4. 電流駆動による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置の駆動方法において、 The pixel of the current driver in the driving method of a display device having a pixel portion formed by arranging in a matrix,
    前記画素が、 Said pixel,
    発光素子と、 A light-emitting element,
    ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、 Hold capacitors for signal level held in between the gate and the source, the transistor by a source follower circuit for driving the light emitting element by the gate-source voltage according to the voltage across the terminals of the capacitor for said signal level holding,
    前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、 A switching circuit for signal lines for connecting the gate of the transistor to the signal line,
    前記トランジスタのゲートを、前記トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、 The gate of the transistor, and a switch circuit for cutting off the connection to the cut-off voltage for cutting off the transistors,
    前記ディスプレイ装置の駆動方法は、 The driving method of the display device,
    前記カットオフ用のスイッチ回路をオン状態に設定することにより、前記トランジスタをカットオフさせて前記発光素子の発光を停止させる期間を設定し、 By setting the switch circuit for the cut-off to the on state, to set the time for stopping the light emission of the light emitting element by cutting off the transistors,
    前記カットオフ用のスイッチ回路をオフ状態に設定した後、前記信号線用のスイッチ回路をオン状態に設定して、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する ことを特徴とするディスプレイ装置の駆動方法。 After setting the switching circuit for the cut-off in the OFF state, the switching circuit for the signal line is set to ON state, set the terminal voltage of the capacitor for said signal level holding the signal level of the signal line the driving method of a display device, characterized by.
JP2003432738A 2003-12-26 2003-12-26 Display device and method for driving display device Pending JP2005189643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003432738A JP2005189643A (en) 2003-12-26 2003-12-26 Display device and method for driving display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003432738A JP2005189643A (en) 2003-12-26 2003-12-26 Display device and method for driving display device

Publications (1)

Publication Number Publication Date
JP2005189643A true JP2005189643A (en) 2005-07-14

Family

ID=34790349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003432738A Pending JP2005189643A (en) 2003-12-26 2003-12-26 Display device and method for driving display device

Country Status (1)

Country Link
JP (1) JP2005189643A (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006227237A (en) * 2005-02-17 2006-08-31 Sony Corp Display device and display method
JP2006227239A (en) * 2005-02-17 2006-08-31 Sony Corp Display device and display method
JP2007133283A (en) * 2005-11-14 2007-05-31 Sony Corp Pixel circuit and display device
WO2007063814A1 (en) * 2005-12-02 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2007171827A (en) * 2005-12-26 2007-07-05 Sony Corp Pixel circuit and display apparatus
JP2007179042A (en) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device, display device, and electronic device
JP2008164796A (en) * 2006-12-27 2008-07-17 Sony Corp Pixel circuit and display device and driving method thereof
US7808008B2 (en) 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7817117B2 (en) 2006-04-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN1975844B (en) 2005-12-02 2012-06-20 株式会社半导体能源研究所 Semiconductor device, display device and electronic device
US8710749B2 (en) 2011-09-09 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803768B2 (en) 2006-10-26 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US9013457B2 (en) 2012-06-01 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US9030105B2 (en) 2011-04-01 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9230996B2 (en) 2013-12-27 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9257071B2 (en) 2012-06-01 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US10008149B2 (en) 2011-07-22 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including pixels suppressing variation in luminance
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186437A (en) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd Display device
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device
JP2003255897A (en) * 2002-03-05 2003-09-10 Nec Corp Image display device and control method used in the device
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device
JP2003186437A (en) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd Display device
JP2003255897A (en) * 2002-03-05 2003-09-10 Nec Corp Image display device and control method used in the device
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006227237A (en) * 2005-02-17 2006-08-31 Sony Corp Display device and display method
JP2006227239A (en) * 2005-02-17 2006-08-31 Sony Corp Display device and display method
JP2007133283A (en) * 2005-11-14 2007-05-31 Sony Corp Pixel circuit and display device
KR101359362B1 (en) * 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic device
TWI629798B (en) * 2005-12-02 2018-07-11 半導體能源研究所股份有限公司 Semiconductor device, display device, and electronic device
JP2007179042A (en) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device, display device, and electronic device
US9997584B2 (en) 2005-12-02 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
WO2007063814A1 (en) * 2005-12-02 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2018049272A (en) * 2005-12-02 2018-03-29 株式会社半導体エネルギー研究所 Semiconductor device
US9276037B2 (en) 2005-12-02 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN102222464B (en) * 2005-12-02 2015-04-01 株式会社半导体能源研究所 Semiconductor device
CN102637407B (en) * 2005-12-02 2014-11-05 株式会社半导体能源研究所 Semiconductor device, display device, and electronic device
CN102176304A (en) * 2005-12-02 2011-09-07 株式会社半导体能源研究所 Semiconductor device
CN102176299A (en) * 2005-12-02 2011-09-07 株式会社半导体能源研究所 Driving method of light emitting member
CN102222464A (en) * 2005-12-02 2011-10-19 株式会社半导体能源研究所 Semiconductor device
KR101433680B1 (en) * 2005-12-02 2014-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic device
CN1975844B (en) 2005-12-02 2012-06-20 株式会社半导体能源研究所 Semiconductor device, display device and electronic device
US8264430B2 (en) 2005-12-02 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8325111B2 (en) 2005-12-02 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2012247790A (en) * 2005-12-02 2012-12-13 Semiconductor Energy Lab Co Ltd Semiconductor device, display module, and electronic appliance
US8717261B2 (en) 2005-12-02 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN102176299B (en) 2005-12-02 2013-07-17 株式会社半导体能源研究所 Driving method of light emitting member
TWI406421B (en) * 2005-12-02 2013-08-21 Semiconductor Energy Lab Semiconductor device, display device, and electronic device
TWI407569B (en) * 2005-12-02 2013-09-01 Semiconductor Energy Lab Semiconductor device, display device, and electronic device
US8890180B2 (en) 2005-12-02 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101358697B1 (en) * 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic device
KR101359364B1 (en) * 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic device
US7671826B2 (en) 2005-12-02 2010-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2007171827A (en) * 2005-12-26 2007-07-05 Sony Corp Pixel circuit and display apparatus
US9569996B2 (en) 2006-04-05 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8599115B2 (en) 2006-04-05 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US9379142B2 (en) 2006-04-05 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US9041630B2 (en) 2006-04-05 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US7817117B2 (en) 2006-04-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8872739B2 (en) 2006-04-05 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US7982696B2 (en) 2006-04-05 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8164547B2 (en) 2006-04-05 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8803768B2 (en) 2006-10-26 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
JP2008164796A (en) * 2006-12-27 2008-07-17 Sony Corp Pixel circuit and display device and driving method thereof
US7898509B2 (en) 2006-12-27 2011-03-01 Sony Corporation Pixel circuit, display, and method for driving pixel circuit
US8816359B2 (en) 2007-06-29 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US8338835B2 (en) 2007-06-29 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7808008B2 (en) 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US9030105B2 (en) 2011-04-01 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US10008149B2 (en) 2011-07-22 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including pixels suppressing variation in luminance
US9136287B2 (en) 2011-08-05 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901828B2 (en) 2011-09-09 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8710749B2 (en) 2011-09-09 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082670B2 (en) 2011-09-09 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9257071B2 (en) 2012-06-01 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US9013457B2 (en) 2012-06-01 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US9721942B2 (en) 2012-06-01 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US9786690B2 (en) 2013-12-27 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9536904B2 (en) 2013-12-27 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9230996B2 (en) 2013-12-27 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Similar Documents

Publication Publication Date Title
KR100594834B1 (en) Electro-optic apparatus, method of driving the same, and electronic instrument
KR100654206B1 (en) Electric circuit, method of driving the same, electronic device, electro-optical device, and electronic apparatus
JP4203772B2 (en) Display device and a driving method
JP4360121B2 (en) Pixel circuit, display device, and a driving method of a pixel circuit
KR100562263B1 (en) Electonic circuit, electric optical apparatus and electronic equipment
KR100296113B1 (en) ElectroLuminescent Display
CN100452152C (en) Pixel circuit, display device, and method for driving pixel circuit
KR101589902B1 (en) Self-luminous display device and driving method of the same
US9041627B2 (en) Display apparatus and method of driving same
US7042426B2 (en) Image display apparatus and drive method
US7535449B2 (en) Method of driving electro-optical device and electronic apparatus
KR100605347B1 (en) Electro-optical device, method of driving the same, and electronic apparatus
KR20100009219A (en) Pixel and organic light emitting display device using the same
JP4049037B2 (en) Display device and a driving method
JP4049018B2 (en) Pixel circuit, display device, and a driving method of a pixel circuit
EP1424680A2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
US7148884B2 (en) System and method of driving electro-optical device
JP4925666B2 (en) Light emission control drive unit and light emitting display device using the same
JP4147410B2 (en) Transistor circuit, the pixel circuit, a display device and their driving methods
CN1265339C (en) Drive circuit for driving active-matrix light-emitting element
JP5612988B2 (en) Pixel for organic electroluminescent display device and organic electroluminescent display device using the same
TWI413963B (en) Self-luminous display device and driving method of the same
JP4641896B2 (en) Light emitting display device, demultiplexing circuit and driving method thereof
JP4501429B2 (en) Pixel circuit and a display device
TWI397039B (en) Display device and its driving method and electronic machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060731

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823