JP2005189643A - Display device and method for driving display device - Google Patents
Display device and method for driving display device Download PDFInfo
- Publication number
- JP2005189643A JP2005189643A JP2003432738A JP2003432738A JP2005189643A JP 2005189643 A JP2005189643 A JP 2005189643A JP 2003432738 A JP2003432738 A JP 2003432738A JP 2003432738 A JP2003432738 A JP 2003432738A JP 2005189643 A JP2005189643 A JP 2005189643A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- gate
- signal level
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL(Electro Luminescence)表示装置等の電流駆動による自発光の表示装置に適用することができる。本発明は、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタTR2のゲート電圧をカットオフ電圧に設定して発光素子の発光、非発光を制御することにより、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようにする。 The present invention relates to a display device and a display device driving method, and can be applied to a self-luminous display device driven by current, such as an organic EL (Electro Luminescence) display device. According to the present invention, in a configuration in which a light emitting element is driven by a transistor having a source follower circuit configuration by a gate source voltage based on a voltage between terminals of a signal level holding capacitor, the gate voltage of the transistor TR2 is set to a cut-off voltage, thereby the light emitting element By controlling light emission and non-light emission, power consumption can be reduced, and further, the influence from adjacent pixels can be effectively avoided.
従来、有機ELの表示装置においては、例えばUSP5,684,365、特開平8−234683号公報等にディスプレイ装置への応用が種々に提案されるようになされている。 Conventionally, in organic EL display devices, various applications to display devices have been proposed, for example, in US Pat. No. 5,684,365 and JP-A-8-234683.
すなわち図7に示すように、この種のディスプレイ装置1において、画素部2は、マトリックス状に配置されてなる画素(PX)3に対して、走査線SCNがライン単位で水平方向に設けられ、またこの走査線SCNと直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部2に対して、ディスプレイ装置1は、垂直駆動回路4により走査線SCNを駆動して順次ライン単位で画素部2の画素3を選択すると共に、この画素3の選択に対応するように水平駆動回路5により信号線SIGを駆動して各画素3の階調を設定するようになされている。
That is, as shown in FIG. 7, in this type of
このため垂直駆動回路4は、ライトスキャン回路(WSCN)4Aにより、各画素3への書き込みをライン単位で順次指示する書き込み信号wsを生成し、この書き込み信号wsを走査線SCNに出力して各画素3における階調の設定を制御するようになされている。また水平駆動回路5は、各画素3の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)5Aにより各信号線SIGに振り分けて出力し、これらによりディスプレイ装置1は、ライン単位で各画素3の階調を設定するようになされている。
For this reason, the vertical drive circuit 4 generates a write signal ws for sequentially instructing writing to each
有機EL素子の表示装置においては、このようにして駆動される各画素3が、電流駆動による自発光型の素子である有機ELによる有機EL素子と、この有機EL素子を駆動する各画素の駆動回路(以下、画素回路と呼ぶ)により形成されるようになされている。
In the display device of the organic EL element, each
しかしてこのようにして形成されるディスプレイ装置においては、nチャンネルMOS型のTFT(Thin Film Transistor)により各画素回路を形成することにより、有機EL素子と画素回路とをガラス基板上に一体に形成することができ、これにより図8に示すように、ソースフォロワ回路構成により有機EL素子12を駆動するようになされている。
In the display device thus formed, the organic EL element and the pixel circuit are integrally formed on the glass substrate by forming each pixel circuit by an n-channel MOS type TFT (Thin Film Transistor). Accordingly, as shown in FIG. 8, the
すなわちこの図8に示すディスプレイ装置11は、各画素3において、有機EL素子12のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタTR2により有機EL素子12を電流駆動するように形成され、このトランジスタTR2のゲートに信号レベル保持用のコンデンサC1が設けられる。ディスプレイ装置11は、ライトスキャン4Aから出力される書き込み信号wsによりオン動作するトランジスタTR1により、この信号レベル保持用のコンデンサC1が信号線SIGに接続され、これにより書き込み信号wsに応動して信号線SIGに出力される駆動信号の信号レベルによりトランジスタTR2のゲート電圧Vgが設定される。これによりこのディスプレイ装置1は、このように設定されたゲート電圧Vgに応じた電流により有機EL素子12を駆動し、階調データD1に応じた階調により各画素3の有機EL素子12を発光させて所望の画像を表示できるようになされている。
That is, the
しかしながら有機EL素子においては、図9に示すように、使用により電流が流れ難くなる方向に電流電圧特性が変化する。なおこの図9及び図10において、符号L1が初期の特性を示し、符号L2が経時変化による特性を示すものである。これに対して図8について上述したソーフフォロワ回路による駆動においては、図10に示すように、トランジスタTR2のドレインソース間電圧Vds−ドレインソース電流Idsの特性曲線に対して、負荷による特性曲線が交差してなる交点が動作点となる。これにより有機EL素子において、電圧電流特性が変化すると、その分、有機EL素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下する問題がある。 However, in the organic EL element, as shown in FIG. 9, the current-voltage characteristics change in a direction in which current hardly flows by use. In FIG. 9 and FIG. 10, the symbol L1 indicates the initial characteristics, and the symbol L2 indicates the characteristics due to changes over time. On the other hand, in the driving by the sofa follower circuit described above with reference to FIG. 8, the characteristic curve due to the load intersects the characteristic curve of the drain-source voltage Vds−drain source current Ids of the transistor TR2, as shown in FIG. The intersecting point becomes the operating point. Accordingly, in the organic EL element, when the voltage-current characteristic is changed, the current flowing through the organic EL element is reduced correspondingly, thereby causing a problem that the luminance of each pixel is gradually lowered.
この問題を解決する1つの方法として、単なるゲート電圧Vgによる階調の設定に代えてゲートソース間電圧Vgsによる階調の設定により有機EL素子12の駆動電流を制御する方法が考えられる。すなわちTFTのドレイン電流Idsにおいては、(1/2)×μ×(W/L)Cox(Vgs−Vth)2 ……(1)により表され、これによりゲートソース間電圧Vgsによる階調の設定により経時変化による駆動電流の変化を防止することができる。ここでμはキャリアの移動度、Wはゲート幅、Lはゲート長、Coxは単位面積当たりのゲート容量、Vthはしきい値電圧である。
As one method for solving this problem, a method of controlling the drive current of the
これにより図8との対比により図11に示すように、各画素22において、トランジスタTR2のゲートに対する信号レベル保持用のコンデンサC1の配置に代えて、このトランジスタTR2のゲートソース間に信号レベル保持用のコンデンサC2を配置し、この信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する。またドライブスキャン信号dsによりオン動作するトランジスタTR3をトランジスタTR2のソースに接続し、信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する期間の間、このトランジスタTR3によりトランジスタTR2のソース電位を一定電位に設定する。なお図11においては、この一定電位がアース電位の場合である。またこのような画素22による画素部23の構成に対応して、垂直駆動回路24においては、ライトスキャン回路24Aに加えて、このライトスキャン回路24Aによる書き込み信号wsの出力に同期してドライブスキャン信号dsを出力するドライブスキャン回路(DSCN)24Bを設ける。
Thus, as shown in FIG. 11 in comparison with FIG. 8, in each
しかして実際上、図12及び図13に示すように、このようにトランジスタTR3をオン状態に切り換えても、トランジスタTR2のソース電位においては、立ち下がりに時間を要することになる。これにより書き込み信号wsによるコンデンサC2への信号線SIGの信号レベルの設定に先行して、ドライブスキャン信号dsによりトランジスタTR3をオン動作させ、トランジスタTR2のソース電圧Vsが十分に一定の電位となった後、書き込み信号wsによりトランジスタTR3をオン動作させ、信号レベル保持用のコンデンサC2に信号線SIGの信号レベルVinを設定する。またその後、書き込み信号wsを立ち下げてトランジスタTR2をオフ状態に設定した後、ドライブスキャン信号dsを立ち下げ、これによりソース電圧Vsが立ち上がって信号レベル保持用のコンデンサC2に設定された信号レベルVinに応じた電流駆動により有機EL素子12が発光を開始する。なお図13(A)〜(D)は、図12の各期間T1〜T4に対応するトランジスタTR2、TR3の設定を示す接続図である。
In practice, however, as shown in FIGS. 12 and 13, even if the transistor TR3 is switched to the ON state in this way, it takes time to fall at the source potential of the transistor TR2. As a result, prior to setting the signal level of the signal line SIG to the capacitor C2 by the write signal ws, the transistor TR3 is turned on by the drive scan signal ds, and the source voltage Vs of the transistor TR2 becomes a sufficiently constant potential. Thereafter, the transistor TR3 is turned on by the write signal ws, and the signal level Vin of the signal line SIG is set in the signal level holding capacitor C2. After that, the write signal ws is lowered to set the transistor TR2 to the OFF state, and then the drive scan signal ds is lowered, whereby the source voltage Vs rises and the signal level Vin set in the signal level holding capacitor C2 is set. The
このようにしてゲートソース間電圧Vgsによる階調の設定により有機EL素子12の駆動電流を制御すれば、有機EL素子12の特性が変化した場合であっても、階調データにより決まる一定電流により駆動し得、これにより経時変化による画質の劣化等を有効に回避することができる。
In this way, if the drive current of the
しかしながらこの図11に示す構成においては、ドライブスキャン信号dsによりトランジスタTR3をオン動作させている期間T2、T3、T4の間、トランジスタTR2、トランジスタTR3に電源Vccから貫通電流が流れ続けることになる。これにより消費電力が増大する問題がある。 However, in the configuration shown in FIG. 11, the through current continues to flow from the power supply Vcc to the transistors TR2 and TR3 during the periods T2, T3, and T4 during which the transistor TR3 is turned on by the drive scan signal ds. As a result, there is a problem that power consumption increases.
またこのような期間T2、T3、T4においては、書き込み信号wsにより信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する期間T3に比して広くすることが必要なことにより、複数ラインでこれらの期間T2、T3、T4が重なり合い、これにより隣接する画素の影響が現れる。具体的には、図14に示すように、トランジスタTR3のソース電位を設定する配線パターンにこれら期間T2〜T4が重なり合ってなる画素回路の電流が流れることにより、またこの配線パターンにおいては、ある程度の抵抗値を有することにより、例えば画素部23の上下でこれらの配線パターンを接地する場合には、垂直方向の画面中央側の画素程、トランジスタTR3のソース電位が上昇し、その分、信号レベル保持用のコンデンサC2の端子間電圧が低下し、これにより図15に示すように、中央側で明るさが低下してなるようなシェーディングが発生する。
Further, in such periods T2, T3, and T4, it is necessary to make the signal level S of the signal level holding capacitor C2 wider than the period T3 in which the signal level of the signal line SIG is set by the write signal ws. These periods T2, T3, and T4 overlap in the line, thereby causing the influence of adjacent pixels. Specifically, as shown in FIG. 14, when a current of a pixel circuit in which these periods T2 to T4 are overlapped flows in a wiring pattern for setting the source potential of the transistor TR3, and in this wiring pattern, By having the resistance value, for example, when these wiring patterns are grounded above and below the
また図16に示すように、周囲を中間階調に設定し、中央に低階調の領域を形成した場合、この低階調の領域の下側に、階調の高い領域が形成され、いわゆる縦方向のクロストークが発生する。 Further, as shown in FIG. 16, when the periphery is set to an intermediate gradation and a low gradation area is formed at the center, a high gradation area is formed below the low gradation area, so-called Vertical crosstalk occurs.
なお有機EL素子12を発光させている期間にあっても、各画素23ではトランジスタTR2に電流が流れ、この電流が、有機EL素子12を介してアースラインより流出する。しかしながらこの有機EL素子12からの電流流出先のアースラインにあっては、画素回路が設けられている基板に対して、対向するように設けられた対向基板側のアースラインである。これによりこのように非発光の期間におけるこれらの期間T2、T3、T4が複数ラインで重なり合って、これらの期間T2、T3、T4でトランジスタTR2より電流が流出すると、これらシェーディング等による隣接する画素からの影響が発生する。
本発明は以上の点を考慮してなされたもので、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置、ディスプレイ装置の駆動方法を提案しようとするものである。 The present invention has been made in consideration of the above points, and reduces power consumption in a configuration in which a light emitting element is driven by a transistor having a source follower circuit configuration by a gate source voltage based on a voltage between terminals of a signal level holding capacitor. In addition, the present invention intends to propose a display device and a display device driving method capable of effectively avoiding the influence from adjacent pixels.
かかる課題を解決するため請求項1の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動して画素の階調を設定する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートを、トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、駆動回路は、カットオフ用のスイッチ回路をオン状態に設定することにより、トランジスタをカットオフさせて発光素子の発光を停止させる期間を設定し、カットオフ用のスイッチ回路をオン状態に設定した後、信号線用のスイッチ回路をオン状態に設定して、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定する。
In order to solve this problem, in the invention of
また請求項2の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを一時的にカットオフ電圧に接続し、トランジスタをカットオフさせることにより、発光素子の発光を停止させるカットオフ用のスイッチ回路と、カットオフ用のスイッチ回路のオフ動作に続いて、トランジスタのゲートを信号線に接続して信号レベル保持用のコンデンサの端子間電圧を信号線の信号レベルにより設定する信号線用のスイッチ回路とを有するようにする。 According to a second aspect of the present invention, the pixel is applied to a display device having a pixel portion in which pixels driven by current are arranged in a matrix, and the pixel has a signal level holding capacitor between the light emitting element and the gate source. The transistor by the source follower circuit that drives the light emitting element by the gate-source voltage by the voltage between the terminals of the capacitor for holding the signal level and the gate of the transistor is temporarily connected to the cutoff voltage, and the transistor is cut off The cut-off switch circuit that stops the light emission of the light-emitting element, and the turn-off operation of the cut-off switch circuit, the transistor gate is connected to the signal line between the terminals of the signal level holding capacitor A signal line switch circuit for setting the voltage according to the signal level of the signal line. To.
また請求項3の発明においては、有機EL素子による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置に適用して、画素が、有機EL素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により有機EL素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを一時的にカットオフ電圧に接続し、トランジスタをカットオフさせることにより、有機EL素子の発光を停止させるカットオフ用のスイッチ回路と、カットオフ用のスイッチ回路のオフ動作に続いて、トランジスタのゲートを信号線に接続して信号レベル保持用のコンデンサの端子間電圧を信号線の信号レベルにより設定する信号線用のスイッチ回路とを有するようにする。 According to a third aspect of the present invention, the pixel is applied to a display device having a pixel portion in which pixels of an organic EL element are arranged in a matrix, and the pixel is for holding a signal level between the organic EL element and the gate source. A transistor with a source follower circuit that holds the capacitor and drives the organic EL element by the gate-source voltage by the voltage between the terminals of the capacitor for holding the signal level, and the transistor gate is temporarily connected to the cut-off voltage. After the cut-off switch circuit for stopping the light emission of the organic EL element by the cut-off operation and the cut-off switch circuit off operation, the transistor gate is connected to the signal line to hold the signal level. Switch for signal line that sets the voltage between terminals of the capacitor according to the signal level of the signal line To have a road.
また請求項4の発明においては、電流駆動による画素をマトリックス状に配置してなる画素部を有するディスプレイ装置の駆動方法に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートを、トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、ディスプレイ装置の駆動方法は、カットオフ用のスイッチ回路をオン状態に設定することにより、トランジスタをカットオフさせて発光素子の発光を停止させる期間を設定し、カットオフ用のスイッチ回路をオフ状態に設定した後、信号線用のスイッチ回路をオン状態に設定して、信号線用信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定するようにする。 According to a fourth aspect of the present invention, the pixel is applied to a driving method of a display device having a pixel portion in which pixels driven by current drive are arranged in a matrix, and the pixel is for holding a signal level between a light emitting element and a gate source. A transistor with a source follower circuit that drives a light emitting element by a gate-source voltage by a voltage between terminals of a capacitor for holding a signal level, and a switch circuit for a signal line that connects the gate of the transistor to a signal line, A switch circuit for cut-off that connects the gate of the transistor to a cut-off voltage that cuts off the transistor, and the driving method of the display device sets the switch circuit for cut-off to an on state, Set the period to stop the light emission of the light emitting element by cutting off the transistor, After setting the switching circuit for cutoff off state, by setting the switching circuit for the signal lines to the ON state, so as to set the terminal voltage of the capacitor for the signal level held by the signal line for the signal level.
請求項1の構成により、電流駆動による画素をマトリックス状に配置してなる画素部と、画素部を駆動して画素の階調を設定する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ゲートソース間に信号レベル保持用のコンデンサを保持し、信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するソースフォロワ回路によるトランジスタと、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、トランジスタのゲートを、トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、駆動回路は、カットオフ用のスイッチ回路をオン状態に設定することにより、トランジスタをカットオフさせて、発光素子の発光を停止させる期間を設定すれば、発光素子を非発光とする場合には、トランジスタで電力を消費しないようにすることができ、これにより消費電力を低減することができる。またカットオフ用のスイッチ回路をオン状態に設定した後、信号線用のスイッチ回路をオフ状態に設定して、信号線の信号レベルにより信号レベル保持用のコンデンサの端子間電圧を設定すれば、この信号レベル保持用のコンデンサの端子電圧の設定期間を順次各ラインに設定して、この期間が複数ラインで重なり合わないようにし得、これにより例えばスイッチ回路により信号レベル保持用のコンデンサの他端の電圧を、アース電位等の基準電圧に設定して信号レベル保持用のコンデンサの端子間電圧を設定する場合に、隣接画素からの影響を有効に回避することができる。これらにより信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。
According to the configuration of
これにより請求項2、請求項3の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置を提供することができ、請求項4の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置の駆動方法を提供することができる。
Thus, according to the configurations of
本発明によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。 According to the present invention, in the configuration in which the light emitting element is driven by the transistor having the source follower circuit configuration by the gate source voltage by the voltage between the terminals of the capacitor for holding the signal level, the power consumption is reduced, and the influence from the adjacent pixel is further reduced. Can be effectively avoided.
以下、適宜図面を参照しながら本発明の実施例を詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
(1)実施例の構成
図2は、図7との対比により本発明の実施例に係るディスプレイ装置を示すブロック図である。このディスプレイ装置31において、画素部32は、電流駆動による画素(PX)33がマトリックス状に配置され、この画素33に対して、3つの走査線SCN、SCN1、SCN2がライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN1、SCN2と直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部32に対して、ディスプレイ装置31は、垂直駆動回路34により走査線SCN、SCN1、SCN2を駆動して順次ライン単位で画素33に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路35により信号線SIGを駆動して各画素33の階調を設定するようになされている。
(1) Configuration of Embodiment FIG. 2 is a block diagram showing a display device according to an embodiment of the present invention in comparison with FIG. In the
このため垂直駆動回路34は、ライトスキャン回路(WSCN)34Aにより、各画素33への書き込みをライン単位で順次指示する書き込み信号wsを生成し、この書き込み信号wsを走査線SCNに出力して各画素33における階調の設定を制御するようになされている。またこのライトスキャン回路34Aによる書き込み信号wsの出力に同期してドライブスキャン信号ds1、ds2をそれぞれ出力するドライブスキャン回路(DSCN)34B、ドライブスキャン回路(DSCN2)34Cが設けられるようになされている。
Therefore, the
また水平駆動回路35においては、各画素33の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)35Aにより各信号線SIGに振り分けて出力するようになされている。
In the
図1は、図11との対比によりこのディスプレイ装置31に係る各画素33を示す接続図である。なお画素33を構成するトランジスタTR1〜TR4は、nチャンネルMOS型のTFTであり、水平駆動回路35、垂直駆動回路34と共にガラス基板上に、アモルファスプロセスにより一体に作成されるようになされている。
FIG. 1 is a connection diagram showing each
このディスプレイ装置31に係る画素33においては、ソースフォロワ回路によるトランジスタTR2により有機EL素子12を駆動するように形成され、このトランジスタTR2のゲートソース間に設けられた信号レベル保持用のコンデンサC2の端子間電圧の設定により、このトランジスタTR2のゲートソース電圧Vgsが設定されて、この有機EL素子12の駆動電流が設定されるようになされている。
In the
またこの信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3によるスイッチ回路と、信号レベル保持用のコンデンサC2のゲート側端を信号線SIGに接続するトランジスタTR1とが設けられ、これらトランジスタTR1、TR2により信号レベル保持用のコンデンサの端子間電圧を設定するようになされている。 In addition, a switch circuit including a transistor TR3 for setting the source side end of the signal level holding capacitor C2 to a reference voltage and a transistor TR1 for connecting the gate side end of the signal level holding capacitor C2 to the signal line SIG are provided. These transistors TR1 and TR2 set the voltage across the terminals of the signal level holding capacitor.
この画素33では、さらにトランジスタTR2のゲートを、このトランジスタTR2をカットオフするカットオフ電圧に接続するトランジスタTR4による電源用のスイッチ回路が設けられる。なおこの実施例では、トランジスタTR3に係る基準電圧、トランジスタTR4に係るカットオフ電圧がアース電圧に設定されるようになされている。
The
これによりこの実施例では、このトランジスタTR4によりトランジスタTR2のカットオフに設定して有機EL素子12を非発光に制御し、この非発光の期間の間において、トランジスタTR2に電流が流れないように設定され、消費電力を低減し、さらには垂直方向に隣接する画素による各種の影響を防止するようになされている。
Accordingly, in this embodiment, the transistor TR4 is set to cut off the transistor TR2 to control the
すなわち図3及び図4に示すように、垂直駆動回路34においては、ライトスキャン回路34Aにより、階調データD1による1フレーム(1f)の水平走査期間(1H)で順次走査線SCNの書き込み信号wsを立ち上げ(図3(A))、これにより対応するラインの画素回路において、トランジスタTR1をオン状態に設定して信号レベル保持用のコンデンサC2の一端を信号線SIGの電圧Vinに設定する。なお図4(A)〜(D)は、それぞれ図3の期間TA〜TDに対応する画素33の接続である。
That is, as shown in FIGS. 3 and 4, in the
このようにして信号レベル保持用のコンデンサC2に信号線SIGの信号レベルVinを設定する際に、垂直駆動回路34は、ドライブスキャン回路34Bよりドライブスキャン信号ds1を立ち上げ(図3(B))、これにより信号レベル保持用のコンデンサC2の他端を基準電圧であるアース電圧に設定する。これによりディスプレイ装置31では、いわゆるブートストラップ回路により、信号線SIGの信号レベルをコンデンサC2に確実に設定するようになされている。
When the signal level Vin of the signal line SIG is set in the signal level holding capacitor C2 in this way, the
垂直駆動回路34は、このようにして書き込み信号wsの立ち上げにより信号線SIGの信号レベルVinにより信号レベル保持用のコンデンサC2の端子間電圧を設定するようにして、この書き込み信号wsの立ち上げに先行して所定期間の間、ドライブスキャン回路34Bよりドライブスキャン信号ds2を立ち上げ(図3(C))、これによりトランジスタTR2をカットオフさせて有機EL素子12の駆動を停止する(図3(D)及び(E))。またこのドライブスキャン信号ds2の立ち上げに同期してドライブスキャン信号ds1を立ち上げることにより、このような有機EL素子12の駆動の停止により、即座に、有機EL素子12の発光を停止させる(図4(B))。
In this way, the
これらによりこの画素33においては、このトランジスタTR4により有機EL素子12の発光、非発光を制御して、信号レベル保持用のコンデンサC2の端子間電圧によるゲートソース間電圧VgsによりトランジスタTR2で有機EL素子12を駆動するようになされている(図4(A)及び(D))。
As a result, in this
(2)実施例の動作
以上の構成において、このディスプレイ装置31は(図2)、垂直駆動回路34による走査線SCN、SCN1、SCN2の駆動により順次ライン単位で画素部32の画素33に水平駆動回路35により駆動される信号線SIGの信号レベルが設定される。ディスプレイ装置31は、この設定した信号レベルにより各画素が発光して所望の画像が表示される。
(2) Operation of the embodiment In the above configuration, the display device 31 (FIG. 2) is driven horizontally to the
ディスプレイ装置31では(図1、図3、図4)、各画素33において、有機EL素子12を駆動するソースフォロワ回路構成のトランジスタTR2のゲートソースに信号レベル保持用のコンデンサC2が設けられ、トランジスタTR3によるスイッチ回路によりこの信号レベル保持用のコンデンサC2のソース側端を基準電圧であるアース電位に設定した状態で、トランジスタTR1によるスイッチ回路により信号レベル保持用のコンデンサC2のゲート側端を信号線SIGに接続することにより、このような信号線SIGの信号レベルに係る各画素33の設定が実行される。
In the display device 31 (FIGS. 1, 3, and 4), in each
これによりこのディスプレイ装置31では、有機EL素子12の特性が経時変化した場合でも、階調データD1に応じた電流駆動により有機EL素子12を駆動することができる。また画素回路をnチャンネルMOS型によるTFTにより構成して、ソースフォロワ回路構成による有機EL素子12を電流駆動して、このような駆動を実現することができる。
Thus, in the
しかしながら何ら対策を講じない場合には、非発光の期間でトランジスタTR2、TR3を介して電流が流れ続け、その分、無駄に電力を消費して消費電力が増大することになる。またこの電流による基準電圧の変化により垂直方向に隣接する画素による影響が発生し、縦シェーディング、クロストークが発生する。 However, if no measures are taken, current continues to flow through the transistors TR2 and TR3 in the non-light emitting period, and power is consumed unnecessarily and power consumption increases. Further, the change in the reference voltage due to the current causes an influence by pixels adjacent in the vertical direction, and vertical shading and crosstalk occur.
このためこの実施例においては、トランジスタTR2のゲートにトランジスタTR4が設けられ、トランジスタTR2により有機EL素子12を駆動していない期間であって、かつ信号レベル保持用のコンデンサC2を信号線SIGの信号レベルVinにより設定する期間以外の期間の間、トランジスタTR2のゲート電圧がトランジスタTR2をカットオフさせる電圧に設定される。これにより画素33では、トランジスタTR2、TR3を介して電源Vccから電流が流れないようにし得、このような電流が流れ続けてなることによる消費電力の増大が防止される。
For this reason, in this embodiment, the transistor TR4 is provided at the gate of the transistor TR2, the
またこのようにして非発光の期間では電流が流れないようにして、順次ライン単位で各画素に信号線SIGの信号レベルVinを設定することにより、トランジスタTR3により設定される基準電圧においては、ほぼ一定電圧に保持し得、これにより垂直方向に隣接する画素による影響を防止して縦シェーディング、クロストークを防止し、ユニフォーミティの高い画質を得ることができる。 In this way, by setting the signal level Vin of the signal line SIG to each pixel sequentially in units of lines so that no current flows during the non-light emitting period, the reference voltage set by the transistor TR3 is almost equal. A constant voltage can be maintained, whereby the influence of pixels adjacent in the vertical direction can be prevented, vertical shading and crosstalk can be prevented, and high uniformity image quality can be obtained.
(3)実施例の効果
以上の構成によれば、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタTR2のゲート電圧をカットオフ電圧に設定して発光素子の発光、非発光を制御することにより、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。
(3) Effects of the embodiment According to the above configuration, in the configuration in which the light emitting element is driven by the transistor having the source follower circuit configuration by the gate source voltage by the voltage between the terminals of the signal level holding capacitor, the gate voltage of the transistor TR2 Is set to the cut-off voltage to control light emission and non-light emission of the light emitting element, thereby reducing power consumption and effectively avoiding the influence from adjacent pixels.
図5は、図1との対比により本発明の実施例に係るディスプレイ装置を示す接続図である。このディスプレイ装置41においては、各画素43において、信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3が、書き込み信号wsにより制御される。このディスプレイ装置41においては、書き込み信号wsによる制御に関連する構成が異なる点を除いて、実施例1のディスプレイ装置31と同一に構成される。
FIG. 5 is a connection diagram illustrating a display apparatus according to an embodiment of the present invention in comparison with FIG. In the display device 41, in each
これによりこのディスプレイ装置41では、垂直駆動回路44において、ライトスキャン回路(WSCN)44A、ドライブスキャン回路(DSCN2)44Cによりそれぞれ書き込み信号ws、ドライブスキャン信号da2を生成して出力し、また水平駆動回路45においては、階調データD1に応じた駆動信号を水平セレクタ(HSEL)45Aにより各信号線SIGに出力するようになされている。
As a result, in this display device 41, the
図6に示すように、このように信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3を書き込み信号wsにより併せて制御するようにして、ディスプレイ装置41は、実施例1に係るディスプレイ装置31と同一に、書き込み信号ws、ドライブスキャン信号ds2を出力する(図6(A)及び(B))。これによりディスプレイ装置41では、ドライブスキャン信号ds2の立ち上げにより、トランジスタTR2をカットオフして有機EL素子12への電流の供給を停止し、これにより有機EL素子12の発光、非発光を制御するようになされている。しかしてこのように有機EL12への電流の供給を停止すると、有機EL素子12の端子電圧においては、有機EL素子12のしきい値電圧VthELまで低下し、これにより有機EL素子12が発光を停止することになる。
As shown in FIG. 6, the display device 41 is configured to control the transistor TR3 that sets the source side end of the signal level holding capacitor C2 to the reference voltage in accordance with the write signal ws. The write signal ws and the drive scan signal ds2 are output in the same manner as the
またこのようにして有機EL素子12の発光を停止して、ディスプレイ装置41では、対応する水平走査期間の直前で、ドライブスキャン信号ds2が立ち下げられ、その後、書き込み信号wsの立ち上げにより、信号レベル保持用のコンデンサC2のソース側端がアース電圧に設定された状態で、信号レベル保持用のコンデンサC2の他端が信号線SIGの信号レベルVinにより設定され、これにより信号レベル保持用のコンデンサC2の端子間電圧が信号線SIGの信号レベルVinにより設定される。
Further, the light emission of the
これによりこの実施例においても、この対応する水平走査期間で信号線SIGの信号レベルVinにより信号レベル保持用のコンデンサC2の端子間電圧を設定する期間の間の僅かの期間だけ、トランジスタTR2、TR3に電流が流れるようにして、全体として消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようになされている。 Thus, also in this embodiment, the transistors TR2 and TR3 are only in a short period during the period in which the voltage between the terminals of the signal level holding capacitor C2 is set by the signal level Vin of the signal line SIG in the corresponding horizontal scanning period. As a result, the power consumption is reduced as a whole, and the influence from adjacent pixels can be effectively avoided.
この実施例のように信号レベル保持用のコンデンサC2のソース側端を基準電圧に設定するトランジスタTR3を書き込み信号wsにより制御することにより、その分、走査線の数を低減して、実施例1と同様の効果を得ることができる。 As in this embodiment, the transistor TR3 for setting the source side end of the signal level holding capacitor C2 to the reference voltage is controlled by the write signal ws, thereby reducing the number of scanning lines accordingly. The same effect can be obtained.
なお上述の実施例においては、アモルファスシリコンのプロセスを適用して有機EL素子と画素回路とをガラス基板上に作成する場合について述べたが、本発明はこれに限らず、ポリシリコンによるトランジスタを作成する場合、さらには画素部と別体にシリコン基板により駆動回路を作成した後、画素部と接続して一体化する場合等にも広く適用することができる。 In the above-described embodiment, the case where an organic EL element and a pixel circuit are formed on a glass substrate by applying an amorphous silicon process has been described. However, the present invention is not limited to this, and a transistor made of polysilicon is formed. In this case, the present invention can be widely applied to a case where a driver circuit is formed separately from the pixel portion using a silicon substrate and then connected to the pixel portion to be integrated.
また上述の実施例においては、有機EL素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。 In the above-described embodiments, the case where the light emitting element by the organic EL element is current-driven has been described. However, the present invention is not limited to this, and can be widely applied to display devices using various light-emitting elements related to current driving. .
本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL表示装置等の電流駆動による自発光の表示装置に適用することができる。 The present invention relates to a display device and a display device driving method, and can be applied to a self-luminous display device driven by current, such as an organic EL display device.
1、11、21、31、41……ディスプレイ装置、2、22、32、42……画素部、3、23、33、43……画素、4、24、34、44……垂直駆動回路、4A、24A、34A、44A……ライトスキャン回路、5、25、35、45……水平駆動回路、12……EL素子、24B、34B、34C、44C……ドライブスキャン回路、25A、35A、45A……水平セレクタ、C1、C2……コンデンサ、TR1〜TR4……トランジスタ
1, 11, 21, 31, 41 ... display device, 2, 22, 32, 42 ... pixel unit, 3, 23, 33, 43 ... pixel, 4, 24, 34, 44 ... vertical drive circuit, 4A, 24A, 34A, 44A: Light scan circuit, 5, 25, 35, 45 ... Horizontal drive circuit, 12 ... EL element, 24B, 34B, 34C, 44C ... Drive scan circuit, 25A, 35A, 45A ... Horizontal selector, C1, C2 ... Capacitors, TR1 to TR4 ... Transistors
Claims (4)
前記画素が、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのゲートを、前記トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、
前記駆動回路は、
前記カットオフ用のスイッチ回路をオン状態に設定することにより、前記トランジスタをカットオフさせて前記発光素子の発光を停止させる期間を設定し、
前記カットオフ用のスイッチ回路をオフ状態に設定した後、前記信号線用のスイッチ回路をオン状態に設定して、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する
ことを特徴とするディスプレイ装置。 In a display device having a pixel portion in which pixels driven by current drive are arranged in a matrix, and a drive circuit that drives the pixel portion to set the gradation of the pixel.
The pixel is
A light emitting element;
A transistor having a source follower circuit that holds a signal level holding capacitor between a gate and a source and drives the light emitting element by a gate-source voltage based on a voltage between terminals of the signal level holding capacitor;
A switch circuit for a signal line connecting the gate of the transistor to the signal line;
A cut-off switch circuit for connecting the gate of the transistor to a cut-off voltage for cutting off the transistor;
The drive circuit is
By setting the cut-off switch circuit to an on state, the transistor is cut off to set a period for stopping light emission of the light-emitting element,
After setting the cut-off switch circuit to the OFF state, the signal line switch circuit is set to the ON state, and the voltage between the terminals of the signal level holding capacitor is set according to the signal level of the signal line. A display device characterized by:
前記画素が、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
前記トランジスタのゲートを一時的にカットオフ電圧に接続し、前記トランジスタをカットオフさせることにより、前記発光素子の発光を停止させるカットオフ用のスイッチ回路と、
前記カットオフ用のスイッチ回路のオフ動作に続いて、前記トランジスタのゲートを信号線に接続して前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路とを有する
ことを特徴とするディスプレイ装置。 In a display device having a pixel portion formed by arranging pixels driven by current in a matrix,
The pixel is
A light emitting element;
A transistor having a source follower circuit that holds a signal level holding capacitor between a gate and a source and drives the light emitting element by a gate-source voltage based on a voltage between terminals of the signal level holding capacitor;
A switch circuit for cut-off that stops light emission of the light-emitting element by temporarily connecting the gate of the transistor to a cut-off voltage and cutting off the transistor;
Following the off operation of the cut-off switch circuit, the gate of the transistor is connected to a signal line, and the voltage between the terminals of the signal level holding capacitor is set according to the signal level of the signal line. A display device comprising: a switch circuit.
前記画素が、
前記有機EL素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記有機EL素子を駆動するソースフォロワ回路によるトランジスタと、
前記トランジスタのゲートを一時的にカットオフ電圧に接続し、前記トランジスタをカットオフさせることにより、前記有機EL素子の発光を停止させるカットオフ用のスイッチ回路と、
前記カットオフ用のスイッチ回路のオフ動作に続いて、前記トランジスタのゲートを信号線に接続して前記信号レベル保持用のコンデンサの端子間電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路とを有する
ことを特徴とするディスプレイ装置。 In a display device having a pixel portion in which pixels by organic EL elements are arranged in a matrix,
The pixel is
The organic EL element;
A transistor by a source follower circuit that holds a signal level holding capacitor between a gate source and drives the organic EL element by a gate-source voltage by a voltage between terminals of the signal level holding capacitor;
A switch circuit for cut-off for stopping light emission of the organic EL element by temporarily connecting the gate of the transistor to a cut-off voltage and cutting off the transistor;
Subsequent to the off operation of the cut-off switch circuit, the gate of the transistor is connected to a signal line, and the voltage between the terminals of the signal level holding capacitor is set according to the signal level of the signal line. A display device comprising: a switch circuit.
前記画素が、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのゲートを、前記トランジスタをカットオフするカットオフ電圧に接続するカットオフ用のスイッチ回路とを有し、
前記ディスプレイ装置の駆動方法は、
前記カットオフ用のスイッチ回路をオン状態に設定することにより、前記トランジスタをカットオフさせて前記発光素子の発光を停止させる期間を設定し、
前記カットオフ用のスイッチ回路をオフ状態に設定した後、前記信号線用のスイッチ回路をオン状態に設定して、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子間電圧を設定する
ことを特徴とするディスプレイ装置の駆動方法。
In a driving method of a display device having a pixel portion in which pixels by current driving are arranged in a matrix,
The pixel is
A light emitting element;
A transistor having a source follower circuit that holds a signal level holding capacitor between a gate and a source and drives the light emitting element by a gate-source voltage based on a voltage between terminals of the signal level holding capacitor;
A switch circuit for a signal line connecting the gate of the transistor to the signal line;
A cut-off switch circuit for connecting the gate of the transistor to a cut-off voltage for cutting off the transistor;
The driving method of the display device is:
By setting the cut-off switch circuit to an on state, the transistor is cut off to set a period for stopping light emission of the light-emitting element,
After setting the cut-off switch circuit to the OFF state, the signal line switch circuit is set to the ON state, and the voltage between the terminals of the signal level holding capacitor is set according to the signal level of the signal line. A method for driving a display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003432738A JP2005189643A (en) | 2003-12-26 | 2003-12-26 | Display device and method for driving display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003432738A JP2005189643A (en) | 2003-12-26 | 2003-12-26 | Display device and method for driving display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005189643A true JP2005189643A (en) | 2005-07-14 |
Family
ID=34790349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003432738A Pending JP2005189643A (en) | 2003-12-26 | 2003-12-26 | Display device and method for driving display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005189643A (en) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006227239A (en) * | 2005-02-17 | 2006-08-31 | Sony Corp | Display device and display method |
JP2006227237A (en) * | 2005-02-17 | 2006-08-31 | Sony Corp | Display device and display method |
JP2007108381A (en) * | 2005-10-13 | 2007-04-26 | Sony Corp | Display device and driving method of same |
JP2007108378A (en) * | 2005-10-13 | 2007-04-26 | Sony Corp | Driving method of display device and display device |
JP2007133283A (en) * | 2005-11-14 | 2007-05-31 | Sony Corp | Pixel circuit and display device |
WO2007063814A1 (en) * | 2005-12-02 | 2007-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2007171827A (en) * | 2005-12-26 | 2007-07-05 | Sony Corp | Pixel circuit and display apparatus |
JP2007179042A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, and electronic device |
JP2008164796A (en) * | 2006-12-27 | 2008-07-17 | Sony Corp | Pixel circuit and display device and driving method thereof |
US7808008B2 (en) | 2007-06-29 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US7817117B2 (en) | 2006-04-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
CN1975844B (en) * | 2005-12-02 | 2012-06-20 | 株式会社半导体能源研究所 | Semiconductor device, display device and electronic device |
US8710749B2 (en) | 2011-09-09 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8710505B2 (en) | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8803768B2 (en) | 2006-10-26 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, and semiconductor device and method for driving the same |
US8922464B2 (en) | 2011-05-11 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and driving method thereof |
US9013457B2 (en) | 2012-06-01 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
US9030105B2 (en) | 2011-04-01 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US9230996B2 (en) | 2013-12-27 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US9257071B2 (en) | 2012-06-01 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
US10008149B2 (en) | 2011-07-22 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device including pixels suppressing variation in luminance |
US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
CN113380194A (en) * | 2021-06-29 | 2021-09-10 | 合肥维信诺科技有限公司 | Display panel display method, display panel and display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003186437A (en) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | Display device |
JP2003216110A (en) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | Display device |
JP2003255897A (en) * | 2002-03-05 | 2003-09-10 | Nec Corp | Image display device and control method used in the device |
JP2003271095A (en) * | 2002-03-14 | 2003-09-25 | Nec Corp | Driving circuit for current control element and image display device |
-
2003
- 2003-12-26 JP JP2003432738A patent/JP2005189643A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216110A (en) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | Display device |
JP2003186437A (en) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | Display device |
JP2003255897A (en) * | 2002-03-05 | 2003-09-10 | Nec Corp | Image display device and control method used in the device |
JP2003271095A (en) * | 2002-03-14 | 2003-09-25 | Nec Corp | Driving circuit for current control element and image display device |
Cited By (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006227239A (en) * | 2005-02-17 | 2006-08-31 | Sony Corp | Display device and display method |
JP2006227237A (en) * | 2005-02-17 | 2006-08-31 | Sony Corp | Display device and display method |
JP2007108381A (en) * | 2005-10-13 | 2007-04-26 | Sony Corp | Display device and driving method of same |
JP2007108378A (en) * | 2005-10-13 | 2007-04-26 | Sony Corp | Driving method of display device and display device |
JP2007133283A (en) * | 2005-11-14 | 2007-05-31 | Sony Corp | Pixel circuit and display device |
CN1975844B (en) * | 2005-12-02 | 2012-06-20 | 株式会社半导体能源研究所 | Semiconductor device, display device and electronic device |
US8325111B2 (en) | 2005-12-02 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2007179042A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, and electronic device |
US11417720B2 (en) | 2005-12-02 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including n-channel transistor including polysilicon |
US7671826B2 (en) | 2005-12-02 | 2010-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP7042325B2 (en) | 2005-12-02 | 2022-03-25 | 株式会社半導体エネルギー研究所 | Display device |
JP2021060613A (en) * | 2005-12-02 | 2021-04-15 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP2020197736A (en) * | 2005-12-02 | 2020-12-10 | 株式会社半導体エネルギー研究所 | Display device |
JP2019194701A (en) * | 2005-12-02 | 2019-11-07 | 株式会社半導体エネルギー研究所 | Semiconductor device |
CN102176299A (en) * | 2005-12-02 | 2011-09-07 | 株式会社半导体能源研究所 | Driving method of light emitting member |
CN102176304A (en) * | 2005-12-02 | 2011-09-07 | 株式会社半导体能源研究所 | Semiconductor device |
CN102222464A (en) * | 2005-12-02 | 2011-10-19 | 株式会社半导体能源研究所 | Semiconductor device |
TWI629798B (en) * | 2005-12-02 | 2018-07-11 | 半導體能源研究所股份有限公司 | Semiconductor device, display device, and electronic device |
CN102637407B (en) * | 2005-12-02 | 2014-11-05 | 株式会社半导体能源研究所 | Semiconductor device, display device, and electronic device |
US8264430B2 (en) | 2005-12-02 | 2012-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2012247790A (en) * | 2005-12-02 | 2012-12-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display module, and electronic appliance |
US9997584B2 (en) | 2005-12-02 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
CN102176299B (en) * | 2005-12-02 | 2013-07-17 | 株式会社半导体能源研究所 | Driving method of light emitting member |
TWI406421B (en) * | 2005-12-02 | 2013-08-21 | Semiconductor Energy Lab | Semiconductor device, display device, and electronic device |
TWI407569B (en) * | 2005-12-02 | 2013-09-01 | Semiconductor Energy Lab | Semiconductor device, display device, and electronic device |
JP2018049272A (en) * | 2005-12-02 | 2018-03-29 | 株式会社半導体エネルギー研究所 | Semiconductor device |
KR101359362B1 (en) * | 2005-12-02 | 2014-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, display device, and electronic device |
KR101359364B1 (en) * | 2005-12-02 | 2014-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, display device, and electronic device |
KR101358697B1 (en) * | 2005-12-02 | 2014-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, display device, and electronic device |
WO2007063814A1 (en) * | 2005-12-02 | 2007-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9276037B2 (en) | 2005-12-02 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8717261B2 (en) | 2005-12-02 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
CN102222464B (en) * | 2005-12-02 | 2015-04-01 | 株式会社半导体能源研究所 | Semiconductor device |
KR101433680B1 (en) * | 2005-12-02 | 2014-08-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, display device, and electronic device |
JP2007171827A (en) * | 2005-12-26 | 2007-07-05 | Sony Corp | Pixel circuit and display apparatus |
US9569996B2 (en) | 2006-04-05 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US7982696B2 (en) | 2006-04-05 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8164547B2 (en) | 2006-04-05 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8599115B2 (en) | 2006-04-05 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US7817117B2 (en) | 2006-04-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9041630B2 (en) | 2006-04-05 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8872739B2 (en) | 2006-04-05 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9379142B2 (en) | 2006-04-05 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US10546529B2 (en) | 2006-10-26 | 2020-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, and semiconductor device and method for driving the same |
US11887535B2 (en) | 2006-10-26 | 2024-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, and semiconductor device and method for driving the same |
US8803768B2 (en) | 2006-10-26 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, and semiconductor device and method for driving the same |
JP2008164796A (en) * | 2006-12-27 | 2008-07-17 | Sony Corp | Pixel circuit and display device and driving method thereof |
US7898509B2 (en) | 2006-12-27 | 2011-03-01 | Sony Corporation | Pixel circuit, display, and method for driving pixel circuit |
US7808008B2 (en) | 2007-06-29 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8338835B2 (en) | 2007-06-29 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US8816359B2 (en) | 2007-06-29 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US9030105B2 (en) | 2011-04-01 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US8922464B2 (en) | 2011-05-11 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and driving method thereof |
US11081050B2 (en) | 2011-07-22 | 2021-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US10629122B2 (en) | 2011-07-22 | 2020-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US11741895B2 (en) | 2011-07-22 | 2023-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US10008149B2 (en) | 2011-07-22 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device including pixels suppressing variation in luminance |
US8710505B2 (en) | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9136287B2 (en) | 2011-08-05 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9082670B2 (en) | 2011-09-09 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8710749B2 (en) | 2011-09-09 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8901828B2 (en) | 2011-09-09 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US9721942B2 (en) | 2012-06-01 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
US9257071B2 (en) | 2012-06-01 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
US9013457B2 (en) | 2012-06-01 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
US9786690B2 (en) | 2013-12-27 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US9536904B2 (en) | 2013-12-27 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US9230996B2 (en) | 2013-12-27 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
CN113380194A (en) * | 2021-06-29 | 2021-09-10 | 合肥维信诺科技有限公司 | Display panel display method, display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005189643A (en) | Display device and method for driving display device | |
KR102007710B1 (en) | Display device | |
JP5176522B2 (en) | Self-luminous display device and driving method thereof | |
JP5115180B2 (en) | Self-luminous display device and driving method thereof | |
JP5157467B2 (en) | Self-luminous display device and driving method thereof | |
JP2008225019A (en) | Display device | |
JP2005189387A (en) | Display device, and method for driving display device | |
JP2005172917A (en) | Display apparatus and method of driving the same | |
JP2007256881A (en) | Display device | |
JP5789585B2 (en) | Display device and electronic device | |
JP2008203387A (en) | Image display | |
JP4810790B2 (en) | Display device and driving method of display device | |
JP4360199B2 (en) | Display device, pixel circuit, and driving method of pixel circuit | |
JP4830256B2 (en) | Display device, display device drive circuit, and display device drive method | |
JP2008026513A (en) | Display device | |
JP2007011214A (en) | Pixel circuit, display device, and driving method of pixel circuit | |
JP2005189383A (en) | Display device, and method for driving display device | |
JP2009036933A (en) | Active matrix type light emitting display device | |
JP2008026514A (en) | Display device | |
CN116524859A (en) | Pixel driving circuit, pixel structure, display device and method | |
JP2005189382A (en) | Display device, drive circuit of display device and method for driving display device | |
JP2009103772A (en) | Display device and method of driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090331 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |