JP2005189383A - Display device, and method for driving display device - Google Patents

Display device, and method for driving display device Download PDF

Info

Publication number
JP2005189383A
JP2005189383A JP2003428862A JP2003428862A JP2005189383A JP 2005189383 A JP2005189383 A JP 2005189383A JP 2003428862 A JP2003428862 A JP 2003428862A JP 2003428862 A JP2003428862 A JP 2003428862A JP 2005189383 A JP2005189383 A JP 2005189383A
Authority
JP
Japan
Prior art keywords
transistor
switch circuit
source
reference voltage
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003428862A
Other languages
Japanese (ja)
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003428862A priority Critical patent/JP2005189383A/en
Publication of JP2005189383A publication Critical patent/JP2005189383A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce power consumption and further efficiently avoid influence from a neighboring pixel when setting gradation from setting of voltage to a capacitor provided between gate sources to a transistor driving by current a light emitting element by source follower circuit configuration by being applied to a self-luminous display device by current drive of, for instance, an organic EL display device concerning the display device and a method for driving the display device. <P>SOLUTION: The display device does not connect to a power source Vcc a transistor TR2 for a period setting a source for setting voltage between gate sources to reference voltage to the transistor TR2 driving by current the light emitting element 12 by source follower circuit configuration. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL(Electro Luminescence)によるディスプレイ装置等の電流駆動による自発光の表示装置に適用することができる。本発明は、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間電圧の設定のためにソースを基準電圧に設定する期間、トランジスタに電源を接続しないようにようにすることにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようにする。   The present invention relates to a display device and a display device driving method, and can be applied to a self-luminous display device driven by current, such as a display device using organic EL (Electro Luminescence). According to the present invention, a transistor that current-drives a light emitting element with a source follower circuit configuration is configured not to connect a power source to the transistor during a period in which the source is set to a reference voltage for setting a gate-source voltage. As a result, when the gradation is set by setting the voltage to the capacitor provided between the gate and the source for the transistor that drives the light emitting element with the source follower circuit configuration, the power consumption is reduced, and further, the adjacent pixel It is possible to effectively avoid the influence from.

従来、有機ELの表示装置においては、例えばUSP5,684,365、特開平8−234683号公報等にディスプレイ装置への応用が種々に提案されるようになされている。   Conventionally, in organic EL display devices, various applications to display devices have been proposed, for example, in US Pat. No. 5,684,365 and JP-A-8-234683.

すなわち図5に示すように、この種のディスプレイ装置1において、表示部2は、マトリックス状に配置されてなる画素(PX)3に対して、走査線SCNがライン単位で水平方向に設けられ、またこの走査線SCNと直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部2に対して、ディスプレイ装置1は、垂直駆動回路4により走査線SCNを駆動して順次ライン単位で表示部2の画素3を選択すると共に、この画素3の選択に対応するように水平駆動回路5により信号線SIGを駆動して各画素3の階調を設定するようになされている。   That is, as shown in FIG. 5, in this type of display device 1, the display unit 2 has scanning lines SCN provided in a horizontal direction in units of lines with respect to pixels (PX) 3 arranged in a matrix. A signal line SIG is provided in the vertical direction for each column so as to be orthogonal to the scanning line SCN. For the display unit 2 formed in this way, the display device 1 drives the scanning lines SCN by the vertical drive circuit 4 to sequentially select the pixels 3 of the display unit 2 in line units, and this pixel 3 The gray level of each pixel 3 is set by driving the signal line SIG by the horizontal drive circuit 5 so as to correspond to the selection.

このため垂直駆動回路4は、ライトスキャン回路(WSCN)4Aにより、各画素3への書き込みをライン単位で順次指示する書き込み信号WSを生成し、この書き込み信号WSを走査線SCNに出力して各画素3における階調の設定を制御するようになされている。また水平駆動回路5は、各画素3の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)5Aにより各信号線SIGに振り分けて出力し、これらによりディスプレイ装置1は、ライン単位で各画素3の階調を設定するようになされている。   For this reason, the vertical drive circuit 4 generates a write signal WS for sequentially instructing writing to each pixel 3 in units of lines by the write scan circuit (WSCN) 4A, and outputs the write signal WS to the scan line SCN. The setting of gradation in the pixel 3 is controlled. The horizontal drive circuit 5 generates a drive signal in accordance with the gradation data D1 indicating the gradation of each pixel 3, distributes this drive signal to each signal line SIG by the horizontal selector (HSEL) 5A, and outputs it. Thus, the display device 1 is configured to set the gradation of each pixel 3 in line units.

有機ELのディスプレイ装置においては、このようにして駆動される各画素3が、電流駆動による自発光型の素子である有機ELによるEL素子と、このEL素子を駆動する各画素の駆動回路(以下、画素回路と呼ぶ)とにより形成されるようになされている。   In the organic EL display device, each pixel 3 driven in this manner includes an EL element based on an organic EL which is a self-luminous element driven by current, and a driving circuit (hereinafter referred to as a pixel driving circuit) for driving the EL element. , Referred to as a pixel circuit).

しかしてこのようにして形成されるディスプレイ装置においては、NチャンネルMOS型のTFT(Thin Film Transistor)により各画素回路を形成することにより、アモルファスシリコンのプロセスを適用してEL素子と画素回路とをガラス基板上に一体に形成することができ、これにより図6に示すように、ソースフォロワ回路構成によりEL素子12を駆動することが考えられる。   In the display device thus formed, each pixel circuit is formed by an N-channel MOS type TFT (Thin Film Transistor), thereby applying an amorphous silicon process to form an EL element and a pixel circuit. It can be integrally formed on the glass substrate, and as a result, as shown in FIG. 6, it is conceivable to drive the EL element 12 with a source follower circuit configuration.

すなわちこの図6に示すディスプレイ装置11は、各画素3において、EL素子12のアノードにソースを接続してなるソースフォロワ回路構成のトランジスタTR2によりEL素子12を電流駆動するように形成され、このトランジスタTR2のゲートに信号レベル保持用のコンデンサC1が設けられる。ここでこの信号レベル保持用のコンデンサC1は、一端がトランジスタTR2のゲートに接続され、他端が基準電圧に接続され、この図6の例では、この基準電圧が電源電圧Vccに設定される。ディスプレイ装置11は、ライトスキャン4Aから出力される書き込み信号WSによりオン動作するトランジスタTR1により、この信号レベル保持用のコンデンサC1が信号線SIGに接続され、これにより書き込み信号WSに応動して信号線SIGに出力される駆動信号の信号レベルによりトランジスタTR2のゲート電圧Vgが設定される。これによりこのディスプレイ装置11は、このように設定されたゲート電圧Vgに応じた電流によりEL素子12を駆動し、階調データD1に応じた階調により各画素3のEL素子12を発光させて所望の画像を表示できるようになされている。   That is, the display device 11 shown in FIG. 6 is formed in each pixel 3 so that the EL element 12 is current-driven by the transistor TR2 having a source follower circuit configuration in which the source is connected to the anode of the EL element 12. A signal level holding capacitor C1 is provided at the gate of TR2. Here, one end of the signal level holding capacitor C1 is connected to the gate of the transistor TR2, and the other end is connected to a reference voltage. In the example of FIG. 6, this reference voltage is set to the power supply voltage Vcc. In the display device 11, the signal level holding capacitor C1 is connected to the signal line SIG by the transistor TR1 that is turned on by the write signal WS output from the write scan 4A, whereby the signal line is moved in response to the write signal WS. The gate voltage Vg of the transistor TR2 is set according to the signal level of the drive signal output to SIG. As a result, the display device 11 drives the EL element 12 with the current according to the gate voltage Vg set in this way, and causes the EL element 12 of each pixel 3 to emit light with the gradation according to the gradation data D1. A desired image can be displayed.

しかしながら有機ELにおいては、図7に示すように、使用により電流が流れ難くなる方向に電流電圧特性が変化する。なおこの図7及び図8において、符号L1が初期の特性を示し、符号L2が経時変化による特性を示すものである。これに対して図6について上述したソーフフォロワ回路による駆動においては、図8に示すように、トランジスタTR2のドレインソース間電圧Vds−ソースドレイン電流Idsの特性曲線に対して、負荷による特性曲線が交差してなる交点が動作点となる。これにより有機ELにおいて、電圧電流特性が変化すると、その分、EL素子に流れる電流が減少し、これらにより各画素の輝度が徐々に低下する問題がある。   However, in the organic EL, as shown in FIG. 7, the current-voltage characteristics change in a direction in which current does not easily flow through use. 7 and 8, reference numeral L1 indicates an initial characteristic, and reference numeral L2 indicates a characteristic due to change over time. On the other hand, in the driving by the sofa follower circuit described above with reference to FIG. 6, the characteristic curve due to the load intersects the characteristic curve of the drain-source voltage Vds−source drain current Ids of the transistor TR2 as shown in FIG. The intersecting point becomes the operating point. Thereby, in the organic EL, when the voltage-current characteristic is changed, the current flowing through the EL element is reduced accordingly, and there is a problem that the luminance of each pixel is gradually lowered.

この問題を解決する1つの方法として、このようなゲート電圧Vgによる階調の設定に代えてゲートソース間電圧Vgsによる階調の設定によりEL素子の駆動電流を制御する方法が考えられる。すなわちTFTのドレイン電流Idsにおいては、(1/2)×μ×(W/L)Cox(Vgs−Vth) により表され、これによりゲートソース間電圧Vgsによる階調の設定により経時変化による駆動電流の変化を防止することができる。ここでμはキャリアの移動度、Wはゲート幅、Lはゲート長、Coxは単位面積当たりのゲート容量、Vthはしきい値電圧である。 As one method for solving this problem, a method of controlling the driving current of the EL element by setting the gradation by the gate-source voltage Vgs instead of the setting of the gradation by the gate voltage Vg can be considered. That is, the drain current Ids of the TFT is expressed by (1/2) × μ × (W / L) Cox (Vgs−Vth) 2 , and thereby, the driving due to the change with time by setting the gradation by the gate-source voltage Vgs. A change in current can be prevented. Here, μ is the carrier mobility, W is the gate width, L is the gate length, Cox is the gate capacitance per unit area, and Vth is the threshold voltage.

このため図6との対比により図9に示すように、各画素22において、トランジスタTR2のゲートに対する信号レベル保持用のコンデンサC1の配置に代えて、このトランジスタTR2のゲートソース間に信号レベル保持用のコンデンサC2を配置し、この信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する。またドライブスキャン信号dsによりオン動作するトランジスタTR3をトランジスタTR2のソースに接続し、信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する期間の間、このトランジスタTR3によりトランジスタTR2のソース電位を一定電位に設定する。なお図9においては、この一定電位がアース電位の場合である。またこのような画素22による表示部23の構成に対応して、垂直駆動回路24においては、ライトスキャン回路24Aに加えて、このライトスキャン回路24Aによる書き込み信号WSの出力に同期してドライブスキャン信号dsを出力するドライブスキャン回路(DSCN)24Bを設ける。また水平駆動回路25においては、これらの構成に対応するように駆動信号を生成する。   Therefore, as shown in FIG. 9 in comparison with FIG. 6, in each pixel 22, in place of the signal level holding capacitor C1 with respect to the gate of the transistor TR2, a signal level holding signal is provided between the gate and source of the transistor TR2. The capacitor C2 is disposed, and the signal level of the signal line SIG is set in the signal level holding capacitor C2. Further, the transistor TR3 which is turned on by the drive scan signal ds is connected to the source of the transistor TR2, and during the period in which the signal level of the signal line SIG is set in the signal level holding capacitor C2, the transistor TR3 causes the source potential of the transistor TR2 to be set. Is set to a constant potential. In FIG. 9, this constant potential is the ground potential. Corresponding to the configuration of the display unit 23 including such pixels 22, in the vertical drive circuit 24, in addition to the write scan circuit 24A, the drive scan signal is synchronized with the output of the write signal WS by the write scan circuit 24A. A drive scan circuit (DSCN) 24B for outputting ds is provided. The horizontal drive circuit 25 generates drive signals so as to correspond to these configurations.

しかして実際上、図10(A)〜(D)に示すように、トランジスタTR3をオン状態に切り換えると、トランジスタTR2のソース電位においては、除々に電圧が立ち下がる。これによりこの場合、書き込み信号WSによるコンデンサC2への信号線SIGの信号レベルの設定に先行して、ドライブスキャン信号dsによりトランジスタTR3をオン動作させ、トランジスタTR2(TR1)のソース電圧Vsが立ち下がって十分に一定の電位となった後、書き込み信号WSによりトランジスタTR3をオン動作させ、信号レベル保持用のコンデンサC2に信号線SIGの信号レベルVinを設定する。またその後、書き込み信号WSを立ち下げてトランジスタTR2をオフ状態に設定した後、ドライブスキャン信号dsを立ち下げる。これによりこのソースフォロワ回路においては、ソース電圧Vsが立ち上がって信号レベル保持用のコンデンサC2に設定された信号レベルVinに応じた電流駆動によりEL素子12が発光を開始する。なお図11(A)〜(D)は、図10の各期間T1〜T4に対応するトランジスタTR2、TR3の設定を示す接続図である。   Actually, as shown in FIGS. 10A to 10D, when the transistor TR3 is turned on, the voltage gradually falls at the source potential of the transistor TR2. Accordingly, in this case, prior to setting the signal level of the signal line SIG to the capacitor C2 by the write signal WS, the transistor TR3 is turned on by the drive scan signal ds, and the source voltage Vs of the transistor TR2 (TR1) falls. After the potential becomes sufficiently constant, the transistor TR3 is turned on by the write signal WS, and the signal level Vin of the signal line SIG is set in the signal level holding capacitor C2. Thereafter, the write signal WS is lowered to turn off the transistor TR2, and then the drive scan signal ds is lowered. Thus, in this source follower circuit, the source voltage Vs rises and the EL element 12 starts to emit light by current driving according to the signal level Vin set in the signal level holding capacitor C2. 11A to 11D are connection diagrams showing settings of the transistors TR2 and TR3 corresponding to the periods T1 to T4 in FIG.

このようにしてゲート電圧Vgによる階調の設定に代えてゲートソース間電圧Vgsによる階調の設定によりEL素子12の駆動電流を制御すれば、EL素子12の特性が変化した場合であっても、階調データD1により決まる一定電流によりEL素子12を駆動し得、これにより経時変化による画質劣化を有効に回避することができる。   Thus, if the drive current of the EL element 12 is controlled by the gradation setting by the gate-source voltage Vgs instead of the gradation setting by the gate voltage Vg, even if the characteristics of the EL element 12 change. The EL element 12 can be driven by a constant current determined by the gradation data D1, thereby effectively avoiding image quality deterioration due to changes over time.

しかしながらこの図9に示す構成においては、ドライブスキャン信号dsによりトランジスタTR3をオン動作させている期間T2、T3、T4の間、トランジスタTR2、トランジスタTR3に電源VCCから貫通電流が流れ続けることになる。これにより消費電力が増大する問題がある。   However, in the configuration shown in FIG. 9, the through current continues to flow from the power supply VCC to the transistors TR2 and TR3 during the periods T2, T3, and T4 during which the transistor TR3 is turned on by the drive scan signal ds. As a result, there is a problem that power consumption increases.

またこのような期間T2、T3、T4においては、書き込み信号WSにより信号レベル保持用のコンデンサC2に信号線SIGの信号レベルを設定する期間T3に比して広くすることが必要なことにより、複数ラインでこれらの期間T2、T3、T4が重なり合い、これにより隣接する画素の影響が現れる。具体的には、図12に示すように、トランジスタTR3のソース電位を設定する配線パターンにおいて、これら期間T2〜T4が重なり合ってなる画素回路の電流が流れることにより、またこの配線パターンにおいては、ある程度の抵抗値を有することにより、例えば表示部23の上下でこれらの配線パターンを接地する場合には、垂直方向の画面中央側の画素程、トランジスタTR3のソース電位が上昇し、その分、信号レベル保持用のコンデンサC2の両端電圧が低下し、これにより図13に示すように、中央側で明るさが低下してなるようなシェーディングが発生する。   Further, in such periods T2, T3, and T4, it is necessary to make the signal level S of the capacitor C2 for holding the signal level wider than the period T3 in which the signal level of the signal line SIG is set by the write signal WS. These periods T2, T3, and T4 overlap in the line, thereby causing the influence of adjacent pixels. Specifically, as shown in FIG. 12, in the wiring pattern for setting the source potential of the transistor TR3, the current of the pixel circuit in which the periods T2 to T4 overlap each other flows. For example, when these wiring patterns are grounded at the top and bottom of the display unit 23, the source potential of the transistor TR3 rises as the pixel on the center side of the screen in the vertical direction. As a result, the voltage across the holding capacitor C2 is lowered, and as shown in FIG. 13, shading occurs such that the brightness is lowered at the center side.

また図14に示すように、周囲を中間階調に設定し、中央に低階調の領域を形成した場合、この低階調の領域の下側に、階調の高い領域が形成され、いわゆる縦方向のクロストークが発生する。
USP5,684,365 特開平8−234683号
As shown in FIG. 14, when the periphery is set to an intermediate gradation and a low gradation area is formed at the center, a high gradation area is formed below the low gradation area. Vertical crosstalk occurs.
USP 5,684,365 JP-A-8-234683

本発明は以上の点を考慮してなされたもので、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置、ディスプレイ装置の駆動方法を提案しようとするものである。   The present invention has been made in consideration of the above points, and in the case of setting a gradation by setting a voltage to a capacitor provided between a gate and a source for a transistor that drives a light emitting element with a source follower circuit configuration. In addition, an object of the present invention is to propose a display device and a display device driving method capable of reducing power consumption and effectively avoiding the influence from adjacent pixels.

かかる課題を解決するため請求項1の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部と、表示部を駆動して画素の階調を設定する駆動回路とを有するディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられたコンデンサと、トランジスタへの電源の供給を停止する電源用のスイッチ回路と、トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、駆動回路は、電源用のスイッチ回路、基準電圧用のスイッチ回路、信号線用のスイッチ回路の駆動により、信号線の信号レベルをコンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧によりトランジスタで発光素子を電流駆動し、コンデンサにおける信号線の信号レベルの設定において、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続して、信号線用のスイッチ回路によりトランジスタのゲートを信号線に接続してコンデンサに信号線の電位を設定し、少なくとも基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間、電源用のスイッチ回路によりトランジスタへの電源の供給を停止する。   In order to solve this problem, in the first aspect of the present invention, a display device having a display unit in which pixels driven by current drive are arranged in a matrix and a drive circuit for driving the display unit to set the gradation of the pixel. Applying to the above, the pixel has a light emitting element, a transistor for driving the light emitting element by a source follower circuit configuration, a capacitor provided between the gate and source of the transistor, and a power supply switch for stopping the power supply to the transistor A circuit, a reference voltage switch circuit for connecting the source of the transistor to the reference voltage, and a signal line switch circuit for connecting the gate of the transistor to the signal line, the drive circuit is a power supply switch circuit, The signal level of the signal line is set in the capacitor by driving the switch circuit for the reference voltage and the switch circuit for the signal line. The transistor drives the light emitting element with the voltage between the gate and the source according to the signal level set in the sensor, and in setting the signal level of the signal line in the capacitor, the source of the transistor is connected to the reference voltage by the reference voltage switch circuit, The signal line switch circuit connects the transistor gate to the signal line and sets the signal line potential to the capacitor. At least during the period when the reference voltage switch circuit connects the transistor source to the reference voltage The power supply to the transistor is stopped by the switch circuit.

また請求項3の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置に適用して、画素が、発光素子と、ソースフォロワ回路構成により発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられたコンデンサと、トランジスタのソースを基準電圧に接続して、トランジスタのソース電位を基準電圧により設定する基準電圧用のスイッチ回路と、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間において、トランジスタのゲートを信号線に接続してコンデンサに信号線の信号レベルを設定する信号線用のスイッチ回路と、少なくとも、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間の間、トランジスタへの電源の供給を停止する電源用のスイッチ回路とを備えるようにする。   According to a third aspect of the present invention, the pixel is applied to a display device having a display unit in which pixels driven by current are arranged in a matrix, and the pixel drives the light emitting element by a light emitting element and a source follower circuit configuration. And a capacitor provided between the gate and source of the transistor, a switch circuit for the reference voltage that connects the source of the transistor to the reference voltage, and sets the source potential of the transistor by the reference voltage, and a switch circuit for the reference voltage A signal line switch circuit for setting the signal level of the signal line in the capacitor by connecting the transistor gate to the signal line in a period in which the source of the transistor is connected to the reference voltage, and at least a reference voltage switch circuit During the period when the source of the transistor is connected to the reference voltage. So as to comprise a switch circuit for power supply to stop the power supply to the register.

また請求項4の発明においては、電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置の駆動方法に適用して、画素が、発光素子と、ソースフォロワ回路構成により画素の発光素子を駆動するトランジスタと、トランジスタのゲートソース間に設けられたコンデンサと、トランジスタへの電源の供給を停止する電源用のスイッチ回路と、トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、ディスプレイ装置の駆動方法は、電源用のスイッチ回路、基準電圧用のスイッチ回路、信号線用のスイッチ回路の駆動により、信号線の信号レベルをコンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧によりトランジスタで発光素子を電流駆動し、コンデンサにおける信号線の信号レベルの設定において、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続して、信号線用のスイッチ回路によりトランジスタのゲートを信号線に接続してコンデンサに信号線の電位を設定し、少なくとも基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間、電源用のスイッチ回路によりトランジスタへの電源の供給を停止する。   According to a fourth aspect of the present invention, the pixel is applied to a driving method of a display device having a display unit in which pixels driven by current drive are arranged in a matrix, and the pixel emits light by a light emitting element and a source follower circuit configuration. A transistor for driving the element, a capacitor provided between the gate and source of the transistor, a switch circuit for power supply for stopping supply of power to the transistor, and a switch circuit for reference voltage for connecting the source of the transistor to the reference voltage And a signal line switch circuit for connecting the gate of the transistor to the signal line, and the display device is driven by a power supply switch circuit, a reference voltage switch circuit, and a signal line switch circuit. To set the signal level of the signal line to the capacitor, and The light emitting element is driven by the transistor by the voltage between the sources, and in setting the signal level of the signal line in the capacitor, the source of the transistor is connected to the reference voltage by the switch circuit for the reference voltage, and the transistor by the switch circuit for the signal line Connect the gate of the transistor to the signal line, set the signal line potential to the capacitor, and supply power to the transistor with the power supply switch circuit for at least the period when the source of the transistor is connected to the reference voltage with the reference voltage switch circuit. Stop supplying.

請求項1の構成により、電源用のスイッチ回路、基準電圧用のスイッチ回路、信号線用のスイッチ回路の駆動により、信号線の信号レベルをコンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧によりトランジスタで発光素子を電流駆動し、コンデンサにおける信号線の信号レベルの設定において、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続して、信号線用のスイッチ回路によりトランジスタのゲートを信号線に接続してコンデンサに信号線の電位を設定するようにすれば、ソースフォロワ回路構成による発光素子の駆動において、この発光素子の特性が変化した場合でも、この特性の変化による駆動電流の変化を防止することができる。このとき少なくとも基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続している期間、電源用のスイッチ回路によりトランジスタへの電源の供給を停止すれば、基準電圧用のスイッチ回路によりトランジスタのソースを基準電圧に接続した場合であっても、このトランジスタにあっては電流が流れないようにすることができ、その分、消費電力を少なくすることができる。またこのように電流が流れないことにより、表示部の各部において、基準電圧が変化しないようにし得、これによりこの基準電圧の変化による隣接する画素からの影響を有効に回避して、縦方向のシェーディング、クロストーク等を防止することができる。   According to the configuration of the first aspect, the signal level of the signal line is set in the capacitor by driving the switch circuit for the power supply, the switch circuit for the reference voltage, and the switch circuit for the signal line, and the gate based on the signal level set in the capacitor The light emitting element is driven by the transistor by the voltage between the sources, and in setting the signal level of the signal line in the capacitor, the source of the transistor is connected to the reference voltage by the switch circuit for the reference voltage, and the transistor by the switch circuit for the signal line If the gate of the signal line is connected to the signal line and the potential of the signal line is set to the capacitor, even if the characteristic of the light emitting element changes in driving the light emitting element by the source follower circuit configuration, A change in driving current can be prevented. At this time, if the supply of power to the transistor is stopped by the power supply switch circuit at least while the source of the transistor is connected to the reference voltage by the reference voltage switch circuit, the reference voltage switch circuit causes the transistor source Even when this is connected to the reference voltage, current can be prevented from flowing in this transistor, and power consumption can be reduced accordingly. Further, since the current does not flow in this way, it is possible to prevent the reference voltage from changing in each part of the display unit, thereby effectively avoiding the influence from the adjacent pixels due to the change in the reference voltage, and in the vertical direction. Shading, crosstalk, etc. can be prevented.

これにより請求項3、請求項4の構成によれば、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるディスプレイ装置、ディスプレイ装置の駆動方法を提供することができる。   Thus, according to the configurations of claims 3 and 4, it is possible to provide a display device and a display device driving method capable of reducing power consumption and effectively avoiding the influence from adjacent pixels. it can.

本発明によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。   According to the present invention, when a gradation is set by setting a voltage to a capacitor provided between a gate and a source for a transistor that current-drives a light emitting element with a source follower circuit configuration, power consumption is reduced. Can effectively avoid the influence from adjacent pixels.

以下、適宜図面を参照しながら本発明の実施例を詳述する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.

(1)実施例の構成
図2は、図5、図9との対比により本発明の実施例に係るディスプレイ装置を示すブロック図である。このディスプレイ装置31において、表示部32は、電流駆動による画素(PX)33をマトリックス状に配置され、この画素33に対して、3つの走査線SCN、SCN1、SCN2がライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN1、SCN2と直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる表示部2に対して、ディスプレイ装置31は、垂直駆動回路34により走査線SCN、SCN1、SCN2を駆動して順次ライン単位で画素33に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路25により信号線SIGを駆動して各画素33の階調を設定するようになされている。
(1) Configuration of Embodiment FIG. 2 is a block diagram showing a display device according to an embodiment of the present invention in comparison with FIG. 5 and FIG. In the display device 31, the display unit 32 includes current-driven pixels (PX) 33 arranged in a matrix, and three scanning lines SCN, SCN 1, SCN 2 are provided in the horizontal direction for each pixel 33. It is done. Further, a signal line SIG is provided in the vertical direction for each column so as to be orthogonal to these scanning lines SCN, SCN1, and SCN2. For the display unit 2 formed in this way, the display device 31 drives the scanning lines SCN, SCN1, and SCN2 by the vertical drive circuit 34, and the operation of the pixel circuit provided in the pixel 33 sequentially in line units. In addition, the gray level of each pixel 33 is set by driving the signal line SIG by the horizontal drive circuit 25 so as to correspond to the control of the pixel circuit.

このため垂直駆動回路34は、ライトスキャン回路(WSCN)34Aにより、各画素33への書き込みをライン単位で順次指示する書き込み信号WSを生成し、この書き込み信号WSを走査線SCNに出力して各画素33における階調の設定を制御するようになされている。またこのライトスキャン回路34Aによる書き込み信号WSの出力に同期してドライブスキャン信号ds1、ds2をそれぞれ出力するドライブスキャン回路(DSCN)34B、ドライブスキャン回路(DSCN2)34Cが設けられるようになされている。   Therefore, the vertical drive circuit 34 generates a write signal WS for sequentially instructing writing to each pixel 33 in units of lines by the write scan circuit (WSCN) 34A, and outputs the write signal WS to the scan line SCN. The setting of gradation in the pixel 33 is controlled. In addition, a drive scan circuit (DSCN) 34B and a drive scan circuit (DSCN2) 34C for outputting drive scan signals ds1 and ds2 in synchronization with the output of the write signal WS by the write scan circuit 34A are provided.

また水平駆動回路35においては、各画素33の階調を指示する階調データD1に応じて駆動信号を生成し、この駆動信号を水平セレクタ(HSEL)35Aにより各信号線SIGに振り分けて出力するようになされている。   In the horizontal drive circuit 35, a drive signal is generated according to the gradation data D1 indicating the gradation of each pixel 33, and this drive signal is distributed to each signal line SIG by a horizontal selector (HSEL) 35A and output. It is made like that.

図1は、図9との対比によりこのディスプレイ装置1に係る各画素33を示す接続図である。このディスプレイ装置1に係る画素33においては、図9を用いて説明した画素22の構成において、トランジスタTR2のドレインと電源VCCとの間に、トランジスタTR4が設けられる。このディスプレイ装置31は、このトランジスタTR4の制御によりトランジスタTR2への電源の供給が停止されてEL素子12の発光が停止され、トランジスタTR2のゲートソース間電圧を信号線SIGにより設定する期間の間、トランジスタTR2に電流が流れないように設定される。これによりこの実施例では、消費電力を低減し、さらには垂直方向に隣接する画素による各種の影響を防止するようになされている。なお画素33を構成するトランジスタTR1〜TR4は、NチャンネルMOS型のTFTであり、水平駆動回路35、垂直駆動回路34と共にガラス基板上に、アモルファスプロセスにより一体に形成されるようになされている。   FIG. 1 is a connection diagram showing each pixel 33 according to the display device 1 in comparison with FIG. In the pixel 33 according to the display device 1, the transistor TR4 is provided between the drain of the transistor TR2 and the power supply VCC in the configuration of the pixel 22 described with reference to FIG. In the display device 31, the supply of power to the transistor TR2 is stopped by the control of the transistor TR4, the light emission of the EL element 12 is stopped, and the gate-source voltage of the transistor TR2 is set by the signal line SIG. It is set so that no current flows through the transistor TR2. As a result, in this embodiment, power consumption is reduced, and various influences by pixels adjacent in the vertical direction are prevented. The transistors TR1 to TR4 constituting the pixel 33 are N-channel MOS type TFTs, and are integrally formed on the glass substrate together with the horizontal drive circuit 35 and the vertical drive circuit 34 by an amorphous process.

すなわち図3に示すように、垂直駆動回路34においては、ライトスキャン回路34Aにより、階調データD1による1フレーム(1f)において、水平走査期間(1H)単位で順次走査線SCNの書き込み信号WSを立ち上げ(図3(A))、これにより対応するラインの画素回路において、トランジスタTR1をオン状態に設定してトランジスタTR2のゲートソースに設けられているコンデンサC2に信号線SIGの電圧Vinを設定する。これによりディスプレイ装置1では、トランジスタTR2が、ソースフォロワ回路構成により画素33の発光素子12を駆動するトランジスタを構成し、トランジスタTR1が、このトランジスタTR2のゲートを信号線SIGに接続してコンデンサC2に信号線SIGの信号レベルを設定する信号線用のスイッチ回路を構成するようになされている。   That is, as shown in FIG. 3, in the vertical drive circuit 34, the write scan circuit 34A sequentially applies the write signal WS of the scanning line SCN in units of horizontal scanning period (1H) in one frame (1f) based on the gradation data D1. As shown in FIG. 3A, the transistor TR1 is turned on and the voltage Vin of the signal line SIG is set in the capacitor C2 provided at the gate source of the transistor TR2 in the pixel circuit of the corresponding line. To do. Thereby, in the display device 1, the transistor TR2 constitutes a transistor that drives the light emitting element 12 of the pixel 33 by the source follower circuit configuration, and the transistor TR1 connects the gate of the transistor TR2 to the signal line SIG to the capacitor C2. A switch circuit for a signal line for setting the signal level of the signal line SIG is configured.

このようにしてコンデンサC2に信号線SIGの信号レベルを設定する際に、垂直駆動回路34は、ドライブスキャン回路34Bよりドライブスキャン信号ds1を立ち上げ(図3(B))、これによりトランジスタTR2のソースを基準電圧に接続する。なおここでこのディスプレイ装置31では、この基準電位がアース電位に設定される。これによりディスプレイ装置31では、いわゆるブートスラップ回路により、信号線SIGの信号レベルをコンデンサC2に確実に設定するようになされている。これによりトランジスタTR3は、トランジスタTR2のソースを基準電圧に接続して、トランジスタTR2のソース電位を基準電圧により設定する基準電圧用のスイッチ回路を構成するようになされている。   When the signal level of the signal line SIG is set in the capacitor C2 in this way, the vertical drive circuit 34 raises the drive scan signal ds1 from the drive scan circuit 34B (FIG. 3B), thereby the transistor TR2 Connect the source to the reference voltage. Here, in this display device 31, this reference potential is set to the ground potential. Thereby, in the display device 31, the signal level of the signal line SIG is reliably set in the capacitor C2 by a so-called boot slap circuit. Thereby, the transistor TR3 is configured to connect a source of the transistor TR2 to the reference voltage and constitute a reference voltage switch circuit for setting the source potential of the transistor TR2 by the reference voltage.

垂直駆動回路34は、これら書き込み信号WS、ドライブスキャン信号ds1に対して、ドライブスキャン信号ds1より先行してドライブスキャン回路34Bよりドライブスキャン信号ds2を立ち上げ(図3(C))、これら書き込み信号WS、ドライブスキャン信号ds1が立ち上がっている期間の間、トランジスタTR4をオフ状態に設定し、これにより少なくとも基準電圧用のスイッチ回路によりトランジスタTR2のソースを基準電圧に接続している期間においては、トランジスタTR2のドレインを電源VCCから切り離すようになされている。   The vertical drive circuit 34 raises the drive scan signal ds2 from the drive scan circuit 34B prior to the drive scan signal ds1 with respect to the write signal WS and the drive scan signal ds1 (FIG. 3C). During the period when the WS and drive scan signal ds1 rises, the transistor TR4 is set in the OFF state, and at least in the period when the source of the transistor TR2 is connected to the reference voltage by the reference voltage switch circuit. The drain of TR2 is disconnected from the power supply VCC.

これにより各画素回路は、1フィールドの所定の期間TAにおいて、図4(A)に示すように、トランジスタTR1、TR3がオフ状態に設定され、またトランジスタTR4がオン状態に設定され、コンデンサC2に設定されてなる信号線SIGの電圧Vinによるゲートソース間電圧Vgsに応じた電流IdsによりトランジスタTR2でEL素子12を電流駆動するようになされている。またこの状態でドライブスキャン回路34Cよりドライブスキャン信号ds2が立ち上げられると、図4(B)に示すように、トランジスタTR2への電源VCCの供給が停止され、図3において期間TBにより示すように、トランジスタTR2のソース電圧Vs(図3(D))においては、EL素子12の電流特性により流れる電流により徐々に低下し、このソース電圧Vsの低下に伴ってトランジスタTR2のゲート電圧Vg(図3(E))も徐々に低下し、トランジスタTR2のソース電圧VsがEL素子12のしきい値電圧Vthになると、これらソース電圧Vs、ゲート電圧Vgの低下が停止することになる。   Accordingly, in each pixel circuit, in a predetermined period TA of one field, as shown in FIG. 4A, the transistors TR1 and TR3 are set in the off state, the transistor TR4 is set in the on state, and the capacitor C2 is connected. The EL element 12 is driven by the transistor TR2 by the current Ids corresponding to the gate-source voltage Vgs based on the set voltage Vin of the signal line SIG. In this state, when the drive scan signal ds2 is raised from the drive scan circuit 34C, the supply of the power supply VCC to the transistor TR2 is stopped as shown in FIG. 4B, and as shown by the period TB in FIG. The source voltage Vs of the transistor TR2 (FIG. 3D) gradually decreases due to the current flowing due to the current characteristics of the EL element 12, and as the source voltage Vs decreases, the gate voltage Vg of the transistor TR2 (FIG. 3). (E)) also gradually decreases, and when the source voltage Vs of the transistor TR2 becomes the threshold voltage Vth of the EL element 12, the decrease of the source voltage Vs and the gate voltage Vg is stopped.

この実施例では、このようにトランジスタTR2のソース電圧VsがEL素子12のしきい値電圧Vthとほぼ一致してなる時点で、ドライブスキャン回路34Bよりドライブスキャン信号ds1が立ち上げられ、これにより図4(C)に示すようにトランジスタTR3がオン状態に設定されてトランジスタTR2のソース電圧Vsがアース電位に立ち下げられる(図3における期間TC)。   In this embodiment, when the source voltage Vs of the transistor TR2 substantially coincides with the threshold voltage Vth of the EL element 12, the drive scan signal ds1 is raised from the drive scan circuit 34B. As shown in FIG. 4C, the transistor TR3 is set to the on state, and the source voltage Vs of the transistor TR2 falls to the ground potential (period TC in FIG. 3).

またこのようにしてソース電圧Vsをアース電位に設定した状態で、書き込み信号WSが立ち上げられ、図4(D)に示すように、トランジスタTR1がオン状態に設定され、これにより信号線SIGの電位VinがコンデンサC2に設定される(図3における期間TD)。その後、画素33においては、書き込み信号WSが立ち上げられて、図4(E)に示すように、トランジスタTR1がオフ状態に戻され(図3における期間TE)、また続いてドライブスキャン信号ds1、ds2が順次立ち上げられ、これにより図4(F)に示すように、元の状態に戻され、電源VCCによりトランジスタTR2が、動作してEL素子12の駆動を開始する。   Further, the write signal WS is raised in the state where the source voltage Vs is set to the ground potential in this way, and as shown in FIG. 4D, the transistor TR1 is set to the on state, whereby the signal line SIG The potential Vin is set to the capacitor C2 (period TD in FIG. 3). After that, in the pixel 33, the write signal WS is raised and the transistor TR1 is turned off as shown in FIG. 4E (period TE in FIG. 3). Subsequently, the drive scan signal ds1, As shown in FIG. 4 (F), ds2 is sequentially raised, so that the original state is restored, and the transistor TR2 is operated by the power supply VCC to start driving the EL element 12.

これによりトランジスタTR2においては、コンデンサC2に設定されてなるゲートソース間電圧Vgsの差分を保ったままゲート電圧Vg、ソース電圧Vsが徐々に立ち上がり、この立ち上がりによりEL素子12が発光を開始する。またコンデンサC2に設定されてなるゲートソース間電圧Vgsに対応する電圧にまでソース電圧Vsが立ち上がると、ゲート電圧Vg、ソース電圧Vsの変化が停止し、この状態でゲートソース間電圧Vgsに対応する駆動電流IdsによりEL素子12を駆動する。   Thereby, in the transistor TR2, the gate voltage Vg and the source voltage Vs gradually rise while maintaining the difference between the gate-source voltage Vgs set in the capacitor C2, and the EL element 12 starts to emit light by this rise. Further, when the source voltage Vs rises to a voltage corresponding to the gate-source voltage Vgs set in the capacitor C2, the changes in the gate voltage Vg and the source voltage Vs are stopped, and in this state, the source voltage Vs corresponds to the gate-source voltage Vgs. The EL element 12 is driven by the drive current Ids.

(2)実施例の動作
以上の構成において、このディスプレイ装置31は(図2)、垂直駆動回路34による走査線SCN、SCN1、SCN2の駆動により順次ライン単位で表示部32の画素33が選択され、またこの画素33の選択により水平駆動回路35により駆動される信号線SIGの信号レベルが各画素33に設定される。ディスプレイ装置31は、この各画素33に設定した信号レベルにより各画素33が発光して所望の画像が表示される。
(2) Operation of Embodiment In the above-described configuration (FIG. 2), the display device 31 sequentially selects the pixels 33 of the display unit 32 in units of lines by driving the scanning lines SCN, SCN1, and SCN2 by the vertical drive circuit 34. In addition, the signal level of the signal line SIG driven by the horizontal drive circuit 35 is set in each pixel 33 by the selection of the pixel 33. In the display device 31, each pixel 33 emits light according to the signal level set to each pixel 33, and a desired image is displayed.

ディスプレイ装置31では(図1、図3、図4)、各画素33において、EL素子12を駆動するソースフォロワ回路構成のトランジスタTR2のゲートソースにコンデンサC2が設けられ、トランジスタTR3によるスイッチ回路によりこのトランジスタTR2のソースを基準電圧であるアース電位に設定した状態で、トランジスタTR1によるスイッチ回路によりトランジスタTR2のゲートを信号線SIGに接続することにより、このような信号線SIGの信号レベルが各画素33に設定される。   In the display device 31 (FIGS. 1, 3, and 4), in each pixel 33, a capacitor C2 is provided at the gate source of the transistor TR2 of the source follower circuit configuration for driving the EL element 12, and this is performed by a switch circuit by the transistor TR3. By connecting the gate of the transistor TR2 to the signal line SIG by the switch circuit by the transistor TR1 in a state where the source of the transistor TR2 is set to the ground potential which is a reference voltage, the signal level of the signal line SIG is set to each pixel 33. Set to

これによりこのディスプレイ装置31では、EL素子12の特性が経時変化した場合でも、階調データD1に応じた電流駆動によりEL素子12を駆動することができる。また画素回路をnチャンネルMOS型によるTFTトランジスタにより構成して、ソースフォロワ回路構成によるEL素子12を電流駆動して、このような駆動を実現することができる。   Thus, in the display device 31, even when the characteristics of the EL element 12 change with time, the EL element 12 can be driven by current driving according to the gradation data D1. Further, such a driving can be realized by configuring the pixel circuit by an n-channel MOS type TFT transistor and driving the EL element 12 having a source follower circuit configuration by current driving.

しかしながら何ら対策を講じない場合には、各画素33において、トランジスタTR2、TR3を介して電流が流れ続け、その分、無駄に電力を消費して消費電力が増大することになる。またこの電流による基準電圧の変化により垂直方向に隣接する画素による影響が発生し、縦シェーディング、クロストークが発生する。   However, if no measures are taken, current continues to flow through the transistors TR2 and TR3 in each pixel 33, and power is consumed unnecessarily and power consumption increases accordingly. Further, the change in the reference voltage due to the current causes an influence by pixels adjacent in the vertical direction, and vertical shading and crosstalk occur.

このためこの実施例においては、トランジスタTR2のドレインと電源VCCとの間にトランジスタTR4が設けられ、少なくともトランジスタTR3によりトランジスタTR2のソースを基準電圧に接続している期間の間、このトランジスタTR4によりトランジスタTR2への電源VCCの供給が停止される。これによりトランジスタTR2、TR3を介して電源VCCから電流が流れないようにし得、このような電流が流れ続けてなることによる消費電力の増大が防止される。またこのような電流による垂直方向に隣接する画素による影響を防止して縦シェーディング、クロストークを防止し、ユニフォーミティの高い画質を得ることができる。   Therefore, in this embodiment, the transistor TR4 is provided between the drain of the transistor TR2 and the power supply VCC, and at least during the period in which the source of the transistor TR2 is connected to the reference voltage by the transistor TR3, the transistor TR4 The supply of power VCC to TR2 is stopped. As a result, current can be prevented from flowing from the power supply VCC via the transistors TR2 and TR3, and an increase in power consumption due to the continued flow of such current is prevented. Further, it is possible to prevent the influence of pixels adjacent in the vertical direction due to such a current, prevent vertical shading and crosstalk, and obtain a high uniformity image quality.

この実施例では、トランジスタTR4によりトランジスタTR2への電源VCCの供給を停止した後、トランジスタTR2のソース電圧Vsが十分に立ち下がって、信号線SIGによる電位VinをコンデンサC2に設定するように、トランジスタTR1、TR3の動作が切り換えられ、これによりEL素子12の発光、非発光の期間においては、このトランジスタTR4のオンオフ制御により実行されて、この非発光の期間における消費電力を格段的に小さくすることができる。これにより簡易な制御により発光、非発光の期間を制御して消費電力を低減することもできる。   In this embodiment, after the transistor TR4 stops supplying the power supply VCC to the transistor TR2, the source voltage Vs of the transistor TR2 sufficiently falls, and the potential Vin by the signal line SIG is set to the capacitor C2. The operation of TR1 and TR3 is switched, so that during the light emission and non-light emission periods of the EL element 12, it is executed by the on / off control of this transistor TR4, and the power consumption in this non-light emission period is remarkably reduced. Can do. Accordingly, the light emission and non-light emission periods can be controlled by simple control to reduce power consumption.

またこのようにして完全にトランジスタTR2のソース電圧Vsが立ち下げられてコンデンサC2が信号線SIGの電圧Vinにより設定されることにより、EL素子12に殆ど電流を流さないような階調の場合、すなわち黒の階調によりEL素子12を駆動する場合に、確実に画素の階調を黒レベルに設定し得、これにより高品位の画像を提供することができる。   In this way, when the source voltage Vs of the transistor TR2 is completely lowered and the capacitor C2 is set by the voltage Vin of the signal line SIG, the gradation is such that almost no current flows through the EL element 12. That is, when the EL element 12 is driven with the black gradation, the gradation of the pixel can be surely set to the black level, thereby providing a high-quality image.

(3)実施例の効果
以上の構成によれば、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間電圧の設定のためにソースを基準電圧に設定する期間、トランジスタを電源VCCに接続しないようにすることにより、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができる。
(3) Effects of the embodiment According to the above configuration, the transistor is configured to have a source set to the reference voltage for setting the gate-source voltage with respect to the transistor that drives the light emitting element with the source follower circuit configuration. By not connecting to the power supply VCC, the power consumption when the gradation is set by setting the voltage to the capacitor provided between the gate and the source for the transistor that drives the light emitting element with the source follower circuit configuration. Can be reduced, and the influence from adjacent pixels can be effectively avoided.

なお上述の実施例においては、ゲートソース間電圧の設定のためにソースを基準電圧に設定する期間の前後を含む期間について、トランジスタTR4によりトランジスタTR2への電源VCCの供給を停止する場合について述べたが、本発明はこれに限らず、ソースを基準電圧に設定する期間の間だけ、トランジスタTR4によりトランジスタTR2への電源VCCの供給を停止するようにしてもよく、さらにはこの期間の一部期間だけ、トランジスタTR4によりトランジスタTR2への電源VCCの供給を停止するようにしてもよい。このようにしてもその分、消費電力を低減し得、また隣接画素の影響を回避することができる。   In the above-described embodiment, the case where the supply of the power supply VCC to the transistor TR2 is stopped by the transistor TR4 in the period including the period before and after setting the source to the reference voltage for setting the gate-source voltage has been described. However, the present invention is not limited to this, and the supply of the power supply VCC to the transistor TR2 may be stopped by the transistor TR4 only during the period in which the source is set to the reference voltage, and further, a partial period of this period Only the supply of the power supply VCC to the transistor TR2 may be stopped by the transistor TR4. In this way, the power consumption can be reduced correspondingly, and the influence of adjacent pixels can be avoided.

また上述の実施例においては、ライン単位で画素を駆動する場合に、垂直方向に基準電圧用の配線パターンを設けることを前提に、トランジスタTR2への電源VCCの供給を停止する場合について述べたが、本発明はこれに限らず、水平方向に基準電圧用の配線パターンを設ける場合にも広く適用することができる。   In the above-described embodiment, the case where the supply of the power supply VCC to the transistor TR2 is stopped on the assumption that the wiring pattern for the reference voltage is provided in the vertical direction when the pixels are driven in units of lines has been described. The present invention is not limited to this, and can be widely applied to a case where a wiring pattern for a reference voltage is provided in the horizontal direction.

また上述の実施例においては、アモルファスシリコンのプロセスを適用してEL素子と画素回路とをガラス基板上に一体に形成する場合について述べたが、本発明はこれに限らず、ポリシリコンによりトランジスタを作成する場合、さらには表示部と別体にシリコン基板により駆動回路と作成して表示部と接続、一体化する場合等にも広く適用することができる。   In the above embodiment, the case where the EL element and the pixel circuit are integrally formed on the glass substrate by applying the amorphous silicon process has been described. However, the present invention is not limited to this, and the transistor is formed of polysilicon. In the case of creation, the present invention can be widely applied to a case where a drive circuit is created with a silicon substrate separately from the display portion and connected to and integrated with the display portion.

また上述の実施例においては、有機ELによる発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。   In the above-described embodiments, the case where the organic EL light emitting element is driven by current is described. However, the present invention is not limited to this, and can be widely applied to display devices using various light emitting elements related to current driving.

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機EL表示装置等の電流駆動による自発光の表示装置に適用することができる。   The present invention relates to a display device and a display device driving method, and can be applied to a self-luminous display device driven by current, such as an organic EL display device.

本発明の実施例に係るディスプレイ装置の画素回路を周辺構成と共に示す接続図である。FIG. 3 is a connection diagram illustrating a pixel circuit of a display device according to an embodiment of the present invention together with peripheral components. 図1の画素回路によるディスプレイ装置を示すブロック図である。It is a block diagram which shows the display apparatus by the pixel circuit of FIG. 図1の画素回路の動作の説明に供するタイムチャートである。2 is a time chart for explaining the operation of the pixel circuit of FIG. 1. 図3のタイムチャートの説明に供する接続図である。FIG. 4 is a connection diagram for explaining the time chart of FIG. 3. ディスプレイ装置の構成を示すブロック図である。It is a block diagram which shows the structure of a display apparatus. 図5のディスプレイ装置の画素回路を周辺構成と共に示す接続図である。FIG. 6 is a connection diagram illustrating a pixel circuit of the display device of FIG. 5 together with a peripheral configuration. 有機EL素子の特性を示す特性曲線図である。It is a characteristic curve figure which shows the characteristic of an organic EL element. 有機EL素子の動作点の変化の説明に供する特性曲線図である。It is a characteristic curve figure with which it uses for description of the change of the operating point of an organic EL element. ソースフォロワ回路構成による画素回路を周辺構成と共に示す接続図である。FIG. 3 is a connection diagram illustrating a pixel circuit having a source follower circuit configuration along with a peripheral configuration. 図9の画素回路の動作の説明に供するタイムチャートである。10 is a time chart for explaining the operation of the pixel circuit of FIG. 9. 図10のタイムチャートの説明に供する接続図である。FIG. 11 is a connection diagram for explaining the time chart of FIG. 10. 基準電圧の変動の説明に供する略線図である。It is a basic diagram with which it uses for description of the fluctuation | variation of a reference voltage. 縦シェーディングを示す略線図である。It is a basic diagram which shows vertical shading. クロストークを示す略線図である。It is a basic diagram which shows crosstalk.

符号の説明Explanation of symbols

1、11、21、31……ディスプレイ装置、2、23、32……表示部、3、22、33……画素、4、24、34……垂直駆動回路、4A、24A、34A……ライトスキャン回路、5、25、35……水平駆動回路、12……EL素子24B、34B、34C……ドライブスキャン回路、25A、35A……水平セレクタ、C1、C2……コンデンサ、TR1〜TR4……トランジスタ
1, 11, 21, 31 ... Display device, 2, 23, 32 ... Display unit, 3, 22, 33 ... Pixel, 4, 24, 34 ... Vertical drive circuit, 4A, 24A, 34A ... Light Scan circuit 5, 25, 35 ... Horizontal drive circuit, 12 ... EL elements 24B, 34B, 34C ... Drive scan circuit, 25A, 35A ... Horizontal selector, C1, C2 ... Capacitors, TR1-TR4 ... Transistor

Claims (4)

電流駆動による画素をマトリックス状に配置してなる表示部と、前記表示部を駆動しする駆動回路とを有するディスプレイ装置において、
前記画素が、
発光素子と、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられたコンデンサと、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
前記トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、
前記駆動回路は、
前記電源用のスイッチ回路、前記基準電圧用のスイッチ回路、前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルを前記コンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、
前記コンデンサにおける前記信号線への信号レベルの設定において、
前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続して、前記信号線用のスイッチ回路により前記トランジスタのゲートを前記信号線に接続して前記コンデンサに前記信号線の電位を設定し、
少なくとも前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間、前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止する
ことを特徴とするディスプレイ装置。
In a display device having a display unit in which pixels driven by current are arranged in a matrix and a drive circuit for driving the display unit,
The pixel is
A light emitting element;
A transistor for driving the light emitting element by a source follower circuit configuration;
A capacitor provided between the gate and source of the transistor;
A switch circuit for power supply for stopping supply of power to the transistor;
A reference voltage switch circuit for connecting a source of the transistor to a reference voltage;
A signal line switch circuit for connecting the gate of the transistor to a signal line;
The drive circuit is
By driving the switch circuit for power supply, the switch circuit for reference voltage, and the switch circuit for signal line, the signal level of the signal line is set in the capacitor, and between the gate and source according to the signal level set in the capacitor The light-emitting element is current-driven with the transistor by voltage,
In setting the signal level to the signal line in the capacitor,
The source of the transistor is connected to the reference voltage by the reference voltage switch circuit, the gate of the transistor is connected to the signal line by the signal line switch circuit, and the potential of the signal line is applied to the capacitor. Set,
The display device characterized in that supply of power to the transistor is stopped by the power switch circuit during at least a period when the source of the transistor is connected to the reference voltage by the reference voltage switch circuit.
前記トランジスタ、前記電源用のスイッチ回路、前記基準電圧用のスイッチ回路、前記信号線用のスイッチ回路がnチャンネルMOS型のトランジスタにより形成された
ことを特徴とする請求項1に記載のディスプレイ装置。
2. The display device according to claim 1, wherein the transistor, the switch circuit for power supply, the switch circuit for reference voltage, and the switch circuit for signal line are formed of n-channel MOS transistors.
電流駆動による画素をマトリックス状に配置してなるディスプレイ装置において、
前記画素が、
発光素子と、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられたコンデンサと、
前記トランジスタのソースを基準電圧に接続して、前記トランジスタのソース電位を前記基準電圧により設定する基準電圧用のスイッチ回路と、
前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間において、前記トランジスタのゲートを信号線に接続して前記コンデンサに前記信号線の信号レベルを設定する信号線用のスイッチ回路と、
少なくとも、前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間の間、前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と
を備えることを特徴とするディスプレイ装置。
In a display device in which pixels driven by current are arranged in a matrix,
The pixel is
A light emitting element;
A transistor for driving the light emitting element by a source follower circuit configuration;
A capacitor provided between the gate and source of the transistor;
A reference voltage switch circuit for connecting a source of the transistor to a reference voltage, and setting a source potential of the transistor by the reference voltage;
For a signal line, the gate of the transistor is connected to a signal line and the signal level of the signal line is set in the capacitor during a period in which the source of the transistor is connected to the reference voltage by the reference voltage switch circuit. Switch circuit,
And a power supply switch circuit for stopping supply of power to the transistor during a period in which the source of the transistor is connected to the reference voltage by the reference voltage switch circuit. Display device.
電流駆動による画素をマトリックス状に配置してなる表示部を有するディスプレイ装置の駆動方法において、
前記画素が、
発光素子と、
ソースフォロワ回路構成により前記発光素子を駆動するトランジスタと、
前記トランジスタのゲートソース間に設けられたコンデンサと、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路と、
前記トランジスタのソースを基準電圧に接続する基準電圧用のスイッチ回路と、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路とを有し、
前記ディスプレイ装置の駆動方法は、
前記電源用のスイッチ回路、前記基準電圧用のスイッチ回路、前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルを前記コンデンサに設定し、該コンデンサに設定した信号レベルによるゲートソース間電圧により前記トランジスタで前記発光素子を電流駆動し、
前記コンデンサにおける前記信号線への信号レベルの設定において、
前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続して、前記信号線用のスイッチ回路により前記トランジスタのゲートを前記信号線に接続して前記コンデンサに前記信号線の電位を設定し、
少なくとも前記基準電圧用のスイッチ回路により前記トランジスタのソースを前記基準電圧に接続している期間、前記電源用のスイッチ回路により前記トランジスタへの電源の供給を停止する
ことを特徴とするディスプレイ装置の駆動方法。
In a method for driving a display device having a display unit in which pixels driven by current are arranged in a matrix,
The pixel is
A light emitting element;
A transistor for driving the light emitting element by a source follower circuit configuration;
A capacitor provided between the gate and source of the transistor;
A switch circuit for power supply for stopping supply of power to the transistor;
A reference voltage switch circuit for connecting a source of the transistor to a reference voltage;
A signal line switch circuit for connecting the gate of the transistor to a signal line;
The driving method of the display device is:
By driving the switch circuit for power supply, the switch circuit for reference voltage, and the switch circuit for signal line, the signal level of the signal line is set in the capacitor, and between the gate and source according to the signal level set in the capacitor The light-emitting element is current-driven with the transistor by voltage,
In setting the signal level to the signal line in the capacitor,
The source of the transistor is connected to the reference voltage by the reference voltage switch circuit, the gate of the transistor is connected to the signal line by the signal line switch circuit, and the potential of the signal line is applied to the capacitor. Set,
Driving the display device, wherein supply of power to the transistor is stopped by the switch circuit for power supply at least during a period in which the source of the transistor is connected to the reference voltage by the switch circuit for reference voltage Method.
JP2003428862A 2003-12-25 2003-12-25 Display device, and method for driving display device Pending JP2005189383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003428862A JP2005189383A (en) 2003-12-25 2003-12-25 Display device, and method for driving display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428862A JP2005189383A (en) 2003-12-25 2003-12-25 Display device, and method for driving display device

Publications (1)

Publication Number Publication Date
JP2005189383A true JP2005189383A (en) 2005-07-14

Family

ID=34787695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428862A Pending JP2005189383A (en) 2003-12-25 2003-12-25 Display device, and method for driving display device

Country Status (1)

Country Link
JP (1) JP2005189383A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928642B2 (en) 2010-02-17 2015-01-06 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
USRE48891E1 (en) 2007-02-19 2022-01-11 Sony Group Corporation Display apparatus and electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060076A (en) * 1999-06-17 2001-03-06 Sony Corp Picture display device
JP2003150106A (en) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd Display device
JP2003173154A (en) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd Semiconductor device and display device
JP2003208127A (en) * 2001-11-09 2003-07-25 Sanyo Electric Co Ltd Display device
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device
JP2004029247A (en) * 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> Driving circuit for light emitting element, and picture display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060076A (en) * 1999-06-17 2001-03-06 Sony Corp Picture display device
JP2003173154A (en) * 2001-09-28 2003-06-20 Sanyo Electric Co Ltd Semiconductor device and display device
JP2003150106A (en) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd Display device
JP2003208127A (en) * 2001-11-09 2003-07-25 Sanyo Electric Co Ltd Display device
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device
JP2004029247A (en) * 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> Driving circuit for light emitting element, and picture display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE48891E1 (en) 2007-02-19 2022-01-11 Sony Group Corporation Display apparatus and electronic apparatus
US8928642B2 (en) 2010-02-17 2015-01-06 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same

Similar Documents

Publication Publication Date Title
US20200349887A1 (en) Display device and driving method thereof
JP5612988B2 (en) Pixel for organic electroluminescent display device and organic electroluminescent display device using the same
KR102290613B1 (en) Organic Light Emitting Display And Driving Method Thereof
JP5176522B2 (en) Self-luminous display device and driving method thereof
KR101399159B1 (en) Organic light-emitting display device
JP2005189643A (en) Display device and method for driving display device
JP4300492B2 (en) Display device
KR102636682B1 (en) Display device and driving method therof
JP2007140318A (en) Pixel circuit
JP2009169239A (en) Self-luminous type display, and driving method therefor
KR20170001895A (en) Pixel, driving method of the pixel and organic light emittng display device including the pixel
JP2009288761A (en) Pixel and organic electric field light emitting display device using the same
JP2010128490A (en) Pixel and organic electroluminescence display device using the same
KR20140141189A (en) Pixel and organic light emitting display device using the same
JP2004361518A (en) Pixel circuit, display device, and drive method of pixel circuit
JP2008158378A (en) Display device and method of driving the same
JPWO2009141914A1 (en) Active matrix display device
JP4281019B2 (en) Display device
KR101641381B1 (en) Display apparatus and display driving method
JP2006227239A (en) Display device and display method
JP2005189387A (en) Display device, and method for driving display device
JP2005172917A (en) Display apparatus and method of driving the same
JP4281018B2 (en) Display device
KR20090087796A (en) Active matrix organic light emitting diode display
JP4810790B2 (en) Display device and driving method of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060731

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823