JP2008125084A - 低電圧用イメージセンサ及びそのセンシング方法 - Google Patents

Abstract

【課題】一般的な４−トランジスタＣＭＯＳイメージセンサにおいてトランスファートランジスタの構造と駆動方式を変更して、トランスファートランジスタのディップデプレション動作と多重リセット方法を通じて、イメージラグを減少させ、フォトダイオードのウェルキャパシティを増加させることを目的とする。
【解決手段】本発明のイメージセンサは、受光素子と、多重ゲート構造のトランスファートランジスタを含み、前記受光素子で発生した光電荷を電圧に変換して出力する信号変換部と、１回の感光周期の間に、前記トランスファートランジスタのゲートに印加されるリセット信号及び／またはトランスファー信号を２回以上発するセンシング制御部と、を含むことを特徴とする。
【選択図】図５Ａ

Description

本発明は、イメージセンサ及びそのセンシング方法に関し、より詳細には、フォトダイオードのリセットとトランスファー時に使われるトランスファートランジスタの特性を改善したイメージセンサ及びそのセンシング方法に関する。

イメージセンサは、大きく、ＣＣＤセンサとＣＭＯＳイメージセンサとに区分することができ、これら２つの装置は、基本的にシリコンバンドギャップより大きいエネルギーの光によって生成された電子−ホールの対（pair）を利用し、一般的に電子またはホールのいずれかを集めることによって照射された光の量を推定する技法を利用している。

ＣＭＯＳイメージセンサは、各々のイメージピクセル内部で一般的なＣＭＯＳ素子の場合と同様に、フォトダイオード及びトランジスタを具現することによって、既存のＣＭＯＳ半導体製造工程をほぼそのまま使用しているため、必ず別途のチップでイメージ信号処理部を有しなければならないＣＣＤに比べてピクセル外部ブロックにイメージ信号処理及び検出のための回路を一体化して集積することができ、低電圧動作が可能であり、且つ製造コストが低いという長所がある。

一般的に使われるＣＭＯＳイメージセンサは、１つのピクセルをなすトランジスタの数によって４−トランジスタピクセル構造と３−トランジスタピクセル構造とに分けられる。フィルファクター（fill factor）や製造コストの側面で３−トランジスタピクセル構造が長所を有するにもかかわらず、受光部と検出部を分離させ、表面を除いたシリコンバルクで受光部を設けることによって、光に対する応答性や敏感度が高くて、且つ暗電流、ノイズなどに強い４−トランジスタピクセル構造が一般的に使われている。

一般的な４−トランジスタピクセル構造を図１に示した。前記４−トランジスタピクセル構造は、４個のトランジスタからなる構造となっており、光感知手段であるフォトダイオードＰＤと４個のＮＭＯＳトランジスタとが１つの単位ピクセルを構成する。４個のＮＭＯＳトランジスタのうちトランスファートランジスタＴｘは、フォトダイオードＰＤで生成された光電荷を拡散ノード領域ＦＤに運送する役目をし、リセットトランジスタＲｘは、信号検出のために前記拡散ノード領域ＦＤまたはフォトダイオードＰＤに貯蔵されている電荷を排出する役目をし、ドライブトランジスタＤｘは、ソースフォロワー（Source Follower）トランジスタとしての役目をし、スイッチトランジスタＳｘは、スイッチング（Switching）／アドレッシング（Addressing）のためのものである。

フォトダイオード領域ＰＤとこれに並行的に存在するキャパシタンス（capacitance）１１８とは、受光部をなし、受光された電子を伝達するトランスファートランジスタＴｘは、光子（photon）によって発生した電子を拡散ノード１３１に伝達する役目をする。２次元のイメージを得るために１つの列を選択するためにスイッチトランジスタＳｘのゲート１４１を介して電位を加える方法を取る。特に、各ピクセルは、電流源１５０によってバイアスされ、前記電流源１５０は、ドライブトランジスタＤｘ及びスイッチトランジスタＳｘを動作させて、拡散ノード１３１の電位を出力ノード１４２から読み出せるようにする。

図２Ａは、一般的なフォトダイオード領域及び拡散ノードを含むトランスファートランジスタの断面図を示す例であり、一般的にｐ型基板２０１上に特定の濃度のｎドーピング領域２０２と表面ピンニング（pinning）のためのｐ＋領域２０３とが受光素子のフォトダイオードを構成し、基板２０１の表面に形成されたゲート絶縁膜２０５、ゲート電極物質２０６、制御ライン２１０及び側壁絶縁膜２０７で構成されたトランスファートランジスタは、光電荷の生成と蓄積が生じるｎドーピング領域２０２のリセットと光電荷の移送に関与するようになる。この時、光電荷を電圧に変換させる役目をする拡散ノード２０４ａ、２０４ｂは、トランスファートランジスタのゲート電極物質２０６とセルフアライン（self align）のために通常的に側壁絶縁膜を形成する前に、ｎ型ドーピング物質を注入した拡張領域２０４ａを有するようになる。

一般的な４トランジスタイメージセンサにおいてフォトダイオードのリセットとトランスファー動作を行うための一般的なトランスファートランジスタ及びリセットトランジスタの駆動方法を示すタイミングダイヤグラムを図２Ｂに示した。通常、トランスファートランジスタ及びリセットトランジスタのターンオン電圧として電源電位Ｖｄｄを使用し、ターンオフ電圧としてグランド電圧を使用する。リセットトランジスタＲＸがターンオンとされている状態２３１でトランスファートランジスタＴＸがターンオンとされた区間２３２の間に、フォトダイオードとリセットトランジスタのドレインとの間にロウインピーダンスが維持され、フォトダイオードに蓄積された電荷がピクセル外部に流れて、フォトダイオードのリセットがなされるようになる。フォトダイオードのリセット後、リセットトランジスタがターンオンされた区間２３５の間に拡散ノードのリセットがなされる。それにより、拡散ノードの電圧が電源電位Ｖｄｄからリセットトランジスタのサブスレッショルド電圧（subthreshold voltage）Ｖｔｈを差し引く電圧に固定されるようになる。フォトダイオードのリセット（２３２区間）が終わった後、フォトダイオードが光を受光し、光電荷の生成と蓄積が生じる区間（integration time）２３６の間にフォトダイオードに集積された光電荷は、トランスファートランジスタがターンオンとされ（２３３区間）、ソースフォロワーを構成する拡散ノードに移動して、最終的に外部回路に電圧として現れるようになる。この時、拡散ノードのリセット（２３５区間）がなされた後、出力ノードに現れた拡散ノードの電圧を基準にして、光電荷のトランスファー（２３３区間）以後、出力ノードに現れた拡散ノードの電圧降下をもって、光の強さを感知するようになる。

したがって、４−トランジスタピクセルＣＭＯＳイメージセンサの動作は、フォトダイオードリセット時点以後、フォトダイオードに蓄積された光子誘発キャリアをフローティング拡散ノードにトランスファーさせて、拡散ノードの電圧降下をもって前記光子誘発キャリアの量を感知（detect）するので、この時、蓄積された光子−誘発キャリアの量を正確で且つ均一に感知するためには、一定で且つ均一なトランスファートランジスタのリセットとトランスファー動作を必要とする。

既存の４−トランジスタピクセルにおいてトランスファートランジスタの一定のリセットとトランスファー動作のために完全リセット型ピンド（pinned）フォトダイオードなど多様な構造が開示されている。前記完全リセット型ピンドフォトダイオードは、フォトダイオードのリセット時、フォトダイオード内の全ての移動可能な（mobile）電荷が完全に空乏され、これ以上の電位変化がない状態を利用するダイオードを意味する。この場合、理想的には、フローティング拡散ノード電位などの外部バイアス環境に関係なく、フォトダイオード電位が常に一定の値にピンニング（pinning）され、かくして、トランスファートランジスタ動作によるリセットとトランスファー条件は、常に一定になり、リセットとトランスファー条件も同一になる。

しかし、最近半導体工程及び素子のスケーリング及び消費電力減少のために拡散ノード電位がますます低くなっている。このような拡散ノード電位の低減により、完全リセット型ピンドフォトダイオードの構造を使用する場合、ピンドフォトダイオードのピンニング電位も低くなり、前記ピンニング電位が減少する場合、ウェルキャパシティ（well capacity）や光に対するフォトダイオードの応答性のようなピクセルの特性が悪化し、固定パターンノイズが増加することができるので、動作電圧が減少しても、ピンニング電位の減少には限界がある。

フォトダイオードのリセットとトランスファー後に移動可能な電荷がフォトダイオード内に残留する不完全リセット型ピンドフォトダイオードを使用する場合、拡散ノードからトランスファートランジスタチャンネル領域に放出される電荷によってフォトダイオードのリセットとトランスファー条件が異なり、暗電流特性や固定パターンノイズの特性が悪くなり、イメージセンサの特性が工程変数に非常に敏感になる。

何よりも、フォトダイオードが完全リセット型ピンドフォトダイオードである場合や不完全リセット型ピンドフォトダイオードである場合に関係なく、電源電位Ｖｄｄが減少するにもかかわらず、フォトダイオードの表面ピンニング（surface pinning）のためのｐタイプドーピング膜２０３の濃度は、低くなることができないという問題点がある。フォトダイオードの上部に形成されているｐタイプのドーピング膜２０３により光電荷の生成と蓄積が生じる領域２０２とトランスファートランジスタのチャンネルとの間には、ある程度のポテンシャルバリアー（barrier）が存在し、電源電位が低くなり、このようなポテンシャルバリアーは、さらに大きい問題を引き起こす。

前記ポテンシャルバリアーが十分に減少しなければ、フォトダイオードのピンニング電圧が非常に低いとしても、フォトダイオードが完全にリセットされず、トランスファー時、フォトダイオードに残っている電荷の量がバリアーにより決定され、トランスファートランジスタの光電荷伝達効率を減少させる。また、フォトダイオードに蓄積されていた光電荷の量によって前記ポテンシャルバリアーがトランスファー時に及ぼす影響が異なり、イメージラグ（image lag）を誘発するようになる。

韓国特許公開第２００５-００６１６０８号明細書 米国特許公開第２００５-００１７１５５号明細書

本発明は、前記問題点を解決するためになされたもので、その目的は、低い動作電圧でイメージラグを抑制し、向上したダイナミックレンジを有するイメージセンサ及びトランスファートランジスタの駆動方法を提供することにある。

本発明の詳細な目的は、多重トランスファーゲートのトランスファートランジスタ構造において受光素子内に蓄積されている電荷の量に関係なくポテンシャルバリアーを効果的に抑制してイメージラグを抑制し、ダイナミックレンジを向上することにある。

上記目的を達成するために、本発明では、多重ゲート構造のトランスファートランジスタを含むイメージセンサの構造において、拡散ノードの光電荷量による影響を排除するために、前記多重ゲートを多重リセット及び／または多重トランスファーの方式で駆動することを主な思想とする。

前記構成による本発明のイメージセンサを実施することによって、低い動作電圧環境でイメージラグを効果的に抑制し、フォトダイオードのウェルキャパシティを増加させる効果がある。

また、本発明は、既に使用中の工程に基づいて具現可能な多重ゲートトランスファートランジスタに加えられるスイッチング信号を変更することによって、改善を得ることができるので、従来技術から改善が容易であるという効果がある。

本発明の思想によるイメージセンサは、一般的なイメージセンサと同様に、受光素子と、前記受光素子で発生した光電荷を電圧に変換して出力する信号変換部とを含み、イメージセンサの駆動を制御するセンシング制御部を含むことができる。

前記受光素子は、特別な構造に限定されるものでなく、フォトダイオード、ピンドフォトダイオード、フォトトランジスター、フォトゲートなどのように空乏領域を有し、空乏領域で光による光電荷を生成、蓄積することができる素子である。

前記信号変換部は、受光素子で光により生成、蓄積した光電荷を電圧に変換して出力する光電荷の読み出しに関連したもので、トランスファートランジスタ、リセットトランジスタ、ドライビングトランジスタ、セレクトトランジスタを含み、イメージセンサの構造によって１つのトランジスタとしてトランスファートランジスタ及びリセットトランジスタを同時に具現することができる。

前記トランスファートランジスタは、受光素子で生成され蓄積された光誘発電荷の電荷貯蔵領域である拡散ノードへの伝達を制御し、前記リセットトランジスタは、拡散ノードの信号電荷を除去して初期化させる役目をし、前記ドライブトランジスタは、ドライブトランジスタのゲートが電気的に拡散ノードに連結され、拡散ノードに伝達された光誘発電荷に相当する電位を提供するソースフォロワー（source follower）であることができ、前記スイッチトランジスタは、ドライブトランジスタにより提供される光電荷による電位の出力を制御することができる。

前記センシング制御部は、前記信号変換部の駆動タイミングを制御するタイミングコントロール回路を含み、トランスファートランジスタ及び／またはリセットトランジスタ、ドライブトランジスタ、スイッチトランジスタのターンオン電圧レベルとターンオフ電圧レベルを調節する電位調節回路を含むことができる。

まず、多重ゲート構造について説明する。本発明において、多重とは、二重または三重またはそれ以上を意味するものであることを明らかにする。

多重ゲート構造を利用する場合においても、受光素子のリセットとトランスファー時に拡散ノードの影響を排除するためには、トランスファートランジスタのターンオン電圧を低くしなければならない条件と、受光素子のウェルキャパシティを増加させ、効果的なリセットとトランスファーのためにトランスファートランジスタのターンオン電圧を高めなければならない条件と、２つの相反する条件を満足することができる。すなわち、多重ゲート構造のトランスファートランジスタを含むイメージセンサでも、受光素子の内部に蓄積されている電荷の量によってリセットとトランスファー時にポテンシャルバリアーが異なり、これにより、イメージラグが現れる問題点が依然として存在する。

拡散ノードの影響を排除することができ、トランスファートランジスタのターンオン電圧を高めることができる多重ゲート構造において、イメージラグを防止し、受光素子のウェルキャパシティを増加させることができる方法は、フォトダイオードのリセットやトランスファー時にフォトダイオードに蓄積された電荷の量に関係なく、トランスファートランジスタのチャンネルが常に一定のディップデプレション状態でトランスファーとリセットがなされるようにすることである。

前記原理を詳述すれば、受光素子のリセットとトランスファー時に受光素子に隣接するトランスファーゲートにターンオン電圧が印加されれば、前記トランスファーゲートの下部は、一定のディープデプレション（deep depletion）状態で受光素子に存在する電荷をチャンネルにもたらすようになり、受光素子からチャンネルに移行する光電荷の量によって、チャンネルは、平衡チャンネル電荷を維持したり、若干のディープデプレション状態で光電荷をチャンネルに閉じ込むようになる。

次に、図３を参照して、多重ゲート構造のトランスファートランジスタを有するイメージセンサにおいて、イメージラグが発生する現象を説明する。

図３（ａ）乃至図３（ｄ）に、受光素子からトランスファーゲートチャンネル領域に移動する光電荷の量によるゲート電極物質とゲート酸化膜、チャンネル領域のポテンシャルダイヤグラムを示した。図３（ａ）のように、受光素子に蓄積された電荷の量が少ない時、前記ゲートチャンネル領域は、大きいディップデプレション状態にあるようになり、ゲートチャンネル領域のポテンシャルがディップデプレションにより低くなる分だけフォトダイオードとゲートチャンネルとの間に存在するポテンシャルバリアーをも効果的に抑制される。

受光素子に蓄積された電荷の量が大きくなり、トランスファーゲートチャンネル領域に放出された電荷の量が多くなれば、これにより、チャンネル領域のポテンシャルは、図３（ｂ）及び図３（ｃ）を経てトランスファーゲートチャンネルの平衡電荷Ｑ１に達すれば、図３（ｄ）の状態となる。

多重ゲート構造のトランスファートランジスタにおいて、受光素子に隣接するトランスファーゲートの平衡チャンネル電荷の量Ｑ１が、受光素子が最大限蓄積できる電荷の量Ｑｗｃより小さければ、受光素子のリセットやトランスファー後、受光素子に残っている移動可能な電荷の量が前記平衡チャンネル電荷の量Ｑ１によって決定される。したがって、受光素子に隣接するトランスファーゲートの平衡チャンネル電荷量Ｑ１は、受光素子が最大限蓄積できる電荷の量Ｑｗｃより大きくなければならない。

したがって、受光素子から受光素子に最も隣接するトランスファーゲートチャンネルに移動した電荷の量が少ない時（すなわち光が存在しない条件）、前記トランスファーゲートチャンネル領域のポテンシャルは、図３（ａ）の通りであり、最大蓄積電荷Ｑｗｃがチャンネルに移行する時には、図３（ｃ）の通りである。

図３に示す電子のフェルミ電位Ｅ_ｆ ^ｎとホールのフェルミ電位Ｅ_ｆ ^ｐとの差異は、チャンネルのディップデプレションにより引き起こされたもので、電子のフェルミ電位とホールのフェルミ電位との差Ｅ_ｆ ^ｐ−Ｅ_ｆ ^ｎは、実質的にトランスファーゲートに印加したターンオン電圧が増加したことと同じ効果を与え、受光素子とトランスファーゲートのチャンネルとの間に存在するポテンシャルバリアーを効果的に抑制し、受光素子のウェルキャパシティを増加させるようになる。

しかし、受光素子からトランスファーゲートチャンネル領域に移行する電荷の量によって、図３（ａ）及び図３（ｃ）に示すように、電子のフェルミ電位とホールのフェルミ電位との差［Ｅ_ｆ ^ｐ（ａ）−Ｅ_ｆ ^ｎ（ａ）］、［Ｅ_ｆ ^ｐ（ｃ）−Ｅ_ｆ ^ｎ（ｃ）］が異なるので、イメージラグが発生するようになる。

本発明では、多重ゲート構造のトランスファートランジスタを有するイメージセンサでも存在するようになるイメージラグを除去するために、前記多重ゲート構造のトランスファートランジスタを多重リセットまたは多重トランスファーさせることを提案する。これにより、受光素子に蓄積された電荷に関係なく、リセットやトランスファー時に受光素子に隣接するトランスファーゲートのポテンシャルが図３ａのように維持され、一定のポテンシャルバリアーの抑制効果を有するようになる。

本発明の思想によるイメージセンサは、受光素子と、多重ゲート構造のトランスファートランジスタを含み、前記受光素子で発生した光電荷を電圧に変換して出力する信号変換部と、１回の感光周期の間に、前記トランスファートランジスタのゲートに印加されるリセット信号及び／またはトランスファー信号を２回以上発するセンシング制御部と、を含むことを特徴とする。

ここで、前記センシング制御部でＣＭＯＳイメージセンサの１回センシング周期に行われるセンシング方法は、前記ＣＭＯＳイメージセンサの受光素子をリセットさせる段階と、前記受光素子に集光する段階と、前記受光素子に生成された光電荷を前記拡散ノードにトランスファーする段階と、を含み、前記リセット段階で２回以上のリセットを実行及び／または前記トランスファー段階で２回以上のトランスファーを実行することを特徴とする。

以下、添付の図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、様々な異なる形態で具現されることができ、ここで説明する実施例に限定されない。

例えば、下記の実施例では、本発明の感光ピクセルを４−トランジスタＣＭＯＳイメージセンサに適用し、受光素子をピントフォトダイオードで、信号変換部を４個のトランジスタで具現して具体化して説明するが、他の種類の受光素子及び受光素子で生成された光誘発電荷を移動させるためのトランジスタを具備した他のイメージセンサ構造、例えば、ＣＣＤの低電圧出力端センス回路にも適用することができ、これも本発明の権利範囲に属することは自明である。

また、実施例において多重ゲートのトランスファートランジスタの駆動方法で説明の簡略化と明瞭化のために大部分の実施例と説明を二重、三重ゲートのトランスファートランジスタで具体化したが、４個以上のゲートを使用してトランスファートランジスタを構成した場合にも、下記の実施例の構造と駆動方式が反復、類似に適用されるので、本発明の権利範囲から逸脱しないことは自明である。

構造的に本発明の駆動方法が適用されることができる構造は、多重ゲートからなるトランスファートランジスタである。理解を助けるために添加した構造の断面図で拡散ノードとトランスファーゲート間の下部構造を簡略化したが、ゲート側壁絶縁膜の物質や形成工程上の変化、拡散ノードの不純物濃度や構造の変化や拡張領域の有無、トランスファートランジスタをなすゲートの形成時、工程上の変化があるとしても、本特許が提案したイメージセンサの駆動方法を適用して所期の効果を奏することができるので、いろいろな多様な構造といろいろな工程を用いて形成された多重ゲートのトランスファートランジスタであるとしても、本特許の駆動方法を用いて目的する効果を達成することができることは自明である。

以下、構造の断面図と実施例の詳細な説明でイメージセンサの通常的な構造によって基板とフォトダイオード上部のドーピング領域はｐタイプで、拡散ノードとフォトダイオードはｎタイプでドーピングした構造を例として示したが、基板とフォトダイオード上部のドーピング領域はｎタイプで、拡散ノードとフォトダイオードはｐタイプでドーピングした構造も可能である。

図面を参照する時、駆動方式のタイミングダイヤグラム（timing diagram）では、類似の意味の駆動については、同じ番号と符号が使われた。

本実施例のイメージセンサは、フォトダイオード、前記フォトダイオードで生成された光誘発電荷を拡散ノードに伝達するためのトランスファートランジスタを含む感光ピクセル及び前記トランスファートランジスタをなす多重のトランスファーゲート各々の電圧印加時間、電圧除去時間、電圧維持時間及び印加される電圧の大きさなどを調節する駆動／制御回路部としてセンシング制御部を含む。

本実施例で、本発明の思想が適用されることができるトランスファートランジスタは、３個のトランスファーゲートからなる構造であり、理解を助けるために、図４に３個のトランスファーゲートからなるトランスファートランジスタの一実施例をフォトダイオード及び拡散ノード領域を含んで断面図で示した。

図４に示すように、トランスファートランジスタは、互いに電気的に分離されている３個のゲート電極４０６、４０７、４０８と、ゲート絶縁膜４０５と、低濃度のｐ型で均一にドーピングされた基板４０１とからなり、フォトダイオード領域は、光感知と光電荷の蓄積がなされるｎ型ドーピング領域４０２と、基板より高い濃度のｐ＋でドーピングされた表面ドーピング領域４０３とからなる。

前記トランスファートランジスタを構成する３個のトランスファーゲートは、ゲート電極４０６、４０７、４０８と、３個のゲート電極を分離する絶縁物質４１０及びゲート絶縁膜４０５からなり、各ゲート電極４０６、４０７、４０８には、ターンオン／ターンオフ電圧を印加する制御ライン４３１、４３２、４３３が各々連結される。以下、上記の物質と構造で構成された３個のトランスファーゲート及び各ゲートに印加されるターンオン／ターンオフ電圧信号をフォトダイオードに近い順にＴｘ１、Ｔｘ２、Ｔｘ３として総称する。

前記センシング制御部は、前記制御ラインに対するターンオン電圧やターンオフ電圧を印加する時間、維持された時間を制御するタイミング制御回路と、電圧連結を開閉するスイッチング素子及び／またはオン／オフ時に印加される電圧レベルを調節する電位調節回路をさらに含んで構成されることができる。

図４で、Ｔｘ１は、フォトダイオードに蓄積された光電荷をＴｘ１のゲート絶縁膜の下部に放出させるのに使われ、Ｔｘ２は、信号電荷をＴｘ２ゲート絶縁膜の下部に捕捉して信号電荷の損失なく拡散ノードとフォトダイオードとの間を大きいインピーダンス（high Impedance）状態を作ることができるようにする。Ｔｘ３は、Ｔｘ２に捕捉されている信号電荷を拡散ノードに移動させる役目をし、何よりもフォトダイオードからＴｘ１への電荷の移動が生じる時、Ｔｘ３がターンオフ状態に維持され、拡散ノードの影響を排除させる役目をする。

より詳細に記述すれば、Ｔｘ３は、リセットやトランスファー時、Ｔｘ１にターンオフ電圧が印加された後に、Ｔｘ３にターンオン電圧が印加され、Ｔｘ１のチャンネルから移行されてきた後に、Ｔｘ２に捕捉されている信号電荷を拡散ノードに移動させるので、フォトダイオードからトランスファートランジスタ下部のチャンネルに光電荷の放出が生じる時、拡散ノードとチャンネルとの間はハイインピーダンスが維持され、拡散ノードからチャンネルに電荷の放出が生じないようになる。また、チャンネルから拡散ノードに信号電荷の移動がなされる時には、フォトダイオードとチャンネルとの間にハイインピーダンスが維持され、常に一定のリセットとトランスファーの特性を作るようになる。

ここで、Ｔｘ３と拡散ノードは、側壁絶縁膜４０９の下部にソース／ドレイン拡張領域が存在する一般的な構造で具現することができる。または、トランスファートランジスタの総面積を低減し、またはＴｘ３のターンオフ電圧を拡散ノードに寄生コンデンサを介して印加する方式を有する、拡散ノードの上部にＴｘ３が一部存在して互いにオーバーラップされる構造でも、このような一定のリセットとトランスファー特性を得ることができるようになる。また、これは、拡散ノードで電荷の放出を防止できる効果をもたらす。

すなわち、側壁絶縁膜の物質や形成工程上の変化、拡散ノードの不純物濃度や構造の変化や拡張領域の有無、トランスファーゲートと拡散ノードとのオーバーラップ（overlap）、トランスファーゲート間のオーバーラップなどの工程、構造上の変化があるとしても、本特許が提案した所期の効果をなすことができることを明示するところである。

但し、Ｔｘ３と拡散ノードとの間にオーバーラップが存在する具現の場合には、拡散ノードと基板との境界４２０部分は、領域４２１内に存在しなければならないし、領域４２１は、Ｔｘ３にターンオフ電圧が印加され、Ｔｘ２にターンオン電圧が印加された時、エッジ効果（edge effect）により拡散ノードからＴｘ２チャンネル下部に電荷の瞬間的放出が生じない領域になる。

図５Ａは、図４に示す実施例による３個のトランスファーゲートからなるトランスファートランジスタの構造でフォトダイオードのリセットとトランスファー時に好ましいトランスファートランジスタＴｘ１、Ｔｘ２、Ｔｘ３とリセットトランジスタＲｘの駆動方法を示すタイミングダイヤグラム（timing diagram）の一実施例である。

前述したように、Ｔｘ１は、フォトダイオードに最も隣接するトランスファーゲートであり、Ｔｘ３は、拡散ノードに最も隣接するトランスファーゲートであり、Ｔｘ２は、Ｔｘ１とＴｘ３との間に存在するトランスファーゲートである。

図示の波形図を時間別に考察すれば、フォトダイオードのリセット区間５４１と、拡散ノードがリセットされる区間５４２と、光による電荷の蓄積期間（integration time）５４０と、フォトダイオードに蓄積された光電荷が拡散ノードに移動するトランスファー区間５４５とに分けられることができる。

拡散ノードのリセット後とフォトダイオードに蓄積された光電荷のトランスファー後、ＣＤＳ（correlated double sampling）のために追加的なＣＤＳリード（read）区間が存在することができる。前記ＣＤＳリード区間は、各ピクセルの拡散ノードが順に読み出される区間に該当し、一般的に光子による電荷の蓄積区間より短い。前記ＣＤＳリード区間に対するトランスファートランジスタ及びリセットトランジスタの動作がないので、図５に示していない。

図示の３トランスファーゲートに対するリセット信号は、各リセット区間５４３、５４４でＴｘ１−Ｔｘ２−Ｔｘ３の順に順次にゲートをターンオンさせ、本発明の思想によって１回の感光周期の間に前記リセット動作を２回行っている。

１番目のリセット区間５４３でフォトダイオードの内部に蓄積された電荷の量が大きい場合、Ｔｘ１とＴｘ２のターンオン時、チャンネル領域（区間５１１ａ、５２１ａ）でのポテンシャルは、図３（ｄ）に近接するようになる。したがって、Ｔｘ１にターンオフ電圧が印加されれば、フォトダイオードの内部に一定の量の電荷を残した状態にフォトダイオードと拡散ノードとの間に大きいインピーダンス（high impedance）が作用するようになる。その後、Ｔｘ３がターンオンとされれば（５３１ａ）、フォトダイオードからトランスファーゲートのチャンネル領域に移動して捕捉されていた電荷を拡散ノードに移動させ、最終的にはリセットトランジスタのチャンネルを介してピクセルの外部に放出されるようになる。

１番目のリセット区間５４３でフォトダイオードの内部に蓄積された電荷の量が小さい場合、Ｔｘ１とＴｘ２のターンオン時、チャンネル領域（区間５１１ａ、５２１ａ）でのポテンシャルは、図３（ｂ）に近接するようになる。したがって、Ｔｘ１及び／またはＴｘ２にターンオン電圧が印加された時、効果的にポテンシャルベリヤの抑制がなされ、フォトダイオードの内部に移動可能な電荷が残っていないか、あるいは少ない量の一定の量の電荷を残した状態となる。

したがって、リセット前にフォトダイオードに蓄積されている電荷の量に関係なく、２番目のリセット区間５４４でフォトダイオードの内部からＴｘ１及びまたはＴｘ２のチャンネル領域に移動することができる電荷の量は、比較的小さな量であって、一定の水準に近くなる。その結果、Ｔｘ１とＴｘ２のターンオン時、チャンネル領域（区間５１１ｂ、５２１ｂ）でのポテンシャルは、図３（ａ）に近接するようになり、一層効果的にフォトダイオードをリセットさせることができ、イメージラグを抑制することができる。

図５Ｂは、フォトダイオードのリセット周期及び／または光子に対する積分区間を低減することができるようにしつつ、本発明の思想を効果的に具現するためのトランスファートランジスタの駆動方法の条件を示すタイミングダイヤグラムである。

このように、各リセット区間及びトランスファー区間で互いに異なるトランスファーゲートに対する信号の一部重複を許容した状態で３個のトランスファーゲートを駆動する方法の一実施例を図５Ｂに示した。

Ｔｘ１、Ｔｘ２、Ｔｘ３の３個のトランスファーゲートを利用したリセットやトランスファー時の基本駆動条件は次の通りである。リセットに所要される時間を短縮し、一層効果的なフォトダイオードのリセットのために、リセットトランジスタにターンオン電圧が加えられる時点ｒｘｏｎは、トランスファートランジスタのＴｘ３にターンオン電圧が加えられる時点ｒｔ３ｏｎ以前でなければならない。この時、Ｔｘ２にターンオン電圧が加えられる時点ｒｔ２ｏｎは、Ｔｘ１にターンオン電圧が加えられる以前時点ｒｔ１ｏｎであってもよく、最小限Ｔｘ１にターンオフ電圧が加えられる時点ｒｔ１ｏｆｆ以前でなければならないが、Ｔｘ１にターンオン電圧が加えられる時点ｒｔ１ｏｎと同じことが好ましい。何よりも重要なことは、Ｔｘ３にターンオン電圧が加えられる時点ｒｔ３ｏｎがＴｘ１にターンオフ電圧が印加された時点ｒｔ１ｏｆｆ以後とＴｘ２にターンオフ電圧が印加された時点ｒｔ２ｏｆｆ以前との間に存在しなければならない。

互いに異なるゲートの信号間の一部重複を許容する駆動方法は、全てのリセットとトランスファーに多様な形態で適用してもかまわないが、リセットに所要される時間を低減したり、光子の積分区間に該当するインテグレーションタイム（integration time）を短縮するために、次のような駆動条件を有することができる。

２番目のリセットのためにＴｘ１にターンオン電圧が加えられる時点ｒｔ１ｏｎ’は、Ｔｘ２にターンオフ電圧が加えられた時点ｒｔ２ｏｆｆ直後になることができ、Ｔｘ２にターンオン電圧が加えられる時点ｒｔ２ｏｎ’は、Ｔｘ３にターンオフ電圧が加えられた時点ｒｔ３ｏｆｆ直後になることができる。Ｔｘ３にターンオン電圧が加えられる時点ｒｔ３ｏｎ’は、リセットのための時点ｒｔ１ｏｆｆ’直後と時点ｒｔ２ｏｆｆ’直前との間にならなければならない。

短いインテグレーションタイム５４０’のために、トランスファーのためのＴｘ１にターンオン電圧が印加される時点ｔｔ１ｏｎは、隣接するトランスファーゲートであるＴｘ２にターンオフ電圧が印加された時点ｒｔ２ｏｆｆ’直後になることができ、Ｔｘ２にターンオン電圧が印加される時点ｔｔ２ｏｎは、Ｔｘ３にターンオフ電圧が印加された時点ｒｔ３ｏｆｆ’直後になることができる。トランスファーのためのＴｘ３にターンオン電圧が印加される時点は、Ｔｘ１及びリセットトランジスタに共にターンオフ電圧が印加された時点ｔｔ１ｏｆｆ、ｒｘｏｆｆ以後とＴｘ２にターンオフ電圧が印加される時点ｔｔ２ｏｆｆ以前でなければならない。

このような概念は、２回以上のリセットやトランスファー動作によく適用されるが、動作を一層簡単にするために１回のリセットに対して適用することができ、その図示例が図５Ｃである。すなわち、３個のトランスファーゲートに各々加えられる１回リセット時の好ましい形態のリセット信号を示し、同様の方法でトランスファー区間にも適用が可能であり、３個以上のトランジスタで構成されたトランスファートランジスタにも拡張して適用が可能である。

上述した技術的課題を達成するために、図４の一実施例に示す構造と類似した３個のゲートからなるトランスファーゲートの他の駆動方式のタイミングダイヤグラムの一実施例を図６に示した。

前記実施例は、図５Ａの駆動方式と異なって、１回のリセット過程を利用した例を用いてフォトダイオードのリセットを行っており、前述したように、図５Ａ及び図５Ｂのようなリセット過程を利用できることは自明である。この実施例には、このようなリセット方法と共に利用できる方法として、３個のゲートからなるトランスファーゲートのトランスファーの駆動方式を示すものであり、イメージラグを抑制し、フォトダイオードのウェルキャパシティを増加させ、信号対ノイズ比を増加させる方法である。

１回のリセットと２回のトランスファー駆動は、全て３ゲート基本駆動方法（図５Ｃ）を用いて同じ波形で行うことができ、リセット駆動波形及び／または１番目のトランスファーのための駆動波形及び／または２番目のトランスファーのための駆動波形が各々異なるように行うこともできる。

この時、好ましい例として図６のトランスファーに示すように、２番目のトランスファーのためにＴｘ１にターンオン電圧が加えられる時点ｔｔ１ｏｎ’は、Ｔｘ２にターンオフ電圧が加えられた時点ｔｔ２ｏｆｆ直後になることができ、Ｔｘ２にターンオン電圧が加えられる時点ｔｔ２ｏｎ’は、Ｔｘ３にターンオフ電圧が加えられた時点ｔｔ３ｏｆｆ直後になることができる。Ｔｘ３にターンオン電圧が加えられる時点ｔｔ３ｏｎ’は、時点ｔｔ１ｏｆｆ’直後と時点ｔｔ２ｏｆｆ’直前との間にならなければならない。

図７Ａ乃至図７Ｃは、３個のゲートからなるトランスファートランジスタの駆動方法で本発明の基本思想を反映し、本発明が追求する技術的目標を達成することができるいろいろな駆動方法の変化のうち３種類を示す実施例である。図５Ａの場合と比較する時、過度にリセットトランジスタの１回ターンオン期間が長くなることを防止することができる。

図７Ａは、１回のリセット以後にトランスファーがなされ、さらに１回のリセットがなされる駆動方法であり、図７Ｂは、２回以上のリセットを行う方法であり、図７Ｃは、二重リセット区間の間にリセットトランジスタのターンオフ区間が存在し、Ｔｘ３を除いたトランスファーゲートに対するリセット信号のターンオンより、リセットトランジスタに対するターンオンを遅く発生させる駆動方法である。図７Ｃの場合、図７Ａの２番目のリセット前に拡散ノードの読み出しが行われることと現実的に類似している。

図７Ｃで、リセットトランジスタは、少なくともＴｘ３にターンオン電圧が加えられる前にターンオンとされた状態でなければならないし、Ｔｘ３にターンオフ電圧が加えられた以後にターンオフ状態にスイッチングされなければならない。

本実施例のイメージセンサは、フォトダイオード、前記フォトダイオードで生成された光誘発電荷を拡散ノードに伝達するためのトランスファートランジスタを含む感光ピクセル及び前記トランスファートランジスタをなす多重のトランスファーゲート各々の電圧印加時間、電圧除去時間、電圧維持時間及び印加される電圧の大きさなどを調節するセンシング制御部を含む。

本実施例で、本発明の思想が適用されることができるトランスファートランジスタは、２個のトランスファーゲートからなる構造であり、理解を助けるために、図８に２個のトランスファーゲートからなるトランスファートランジスタの一実施例をフォトダイオード及び拡散ノード領域を含んで断面図で示した。

本発明の主な思想による駆動方法を適用できるトランスファートランジスタ構造である図８の断面図と図４に示す一実施例構造との差異は、トランスファートランジスタをなすゲートの数である。トランスファートランジスタ領域を除いた他の部分の詳細な説明は、図４に詳述したことと同様なので、トランスファートランジスタ領域だけを詳述する。

図８のトランスファートランジスタは、２個のトランスファーゲートで構成されており、２個のトランスファーゲートは、ゲート電極８０６、８０７と、２個のゲート電極を分離する絶縁物質８０８及びゲート絶縁膜８０５と、ゲート電極に電圧を印加して制御する制御ライン８１０、８２０とで構成される。以下、上記の物質と構造で構成された２個のトランスファーゲート及びそのターンオン／ターンオフ電圧信号に対して、フォトダイオードに隣接するトランスファーゲートはＴｘａ、拡散ノードに隣接するトランスファーゲートはＴｘｂとして総称する。

前述したように、前記制御ラインは、ターンオン電圧やターンオフ電圧を印加する時間、維持された時間を制御する回路部や電圧連結を開閉するスイッチング素子及び／またはオン／オフ時に印加される電圧大きさを調節する電圧調節部に連結され、前記回路部及び調節部を含んで構成されることができる。

また、２個のトランスファーゲートからなるトランスファートランジスタを用いて本発明の思想を適用する場合にも、３個のトランスファーゲートからなるトランスファートランジスタ構造と同様に、側壁絶縁膜の物質や形成工程上の変化、拡散ノードの不純物濃度や構造の変化や拡張領域の有無、トランスファーゲートと拡散ノードとのオーバーラップ（overlap）、トランスファーゲート間のオーバーラップなどの工程、構造上の変化があるとしても、本特許が提案した所期の効果を奏することができることを明示するところである。

図９Ａは、イメージラグを抑制し、フォトダイオードのウェルキャパシティを増加させる多重リセット動作の駆動方法を図８の一実施例で示した２個のトランスファーゲートからなるトランスファートランジスタに適用したタイミングダイヤグラムの一実施例である。

図示の波形図を時間別に考察すれば、フォトダイオードのリセット区間９１０と、拡散ノードがリセットされる区間９１１と、光による電荷の蓄積期間（integration time）９１２と、フォトダイオードに蓄積された光電荷が拡散ノードに移動するトランスファー区間９１３とに分けられる。

Ｔｘａは、フォトダイオードの内部に蓄積された電荷がＴｘａのチャンネル領域へ移動することができるようにポテンシャル井戸を提供し、フォトダイオードとチャンネル領域との間に存在するポテンシャルバリアーを抑制する役目をする。Ｔｘｂは、Ｔｘａにターンオン電圧が印加され、ポテンシャル井戸が形成される時、拡散ノードからポテンシャル井戸に電荷の放出が生じないように、Ｔｘａと拡散ノードとの間に大きいインピーダンス（high impedance）を提供する役目をする。

フォトダイオードのリセットは、１番目のリセット９０１ａ、９０２ａと２番目のリセット９０１ｂ、９０２ｂからなり、前記ダブルリセットによりＴｘａのチャンネル領域のポテンシャルが図３（ａ）の状態になるので、イメージラグを抑制し、フォトダイオードのウェルキャパシティを増加させ、暗電流を減少させる。

短いリセット時間とインテグレーション時間などのためのタイミングダイヤグラムを図９Ｂに示した。リセットのためにリセットトランジスタにターンオン電圧が印加される時点ｒｘｏｎは、Ｔｘｂにターンオン電圧が加えられる時点ｒｔｂｏｎ以前のいずれの時点でも関係ないが、Ｔｘａにターンオン電圧が加えられる時点ｒｔａｏｎと同じことが好ましい。Ｔｘｂのターンオン時点ｒｔｂｏｎは、少なくともＴｘａにターンオフ電圧が印加される時点ｒｔａｏｆｆ以前でなければならないし、２番目のリセットのためにＴｘａにターンオン電圧が印加される時点ｒｔａｏｎ’は、Ｔｘｂにターンオフ電圧が完全に印加された後（ｒｔｂｏｆｆ）でなければならない。２番目のリセットのためにＴｘｂにターンオン電圧が印加される時点ｒｔｂｏｎ’も、Ｔｘａにターンオフ電圧が印加（ｒｔａｏｆｆ’）される前でなければならない。

トランスファーのためにＴｘａにターンオン電圧が印加される時点ｔｔａｏｎは、リセットトランジスタのターンオン、ターンオフ状態に関係なく、Ｔｘｂにターンオフ電圧が完全に印加ｒｔｂｏｆｆ’された以後でなければならない。トランスファーのためにＴｘｂにターンオン電圧印加時点ｔｔｂｏｎは、リセットトランジスタにターンオフ電圧が印加された以後（ｒｘｏｆｆ）でなければならないし、Ｔｘａにターンオフ電圧印加時点ｔｔａｏｆｆ以前でなければならない。

１番目のリセット区間と２番目のリセット区間、トランスファー区間でＴｘａがターンオン状態にある時間は、できれば長いことが好ましく、Ｔｘｂがターンオン状態にある時間は、できれば短いことが好ましい。

以下、上記の条件で２個のトランスファーゲートを駆動する方法でトランスファートランジスタに対する１回のリセット（またはトランスファー）実行のために生成されるリセット（またはトランスファー）信号の好ましい形態を図示すれば、図９Ｃの通りである。

図１０Ａ乃至図１０Ｃは、２個のゲートからなるトランスファートランジスタの駆動方法でトランスファー動作区間に対する本発明の基本思想を反映し、本発明が追求する技術的目標を達成することができるいろいろな駆動方法の変化のうち３種類を示す実施例である。

図１０Ａは、１回のリセット以後（もちろんこのリセットは多重リセットで駆動されることもできる）、二重トランスファーがなされる駆動方法であり、図１０Ｂは、１回のリセット以後にトランスファーがなされ、さらに１回のリセットがなされる駆動方法であり、図１０Ｃは、二重リセット区間の間に１番目のリセット区間と２番目のリセット区間の時間が互いに異なるものである。好ましくは、１番目のリセットより２番目のリセット区間が全体リセットに所要される時間の大部分を占めることが好ましい。

前記トランスファー動作説明で２個のトランスファートランジスタで構成された構造でリセット動作を説明している図９Ｃのような方式の説明が省略されているが、前述した方式と同様に、トランスファー動作区間にも具現することができることは自明である。

上記の実施例１と実施例２に示すタイミングダイヤグラムでトランスファーゲートに加えられるターンオン電圧Ｖｏｎとターンオフ電圧Ｖｏｆｆを詳述する。トランスファーゲートのうちフォトダイオードに最も隣接するトランスファーゲート（実施例２のＴｘａ、実施例１のＴｘ１）のターンオン電圧は、電圧駆動回路でできれば最も大きい動作電圧である電源電位を加え、拡散ノードに最も隣接するトランスファーゲート（実施例２のＴｘｂ、実施例１のＴｘ３）のターンオン電圧は、ゲート絶縁膜の厚さとゲート絶縁膜下部に存在するシリコンバルクの不純物濃度によって決定されるしきい電圧以上である電圧と電源電圧との間の特定の値の電位を加えることが好ましい。

フォトダイオードに最も隣接するトランスファーゲートと拡散ノードに最も隣接するトランスファーゲートとの間に存在するトランスファーゲート（実施例１のＴｘ２）のターンオン電圧は、ゲート絶縁膜の厚さとゲート絶縁膜下部に存在するシリコンバルクの不純物濃度によって決定されるしきい電圧以上である電圧と電源電圧との間の特定の値を有することができるが、電源電圧であることが好ましい。

ターンオフ電圧は、暗電流特性改善及び／または追加的なフォトダイオード容量（well capacity）の改善のためにトランスファーゲート全体または一部のゲートに接地（ground）電位であるか、負の電位になることができる。

以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。

一般的な４−トランジスタＣＭＯＳイメージセンサの構造を示す回路図である。 一般的な４−トランジスタＣＭＯＳイメージセンサのフォトダイオード及びトランスファートランジスタ領域を示す断面図である。 一般的な４−トランジスタＣＭＯＳイメージセンサでフォトダイオードのトランスファーとリセット駆動方法を示すタイミング図である。 ゲート電極物質とゲート酸化膜、チャンネル領域と基板のポテンシャルダイヤグラムである。 本発明の駆動方法が具現されることができるＣＭＯＳイメージセンサの一実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。 本発明の一実施例によるトランスファートランジスタ駆動方法を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の一例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の他の例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の他の例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の他の例を示すタイミング図である。 本発明の駆動方法が具現されることができるＣＭＯＳイメージセンサの他の実施例のフォトダイオード及びトランスファートランジスタ領域を示す断面図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の一例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の一例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の一例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の他の例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の他の例を示すタイミング図である。 本発明の一実施例によるトランスファートランジスタ駆動方法の他の例を示すタイミング図である。

符号の説明

４０１ 基板
４０２ ｎ型ドーピング領域
４０３ 表面ドーピング領域
４０５ ゲート絶縁膜
４０６、４０７、４０８ 各ゲート電極
４０９ 側壁絶縁膜
４１０ 絶縁物質
４３１、４３２、４３３ 制御ライン

Claims (27)

1. 受光素子と、
   多数のトランスファーゲートを備えたトランスファートランジスタを含み、前記受光素子で発生した光電荷を電圧に変換して出力する信号変換部と、
   １回の感光周期の間に、前記トランスファートランジスタの多数のトランスファーゲートに印加されるリセット信号及び／またはトランスファー信号を２回以上発するセンシング制御部と
   を含むイメージセンサ。
2. 前記センシング制御部は、１つのリセット区間の間に前記トランスファートランジスタに対するリセット信号を２回以上発することを特徴とする請求項１に記載のイメージセンサ。
3. 前記リセット信号のうち最後のリセット信号の活性化時間が最も長いことを特徴とする請求項２に記載のイメージセンサ。
4. 前記リセット信号のうち少なくとも１つ以上の信号は、そのターンオフ電圧が接地電圧より低いレベルを有することを特徴とする請求項２に記載のイメージセンサ。
5. 前記トランスファー信号のうち少なくとも１つ以上の信号では、前記受光素子に最も隣接するトランスファーゲートに印加するターンオン電圧のレベルが最も高いことを特徴とする請求項２に記載のイメージセンサ。
6. 前記センシング制御部は、１つのトランスファー区間の間に前記トランスファートランジスタに対するトランスファー信号を２回以上発することを特徴とする請求項１に記載のイメージセンサ。
7. 前記トランスファー信号のうち最後のトランスファー信号の活性化時間が最も長いことを特徴とする請求項６に記載のイメージセンサ。
8. 前記トランスファー信号のうち少なくとも１つ以上の信号は、そのターンオフ電圧が接地電圧より低いレベルを有することを特徴とする請求項６に記載のイメージセンサ。
9. 前記トランスファー信号のうち少なくとも１つ以上の信号では、前記受光素子に最も隣接するトランスファーゲートに印加するターンオン電圧のレベルが最も高いことを特徴とする請求項６に記載のイメージセンサ。
10. 前記受光素子は、フォトダイオード、ピンドフォトダイオード、フォトトランジスターまたはフォトゲートであることを特徴とする請求項１に記載のイメージセンサ。
11. 前記信号変換部は、
    前記トランスファートランジスタにより前記受光素子の電荷が移送される拡散ノードと、
    前記拡散ノードをリセットさせるためのリセットトランジスタとをさらに含み、
    前記センシング制御部は、前記リセットトランジスタのゲートに印加されるターンオン／ターンオフ信号を発することを特徴とする請求項１に記載のイメージセンサ。
12. 前記信号変換部は、
    前記拡散ノードに載せた感光信号を増幅するためのドライビングトランジスタと、
    前記信号変換部と受光素子とからなる各ピクセルを選択するためのセレクトトランジスタと
    をさらに含むことを特徴とする請求項１０に記載のイメージセンサ。
13. 前記各ゲートに印加されるリセット信号は、隣り合うトランスファートランジスタのリセット信号と一部の時間領域が重畳することを特徴とする請求項１に記載のイメージセンサ。
14. 前記各ゲートに印加されるトランスファー信号は、隣り合うトランスファートランジスタのトランスファー信号と一部の時間領域が重畳することを特徴とする請求項１に記載のイメージセンサ。
15. 受光素子及び拡散ノードを含むＣＭＯＳイメージセンサの１回センシング周期に行われるセンシング方法において、
    （ａ）前記ＣＭＯＳイメージセンサの受光素子をリセットさせる段階と、
    （ｂ）前記受光素子に集光する段階と、
    （ｃ）前記受光素子に生成された光電荷を前記拡散ノードにトランスファーする段階とを含み、
    前記（ａ）段階で２回以上のリセットを実行及び／または前記（ｃ）段階で２回以上のトランスファーを実行することを特徴とするセンシング方法。
16. 前記（ｃ）段階の以後、前記拡散ノードを読み出す段階をさらに含むことを特徴とする請求項１５に記載のセンシング方法。
17. 前記センシング方法は、多重ゲート構造のトランスファートランジスタを含むＣＭＯＳイメージセンサに対して行われることを特徴とする請求項１５に記載のセンシング方法。
18. 前記（ａ）段階では、前記トランスファートランジスタの多重ゲートのうち前記受光素子に近いものから順次にターンオンさせることを特徴とする請求項１７に記載のセンシング方法。
19. 前記トランスファートランジスタの多重ゲート各々に対してターンオンさせるリセット信号を印加し、前記各リセット信号のうち最後のリセット信号のターンオン時間が最も長いことを特徴とする請求項１８に記載のセンシング方法。
20. 前記リセット信号のうち少なくとも１つ以上の信号は、そのターンオフ電圧が接地電圧より低いレベルを有することを特徴とする請求項１７に記載のセンシング方法。
21. 前記２個以上のリセット信号のうち、前記受光素子に最も隣接するトランスファーゲートに印加するターンオン電圧のレベルが最も高いことを特徴とする請求項１７に記載のイメージセンサ。
22. 前記（ｃ）段階は、前記トランスファートランジスタの多重ゲートのうち前記受光素子に近いものから順次にターンオン制御信号を印加することを特徴とする請求項１７に記載のセンシング方法。
23. 前記トランスファートランジスタの多重ゲート各々に対してターンオンさせるトランスファー信号を印加し、前記各トランスファー信号のうち最後のトランスファー信号のターンオン時間が最も長いことを特徴とする請求項２２に記載のセンシング方法。
24. 前記トランスファー信号のうち少なくとも１つ以上の信号は、そのターンオフ電圧が接地電圧より低いレベルを有することを特徴とする請求項１７に記載のセンシング方法。
25. 前記２個以上のトランスファー信号のうち、前記受光素子に最も隣接するトランスファーゲートに印加するターンオン電圧のレベルが最も高いことを特徴とする請求項１７に記載のセンシング方法。
26. 前記（ａ）段階では、隣り合うゲートに対するリセット信号のターンオン時間は、一部重畳することを特徴とする請求項１５に記載のセンシング方法。
27. 前記（ｃ）段階では、隣り合うゲートに対するトランスファー信号のターンオン時間は、一部重畳することを特徴とする請求項１５に記載のセンシング方法。

Images