JP2008124706A - Ｔｄｍデータ比較試験回路 - Google Patents

Abstract

【課題】集中配置型及び分散配置型などの多重化形式でメモリ内に格納されているＴＤＭデータを配置し直すことなく、所望のＴＤＭデータが正常であるか否かを確認することが可能な試験回路を提供する。
【解決手段】本発明のＴＤＭデータ比較試験回路は、アドレスカウンタから供給されるアドレスに応じて現用系メモリから読み出された現用データと予備系メモリから読み出された予備データとを比較し、同様に供給されるアドレスに応じて比較レジスタから読み出された選別子に基づいて当該比較したデータ比較結果を選別する。
【選択図】図１

Description

本発明は、冗長化されたＴＤＭ(Time Division Multiplexing)データの正誤を比較試験するＴＤＭデータ比較試験回路に関する。

１チャネルに固定のタイムスロットが割り当てられるＳＴＭ(Synchronous Transfer Mode)形式を用いた通信サービスにおいて、通信サービスの１利用者が複数チャネルを使用する場合がある。低速の伝送路に伝送される利用者のデータは、他の利用者のデータと共に多重化され、ＴＤＭ信号として高速の伝送路に伝送される。低速の伝送路には例えば、ＰＤＨ(Plesiochronous Digital Hierarchy)形式のデータが伝送され、高速の伝送路には例えば、ＳＤＨ(Synchronous Digital Hierarchy)形式のデータが伝送される。多重化時の割り当て方法には、１利用者が使用する複数の連続したチャネルをＴＤＭ信号における連続するタイムスロットに割り当てる集中配置型の割り当て方法と、１利用者が使用する複数の連続したチャネルをＴＤＭ信号における不連続の離散したタイムスロットに割り当てる分散配置型の割り当て方法とがある。例えば、これら集中及び分散配置型の割り当てに関する発明が特許文献１に開示されている。ここでは、分散配置型に割り当てられたチャネルを集中配置型に割り当て変換する回路が開示されている。
特許２８７０８１３号公報

ところで上述した低速の伝送路を冗長構成とする場合がある。例えば、現用系と予備系の２系統の構成とし、両系の伝送路に同一のデータを伝送させ、受信側でいずれかの系を選択する運用形態などである。現用系と予備系の切り替えを行う前に、切り替え後の系のデータが正常であるか否かを確認する必要がある。例えば、現用系から予備系へ切り替える場合、予備系のデータが現用系のデータと一致しているか否かを確認すれば良い。

低速の伝送路から伝送された利用者のデータは、データの位相調整及び多重化のため受信側装置内のメモリに一旦、格納される。切り替え後の系のデータが正常であるか否かの確認は、メモリ内に格納されるデータを用いて行われる。データの割り当て方法が上述した分散配置型である場合、１利用者のデータがメモリ内に分散して格納される。通常、データはメモリに格納されている順番に読み出されるため、データが正常であるか否かを利用者毎すなわち低速の伝送路毎に確認する場合などには、分散配置型に格納されたデータを一旦、集中配置型に配置し直さなければならないという問題点があった。

本発明は、上記した如き問題点に鑑みてなされたものであって、集中配置型及び分散配置型などの多重化形式でメモリ内に格納されているＴＤＭデータを配置し直すことなく、所望のＴＤＭデータが正常であるか否かを確認することが可能な試験回路を提供することを目的とする。

本発明によるＴＤＭデータ比較試験回路は、現用系のＴＤＭ信号に含まれる複数の現用データの各々をアドレス毎に格納すると共に、供給される読み出しアドレスに応じて当該供給されたアドレスに格納されている現用データを読み出す現用系メモリと、予備系のＴＤＭ信号に含まれる複数の予備データの各々をアドレス毎に格納すると共に、供給される読み出しアドレスに応じて当該供給されたアドレスに格納されている予備データを読み出す予備系メモリと、前記現用系メモリから読み出された現用データと前記予備系メモリから読み出された予備データとを取り込み、当該取り込んだ両データを比較するデータ比較部とを含むＴＤＭデータ比較試験回路であって、前記現用データ及び前記予備データの各々が比較対象となるか否かを示す選別子をアドレス毎に記憶すると共に、供給される読み出しアドレスに応じて当該供給されたアドレスに記憶してある選別子を読み出す比較レジスタと、一連の読み出しアドレスを生成し、当該生成された読み出しアドレスを前記現用系メモリと前記予備系メモリと前記比較レジスタとに共通してアドレス番号順に順次、供給するアドレスカウンタと、前記比較レジスタから読み出された選別子を取り込み、前記データ比較部から供給されたデータ比較結果を当該選別子に基づいて選別する比較結果選別部とを含むことを特徴とする。

以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。

図１は、本発明によるＴＤＭデータ比較試験回路を低速伝送路と共に示すブロック図である。

ＴＤＭデータ比較試験回路１００は、現用系受信部３−１〜３−ｎ（ｎは正整数）と、予備系受信部４−１〜４−ｎ（ｎは正整数）と、制御部５と、現用系メモリ書き込み制御部６と、予備系メモリ書き込み制御部７と、アドレスカウンタ８と、現用系メモリ９と、予備系メモリ１０と、比較レジスタ１１と、データ比較部１２と、比較結果選別部１３と、系選択部１４と、切り替え指令部１５と、現用系送信部１６と、予備系送信部１７とを含む。

現用系受信部３−１〜３−ｎの各々は現用系低速伝送路１−１〜１−ｎ（ｎは正整数）の各々と接続される。また、予備系受信部４−１〜４−ｎの各々は予備系低速伝送路２−１〜２−ｎ（ｎは正整数）の各々と接続される。現用系低速伝送路１−１〜１−ｎ及び予備系低速伝送路２−１〜２−ｎの各々は、例えばＰＤＨ形式の信号を伝送する低速の伝送路である。予備系低速伝送路２−１〜２−ｎの各々は、現用系低速伝送路１−１〜１−ｎの各々に対する予備の伝送路であり、現用系低速伝送路２−１〜２−ｎの各々に伝送される信号と予備系低速伝送路１−１〜１−ｎの各々に伝送される信号とは同一である。

現用系受信部３−１〜３−ｎの各々は現用系低速伝送路１−１〜１−ｎの各々から伝送された信号に含まれるデータ列を現用系メモリ書き込み制御部６に供給する（図１中のＳＡ１〜ＳＡｎ。ｎは正整数）。また、予備系受信部４−１〜４−ｎの各々は予備系低速伝送路２−１〜２−ｎの各々から伝送された信号に含まれるデータ列を予備系メモリ書き込み制御部７に供給する（図１中のＳＢ１〜ＳＢｎ。ｎは正整数）。

図２はデータ列ＳＡ１〜ＳＡｎ及びＳＢ１〜ＳＢｎを表す図である。ＳＡ１は現用系低速伝送路１−１から、ＳＡ２は現用系低速伝送路１−２から、・・・、ＳＡｎは現用系低速伝送路１−ｎから伝送された信号に含まれていたデータ列である。同様に、ＳＢ１は予備系低速伝送路１−１から、ＳＢ２は予備系低速伝送路１−２から、・・・、ＳＢｎは予備系低速伝送路１−ｎから伝送された信号に含まれていたデータ列である。データ列ＳＡ１は現用データＡ１−１〜Ａ１−ｍ、データ列ＳＡ２は現用データＡ２−１〜Ａ２−ｍ、・・・、データ列ＳＡｎは現用データＡｎ−１〜Ａｎ−ｍからなる（ｍは正整数）。同様に、データ列ＳＢ１は予備データＢ１−１〜Ｂ１−ｍ、データ列ＳＢ２は予備データＢ２−１〜Ｂ２−ｍ、・・・、データ列ＳＢｎは予備データＢｎ−１〜Ｂｎ−ｍからなる（ｍは正整数）。データ列ＳＢ１〜ＳＢｎの各々は、データ列ＳＡ１〜ＳＡｎの各々に対する予備としてのデータ列であるため、現用データＳＡ１と予備データＳＢ１と、現用データＳＡ２と予備データＳＢ２と、・・・、現用データＳＡｎと予備データＳＢｎとは同一のデータ情報であることが望まれる。

現用系メモリ書き込み制御部６は、現用系受信部３−１〜３−ｎの各々から供給されたデータ列ＳＡ１〜ＳＡｎの各々を構成する現用データＡ１−１〜Ａｎ−ｍを多重信号化（ＴＤＭ信号化）する。同様に予備系メモリ書き込み制御部７は、予備系受信部４−１〜４−ｎの各々から供給されたデータ列ＳＢ１〜ＳＢｎの各々を構成する予備データＢ１−１〜Ｂｎ−ｍを多重信号化（ＴＤＭ信号化）する。現用系メモリ書き込み制御部６及び予備系メモリ書き込み制御部７は、これらの現用データ及び予備データを多重化する際の多重化形式を制御部５から指示される（図１中のＳ１）。本実施例における多重化形式は集中配置型及び分散配置型のいずれかとする。

また、現用系メモリ書き込み制御部６は現用系メモリ９をして、変換したＴＤＭ信号を構成する現用データＡ１−１〜Ａｎ−ｍを格納せしめる（図１中のＳＣ）。同様に、予備系メモリ書き込み制御部７は予備系メモリ１０をして、変換したＴＤＭ信号を構成する予備データＢ１−１〜Ｂｎ−ｍを格納せしめる（図１中のＳＤ）。

制御部５は、複数のアドレス番号を生成し、当該生成された複数のアドレス番号にて多重化形式を現用系メモリ書き込み制御部６及び予備系メモリ書き込み制御部７に指示する。アドレス番号は現用データ及び予備データを格納すべき現用系メモリ９及び予備系メモリ１０のアドレス番号である。当該アドレス番号は現用系メモリ書き込み制御部６及び予備系メモリ書き込み制御部７に共通して指示される。

また、制御部５は、比較レジスタ１１をして、アドレス毎に当該アドレスに格納される現用データ及び予備データが比較対象となるか否かを示す選別子を記憶せしめる（図２中のＳ２）。比較レジスタ１１、現用系メモリ９及び予備系メモリ１０のアドレスには共通のアドレス番号が割り振られている。比較対象である現用データが格納されている現用系メモリ９のアドレス番号と、当該現用データと比較されるべき予備データが格納されている予備系メモリ１０のアドレス番号と、当該現用データ及び予備データが比較対象であることを示す選別子が記憶される比較レジスタ１１のアドレス番号とは、同一のアドレス番号である。

現用系メモリ９は、ＴＤＭ信号を構成する現用データＡ１−１〜Ａｎ−ｍを格納する。また、現用系メモリ９は、アドレスカウンタ８から供給された読み出しアドレスに応じて、当該供給されたアドレスに格納されている現用データを読み出す（図２中のＳＥ）。予備系メモリ１０は、ＴＤＭ信号を構成する予備データＢ１−１〜Ｂｎ−ｍを格納する。また、予備系メモリ１０は、アドレスカウンタ８から供給された読み出しアドレスに応じて、当該供給されたアドレスに格納されている予備データを読み出す（図２中のＳＦ）。

図３は、多重化形式が集中配置型であるときに、現用系メモリ９及び予備系メモリ１０に格納される現用データ及び予備データの配列の例を表す図である。同図中の記号ＳＣが現用系メモリ９に格納される現用データＡ１−１〜Ａｎ−ｍの配列を表す。同図中の記号ＳＤが予備系メモリ１０に格納される予備データＢ１−１〜Ｂｎ−ｍの配列を表す。同図中では現用系低速伝送路１−１から伝送された現用データＡ１−１〜Ａ１−ｍ及び予備系低速伝送路２−１から伝送された予備データＢ１−１〜Ｂ１−ｍが太枠で示される。集中配置型では、例えば、現用データＡ１−１〜Ａ１−６が現用系メモリ９のアドレス番号１〜６に格納されているように、同一の低速伝送路から伝送された現用データが、所定の個数単位（本実施例においては６個単位）で連続したアドレスに集中して格納される。

図４は、多重化形式が分散配置型であるときに、現用系メモリ９及び予備系メモリ１０に格納される現用データ及び予備データの配列の例を表す図である。同図中の記号ＳＣが現用系メモリ９に格納される現用データＡ１−１〜Ａｎ−ｍの配列を表す。同図中の記号ＳＤが予備系メモリ１０に格納される予備データＢ１−１〜Ｂｎ−ｍの配列を表す。同図中では現用系低速伝送路１−１から伝送された現用データＡ１−１〜Ａ１−ｍ及び予備系低速伝送路２−１から伝送された予備データＢ１−１〜Ｂ１−ｍが太枠で示される。分散配置型では、例えば、現用系低速伝送路１−１から伝送された現用データＡ１−１、Ａ１−７、Ａ１−１３、Ａ１−１９の各々が、現用系メモリ９のアドレス番号１、５、９、１３に格納されているように、同一の低速伝送路から伝送された現用データは、不連続のアドレスに分散して格納される。

現用系メモリ書き込み制御部６が現用系メモリ９をして複数の現用データの各々を格納せしめるときのアドレス番号と、予備系メモリ書き込み制御部７が予備系メモリ１０をして複数の予備データの各々を格納せしめるときのアドレス番号とは現用系メモリ９と予備系メモリ１０とで共通のアドレス番号である。なお、当該アドレス番号は、制御部５が現用系メモリ書き込み制御部６及び予備系メモリ書き込み制御部７に指示したアドレス番号である。ここでは、図３及び４中に示されるように、アドレス番号を１〜ｐ（ｐは正整数）としている。

アドレスカウンタ８は、一連の読み出しアドレスを生成し、当該生成された読み出しアドレスを現用系メモリ９と予備系メモリ１０と比較レジスタ１１とに共通してアドレス番号順に順次、供給する（図１中のＳ３）。

比較レジスタ１１は、アドレス毎に当該アドレスに格納される現用データ及び予備データが比較対象となるか否かを示す選別子を記憶する。また、比較レジスタ１１は、アドレスカウンタ８から供給された読み出しアドレスに応じて当該供給されたアドレスに記憶してある選別子を読み出す（図１中のＳＨ）。

データ比較部１２は、現用系メモリ９から読み出された現用データと予備系メモリ１０から読み出された予備データとを取り込み、当該取り込んだ両データを比較する。続いて、データ比較部１２は、当該比較された結果であるデータ比較結果を比較結果選別部１３に供給する（図１中のＳＧ）。なお、アドレスカウンタ８が、現用系メモリ９及び予備系メモリ１０に共通のアドレスをアドレス番号順に順次、供給するため、データ比較部１２が取り込む現用データ及び予備データの各々が格納されていた現用系メモリ９及び予備系メモリ１０のアドレス番号は同一である。

図５は、データ比較部１２の構成の例を表す回路図である。同図の回路は、一方の入力を現用系メモリ９から読み出された現用データ（同図中のＳＥ）とし、他方の入力を予備系メモリ１０から読み出された予備データ（同図中のＳＦ）とし、これら両入力の排他的論理和演算の出力（同図中のＳＧ）をデータ比較結果とする排他的論理和回路である。当該排他的論理和回路の真理値表は表１に表される。表１に示されるように、本実施例におけるデータ比較結果は、現用データと予備データとが同一であるときに論理値０、現用データと予備データとが異なるときに論理値１となる。

比較結果選別部１３は、比較レジスタ１１から読み出された選別子を取り込み、データ比較部１２から供給されたデータ比較結果を当該選別子に基づいて選別する。続いて、比較結果選別部１３は、選別したデータ比較結果を出力する（図１中のＳＩ）。なお、アドレスカウンタ８が、比較レジスタ１１、現用系メモリ９及び予備系メモリ１０に共通のアドレスをアドレス番号順に順次、供給するため、比較結果選別部１３が取り込む選別子が記憶されていた比較レジスタ１１のアドレス番号と、データ比較部１２から供給されるデータ比較結果の比較対象である現用データ及び予備データの各々が格納されていた現用系メモリ９及び予備系メモリ１０のアドレス番号は同一である。

図６は、比較結果選別部１３の構成の例を表す回路図である。同図の回路は、一方の入力を比較レジスタ１１から読み出された選別子（同図中のＳＨ）とし、他方の入力をデータ比較部１２から供給されたデータ比較結果（同図中のＳＧ）とし、これら両入力の論理積演算の出力（同図中のＳＩ）を選別結果とする論理積回路である。当該論理積回路の真理値表は表２に表される。表２に示されるように、本実施例における選別結果は、選別子及びデータ比較結果の論理値が共に１であるときに論理値１、それ以外は論理値０となる。

系選択部１４は、現用系メモリ９から読み出された現用データ（図１中のＳＥ）及び予備系メモリ１０から読み出された予備データ（図１中のＳＦ）のいずれかを選択する。切り替え指令部１５は、系選択部１４に現用データ及び予備データのどちらを選択すべきか指示する（図１中のＳ４）。当該指示により、現用系と予備系を切り替えることになる。

現用系送信部１６は、系選択部１４が選択した現用データ（図１中のＳＪ）を多重信号化して多重化信号伝送路（図示せず）へ送信する（図１中のＳＫ）。また、予備系送信部１７は、系選択部が選択した予備データ（図１中のＳＪ）を多重信号化して多重化信号伝送路（図示せず）へ送信する（図１中のＳＬ）。多重化信号伝送路は、例えばＳＤＨ形式のデータを伝送する高速の伝送路などである。

図７は多重化形式が集中配置型であるときの、図８は多重化形式が分散配置型であるときの、現用系メモリ９、予備系メモリ１０、比較レジスタ１１、データ比較部１２及び比較結果選別部１３の各々の出力を表す図である。以下に、図７及び８を参照しつつ、現用データ及び予備データの比較選別処理について説明する。

先ず、アドレスカウンタ８が、一連の読み出しアドレスを生成し、当該生成された読み出しアドレスを現用系メモリ９と予備系メモリ１０と比較レジスタ１１とに共通してアドレス番号順に順次、供給する。

現用系メモリ９は、アドレスカウンタ８から供給された読み出しアドレスに応じて、当該供給されたアドレスに格納されている現用データを読み出す。図７及び８中の記号ＳＥが現用系メモリ９から読み出される現用データを表す。同様に、予備系メモリ１０は、アドレスカウンタ８から供給された読み出しアドレスに応じて、当該供給されたアドレスに格納されている予備データを読み出す。同図中の記号ＳＦが予備系メモリ１０から読み出される予備データを表す。本実施例においては、現用系低速伝送路１−１に伝送される現用データＡ１−１〜Ａ１−ｍの各々と予備系低速伝送路２−１に伝送される予備データＢ１−１〜Ｂ１−ｍの各々とを比較対象とする。同図中の記号ＳＥ及びＳＦにおいては、これらの現用データ及び予備データを太枠で示してある。

予備データＢ１−１〜Ｂ１−ｍの各々は、現用データＡ１−１〜Ａ１−ｍの各々に対する予備としてのデータであるため、現用データＡ１−１と予備データＢ１−１と、現用データＡ１−２と予備データＢ１−２と、・・・、現用データＡ１−ｍと予備データＢ１−ｍとは同一のデータ情報であることが望まれるが、本実施例においては、現用データＡ１−７のデータ情報と予備データＢ１−７のデータ情報とが異なる、すなわち、予備データＢ１−７が正常でないとする。例えば、現用データＡ１−７のデータ情報が論理値１であり、予備データＢ１−７のデータ情報が論理値０である場合などである。また、同様に現用データＡ３−２のデータ情報と予備データＢ３−２のデータ情報とが異なる、すなわち、予備データＢ３−２が正常でないとする。同図中の記号ＳＥ及びＳＦにおいては、予備データＢ１−７及びＢ３−２を網掛けで表している。これらの現用データ及び予備データ以外については、現用データＳＡ１と予備データＳＢ１と、現用データＳＡ２と予備データＳＢ２と、・・・、現用データＳＡｎと予備データＳＢｎとは同一のデータ情報であるとする。

データ比較部１２は、現用系メモリ９から読み出された現用データと予備系メモリ１０から読み出された予備データとを取り込み、当該取り込んだ両データを比較する。同図中の記号ＳＧはデータ比較部１２から比較結果選別部１３へ供給されるデータ比較結果を論理値０及び１で表したものである。本実施例においては、データ比較部１２は、現用系メモリ９から読み出された現用データと予備系メモリ１０から読み出された予備データとの排他的論理和演算の結果をデータ比較結果とする。ここでは、予備データＢ１−７が正常ではなく、現用データＡ１−７のデータ情報と当該予備データＢ１−７のデータ情報とが異なるため、データ比較結果は１となっている。同様に、予備データＢ３−２が正常ではなく、現用データＡ３−２のデータ情報と当該予備データＢ３−２のデータ情報とが異なるため、データ比較結果が１となっている。その他の現用データと予備データのデータ比較結果は全て０となっている。データ比較部１２は、データ比較結果を比較結果選別部１３に順次、供給する。

比較レジスタ１１は、アドレス毎に当該アドレスに格納される現用データ及び予備データが比較対象となるか否かを示す選別子を記憶している。本実施例における選別子は論理値０及び１である。本実施例においては、現用データＡ１−１〜Ａ１−ｍの各々と予備データＢ１−１〜Ｂ１−ｍの各々とを比較対象としており、これらの現用データ及び予備データが格納されるアドレス番号の識別子を論理値１として記憶している。比較レジスタ１１は、アドレスカウンタ８から供給された読み出しアドレスに応じて当該供給されたアドレスに記憶してある選別子を読み出す。同図中の記号ＳＨが比較レジスタ１１から読み出される選別子を表す。現用データＡ１−１〜Ａ１−ｍ及び予備データＢ１−１〜Ｂ１−ｍが格納されていた現用系メモリ９及び予備系メモリ１０のアドレス番号と同一のアドレス番号から読み出された識別子の論理値は１となっている。

比較結果選別部１３は、比較レジスタ１１から読み出された選別子を取り込み、データ比較部１２から供給されたデータ比較結果を当該選別子に基づいて選別する。本実施例における比較結果選別部１３は、比較レジスタ１１から読み出された選別子とデータ比較部１２から供給されたデータ比較結果との論理積演算により当該データ比較結果を選別する。同図中の記号ＳＩは比較結果選別部１３の出力される論理値を表す。ここでは、比較対象となっている現用データＡ１−７と予備データＢ１−７とのデータ比較結果である論理値１は、比較結果選別部１３からそのまま論理値１として出力される。また、現用データＡ３−２と予備データＢ３−２とは比較対象となっていないため、これらのデータ比較結果が論理値１であっても、比較結果選別部１３からは論理値０が出力される。すなわち、比較対象となっている現用データＡ１−１〜Ａ１−ｍ及び予備データＢ１−１〜Ｂ１−ｍのデータ比較結果のみが、予備データが正常でないことを表す論理値１として出力される。更に、比較結果選別部１３が当該論理値を制御部５に供給し、制御部５が当該供給された論理値に基づいて予備データの正常性を判断できる。

上記した如く、本発明によれば、ＴＤＭデータの多重化形式が集中配置型及び分散配置型のいずれであっても、メモリに格納されているデータの配置を変更することなく、現用系及び予備系のデータを容易に比較可能であり、所望のデータ比較結果のみを得ることが可能である。更に、当該データ比較結果に基づいて所望の予備データの正常性について確認することが本発明において可能である。

なお、本実施例においては、比較対照となるデータを現用データＡ１−１〜Ａ１−ｍ及び予備用データＢ１−１〜Ｂ１−ｍとしたが、本発明においては、比較レジスタに記憶される選別子の情報を変更することにより、所望のデータを比較対象とすることが可能である。

本発明によるＴＤＭデータ比較試験回路を低速伝送路と共に示すブロック図である。 現用系受信部から現用系メモリ書き込み制御部に供給されるデータ列及び予備系受信部から予備系メモリ書き込み制御部に供給されるデータ列を表す図である。 多重化形式が集中配置型であるときに、現用系メモリ及び予備系メモリに格納されるデータの配列の例を表す図である。 多重化形式が分散配置型であるときに、現用系メモリ及び予備系メモリに格納されるデータの配列の例を表す図である。 データ比較部の構成の例を表す回路図である。 比較結果選別部の構成の例を表す回路図である。 多重化形式が集中配置型であるときの、現用系メモリ、予備系メモリ、比較レジスタ、データ比較部、比較結果選別部の各々の出力を表す図である。 多重化形式が分散配置型であるときの、現用系メモリ、予備系メモリ、比較レジスタ、データ比較部、比較結果選別部の各々の出力を表す図である。

符号の説明

１−１〜１−ｎ 現用系低速伝送路
２−１〜２−ｎ 予備系低速伝送路
３−１〜３−ｎ 現用系受信部
４−１〜４−ｎ 予備系受信部
５ 制御部
６ 現用系メモリ書き込み制御部
７ 予備系メモリ書き込み制御部
８ アドレスカウンタ
９ 現用系メモリ
１０ 予備系メモリ
１１ 比較レジスタ
１２ データ比較部
１３ 比較結果選別部
１４ 系選択部
１５ 切り替え指令部
１６ 現用系送信部
１７ 予備系送信部
１００ ＴＤＭデータ比較試験回路

Claims (8)

1. 現用系のＴＤＭ信号に含まれる複数の現用データの各々をアドレス毎に格納すると共に、供給される読み出しアドレスに応じて当該供給されたアドレスに格納されている現用データを読み出す現用系メモリと、
   予備系のＴＤＭ信号に含まれる複数の予備データの各々をアドレス毎に格納すると共に、供給される読み出しアドレスに応じて当該供給されたアドレスに格納されている予備データを読み出す予備系メモリと、
   前記現用系メモリから読み出された現用データと前記予備系メモリから読み出された予備データとを取り込み、当該取り込んだ両データを比較するデータ比較部とを含むＴＤＭデータ比較試験回路であって、
   前記現用データ及び前記予備データの各々が比較対象となるか否かを示す選別子をアドレス毎に記憶すると共に、供給される読み出しアドレスに応じて当該供給されたアドレスに記憶してある選別子を読み出す比較レジスタと、
   一連の読み出しアドレスを生成し、当該生成された読み出しアドレスを前記現用系メモリと前記予備系メモリと前記比較レジスタとに共通してアドレス番号順に順次、供給するアドレスカウンタと、
   前記比較レジスタから読み出された選別子を取り込み、前記データ比較部から供給されたデータ比較結果を当該選別子に基づいて選別する比較結果選別部とを含むことを特徴とするＴＤＭデータ比較試験回路。
2. 前記データ比較部は、一方の入力を前記現用系メモリから読み出された現用データとし、他方の入力を前記予備系メモリから読み出された予備データとし、これら両入力の排他的論理和演算の出力を前記データ比較結果とする排他的論理和回路であることを特徴とする請求項１に記載のＴＤＭデータ比較試験回路。
3. 前記比較結果選別部は、一方の入力を前記比較レジスタから読み出された選別子とし、他方の入力を前記データ比較部から供給されたデータ比較結果とし、これら両入力の論理積演算の出力を選別結果とする論理積回路であることを特徴とする請求項１に記載のＴＤＭデータ比較試験回路。
4. 前記現用系メモリから読み出された現用データ及び前記予備系メモリから読み出された予備データのいずれかを選択する系選択部と、前記系選択部が選択した現用データを多重信号化して伝送路へ送信する現用系送信部と、前記系選択部が選択した予備データを多重信号化して伝送路へ送信する予備系送信部とを更に含むことを特徴とする請求項１に記載のＴＤＭデータ比較試験回路。
5. 複数回線の各々から現用データを受信する現用データ受信部と、複数回線の各々から予備データを受信する予備データ受信部とを更に含むことを特徴とする請求項１に記載のＴＤＭデータ比較試験回路。
6. 前記現用データ受信部から供給される複数の現用データをＴＤＭ信号に変換し、前記現用系メモリをして当該変換したＴＤＭ信号を構成する複数の現用データを格納せしめる現用系メモリ書き込み制御部と、前記予備データ受信部から供給される複数の予備データをＴＤＭ信号に変換し、前記予備系メモリをして当該変換したＴＤＭ信号を構成する複数の予備データを格納せしめる予備系メモリ書き込み制御部とを更に含むことを特徴とする請求項５に記載のＴＤＭデータ比較試験回路。
7. 現用データ及び予備データをＴＤＭ信号に変換する多重化形式を前記現用系メモリ書き込み制御部と前記予備系メモリ書き込み制御部とに共通して指示すると共に、前記比較レジスタをして、アドレス毎に当該アドレスに格納される現用データ及び予備データが比較対象となるか否かを示す選別子を記憶せしめるアドレス制御部とを更に含むことを特徴とする請求項６に記載のＴＤＭデータ比較試験回路。
8. 前記アドレス制御部は、複数のアドレス番号を生成し、当該生成された複数のアドレス番号にて前記多重化形式を前記現用系メモリ書き込み制御部と前記予備系メモリ書き込み制御部とに共通して指示することを特徴とする請求項７に記載のＴＤＭデータ比較試験回路。

Images