JP2008117921A - 半導体装置の製造方法及び半導体処理装置 - Google Patents

半導体装置の製造方法及び半導体処理装置 Download PDF

Info

Publication number
JP2008117921A
JP2008117921A JP2006299347A JP2006299347A JP2008117921A JP 2008117921 A JP2008117921 A JP 2008117921A JP 2006299347 A JP2006299347 A JP 2006299347A JP 2006299347 A JP2006299347 A JP 2006299347A JP 2008117921 A JP2008117921 A JP 2008117921A
Authority
JP
Japan
Prior art keywords
semiconductor
gas
substrate
semiconductor member
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006299347A
Other languages
English (en)
Inventor
Yoji Tokumitsu
洋司 徳満
Kazuyuki Tadatomo
一行 只友
Katsuyuki Hoshino
勝之 星野
Tsunemasa Taguchi
常正 田口
Shuichi Kubo
秀一 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Yamaguchi University NUC
Original Assignee
Mitsubishi Chemical Corp
Yamaguchi University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp, Yamaguchi University NUC filed Critical Mitsubishi Chemical Corp
Priority to JP2006299347A priority Critical patent/JP2008117921A/ja
Publication of JP2008117921A publication Critical patent/JP2008117921A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】p型不純物を活性化するための新規の技術を提供する。
【解決手段】半導体装置の製造方法は、p型不純物を含む半導体部材205を電極201a、201bに固定し、半導体部材205に電極201a、201bを介して通電することによってp型不純物を活性化させる。
【選択図】図2

Description

本発明は、半導体装置の製造方法及び半導体処理装置に関する。
近年、高密度光ディスク用光源、白色照明用光源、更には空気又は水の清浄化及び殺菌用光源として、窒化物半導体を利用した青〜紫外の短波長LDやLED等の発光デバイスの開発が盛んに行われている。また、このような窒化物半導体は、HBT等の高温動作やハイパワーの電子デバイスへの応用においても期待されている。
上記のような半導体デバイスの製造において、各半導体層のn型又はp型の導電性及びキャリア濃度の制御が重要である。GaNに代表される窒化物半導体においては、n型半導体はSi等のn型不純物を混入することで容易に得られ、またその殆どが活性化することから、不純物量によりキャリア濃度の制御も可能である。
一方、p型半導体については、Mg等のp型不純物を混入しても水素パッシベーションにより不純物が不活性化されるため、そのままでは高抵抗であり使用できない。一般的には、結晶成長後に不活性ガス雰囲気中でのアニール処理を行い、p型不純物を活性化することでp型半導体が得られる。アニール処理による活性化は、得られるキャリア濃度のウエハ面内均一性並びにコストパフォーマンスに優れている。
しかしながら、通常のアニールによるp型不純物の活性化率は1%程度であり、p型半導体層に高濃度の不純物を混入してもキャリア濃度は1×1018cm−3程度と低い。優れた特性のデバイスを作製するためには、p型不純物の活性化率を上げ更なる低抵抗化が必要である。また、アニール処理は高温を必要とするため、半導体表面からN(窒素)原子が離脱して結晶品質の低下も問題となっている。この活性化率向上及び結晶品質低下を抑制するため、今まで数多くの技術が提案されている。
特許文献1には、バンドギャップ以上のエネルギーを有する光の照射下でアニール処理を行うことが開示されている。特許文献2には、紫外線の照射下でアニール処理を行うことが開示されている。この方法によれば、紫外線の照射によってp型不純物の活性化を向上させることができるので、それによりアニール温度を低下させることができるので、結晶品質の低下が抑制される。
最近では、アニール処理を必要としない技術が提案されている。特許文献3には、レーザー光をパルス照射することでp型不純物を活性化させる技術が開示されている。特許文献4には、シンクロトロン光照射が提案されている。特許文献5には、中性子線照射が提案されている。特許文献3、4、5に記載された方法によれば、結晶品質の低下が抑制されるが、活性化率は低く、そのままでは使用できない。
以上のように、p型不純物を十分活性化させるためには、何らかの方法で半導体を加熱する工程が不可欠であると考えられる。特許文献6では、アニール処理の際にウエハの上下に直流高電圧をかけ、アニールにより解離した水素を抜き出す技術が開示されている。
一方、特許文献7には、アニール処理の降温の際に冷却ガスを流し、125℃/分以上の冷却速度で急冷することによりp型不純物と水素との解離が可逆的に起きる温度領域にさらされる時間を短くし、p型不純物の不活性化の確率を下げる方法が開示されている。更に、特許文献8では、アニール処理の昇温と降温速度を10℃/秒以上とすることで、基板と垂直な方向に温度勾配を発生させて半導体表面から水素を排出し、半導体層を低抵抗化する技術が開示されている。
特開平11−274557号公報 特開平11−186174号公報 特開2005−332845号公報 特開2005−347702号公報 特開2005−303146号公報 特開2005−228836号公報 特開2002−261101号公報 特開2004−006867号公報
本発明は、例えば、p型不純物を活性化するための新規の技術を提供することを目的とする。
本発明の第1の側面は、半導体装置の製造方法に係り、前記製造方法は、p型不純物を含む半導体部材に通電することによって前記p型不純物を活性化させる活性化工程を含む。
本発明の好適な実施形態によれば、前記p型不純物は、前記半導体部材に通電することによる前記半導体部材の加熱によって活性化されうる。
本発明の好適な実施形態によれば、前記活性化工程において10℃/秒よりも大きい変化率で前記半導体部材の温度が上昇するように通電が制御されうる。
本発明の好適な実施形態によれば、前記活性化工程は、ガスを含む環境で実施されうる。
本発明の好適な実施形態によれば、前記製造方法は、活性化工程の後にガスによって前記半導体部材を冷却する冷却工程を更に含みうる。前記冷却工程において、10℃/秒よりも大きい変化率で前記半導体部材の温度が低下するようにガスが制御されることが好ましい。
本発明の好適な実施形態によれば、前記ガスは、窒素ガス、酸素ガス、アンモニアガス、水素ガス、不活性ガスの少なくとも1つを含みうる。
本発明の好適な実施形態によれば、前記半導体部材は、第1部分と前記第1部分よりも断面積が小さい第2部分とを有する処理炉内の前記第2部分に配置されて処理されうる。
本発明の好適な実施形態によれば、前記半導体部材は、第1面及び第2面を有し、前記第1面の少なくとも一部及び前記第2面の少なくとも一部が露出するように電極によって支持されうる。
本発明の第2の側面は、半導体装置の製造方法に係り、前記製造方法は、p型不純物を含む第1半導体部材を含む積層部材を第2半導体部材に接触させて配置し、前記第2半導体部材に通電して加熱することによって前記p型不純物を活性化させる活性化工程を含む。
本発明の第3の側面は、半導体処理装置に係り、前記半導体処理装置は、第1部分と前記第1部分よりも断面積が小さい第2部分とを有する処理炉と、前記処理炉内の前記第2部分に処理対象物を配置するための支持部とを備え、前記支持部は、前記処理対象物に通電するための一対の電極を含む。
本発明の好適な実施形態によれば、前記処理対象物は、第1面及び第2面を有し、前記一対の電極は、前記処理対象物の第1面の少なくとも一部及び前記第2面の少なくとも一部が露出するように前記処理対象物を支持しうる。
本発明によれば、例えば、p型不純物を活性化するための新規の技術が提供される。
GaN基板やSi基板等の半導体部材に電流を流すことでジュール熱を発生させて、これによって該半導体部材を加熱することができる。従来の加熱装置では、カーボンやグラファイトの試料台の上に試料を配置し、ヒーターによって該試料を間接的に加熱する。このような方式では、試料台を含めた試料周りの熱容量が大きくなってしまう。よって、加熱後に試料を冷却する際に、大量の冷却ガスを流しても冷却速度には限界があった。しかし、試料に通電することによって該試料を加熱する方法によれば、試料を電極に固定すれば、処理炉内から従来のような熱容量の大きな試料台を排除することができるため、試料周りの熱容量を極端に小さくすることができる。
試料周りの窒素ガスの流速及び圧力を上げることで、試料への窒素ガスの供給を改善し、試料表面のN(窒素)抜けを抑制すると共に、速やかな降温が実現される。
処理炉内から従来のような熱容量の大きな試料台を排除することで、試料は、表面のみならず裏面も雰囲気ガスに晒されうる。そのため、降温時には、試料が表面及び裏面の両方から同時に冷却されうる。これによって、大きな冷却速度の急冷であるにもかかわらず、試料の表面側と裏面側との温度差が抑制され、クラックの発生が抑えられる。
本発明の好適な実施形態では、p型不純物を含む半導体部材(例えば、p型不純物が添加された窒化物半導体層)は、該半導体部材に通電することによってジュール熱によって加熱される。p型不純物は、ジュール熱によって活性化されうる。活性化によって該半導体部材のキャリア濃度は1×1018cm−3以上となりうる。
半導体部材は、例えば、III族窒化物、II族酸化物、SiC、GaAs、又はSiを含みうる。
p型の不純物は、例えば、Mg、Zn、Be、Caの少なくとも1つを含みうる。半導体部材には、少量のn型不純物がコドープされてもよい。n型不純物としては、例えば、Si、S、Se、Te、Geの少なくとも1つを含みうる。
半導体部材又は基板の面方位は特に限定されず、例えば、III族窒化物半導体基板の場合には、C面の他にa面やm面の非極性面、又は半極性面を使用することができる。更に、半導体基板は、ジャスト基板でもよいし、オフ角が付与された基板であってもよい。
[第1実施形態]
図1は、近紫外LEDの構成を模式的に示す断面図である。図1を参照しながら本発明の好適な実施形態の近紫外LEDの製造方法を説明する。
まず、キャリア濃度が1×1017cm−3以上のn型GaN自立基板10を準備する。ここで、GaN基板10の大きさ(面積)は特に限定されない。しかしながら、後のp型不純物活性化工程において、GaN基板10が小さすぎると抵抗値が高くなるために印加電圧が高くなり半導体層へ悪影響を与える可能性がある。一方、GaN基板10が大きすぎると、電流が均一に流れないことに起因して温度斑を生じる可能性がある。よって、GaN基板10は、10×10〜50×50mmの範囲内の大きさであることが好ましい。また、GaN基板10の厚さは、p型不純物活性化工程において、薄すぎると抵抗値が高くなるために印加電圧が高くなり半導体層へ悪影響を与える可能性がある。また、GaN基板10が薄すぎると、p型不純物活性化工程において、処理炉内にGaN基板10を配置する際や他の工程においてGaN基板10が割れる可能性がある。一方、GaN基板10が厚すぎると、コストパフォーマンスが悪化するばかりか、デバイス化においてGaN基板10のシンニングに時間がかかる。よって、GaN基板10は、300〜500μmの範囲内の厚さであることが好ましい。
次に、GaN基板10をMOCVD装置のリアクターのサセプターにセットする。MOCVD装置への投入前にGaN基板10を酸洗浄、有機洗浄、又は、アンモニア水による前処理を行ってもよい。GaN基板10の投入後、リアクター内に水素、窒素及びアンモニアガスを導入し、1000〜1200℃に基板を加熱し、0〜10分間保持してGaN基板10の表面を清浄化する。
次いで、同じ基板温度で、トリメチルガリウム(TMG)のほか、ドーピングガスとしてSiHを導入し、GaN基板10の表面に直接、厚さ2.0μmのn型GaNクラッド層11を成長させる。
次に、基板温度を800〜1000℃に下げて、TMGとトリメチルインジウム(TMI)を導入し、厚さ3.5nmのInGaN井戸層と厚さ7.0nmのGaN障壁層からなる4周期の多重量子井戸発光層12を成長させる。GaN障壁層は、Siをドーピングしてn型としてもよい。
次に、基板温度を900〜1100℃に上げて、TMGとトリメチルアルミニウム(TMA)、更にp型不純物としてシクロペンタジエニルマグネシウム(CpMg)を導入し、厚さ50nmのp型Al0.1GaN電流ブロック層13を成長させる。
次に、同じ基板温度で、電流ブロック層13の上に厚さ100nmのp型GaNコンタクト層14を成長させる。この際に、Mg添加量は、例えば1×1020cm−3が好適である。成長終了後に基板を100℃以下まで自然冷却し、MOCVD装置のリアクターから取り出す。
以上の工程によって、p型不純物を含む半導体基板が得られる。この半導体基板は、矩形(正方形又は長方形)の半導体部材205に切断されうる。半導体部材205の形状は、これを一対の電極201a、201bで固定可能であればよいが、半導体部材205に均一に電流を流すためには、正方形又は長方形であることが好ましい。半導体部材205の寸法は、大きすぎると電流が偏り温度斑が生じうるため、できるだけ小さい方が良く、50×50mm以下が好ましく、20×20mm以下がより好ましい。
次に、半導体部材205のp型不純物を活性化させるp型不純物活性化工程を実施する。図2(a)は、p型不純物を活性化させるための活性化装置(半導体処理装置)を鉛直面で切断した断面図である。図2(b)は、該活性化装置を水平面で切断した断面図である。
活性化装置200は、両側の第1部分203、204よりも断面積が小さい第2部分212を有する処理炉210と、処理炉210内の第2部分212に処理対象物としての半導体部材205を配置するための支持部202とを備える。
支持部202は、半導体部材205に通電するための一対の電極201a、201bを含む。ここで、第1部分203、204は、第2部分212を挟んで対称な構成を有することが好ましい。なお、第1部分203、204のうち一方は、第2部分212の断面積以下の断面積であってもよい。
第1部分203はガス導入部として、第1部分204はガス排出部として使用されうる。半導体部材205が配置される第2部分212の断面積を第1部分203、204のうちの少なくとも一方、好ましくは双方の断面積よりも小さくすることによって、半導体部材205の周囲を流れるガスの流速及び圧力を高めることができる。
処理炉210の材料は、特に制限されないが、高温に耐えることができる材料、更には、高温においても脱ガスが少なくコンタミネーションの危険性が小さい材料が好ましい。処理炉210の材料としては、例えば、高純度の石英が好適であるが、カーボン、グラファイト、セラミック、又は、ステンレス鋼等も好適である。
p型不純物を含む半導体部材205は、処理炉210の一対の電極201a、201bに固定される。 電極201a、201bは、高温に耐えることができ脱ガスの少ない導電性材料で構成されることが好ましく、例えば、Ta、Mo、W、Tiで構成されることが好ましい。半導体部材205と電極201a、201bとは、線接触又は面接触することが好ましい。図3のように、電極201a、201bに半導体部材205を固定するための固定機構は、クリップ機構であることが好ましい。クリップ機構は、例えば、電極201a(又は、201b)と把持部材301a(又は、301b)とを含んで構成され、電極201a(又は、201b)と把持部材301a(又は、301b)とによって半導体部材205を把持する。
或いは、電極201a、201bに半導体部材205を固定するための固定機構は、図4に示すように、ネジで半導体部材205を固定する機構であってもよい。該機構は、例えば、電極201a(又は、201b)と、把持部材403a(又は、403b)とを含んで構成され、ネジ404a(又は、404b)とによって構成されうる。
電極201a、201bの幅は、半導体部材205の幅よりも大きいことが好ましい。
半導体部材205を電極201a、201bに固定した後に、処理炉210内に、例えば0.1〜5L/分の流量の窒素ガスを雰囲気ガスとして導入する。雰囲気ガスは、窒素ガス、酸素ガス、アンモニアガス、水素ガス、不活性ガスの少なくとも1つを含むこと好ましい。
半導体部材205の加熱は、真空又は減圧雰囲気においても実施してもよいが、加熱中における窒化物半導体からのN(窒素)抜けによる結晶品質低下を防止するために、常圧以上の窒素又は窒素を含む混合ガス雰囲気で実施することが好ましい。
前述のように、半導体部材205が配置される第2部分212の断面積を第1部分203、204のうちの少なくとも一方、好ましくは双方の断面積よりも小さくすることによって、半導体部材205の周囲を流れるガスの流速及び圧力を高めることができる。これにより、半導体部材205へも窒素の供給を改善し、高温化におけるN抜けを抑制することができる。なお、処理炉210の第2部分212の断面積(ガス流の方向に垂直な断面積)は、第1部分203、204の1/2以下が好ましい。
次に、処理炉210内の電極201a、201bを介して半導体部材205に電圧を印加して半導体部材205に10〜50Aの電流を流す。半導体部材205の温度は、その裏面に接触させた熱電対206により測定する。昇温速度は10℃/秒以上が好ましく、50℃/秒以上がより好ましい。
半導体部材205は、p型GaNコンタクト層14が電極201a、201bに接触するように下向きに配置されてもよいし、GaN基板10の裏面(クラッド層11が形成された面の反対側の面)が電極201a、201bに接触するように上向きに配置されてもよい。
処理炉210を石英で作製した場合には、熱電対を使用せず、処理炉210の外部に設置したパイロメータで温度を測定することも可能である。
半導体部材205が所定の温度に達したら、0.1〜10分間その温度で保持する。ここで、所定の温度とは、例えば、p型不純物の活性化に効果のある700℃以上であって、半導体品質へ致命的な影響を与えない1000℃以下のことである。半導体部材205の温度は、一定の温度に維持されることが好ましいが、700〜1000℃の範囲で変動しても特に問題ない。また、半導体部材205に電流を流すための電気回路207に、熱電対からの温度をフィードバックして電流値をPID制御する機能を持たせてもよい。
温度調整を自動化する場合、処理炉210内に複数組の電極を設置して個別に電気回路を持たせることで、同一バッチにおける複数枚処理を実施しやすくなる。この場合は、雰囲気ガス流に対して直角方向に半導体部材205を並べるように配置することが好ましい。
その後、半導体部材205への通電を停止して、主として雰囲気ガスの流れによって、半導体部材205を冷却する。この際の降温速度は10℃/秒以上であることが好ましく、50℃/秒以上であることがより好ましい。降温速度は、雰囲気ガスの流量を制御することによって制御することができる。
以上のような昇温、温度維持、降温を含むプロセスは、1回のみ実施されてもよいし、複数回にわたって繰り返して実施されてもよい。
電極201a、201bを含む支持部202は、図3、図4に例示的に示すように、半導体部材205の表面(第1面)の少なくとも一部と裏面(第2面)の少なくとも一部が露出するように半導体部材205を支持することが好ましい。このような支持方法によれば、雰囲気ガスによる半導体部材205の冷却時に、半導体部材205の表面と裏面との間の温度差を抑制することができるので、冷却によって半導体部材205にクラックが発生することを防止することができる。
半導体部材205が適当な温度、例えば、100℃以下の温度まで冷却されたら、雰囲気ガスを止め、半導体部材205を処理炉210から取り出す。
次に、半導体部材205の表面にNi/Au電極15を形成し、基板10が100μm程度の厚さになるように基板10の裏面を研磨した後に該裏面にTi/Al電極16を形成する。次に300×300μm程度の適当な大きさにダイシングすることで本発明の第一実施形態に係るLEDの作製が完了する。
[第2実施形態]
次に、本発明の第2実施形態について説明する。図5は、サファイア基板50上に作製した近紫外LEDの構成を模式的に示す図である。図5を参照しながら本発明の好適な実施形態の近紫外LEDの製造方法を説明する。
まず、サファイア基板50をMOCVD装置のリアクターのサセプターにセットする。リアクター内に水素と窒素の混合ガスを導入し、1000〜1200℃に基板を加熱し、1〜10分間保持し基板表面を清浄化する。
次に、基板温度を400〜600℃に降温した後、リアクター内にTMGとアンモニアガスを導入し、厚さ20〜30nmのGaN低温バッファー層(図示せず)を成長させる。
次に、1000〜1200℃に基板を昇温した後、TMGとドーピングガスとしてSiHを導入し、厚さ5.0μmのn型GaNクラッド層51を成長させる。
次に、基板温度を800〜1000℃に下げて、TMGとTMIを導入し、厚さ3.5nmのInGaN井戸層と厚さ7.0nmのGaN障壁層からなる4周期の多重量子井戸発光層52を成長させる。GaN障壁層は、Siをドーピングしてn型としてもよい。
次に、基板温度を900〜1100℃に上げて、TMGとTMA、更にp型不純物としてCpMgを導入し、厚さ50nmのp型Al0.1GaN電流ブロック層53を成長させる。
次に、同じ基板温度で、厚さ100nmのp型GaNコンタクト層54を成長させる。この際に、Mg添加量は、例えば1×1020cm−3が好適である。GaNコンタクト層54の成長終了後、基板は、100℃以下まで自然冷却され、MOCVD装置のリアクターから取り出される。
ここで、サファイア基板等の非導電性基板上に形成された半導体部材を他の半導体部材に通電して加熱することによってp型不純物を活性化するための活性化装置について説明する。図6(a)は、p型不純物を活性化させるための活性化装置(半導体処理装置)を鉛直面で切断した断面図である。図6(b)は、該活性化装置を水平面で切断した断面図である。
活性化装置600は、両側の第1部分603、604よりも断面積が小さい第2部分612を有する処理炉610と、処理炉610内の第2部分612に処理対象物としての積層部材605を配置するための支持部602とを備える。支持部602は、積層部材605に通電するための一対の電極601a、601bを含む。ここで、第1部分603、604は、第2部分612を挟んで対称な構成を有することが好ましい。なお、第1部分603、604のうち一方は、第2部分612の断面積以下の断面積であってもよい。
第1部分603はガス導入部として、第1部分604はガス排出部として使用されうる。積層部材605が配置される第2部分612の断面積を第1部分603、604のうちの少なくとも一方、好ましくは双方の断面積よりも小さくすることによって、積層部材605の周囲を流れるガスの流速及び圧力を高めることができる。
加熱用の半導体部材としてのSi基板620を形成するための材料としてSiウエハを準備する。Siウエハは、キャリア濃度が1×1017cm−3以上であれば、n型でもp型でも構わない。Siウエハの厚さは、特に限定されないが、2インチで300〜500μm厚さのものであれば十分である。
次に、SiウエハをカットしてSi基板620を得る。このSi基板620を図6に示す活性化装置600の処理炉610内の電極601a、601bに固定する。Si基板620の形状は、電極601a、601bに固定可能であれば特に限定されないが、Si基板620に均一に電流を流すためには正方形や長方形であることが好ましい。Si基板620の大きさは、電極601a、601bの幅と電極601a、601b間の距離にもよるが、大きすぎると電流が偏り温度斑が生じうるため、できるだけ小さい方が良く、50×50mm以下が好ましく、20×20mm以下がより好ましい。
ここで、Si基板620に代えて、Ta、Mo、W、Ti等の高融点金属材料、又は、C、SiC等で構成される基板を採用してもよい。これらの基板であっても、サファイア基板上に形成した半導体部材を加熱するためのヒーターとして使用可能である。
電極601a、601bは、高温に耐えることができ脱ガスの少ない導電性材料で構成されることが好ましく、例えば、Ta、Mo、W、Tiで構成されることが好ましい。Si基板620と電極601a、601bとは、線接触又は面接触することが好ましい。
電極601a、601bにSi基板620を固定するための固定機構は、第1実施形態において例示した図3、図4に示すような機構を採用することができる。
MOCVD装置から取り出された基板は、矩形(正方形又は長方形)の積層部材605に切断されうる。積層部材605は、処理炉610の電極601a、601b間に固定されたSi基板620上に配置される。積層部材605の大きさと形状は、Si基板620からはみ出さなければ特に制限はないが、サファイア基板上のエピの場合には反りが発生しているので、Si基板620との密着性が悪化しうる。そのため、積層部材605は、できるだけ小さい方がよいが、小さすぎると高速で流れる雰囲気ガスにより飛ばされてしまうので、5×5〜10×10mm程度であることが好ましい。
ここで、図3、図4に例示するような手段によってSi基板620及び積層部材605を把持することによって、積層部材605が飛ばされる心配はなくなる。あるいは、Si基板620の表面を凹加工し、そこに加熱対象の積層部材605をはめ込む方法でも改善が可能である。加熱体としてはSi部材等の半導体部材ではなく高融点金属を使用した場合には、これをボート状に加工し凹部に加熱対象の積層部材605を配置してもよい。
加熱対象の積層基板605をSi基板620に載せた後、処理炉610内に0.1〜5L/分の流量で窒素ガスを雰囲気ガスとして導入する。雰囲気ガスは、窒素ガス、酸素ガス、アンモニアガス、水素ガス、不活性ガスの少なくとも1つを含むこと好ましい。
前述のように、積層部材605が配置される第2部分612の断面積を第1部分603、604のうちの少なくとも一方、好ましくは双方の断面積よりも小さくすることによって、積層部材605の周囲を流れるガスの流速及び圧力を高めることができる。これにより、積層部材605へも窒素の供給を改善し、高温化におけるN抜けを抑制することができる。なお、処理炉610の第2部分612の断面積(ガス流の方向に垂直な断面積)は、第1部分603、604の1/2以下が好ましい。
次に、電極601a、601bを介してSi基板620に10〜50Aの電流を流す。Si基板620の温度は、その裏面に接触させた熱電対606により測定する。昇温速度は10℃/秒以上であることが好ましく、50℃/秒以上であることがより好ましい。
Si基板620が所定の温度に達したら、0.1〜10分間その温度で保持する。ここで、所定の温度とは、例えば、p型不純物の活性化に効果のある700℃以上であって、半導体品質へ致命的な影響を与えない1000℃以下のことである。Si基板620の温度は、一定の温度に維持されることが好ましいが、700〜1000℃の範囲で変動しても特に問題ない。また、Si基板620に電流を流すための電気回路607に、熱電対からの温度をフィードバックして電流値をPID制御する機能を持たせてもよい。
その後、Si基板620への通電を停止して、主として雰囲気ガスの流れによって、積層部材605を冷却する。この際の降温速度は10℃/秒以上であることが好ましく、50℃/秒以上であることがより好ましい。降温速度は、雰囲気ガスの流量を制御することによって制御することができる。
Si基板620は、加熱対象の積層部材605を支持する試料台として機能しうる。Siウエハ等を加工してSi基板620のような半導体部材或いは支持部材を製作することによって、一般的な試料台に比べて熱容量が格段に小さい試料台を得ることができる。よって、大きな昇温速度と降温速度を実現することができる。
更に、Siウエハ等を加工して製作されるSi基板620(半導体部材或いは支持部材)によって積層部材605を支持することによって、冷却時に、積層部材605の表面とSi基板620の裏面とを同時に雰囲気ガスに曝して冷却することができる。したがって、積層部材605の冷却時に、積層部材605の表面と裏面との間の温度差を抑制することができるので、冷却によって積層部材605にクラックが発生することを防止することができる。
積層部材605が適当な温度、例えば、100℃以下の温度まで冷却されたら、雰囲気ガスを止め、積層部材605を処理炉610から取り出す。
取り出した積層基板605の表面にNi/Au電極55を形成する。次に、反応性イオンエッチング(RIE)を用いて積層基板605の表面の一部をエッチングし、n型GaNクラッド層51を露出させ、Ti/Al電極56を形成する。次に、300×300μm程度の適当な大きさにダイシングすることで、本発明の第2実施形態に係るLEDの作製が完了する。
以上、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施の形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
近紫外LEDの構成を模式的に示す断面図である。 p型不純物を活性化させるための活性化装置の構成を示す図である。 試料を固定する支持部の構成例を示す図である。 試料を固定する支持部の構成例を示す図である。 サファイア基板上に作製した近紫外LEDの構成を模式的に示す図である。 p型不純物を活性化させるための活性化装置の構成を示す図である。
符号の説明
10、50 基板
11、51 n型GaNクラッド層
12、52 発光層
13、53 p型AlGaN電流ブロック層
14、54 p型GaNコンタクト層
15、55 p電極
16、56 n電極
201a、201b、601a、601b 電極
202、602 支持部
203、204、603、604 第1部分
205 試料(半導体部材)
605 試料(積層部材)
620 Si基板(半導体部材或いは支持部材)
206、606 熱電対
207、607 直流電源
212 第2部分
301a、301b、401a、401b 把持部材

Claims (12)

  1. p型不純物を含む半導体部材に通電することによって前記p型不純物を活性化させる活性化工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記p型不純物は、前記半導体部材に通電することによる前記半導体部材の加熱によって活性化されることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記活性化工程において10℃/秒よりも大きい変化率で前記半導体部材の温度が上昇するように通電が制御されることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記活性化工程がガスを含む環境で実施されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 活性化工程の後にガスによって前記半導体部材を冷却する冷却工程を更に含むことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記冷却工程において10℃/秒よりも大きい変化率で前記半導体部材の温度が低下するようにガスが制御されることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記ガスは、窒素ガス、酸素ガス、アンモニアガス、水素ガス、不活性ガスの少なくとも1つを含むことを特徴とする請求項4乃至6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記半導体部材は、第1部分と前記第1部分よりも断面積が小さい第2部分とを有する処理炉内の前記第2部分に配置されて処理されることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記半導体部材は、第1面及び第2面を有し、前記第1面の少なくとも一部及び前記第2面の少なくとも一部が露出するように電極によって支持されることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置の製造方法。
  10. p型不純物を含む第1半導体部材を含む積層部材を第2半導体部材に接触させて配置し、前記第2半導体部材に通電して加熱することによって前記p型不純物を活性化させる活性化工程を含むことを特徴とする半導体装置の製造方法。
  11. 第1部分と前記第1部分よりも断面積が小さい第2部分とを有する処理炉と、
    前記処理炉内の前記第2部分に処理対象物を配置するための支持部とを備え、
    前記支持部は、前記処理対象物に通電するための一対の電極を含むことを特徴とする半導体処理装置。
  12. 前記処理対象物は、第1面及び第2面を有し、前記一対の電極は、前記処理対象物の第1面の少なくとも一部及び前記第2面の少なくとも一部が露出するように前記処理対象物を支持することを特徴とする請求項11に記載の半導体処理装置。
JP2006299347A 2006-11-02 2006-11-02 半導体装置の製造方法及び半導体処理装置 Withdrawn JP2008117921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006299347A JP2008117921A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法及び半導体処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006299347A JP2008117921A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法及び半導体処理装置

Publications (1)

Publication Number Publication Date
JP2008117921A true JP2008117921A (ja) 2008-05-22

Family

ID=39503630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006299347A Withdrawn JP2008117921A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法及び半導体処理装置

Country Status (1)

Country Link
JP (1) JP2008117921A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251576A (ja) * 2007-03-29 2008-10-16 Shindengen Electric Mfg Co Ltd SiC半導体装置の製造方法
WO2010116424A1 (ja) * 2009-04-08 2010-10-14 パナソニック株式会社 半導体素子の製造方法
JP2021106219A (ja) * 2019-12-26 2021-07-26 株式会社デンソー 窒化物半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251576A (ja) * 2007-03-29 2008-10-16 Shindengen Electric Mfg Co Ltd SiC半導体装置の製造方法
WO2010116424A1 (ja) * 2009-04-08 2010-10-14 パナソニック株式会社 半導体素子の製造方法
US8268706B2 (en) 2009-04-08 2012-09-18 Panasonic Corporation Semiconductor device manufacturing method
JPWO2010116424A1 (ja) * 2009-04-08 2012-10-11 パナソニック株式会社 半導体素子の製造方法
JP2021106219A (ja) * 2019-12-26 2021-07-26 株式会社デンソー 窒化物半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
US8492186B2 (en) Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP6573076B2 (ja) 紫外線発光素子
JP4943132B2 (ja) AlN系III族窒化物エピタキシャル膜の転位低減方法
US20130256691A1 (en) Method for manufacturing semiconductor light emitting device
JP4476174B2 (ja) アルミニウム系iii族窒化物結晶の製造方法および結晶積層基板
JP2008177525A (ja) Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
WO2013061572A1 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP3833227B2 (ja) III族窒化物p型半導体の製造方法およびIII族窒化物半導体発光素子
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2014093369A (ja) エピタキシャルウェハ及びその製造方法
JP2008117921A (ja) 半導体装置の製造方法及び半導体処理装置
JP2007290924A5 (ja)
KR101657915B1 (ko) 질화 알루미늄층의 증착 방법
JP2002053399A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP3442935B2 (ja) 気相成長用基板及びその加熱方法
JP4824920B2 (ja) Iii族元素窒化物結晶半導体デバイス
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP4978577B2 (ja) 発光素子の製造方法
JP2007288052A (ja) Iii族窒化物半導体発光素子の製造方法
JPH10313133A (ja) Iii族窒化物半導体の形成方法
JP2010027914A (ja) 発光素子の製造方法及び発光素子
JPH1041544A (ja) 半導体発光素子の製造方法
JP2002343717A (ja) 半導体結晶の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105