JP2008112755A - エレクトレット化方法およびエレクトレット化装置 - Google Patents

Abstract

【課題】シリコン基板をマイクロ加工して形成されるコンデンサマイクロホンの誘電体膜を、無理なくエレクトレット化することが可能であり、また、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能である、コンデンサマイクロホン用の新規なエレクトレット化技術を提供する。
【解決手段】シリコンウェハを加工することにより、複数の音孔を有する固定電極と、この固定電極と所定間隔を隔てて配置される導電性の振動膜と、この振動膜上に設けられる誘電体膜とを有するコンデンサマイクロホンを形成する工程と、前記シリコンウェハをダイシングラインに沿ってダイシングし、コンデンサマイクロホンを形成する工程とを含み、ダイシングに先立ち、コロナ放電を行い、発生するイオンを前記固定電極に設けられた前記複数の音孔を経由して、前記誘電体膜のエレクトレット化を行うエレクトレット化工程とを含む。
【選択図】図１

Description

本発明は、シリコンの微細加工技術を用いて形成されたコンデンサマイクロホンにおける誘電体膜のエレクトレット化方法、および、エレクトレット化装置に関する。

エレクトレット・コンデンサ・マイクロホン（ＥＣＭ）は、音波によるコンデンサの容量変化を電気信号として検出すると共に、半永久的な分極をもつエレクトレット膜を利用することにより、コンデンサの直流バイアスを不要とした、小型の音響電気変換装置である。

ＥＣＭにおけるエレクトレット膜（少なくとも一部が分極している誘電体膜）は、例えば、ＦＥＰ（フロロエチレン・プロピレン）などの有機誘電体膜からなり、この誘電体膜に電荷を注入して固定することによって形成される。誘電体膜に注入された電荷が形成する電場により、コンデンサの両極に電位差が発生する。なお、誘電体膜に電荷を注入して固定することを、エレクトレット化という。

誘電体膜は、ＦＥＰなどの薄膜で構成されており、この外面に、電極を構成する金、ニッケルなどの金属が蒸着等によって付着される。

エレクトレット形成のための誘電体膜への電荷の注入方法としては、図９や図１０に示す方法がある（例えば、非特許文献１および特許文献１参照）。

図９は、針状電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図である。

図９の装置では、接地電極５上にＦＥＰ薄膜４を載置し、針状電極６によって直流コロナ放電を生じさせ、イオンをＦＥＰ薄膜４に注入、固定することによってエレクトレット化を行う。なお、参照符号７は、高電圧源である。

図１０は、ワイヤ電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図である。図１０において、図９の装置と共通する部分には、同じ参照符号を付すものとする。

図１０の装置では、接地電極（金属トレイ）５上にＦＥＰ薄膜４を載置し、ワイヤ電極２１によって直流コロナ放電を生じさせ、イオンをＦＥＰ薄膜４に注入、固定することによってエレクトレット化を行う。この図１０の装置は、ワイヤ電極２１が２次元的な広がりをもつことから、広範囲にイオンを照射できるという利点がある。

したがって、通常、ＥＣＭの製造に際し、量産性を考慮し、複数枚のＦＥＰ薄膜（誘電体膜）を、金属性のトレイに並べ、図１０の装置でコロナ放電し、一度に大量のＦＥＰをエレクトレット化している。但し、この方法では、イオンの放射を均一にすることができないことがあるため、トレイ上の位置によってエレクトレット量がばらつくことがある。これにより、マイクロホンの感度にばらつきが生じる。また、このほかにも、寄生容量、ＦＥＴ容量のばらつき等による、感度のばらつきが発生する場合もある。

以上の例では、エレクトレット化の対象である誘電体膜自体を取り出して、エレクトレット化処理を行っている。この技術は、機械的な部品を組み立てることによって構成されるＥＣＭを前提とした技術といえる。

これに対し、近年、機械部品を組立てるのではなく、シリコン基板をマイクロ加工して、超小型のコンデンサマイクロホンを形成する技術が提案されている（例えば、特許文献２、特許文献３、特許文献４参照）。

いわゆるＭＥＭＳ（微小電気機械システム）素子の製造技術を用いて製造されるシリコンのコンデンサマイクロホンは、「シリコンマイクロホン（あるいは、シリコンマイク）
」と呼ばれており、小型化、薄型化が進展する携帯電話端末等に搭載するためのＥＣＭの製造技術として注目されている（例えば、特許文献２参照）。

ここで、コンデンサマイクロホンは、半導体プロセス技術を用いて、シリコン基板を加工することにより製造されるものであるため、半導体加工と関係のないエレクトレット化処理は、その製造過程に入り込むことができない（つまり、誘電体膜だけを取り出して個別にエレクトレット化することができない）。

したがって、特許文献３に記載されるコンデンサマイクロホンは、エレクトレット膜を具備しないコンデンサマイクロホンとなっている。

ただし、コンデンサマイクロホンにおけるエレクトレット化ができないわけではなく、特許文献４に記載されるコンデンサマイクロホンでは、誘電体膜のエレクトレット化が可能となっている。

すなわち、特許文献４に記載のコンデンサマイクロホンは、半導体基板上に形成された誘電体膜を含む第１のシリコン基板（マイクロホン膜）と、この第１のシリコン基板に貼り合わされる第２のシリコン基板（マイクロホン裏板）とからなり、第１の基板の製造工程の最後に誘電体膜のエレクトレット化を行い、しかる後、第２のシリコン基板を貼り合わせている。
放送技術者のためのマイクロホン講座（中村仁一郎 放送技術 兼六館出版 昭和５７年１１月号） 特開昭５６−５８２２０号公報 特開平１１−８８９９２号公報 特開２００５−２０４１１号公報（図１） 特表２０００−５０８８６０号公報（図１Ａ，図１Ｂ）

上記のとおり、シリコン基板を、半導体製造プロセスを用いてマイクロ加工して得られるコンデンサマイクロホンは、本質的に、誘電体膜だけを取りだしてエレクトレット化できないことからＥＣＭを製造しにくいという問題があった。

特許文献４に記載の技術のように、コンデンサマイクロホンを２つの基板に分けて各々を別個に製造し、最後に各基板を貼り合わせる方法では、誘電体膜のエレクトレット化は可能であるが、コンデンサマイクロホンの製造工程が複雑化する。

また、シリコン基板のマイクロ加工の際、デバイスの寸法にばらつきが生じやすく、あるいは、実装基板上に搭載されるＦＥＴ（電界効果トランジスタ）等の電子部品の性能のばらつきも無視できない場合があり、このため、コンデンサマイクロホンの感度にばらつきが生じる。特許文献４では、このようなコンデンサマイクロホンの感度のばらつきに関する対策については、何ら考慮されていない。

本発明は、前記実情に鑑みてなされたものであり、シリコン基板をマイクロ加工して形成されるコンデンサマイクロホンの誘電体膜を、無理なくエレクトレット化することが可能であり、また、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能である、コンデンサマイクロホン用の新規なエレクトレット化技術を提供することを目的とする。

本発明は、シリコンウェハを微細加工することによって形成されるコンデンサマイクロホンにおいて、誘電体膜をエレクトレット化してエレクトレット膜を形成するエレクトレット化方法であって、前記シリコンウェハを加工することにより、複数の音孔を有する固定電極と、この固定電極と所定間隔を隔てて配置される導電性の振動膜と、この振動膜上に設けられる誘電体膜とを有するコンデンサマイクロホンを形成する工程と、前記シリコンウェハをダイシングラインに沿ってダイシングし、コンデンサマイクロホンを形成する工程とを含み、ダイシングに先立ち、コロナ放電を行い、そのコロナ放電によって発生するイオンを、前記固定電極に設けられた前記複数の音孔を経由して前記誘電体膜に供給し、前記誘電体膜のエレクトレット化を行うエレクトレット化工程とを含む。

前述したように、ＭＥＭＳ技術を用いて製造されるコンデンサマイクロホンは、エレクトレット膜を個別に取り出して、エレクトレット化することができない。また、コンデンサマイクロホンを２つの部品に分けて製造する場合は、製造工程が複雑化する。そこで、本発明では、シリコン基板を加工してコンデンサマイクロホンを形成し、これをダイシングに先立ち、ウェハレベルにて、誘電体膜のエレクトレット化を行うようにする。エレクトレット化は、コンデンサマイクロホンの誘電体膜に対して、針状電極からコロナ放電をすることにより行われる。このとき、一つの針状電極からのコロナ放電を、ウェハレベルで一つのマイクロホンの誘電体に対して個別に行うようにする。あるいは、ウェハレベルで一括してエレクトレット化を行う。

この方法によれば、エレクトレット化処理後のアニール工程がウェハレベルで実現可能であるため、ハンドリング回数の低減を図ることができる。したがって歩留まり向上をはかることができる。さらにまたダイシング工程に先立ちエレクトレット化処理を行っているため、ダイシング後すなわち、チップレベルでの処理が少なくてすみ、ハンドリングの容易化をはかることができる。

さらにまた、一括でエレクトレット化する場合も、個々のコンデンサマイクロホン毎にエレクトレット化する場合も、ウェハレベルで1回の位置あわせ（アライメント）により実現可能であり、作業性よくプローブ位置精度の向上を図ることが可能となる。したがってエレクトレット化工程で通電することによりコロナ放電を生じる電極パッドとプローブの接触不良を低減し、接触の確実性の向上を図ることが可能となる。

針状電極のコロナ放電によれば、ワイヤ電極によるコロナ放電の場合よりも多くのイオンをマイクロホンの誘電体膜に集中して照射することができる。したがって、マイクロホンの構造上、例えば、固定電極の開口部を介して誘電体膜へのイオンの照射が行われる場合でも、適切な量のイオンの供給が可能であり、適切な誘電体膜のエレクトレット化が可能である。また、ウェハレベルでのエレクトレット化が可能であるため、取り扱いが容易である。一つの針状電極と、誘電体膜に当接する導電性膜との間でコロナ放電を行い、マイクロホンの誘電体膜のエレクトレット化を行うため、条件出しがし易く、したがって、エレクトレット化の精度を向上させる点で有利となる。

また、本発明のエレクトレット化方法では、前記エレクトレット化工程は、前記通電用の電極パッドを介して、前記振動膜に通電し、前記振動膜と、前記固定電極の上方に配された針状電極とによるコロナ放電を行い、前記振動膜上の前記誘電体膜に対して一括してエレクトレット化処理を行う工程を含む。

また、本発明のエレクトレット化方法では、前記エレクトレット化工程は、前記コンデンサマイクロホンにおける前記誘電体膜を、接地電位に設定する工程を含む。
エレクトレット化に際し、コロナ放電によるイオンは、固定電極に設けられた複数の音孔（音波を振動膜に導くための開口部）を経由して誘電体膜に到達する構造であるが、誘電体膜を所定電位例えば接地電位に固定した上で、１つの針状電極から所定条件の下でイオンの照射を行うため、多量のイオンを集中的に誘電体膜に供給することができる。したがって、マイクロホンの内部構造上、誘電体膜にイオンを当てるのに適さない状況となったとしても、誘電体膜のエレクトレット化を行うことができる。

本発明のエレクトレット化方法では、複数回のエレクトレット化工程を含む。

すなわち、何回かに分けてエレクトレット化処理を行うもので、この構成によれば、無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高める点でも有利となる。

また、本発明のエレクトレット化方法では、所定条件の下で、コロナ放電による前記誘電体膜の初期のエレクトレット化処理を実施する初期エレクトレット化工程と、その後、条件を再設定して再度、コロナ放電による追加のエレクトレット化処理を実施する追加エレクトレット化工程とを含む。

これは、例えば、初期エレクトレット化によって最低限度のエレクトレット化を達成し、次に、条件を変えて追加のエレクトレット化を行い所望のエレクトレット化を達成するようにするもので、この構成によれば、無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高める点でも有利となる。

本発明のエレクトレット化方法では、前記初期エレクトレット化工程後、前記コンデンサマイクロホンの感度を測定し、その測定結果に基づいて前記追加のエレクトレット化処理の条件を決定し、決定された条件下で前記追加のエレクトレット化処理を実施するものを含む。

これは、コンデンサマイクロホンの製造ばらつき（膜厚ばらつき等）による感度のばらつきをなくすため、一つずつ誘電体膜を一定量エレクトレット化してエレクトレットコンデンサマイクロホンを得、次に、そのエレクトレットコンデンサマイクロホンの感度を測定し、その測定結果に基づいて、再度のコロナ放電によるエレクトレット化の条件を決定するもので、この構成によれば、１回のエレクトレット化処理におけるエレクトレット量を、個別1素子毎（あるいは）ウェハ毎に調整することにより、マイクロホンを規定の感度に調整することができる。特に、製造ばらつき（膜厚のばらつき等）によるマイクロホンの感度のばらつきを、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができ、さらに、ＦＥＴ（電界効果トランジスタ）の容量、寄生容量等に起因する感度のばらつきも、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができる。したがって、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能となる。

本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電の印加電圧により調整するものを含む。

これは、コロナ放電の際の印加電圧により、エレクトレット化量を調整するもので、この構成により、印加電圧の調整により、エレクトレット化量を高精度に制御することができる。

本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電を行う前記針状電極と前記誘電体膜との距離により調整するものを含む。

これは、針状電極と誘電体膜との間の距離を調整することによって、エレクトレット化量を調整するもので、この構成により、エレクトレット化量を高精度に制御することができる。

本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電を行う時間により調整するものを含む。

これは、コロナ放電の継続時間を調整することによって、エレクトレット化量を調整するもので、この構成により、エレクトレット化量を高精度に容易に制御することができる。

本発明のエレクトレット化方法では、前記誘電体膜の帯電電荷量を、コロナ放電で発生するマイナスイオンとプラスイオンの割合により調整する。

ここでは、イオン発生のためのイオン発生装置に印加する正電圧および負電圧の大きさまたはデユーティ比を調整することにより印加電力を調整する。これにより、コロナ放電で発生するプラスイオンとマイナスイオンの割合を調整することができる。このように、プラスイオンとマイナスイオンの割合を調整するによって、エレクトレット化量を高精度に制御することができる。

また、本発明のエレクトレット化方法では、前記振動板を接地電位とし、前記固定電極の電位を調整することにより、誘電体膜の帯電電荷量を、調整するものを含む。
これにより、あらかじめ測定しフィードバックを行い、電位を微調整することにより、高精度の調整が可能となる。

本発明のエレクトレット化方法では、前記コンデンサマイクロホンを形成する工程は、前記シリコンウェハの各コンデンサマイクロホン形成領域に、少なくとも１つの通電用の電極パッドと、前記各電極パッドを電気的に共通接続する共通接続線とを形成する工程を含み、前記エレクトレット化工程は、前記通電用の電極パッドを介して、前記振動膜に通電し、前記振動膜と、前記固定電極の上方に配された針状電極とによるコロナ放電を行い、前記振動膜上の前記誘電体膜に対して一括してエレクトレット化処理を行う工程を含む。
この構成により、ウェハ毎に一括して通電が可能で、一括してエレクトレット化を行うことが可能となる。

本発明のエレクトレット化方法では、前記共通接続線は、前記ダイシングライン上に形成されており、前記ダイシング工程において、切除されるように構成されたものを含む。
この構成により、不要領域に配線パターンを残しておき、エレクトレット化工程に使用した後、ダイシング工程で自ずから、配線が切除されるため、１枚のウェハから取り出す素子数（収率）の低下を招くことなく、容易にエレクトレット化を実現することが可能となる

また、本発明のコンデンサマイクロホンは、本発明のエレクトレット化方法によりエレクトレット化された前記誘電体膜をコンデンサの構成要素として有する。

本発明のエレクトレット化方法を用いて製造された誘電体膜をコンデンサの構成要素としてもつ、シリコン基板を微細加工して形成されるコンデンサマイクロホンである。超小型で、実用に耐える感度をもつ、エレクトレット・シリコン・コンデンサ・マイクロホン（ＥＳＣＭ）が得られる。

本発明のエレクトレット化装置は、本発明のエレクトレット化方法を実施するためのエレクトレット化装置であって、少なくとも１回のコロナ放電を、一つのコンデンサマイクロホンに対して個別に実施するための一つの針状電極と、この針状電極に高電圧を印加するための高電圧電源と、前記コンデンサマイクロホンにおけるエレクトレット化対象の膜を所望の電位とするための通電用ピンと、前記コンデンサマイクロホンが実装された実装基板を載置するためのステージと、を有する。

これは、一つのコンデンサマイクロホンに対してコロナ放電によるイオン照射を行うための構成（エレクトレット化対象の膜を接地するための接地用ピンを含む）と、ウェハをセットするためのステージ（載置台）をもつエレクトレット化装置であり、このエレクトレット化装置によって、実装状態のコンデンサマイクロホンについてエレクトレット化処理を行うことが可能となる。また、通常の半導体検査装置を用いてエレクトレット化処理、あるいは感度測定を実現することができる。
また、前記所望の電位は接地電位であるのが望ましい。

本発明のエレクトレット化装置は、さらに、前記コンデンサマイクロホンの感度を測定する感度測定部を有するものを含む。

これは、エレクトレット化装置に、エレクトレット化されたシリコンコンデンサマイクロホンの感度測定部を併設するものであり、この構成により、エレクトレット化処理後に、マイクロホンの感度を測定し、その測定結果に基づいて次のエレクトレット化処理の条件を設定することが可能となる。

また、本発明のエレクトレット化装置では、コロナ放電の印加電圧、コロナ放電を行う電極と前記誘電体部との距離、コロナ放電を行う時間、およびコロナ放電で発生するマイナスイオンとプラスイオンの割合、の少なくとも一つを調整可能である。

これは、１回のエレクトレット化処理のエレクトレット量を調整するために、コロナ放電の印加電圧、誘電体膜との距離、放電時間、放電イオンの極性の少なくとも一つを調整することが可能な調整手段を設けるものであって、この構成により、エレクトレット量の微調整が可能となる。特に、２度目のエレクトレット量を調整することによって、規定のマイクロホン感度を得ることができ、これにより、製造ばらつきや電子部品の特性ばらつきをもつマイクロホンであっても、規定の感度に調整することが可能となる。

本発明によれば、シリコン基板をマイクロ加工して得られるコンデンサマイクロホンに関し、ウェハレベルで、誘電体膜を規定値にエレクトレット化することが可能となる。

すなわち、従来、コンデンサマイクロホン（シリコンマイク）は、誘電体膜だけを取り出してエレクトレット化することができないことからエレクトレット方式を採用するのが困難とされていたが、本発明により、現実的な手法を用いて、エレクトレット方式のコンデンサマイクロホンの製造が可能となる。

この方法によれば、エレクトレット化処理後のアニール工程がウェハレベルで実現可能であるため、ハンドリングの回数の低減を図ることができる。したがって歩留まり向上をはかることができる。さらにまたダイシング工程に先立ちエレクトレット化処理を行っているため、ダイシング後すなわち、チップレベルでの処理が少なくてすみ、ハンドリングの容易化をはかることができる。

さらにまた1回の位置あわせ（アライメント）によりプローブ位置精度の向上を図ることが可能となる。したがってエレクトレット化工程で通電することによりコロナ放電を生じる電極パッドとプローブの接触不良を低減し、接触の確実性の向上を図ることが可能となる。

また、膜厚等のばらつき（デバイスの製造ばらつき）に起因するマイクロホンの感度のばらつきも、エレクトレット化量を調整することによって補償することができる。

さらに、エレクトレット量や寄生容量、ＦＥＴ容量のばらつき等に起因するマイクロホン感度のばらつきも、本発明によって、補償することが可能となる。

本発明によれば、シリコン・コンデンサ・マイクロホンを、ウェハレベルで、エレクトレット化を行い、かつ、そのエレクトレット化量を個別あるいはウェハ毎に調整してマイクロホンの感度を調整することができるため、規格（規定）外の感度の不良品が少なくなり、マイクロホン製造の歩留まりが飛躍的に向上する。したがって、エレクトレット方式のコンデンサマイクロホンの量産化が可能となる。

本発明の実施の形態について、図面を参照して説明する。
（実施の形態１）

図１は、シリコンウェハをマイクロ加工して製造されるコンデンサマイクロホンのウェハレベルでのエレクトレット化工程を示す説明図であり、図１（ａ）はシリコンウェハを示す図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図であり、１個のコンデンサマイクロホンを示す。

本実施の形態では、図１に示すように、シリコンウェハ１を加工することにより、コンデンサマイクロホン４３を形成し、ダイシングに先立ち、ウェハレベルでエレクトレット化を行うようにしたことを特徴とする。すなわち、本実施の形態では、まず、シリコンウェハ１をＭＥＭＳ技術を用いて加工し、複数の音孔３５を有する固定電極３１と、この固定電極３１と所定間隔を隔てて配置される導電性の無機膜からなる振動膜３３、この振動膜３３上に設けられる誘電体膜３２とを有するコンデンサマイクロホンを形成する。そしてこのシリコンウェハをダイシングラインＤＬに沿ってダイシングするに先立ち、コロナ放電を行い、そのコロナ放電によって発生するイオンを、固定電極３１に設けられた前記複数の音孔３５を経由して前記誘電体膜３２に供給し、誘電体膜３２のエレクトレット化を行う。ここで誘電体膜３２を所望の電位とするために振動膜３３に設けられた通電ピンを介して電圧供給を行っている。

このコンデンサマイクロホン４３は、シリコンウェハ１をダイシングして得られたシリコン基板３４上に形成されており、コンデンサの一極として機能する振動膜３３と、エレクトレット化対象の膜としての誘電体膜３２と、スペーサ部３７と、コンデンサの他極として機能する固定電極３１とを有する。固定電極３１には、複数の音孔（音波を振動膜３３に導くための開口部）３５が設けられている。なお、参照符号３６はエアギャップを示す。

そしてエレクトレット化の終了した、コンデンサマイクロホン４３は、実装基板４２上に実装される。コンデンサの一極をなす振動膜３３ならびにコンデンサの他極をなす固定電極３１は各々、ボンディングワイヤ４４ａ，４４ｂを介して、実装基板上の配線パターン６０ａ，６０ｂに電気的に接続されている。また、各配線パターン６０ａ，６０ｂは各々、実装基板の内部の配線Ｌ１，Ｌ２を介して、実装基板４２の裏面に設けられたグランドパターン４６およびマイク信号出力パターン４７と電気的に接続されている。

マイクロホンを構成する振動膜３３、固定電極３１、誘電膜３２は、シリコンの微細加工技術と、ＣＭＯＳ（相補型電界効果トランジスタ）の製造プロセス技術とを利用して製造される。

すなわち、シリコン基板３４を用意し、この上に、振動膜３３となるボロンやリンが高濃度にドープされた高濃度不純物領域、同じく誘電体膜３２としてのシリコン酸化膜（誘電体膜であり、四フッ化エチレン樹脂等も使用することができる）を積層形成し、その上にシリコン層を、選択エピタキシャル技術等を用いて形成する。そのシリコン層の犠牲層（エッチングにより除去される部分）となる領域３６に、リンやボロン等の不純物を高濃度に注入、拡散し、そのシリコン層上に固定電極となるシリコン層３１を形成し、パターニングして開口部（音孔）３５を設ける。そして、その開口部３５を介してエッチング液を浸透させ、不純物が高濃度に導入されたシリコン層とノンドープの層とのエッチングレートの差を利用して、犠牲層３６の部分を除去する。これによって、犠牲層の部分はエアギャップ３６となり、同時に、スペーサ部３７が形成される。また、シリコン基板３４の裏面を、ＫＯＨ等のアルカリエッチング液にてエッチングして深い溝３８を形成する。このようにして、図１（ｂ）に示すようなコンデンサマイクロホン４３が得られる。

先に説明したように、コンデンサマイクロホンは、従来のＥＣＭのように、誘電体膜だけを取り出してエレクトレット化することができない。そこで、本発明では、マイクロホンが作りこまれたシリコンウェハをダイシングするに先立ち、ウェハ状態で、コロナ放電を利用して誘電体膜３２のエレクトレット化を行う。

但し、図１のコンデンサマイクロホン４３では、無機誘電体３２がシリコン基板３４上の固定電極３１と振動膜（電極）３３の間に位置しており、コロナ放電により発生するイオンは、固定電極３１に設けられた開口部（音孔）３５を経由して誘電体膜３２に到達することになる。また、この誘電体膜３２は、振動膜電極３３に接続された通電ピン（図示せず）を介して所望の電位に接続されるようになっている。このように、誘電体膜３２の電位を調整することにより、エレクトレット化工程において注入される電荷量を制御することができる。本来このＭＥＭＳ技術を用いたコンデンサマイクロホンは、誘電体膜３２に、コロナ放電によるイオンが到達しにくい構造となっており、誘電体膜３２のエレクトレット化には工夫が必要であったが、この方法を用いることにより、容易に所望のエレクトレット膜を得ることができる。

また、コンデンサマイクロホン４３の製造に際しては、シリコン酸化膜を積層することで振動膜電極３３、誘電体膜３２、固定電極３１、エアギャップ３６となるための犠牲層を形成し、拡散工程の終了の後、犠牲層をエッチングすることで、この部分がエアギャップ３６となる。この製造工程において、量産時のシリコン層の膜厚（この膜厚がエアギャップ３６の値を決める）のばらつきは、１０％程度、生じる。そのため、振動膜電極３３と固定電極３１の電極間距離も１０％程度ばらつくことになる。ＥＣＭにおいて、マイクロホンの感度は、電極間距離に反比例する。したがって、電極間距離にばらつきが生じると、マイクロホンの感度にばらつきが発生してしまう。

本発明では、この点も考慮し、誘電体膜３２を無理なくエレクトレット化すると共に、さらに、デバイスの製造ばらつき、あるいは、電子部品の特性ばらつき等に起因するマイクロホンの感度のばらつきを、エレクトレット量を調整することにより吸収することができる。特に、製造ばらつき（膜厚のばらつき等）によるマイクロホンの感度のばらつきを、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができ、さらに、ＦＥＴの容量、寄生容量等に起因する感度のばらつきも、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができる。したがって、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能となる。

調整方法としては、前記誘電体膜の帯電電荷量を、コロナ放電の際の印加電圧により、エレクトレット化量を調整する方法がある。

また、針状電極と誘電体膜との間の距離を調整することによって、エレクトレット化量を調整する。

あるいはまた、コロナ放電の継続時間を調整することによって、エレクトレット化量を調整するようにしてもよい。

また、コロナ放電で発生するマイナスイオンとプラスイオンの割合により、エレクトレット化量を調整するようにしてもよい。

図２は、シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図である。図２において、図１と共通する部分には同じ参照符号を付してある。また、図２において、コンデンサマイクロホン４３は、簡略化して描いている（実際の構造は、図１（ｂ）に示すとおりである）。

図２に示されるように、プラスチックまたはセラミックの実装基板４２上に、コンデンサマイクロホン４３とその他の素子（ＦＥＴ、抵抗素子等）４５が実装されている。

実装基板４２の裏面には、グランドパターン４６と、マイク信号出力パターン４７が配置されている。図１で示したように、コンデンサマイクロホン（半導体デバイス）４３の固定電極３１および振動膜電極３３は、ワイヤ４４ａ，４４ｂを介して実装基板４２上の配線パターン６０ａ，６０ｂに接続されている。なお、図２では、ワイヤ４４ａと配線パターン６０ａのみを記載してある。

本実施の形態では、エレクトレット化処理が済んだ後に、ダイシングを行い、個々のチップに分断し、実装基板４２上に搭載した後、シールドケース４１は、実装基板４２上に取り付けられる。このシールドケース４１には、音波を導くための広い開口部４９が設けられている。

以下、本発明のエレクトレット化方法（ならびに本発明のエレクトレット化装置）について、図３〜図６を用いて具体的に説明する。

図３は、本発明のエレクトレット化装置の要部構成を示す図である。

図３のエレクトレット化装置は、シリコンウェハ１上に形成された多数個のコンデンサマイクロホンに対して、一つの針状電極のコロナ放電によるイオンを照射してエレクトレット化を行う、いわゆる枚葉式の処理装置である。ここでは、シリコンウェハ上に設けられた複数個のデバイスを一度に処理するバッチ式ではなく、一つ一つのデバイスを個別に処理するようにしているが、複数のデバイスを一度に処理するようにしてもよい。

図３に示すように、エレクトレット化処理に際しては、固定電極３１に電源供給用端子５４を介して調整用電圧供給電源５５から所望の電圧を印加し、針状電極５１を用いたコロナ放電を利用する。コンデンサマイクロホン（半導体デバイス）４３の上方に針状電極５１を位置させる。針状電極５１はコロナ放電を生じさせるための高電圧源５３が接続されている。

この状態で、コンデンサマイクロホン４３の内部の誘電体膜３２（図１参照）に対して、針状電極５１によるコロナ放電のイオンを照射する。これにより、コンデンサマイクロホン４３の誘電体膜３２（図１参照）を無理なくエレクトレット化することができる。

すなわち、針状電極５１のコロナ放電によれば、図９に示されるワイヤ電極によるコロナ放電の場合よりも多くのイオンを、コンデンサマイクロホン４３の誘電体膜３２に集中して照射することができる。

したがって、図１に示されるように、マイクロホンの構造上、固定電極３１の開口部３５を介して誘電体膜３２へのイオンの照射が行われる場合でも、適切な量のイオンの供給が可能であり、したがって、誘電体膜３２のエレクトレット化が可能である。また、一つの針状電極５１で一つのコンデンサマイクロホン４３の誘電体膜３２のエレクトレット化を行うため、条件出しがし易く、したがって、エレクトレット化の精度を向上させる点で有利となる。

また、誘電体膜３２を接地電位に固定した上で、１つの針状電極５１から所定条件の下でイオンの照射を行うため、多量のイオンを集中的に誘電体膜３２に当てることができる。したがって、マイクロホンの内部構造上、誘電体膜３２にイオンを当てるのに適さない状況であったとしても、誘電体膜３２のエレクトレット化を無理なく行うことができる。

エレクトレット化処理後、実装基板４２にコンデンサマイクロホンが実装される。接地用ピン（着電装置ピン）５２が、実装基板４２の裏面のグランドパターン４６に接続されている。先に説明したように、コンデンサマイクロホンの振動膜電極３３（図１参照）はワイヤ４４ａ、基板４２上の配線パターン６０ａ、内部配線Ｌ１を経由して実装基板４２の裏面に設けられたグランドパターン４６に電気的に接続される。エレクトレット化に際しては、接地用ピン（着電装置ピン）５２、電圧供給用端子５４のいずれかが、パッドを介してシリコンウェハ上の固定電極に相当する領域に接続される。５５は調整用電圧供給電源である。この電圧は、誘電体膜３２の膜厚のばらつきなどに応じて決定される。また接地用ピン５２に接続して応じて、振動膜電極３３を、接地電位とした状態で安定にエレクトレット化することも可能である。

次に、本発明のエレクトレット化方法の具体例について説明する。

図５は、本発明のエレクトレット化方法の主要な工程を示す工程フロー図である。

図示されるように、図６のエレクトレット化方法は、複数回のコロナ放電によって誘電体膜をエレクトレット化する。

すなわち、まず、半導体プロセスを用いてシリコンウェハ１上にコンデンサマイクロホンを加工し、コンデンサマイクロホンを形成する（ステップＳ１００）。すなわち、コンデンサマイクロホン４３を形成する。すなわち、図４に示すように多数個のコンデンサマイクロホン４３の作りこまれたシリコンウェハ１を得る。

次に、図３のエレクトレット化装置を用いて、針状電極５１のコロナ放電によって、シリコンウェハ1上のコンデンサマイクロホン４３内の誘電体膜３２を一定量、エレクトレット化する（ステップＳ１０１）。これによって、図５に示すようにエレクトレット方式のコンデンサマイクロホンの搭載されたシリコンウェハ１が得られる。

次に、そのコンデンサマイクロホン４３の感度を実測する（ステップＳ１０２）。

図５に戻り、次に、コンデンサマイクロホン４３の感度の測定結果に基づき、次のエレクトレット化処理（追加のエレクトレット化処理）において必要な、エレクトレット化量を決定する（ステップＳ１０３）。

すなわち、通常、１回のエレクトレット化では所望のマイク感度は得られない。したがって、所望の感度を得るために必要なエレクトレット化量を、現在の測定感度と、予め求められているエレクトレット化量とマイク感度との関係を示す特性情報に従って求めるものである。

２回目のエレクトレット化処理におけるエレクトレット化量が決定されると、次に、その決定されたとおりの量のエレクトレット化を行うために、図３のエレクトレット化装置（着電装置）における条件設定を行う（ステップ１０４：この工程の詳細は後述する）。

そして、追加のエレクトレット化処理を実施し（ステップＳ１０５）、所望のコンデンサマイクロホンを形成する。次に、個々のチップに分断する（ダイシングステップＳ１０６）図２に示すように、シールドケース４１を装着し（ステップＳ１０７）、これによって、図２に示されるコンデンサマイクロホンが完成する（ステップＳ１０８）。

次に、図５における、ステップＳ１０４（エレクトレット化装置における条件設定）について説明する。

エレクトレット化装置（図３）における条件設定の要素として、４つの要素が考えられる。すなわち、電圧、イオンの極性、距離、時間である。このうちの１つ、もしくは複数
を組み合わせることで、誘電体膜３２に対して、目標とするエレクトレット量の、正確なエレクトレット化を行うことができる。

上記のとおり、エレクトレット化量は、コロナ放電電圧を調整することにより調整可能である。コロナ放電電圧の調整は、図３のエレクトレット化装置における高電圧源５３の電源電圧の電圧値を変更することによって実現される。

放電電圧を高くするほど、より多くのイオンが発生するため、より高い着電量（エレクトレット化量）となる。このとき、一定以下の電圧であると、コロナ放電が起こらない。また、ある一定値以上の電圧になると、放電によりエレクトレット材料が損傷する。したがって、上限値と下限値との間で、適切な放電電圧を設定する必要がある。

また、上記のとおり、エレクトレット化量は、高電圧源５３の電源電圧の極性を時間によって変えることで、放電イオンのプラスイオンとマイナスイオンの割合を調整することによっても調整可能である。

また、上記のとおり、エレクトレット化量は、誘電体膜３２と針状電極５１の距離ａ（図３参照）を変化させることによっても調整可能である。距離ａが短いほど、着電量が増大する。

また、上記のとおり、エレクトレット化量は、コロナ放電時間を変化させることによっても調整可能である。放電時間が長いほど、着電量が増大する。

このように、何回かに分けてエレクトレット化処理を行うこと（例えば、初期エレクトレット化によって最低限度のエレクトレット化を達成し、次に、条件を変えて追加のエレクトレット化を行い所望のエレクトレット化を達成すること）によって、無理なくエレクトレット化を行うことができ、また、エレクトレット化処理の精度を高めることもできる。

また、１回目のエレクトレット化の後、マイクロホンの感度を実測し、その実測結果から次のエレクトレット化量を決めることにより、マイクロホンを規定（規格）の感度に調整することができる。

特に、製造ばらつき（膜厚のばらつき等）によるマイクロホンの感度のばらつきを、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができ、さらに、ＦＥＴの容量、寄生容量等に起因する感度のばらつきも、追加のエレクトレット化処理のエレクトレット量を調整することによって吸収することができる。

したがって、本発明によれば、製造ばらつきや部品の特性ばらつきに起因して生じるマイクロホン感度の変動についても対策可能となる。

以上のようなエレクトレット化処理を含む工程を経て製造された、本発明のコンデンサマイクロホンは、シリコン基板を微細加工して形成され、誘電体膜をコンデンサの構成要素としてもつ超小型のコンデンサマイクロホンである。したがって、本発明によって、超小型で、実用に耐える感度をもつ、非常に優れた特性をもつうエレクトレット・シリコン・コンデンサ・マイクロホン（ＥＳＣＭ）が得られる。

以上説明したように、本発明によれば、シリコン基板をマイクロ加工して得られるコンデンサマイクロホンに関し、ダイシングに先立ちウェハ状態のまま、誘電体膜を規定の量にエレクトレット化することが可能となる。

すなわち、従来、コンデンサマイクロホンは、誘電体膜だけを取り出してエレクトレット化することができないことからエレクトレット方式を採用するのが困難とされていたが、本発明により、現実的な手法を用いて、エレクトレット方式のコンデンサマイクロホンの製造が可能となる。

また、膜厚等のばらつき（デバイスの製造ばらつき）に起因するマイクロホンの感度のばらつきも、エレクトレット化量を調整することによって補償することができる。

さらに、エレクトレット量や寄生容量、ＦＥＴ容量のばらつき等に起因するマイクロホン感度のばらつきも、本発明によって、補償することが可能となる。

本発明によれば、シリコン・コンデンサ・マイクロホンが完成した状態（実装基板に実装された状態）において、エレクトレット化を行い、かつ、そのエレクトレット化量を個別に調整してマイクロホンの感度を調整することができるため、規格（規定）外の感度の不良品が少なくなり、マイクロホン製造の歩留まりが飛躍的に向上する。

したがって、エレクトレット方式のコンデンサマイクロホンの量産化が可能となる。

なお、コンデンサマイクロホンの感度の測定に際しては、以下のような装置が用いられる。図６は、図３のエレクトレット化装置に併設される、コンデンサマイクロホンの感度を測定するための構成を示す図である。この図では、コンデンサマイクロホンチップの感度を測定するものについて説明しているがシリコンウェハを用いた場合にも同様である。図６において、前述の図面と共通する部分には同じ参照符号を付してある。図６において、参照符号７１はスピーカであり、参照符号７２はスピーカアンプであり、参照符号７３は感度測定装置である。また、参照符号７６は、感度測定用のシールドケースである。このシールドケース７６は、感度測定時においてのみ使用されるもの（つまり、図２のシールドケース４１の代わりをするもの）である。シールドケース７６には、音波を通過させるための開口部７７が設けられている。図６の装置において、ウェハレベルで感度を測定する場合には、スピーカ７１からシリコンウェハＳＷ上のコンデンサマイクロホン４３に向けて、一定圧の音を発出する。このとき、図４に示すシリコンウェハＳＷ上の共通接続線８１に接続されたグランドパターンならびにマイク信号出力パターンに対して、パッド８０を介して、測定用ピン７４、７５が接続される。この測定用ピンはマイクロホンの出力信号を測定する装置７３に接続している。スピーカ７１から発出された音はシリコンウェハＳＷ上の各コンデンサマイクロホン４３の振動膜３３に到達し、これによって振動膜３３が振動する。これに応じてコンデンサの容量が変化し、その容量の変化が電気信号として取り出され、その電気信号は、測定用ピン７４，７５を介して感度測定装置７３に送られる。これによって、一定量のエレクトレット化処理がなされたコンデンサマイクロホン４３の感度が一括して測定される。しかしながらこの情報は全てのコンデンサマイクロホンからの出力が合成された状態で出力されるため、この情報を感度情報として調整に用いることはできない。
なお、コンデンサマイクロホン４３の１つ１つについて測定する場合には、実装基板上にウェハレベルで、コンデンサマイクロホン４３の作りこまれたシリコンウェハを実装し、測定後、個々のコンデンサマイクロホン４３に分断するようにすればよい。

（実施の形態２）
前記実施の形態では、ウェハ上で個別にエレクトレット化したが、シリコンウェハ１上にコンデンサマイクロホンを形成するに際し、図７に示すように、個々のコンデンサマイクロホンのパッド８０（振動膜電極用パッド８０ａ、固定電極用パッド８０ｂ）に接続するようにダイシングラインＤＬに相当する領域に共通接続線８１を形成しておき、この共通接続線に所望の電圧を印加することにより、一括でエレクトレット化処理するものである。
そして最後にこのダイシングラインＤＬに沿って、ダイシングし、個々のチップに分断する。このとき共通接続線８１は切除される。
説明は省略するが、この方法によっても同様に図１及び２に示したようなコンデンサマイクロホンが形成される。
一括処理によりエレクトレット化が可能となるため、ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ ｔｉｍｅ）のさらなる短縮化をはかることができる。
なお、これら振動膜電極用パッド８０ａ、固定電極用パッド８０ｂに電源供給を行うに際し、共通接続線８１の配置については、図８（ａ）に示すように、それぞれの配線を絶縁層を挟んで多層構造で形成することができる。また、図８（ｂ）に示すことにより、単層構造で、配置することも可能である。

本発明は、シリコン基板を微細加工して形成される半導体チップを用いたコンデンサマイクロホン（シリコンマイク）において、無理なく、精度の高い誘電体膜のエレクトレット化を実現するという効果を奏し、移動体通信機に搭載される超小型のコンデンサマイクロホン、そのエレクトレット化方法、ならびに、その製造に使用されるエレクトレット化装置として有用である。

シリコン基板をマイクロ加工して製造されるコンデンサマイクロホンの構造と、その実装態様を説明するためのデバイスの断面図 シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図 本発明のエレクトレット化装置の要部構成を示す図 本発明の実施の形態１のコンデンサマイクロホンを形成したシリコンウェハを示す図 本発明のエレクトレット化方法の主要な工程を示す工程フロー図 コンデンサマイクロホンの感度を測定するための構成を示す図 本発明の実施の形態２のコンデンサマイクロホンを形成したシリコンウェハを示す図 本発明の実施の形態２のエレクトレット化方法における配線レイアウト例を示す図 針状電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図 ワイヤ電極を用いてコロナ放電を生じさせて誘電体膜をエレクトレット化する装置の要部断面図

符号の説明

１ シリコンウェハ
３１ 固定電極
３２ 誘電体膜（誘電体膜）
３３ 振動膜電極（振動膜）
３４ シリコン基板（シリコンダイヤフラム）
３５ 固定電極に設けられる音孔（開口部）
３６ 犠牲層のエッチングにより形成されるエアギャップ
４１ シールドケース
４２ プラスチックまたはセラミックからなる実装基板
４３ シリコン基板を用いた半導体チップ（コンデンサマイクロホンチップ）
４４（４４ａ，４４ｂ） ボンディングワイヤ
４５（４５ａ，４５ｂ） 電子部品（ＦＥＴ、抵抗、アンプ等）
４６ 接地パターン
４７ マイク信号出力パターン
４９ マイクパッケージの音孔（開口部）
５１ 針状電極
５２ 接地用ピン（着電装置ピン）
５３ 高電圧電源
５４ 電源供給用端子
５５ 調整用電圧供給電源
７１ スピーカ
７２ スピーカアンプ
７３ 感度測定装置
７４ 感度測定装置用ピン（接地パターン用）
７５ 感度測定装置用ピン（マイク信号パターン用）
７６ 感度測定装置用シールドケース（接地パターン用）
Ｌ１，Ｌ２ 実装基板内の配線
８０ パッド
８１ 共通接続線
ＤＬ ダイシングライン

Claims (18)

1. シリコンウェハを微細加工することによって形成されるコンデンサマイクロホンにおいて、誘電体膜をエレクトレット化してエレクトレット膜を形成するエレクトレット化方法であって、
   前記シリコンウェハを加工することにより、複数の音孔を有する固定電極と、この固定電極と所定間隔を隔てて配置される導電性の振動膜と、この振動膜上に設けられる誘電体膜とを有するコンデンサマイクロホンを形成する工程と、
   前記シリコンウェハをダイシングラインに沿ってダイシングし、複数のコンデンサマイクロホンを形成する工程とを含み、
   ダイシングに先立ち、コロナ放電を行い、そのコロナ放電によって発生するイオンを、前記固定電極に設けられた前記複数の音孔を経由して前記誘電体膜に供給し、前記誘電体膜のエレクトレット化を行うエレクトレット化工程とを含むエレクトレット化方法。
2. 請求項１に記載のエレクトレット化方法であって、
   前記エレクトレット化工程は、前記誘電体膜を、前記振動膜を介して所定の電位に設定し、
   前記誘電体膜と、前記固定電極の上方に配された針状電極とによるコロナ放電を行う工程を含むエレクトレット化方法。
3. 請求項２に記載のエレクトレット化方法であって、
   前記エレクトレット化工程は、
   前記コンデンサマイクロホンにおける前記誘電体膜を、接地電位に設定する工程を含むエレクトレット化方法。
4. 請求項１乃至３のいずれかに記載のエレクトレット化方法であって、
   前記エレクトレット化工程は、複数回のエレクトレット化工程を含むエレクトレット化方法。
5. 請求項４記載のエレクトレット化方法であって、
   前記エレクトレット化工程は、所定条件の下で、初期のエレクトレット化処理を実施する初期エレクトレット化工程と、
   その後、条件を再設定して、追加のエレクトレット化処理を実施する追加エレクトレット化工程とを含むエレクトレット化方法。
6. 請求項５記載のエレクトレット化方法であって、
   前記初期エレクトレット化工程後、前記コンデンサマイクロホンの感度を測定する測定工程を含み、
   前記追加エレクトレット化工程は、前記測定工程の測定結果に基づいて前記追加エレクトレット化処理工程の処理条件を決定し、決定された条件下で前記追加のエレクトレット化処理を実施する工程を含むエレクトレット化方法。
7. 請求項１乃至請求項６のいずれか記載のエレクトレット化方法であって、
   前記エレクトレット化工程は、前記誘電体膜の帯電電荷量を、コロナ放電の印加電圧により調整する工程を含むエレクトレット化方法。
8. 請求項２乃至請求項６のいずれか記載のエレクトレット化方法であって、
   前記エレクトレット化工程は、前記誘電体膜の帯電電荷量を、コロナ放電を行う前記針状電極と前記誘電体膜との距離により調整する工程を含むエレクトレット化方法。
9. 請求項１乃至請求項６のいずれか記載のエレクトレット化方法であって、
   前記エレクトレット化工程は、前記誘電体膜の帯電電荷量を、コロナ放電を行う時間により調整するエレクトレット化方法。
10. 請求項１乃至請求項６のいずれか記載のエレクトレット化方法であって、
    前記エレクトレット化工程は、前記誘電体膜の帯電電荷量を、コロナ放電で発生するマイナスイオンとプラスイオンの割合により調整する工程を含むエレクトレット化方法。
11. 請求項１乃至請求項６のいずれか記載のエレクトレット化方法であって、
    前記エレクトレット化工程は、前記振動板を接地電位とし、前記固定電極の電位を調整することにより、誘電体膜の帯電電荷量を、調整するエレクトレット化方法。
12. 請求項１乃至請求項１０のいずれか記載のエレクトレット化方法であって、
    前記コンデンサマイクロホンを形成する工程は、各コンデンサマイクロホン形成領域ごとに少なくとも１つの通電用の電極パッドと、前記各電極パッドを電気的に共通接続する共通接続線とを形成する工程を含み、
    前記エレクトレット化工程は、前記通電用の電極パッドを介して、前記振動膜に通電し、前記振動膜と、前記固定電極の上方に配された針状電極とによるコロナ放電を行い、前記振動膜上の前記誘電体膜に対して一括してエレクトレット化処理を行う工程を含むエレクトレット化方法。
13. 請求項１２に記載のエレクトレット化方法であって、
    前記共通接続線は、前記ダイシングライン上に形成されており、
    前記ダイシング工程において、切除されるように構成されたエレクトレット化方法。
14. 請求項１乃至請求項１３のいずれか記載のエレクトレット化方法によりエレクトレット化された前記誘電体膜をコンデンサの構成要素として有することを特徴とするコンデンサマイクロホン。
15. 請求項１乃至請求項１４のいずれか記載のエレクトレット化方法を実施するためのエレクトレット化装置であって、
    少なくとも１回のコロナ放電を、一つのコンデンサマイクロホンに対して個別に実施するための一つの針状電極と、この針状電極に高電圧を印加するための高電圧電源と、前記コンデンサマイクロホンにおけるエレクトレット化対象の膜を所望の電位とするための通電ピンと、前記コンデンサマイクロホンを搭載した半導体ウェハを載置するためのステージと、を有するエレクトレット化装置。
16. 請求項１５記載のエレクトレット化装置であって、
    前記所望の電位は接地電位であるエレクトレット化装置。
17. 請求項１５記載のエレクトレット化装置であって、
    さらに、前記コンデンサマイクロホンの感度を測定する感度測定部を有するエレクトレット化装置。
18. 請求項１５乃至請求項１７記載のいずれかに記載のエレクトレット化装置であって、
    コロナ放電の印加電圧、コロナ放電を行う電極と前記誘電体膜との距離、コロナ放電を行う時間、およびコロナ放電で発生するマイナスイオンとプラスイオンの割合、の少なくとも一つが調整可能であるエレクトレット化装置。

Images