JP2008109780A - 圧電トランスを用いた電源装置、電子写真用電源装置、圧電トランス用駆動電圧制御方法及びそのプログラム - Google Patents

圧電トランスを用いた電源装置、電子写真用電源装置、圧電トランス用駆動電圧制御方法及びそのプログラム Download PDF

Info

Publication number
JP2008109780A
JP2008109780A JP2006290422A JP2006290422A JP2008109780A JP 2008109780 A JP2008109780 A JP 2008109780A JP 2006290422 A JP2006290422 A JP 2006290422A JP 2006290422 A JP2006290422 A JP 2006290422A JP 2008109780 A JP2008109780 A JP 2008109780A
Authority
JP
Japan
Prior art keywords
voltage
piezoelectric transformer
control
output
drive voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006290422A
Other languages
English (en)
Other versions
JP4729468B2 (ja
Inventor
Keizo Ito
啓造 伊藤
Hiroaki Onitsuka
博明 鬼束
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2006290422A priority Critical patent/JP4729468B2/ja
Publication of JP2008109780A publication Critical patent/JP2008109780A/ja
Application granted granted Critical
Publication of JP4729468B2 publication Critical patent/JP4729468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】 kVオーダーの高電圧から10V程度の低電圧までの広範囲の電圧可変範囲と、広範な電力可変幅が得られ、しかも安定に電力を供給することができる、圧電トランスを用いた電源装置の提供を目的とする。
【解決手段】 印加された駆動電圧を変圧して出力電圧として負荷へ供給する圧電トランス20と、この圧電トランス20の出力電圧を検出する出力検出部13と、この出力検出部13で検出された出力電圧が、あらかじめ設定された設定出力電圧値に等しくなるように、圧電トランス20へ印加される駆動電圧のデューティ比を制御するデューティ比制御手段16とドロッパ制御電圧を制御するドロッパ制御電圧可変制御手段17とを含む駆動電圧制御部11と、この駆動電圧制御部11で制御された駆動電圧を圧電トランス20に印加する圧電トランス駆動部12とを備える。
【選択図】 図1

Description

本発明は、圧電振動子の共振現象を利用して交流電圧を変圧する圧電トランスを用いた電源装置と圧電トランスの出力電圧の制御方法に関し、特に広範な出力電力制御が可能な圧電トランスを用いた電源装置と圧電トランスの出力電圧の制御方法に関する。
電子写真法を用いた複写機やプリンタ等の電子写真装置には、帯電器等に直流高電圧を印加するための直流バイアス電源が多数用いられている。このような直流バイアス電源には、例えば、出力電圧が数10Vから7kV程度まで変化し、負荷は数10kΩから10GΩ程度まで大きく変化する場合がある。従来はこのような高圧電源に、主に巻線式のトランスが使用されてきた。
しかし、巻線式トランスは、巻き線にボビンを使用しており、絶縁体として有機物が使用されているので、燃焼の危険性があった。
また、上記の直流バイアス電源は出力電流値が数μAという極めて微小な値であることにより、装置の各部において、漏れ電流を極力少なくするために実装や構造での工夫が必要であった。
これらの欠点を補うために、圧電トランスを用いた直流バイアス電源が提唱されている。圧電トランスは、セラミックなどの圧電振動体に1次と2次の電極を設け、1次側を厚み方向に分極し、2時側を長さ方向に分極し、1次側に長さ寸法で決まる固有共振周波数の電圧を入力すると、逆圧電効果によって強い機械振動を起こし、ついで圧電効果によってその振動に見合う高い電圧が2次側から出力される。このような構造のため、セラミックスを素材としていて、有機絶縁物を必要としないので燃焼の危険性がなく、しかも高圧電源を小型かつ軽量に製造できるなど優れた特徴を持っていることが知られている。
この圧電トランスを駆動し出力弾圧電圧を制御するための回路としては、例えば、特許文献1においては、出力電圧に対応して駆動周波数を変化させる方法(以下「周波数制御」という。)が開示されている。
また、周波数を固定して、デューティ制御回路でデューティを制御した波形に同期して圧電トランスの入力電圧をスイッチングして出力電圧を制御する方法(以下「デューティ制御」という。)がある。
さらに、特許文献2では、周波数制御とデューティ制御とを消費電力に応じて切替えて制御する方式が提案されている。また、特許文献3では、周波数制御とデューティ制御とを同時に行う方式が提案されている。
特開昭61−152165号公報 特開2003−235255号公報 特開2005−198462号公報
しかしながら、従来の周波数制御では次のような問題があった。
圧電トランスには複数の共振点が存在する。そして、その共振周波数を基準にして駆動電圧の周波数を上げても下げても、出力電圧が低下する。しかし、共振周波数から周波数を変化させても、出力電圧の最大値を数kVに設定すると最低値は数100V以下にはならない。なぜなら、周波数を大きく変化させると、次の共振周波数が近くなるため、却って出力電圧が上昇してしまうからである。
更に、駆動電圧の周波数には、共振周波数近傍等の効率の良い範囲が存在する。しかし、出力電圧の可変幅を大きくするために、効率の悪い範囲の周波数も使用しなければならないので、全体としての効率は良くなかった。
一方、デューティ比制御にも次のような問題があった。
一般に、デューディ比は、50%のときに出力電圧が最大値となり、これよりも小さくするにつれて出力電圧も低下する。また、デューディ比制御では、駆動電圧の周波数が例えば100kHzを越える場合、駆動電圧の1周期が10μsec以下となる。しかし、一般的なICやスイッチング素子では数μsecを制御することが困難であることにより、デューティ比を10%未満に精度良く制御できないので、出力電圧の最大値を数kVに設定すると数10Vの低電圧を得ることができなかった。
更に、駆動電圧のデューティ比には、例えば50%近傍等の効率の良い範囲が存在する。しかし、出力電圧の可変幅を大きくするために、効率の悪い範囲のデューティ比も使用しなければならないので、全体としての効率が良くなかった。
このように、周波数制御でもデューディ制御でも数10Vの低電圧が得られないので、圧電トランスを用いて電子写真装置用の直流バイアス電源を作製することが困難であった。また、出力電圧が低いことは、出力電圧と出力電流との積である出力電力の可変幅も狭いことを意味する。これに加え、周波数制御でもデューディ制御でも、出力電圧の可変幅を広げようとすると効率が大きく低下していた。
この問題を解決するため、特許文献3では、周波数制御とデューティ制御とを同時に行っている。しかし、比較的出力電圧、電流が低く、共振点周波数よりも充分高い周波数での制御であれば有効に機能するが、圧電トランスの昇圧比の最大値付近の出力電圧で使用する場合や共振点付近で使うような場合、高い周波数から共振周波数に向かって周波数を制御して出力電圧もしくは出力電流を制御していくと、出力短絡やアーク発生などのトリガーによって、通常山越えと呼ばれる、共振点を通過して一挙に低周波に移行する現象が発生して制御不能になるという不具合が生まれることがあった。
本発明はこの問題を解決して、kVオーダーの高電圧から10V前後の低電圧までの広範囲の電圧可変範囲が得られ、かつ、大幅な電力可変出力幅が得られ、しかも、安定に効率よく電力を供給することができる、圧電トランスを用いた電源装置、電子写真装置用電源装置及びこれらの電源装置に用いられる圧電トランス用の駆動電圧の制御方法を提供することをその目的とする。
上記課題を解決するため、本発明にかかる圧電トランスを用いた電源装置では、印加される駆動電圧を変圧して出力電圧として負荷へ供給する圧電トランスと、この圧電トランスに所定の駆動電圧を印加する圧電トランス駆動部と、前記圧電トランスの出力電圧値を検出する出力検出部とを備え、前記圧電トランス駆動部に、前記出力検出部で検出される出力電圧値と予め別に設定された設定基準電圧値とを一致させるように前記駆動電圧のデューティ比を可変制御し、ドロッパ制御電圧を可変出力する駆動電圧制御部を併設したことを特徴とする(請求項1乃至6)。
これにより、駆動電圧のデューティ比制御とドロッパ制御とを切換えて出力を制御することで、幅広い範囲に電圧と電力とを可変することができ、かつ、低い出力電圧でも高い出力電圧でも安定に動作する圧電トランスを用いた電源装置を実現することができる。
ここで、前記駆動電圧制御部に、前記設定基準電圧値と前記出力電圧値とを一致させるように出力する誤差増幅器を備え、前記駆動電圧制御部は、この誤差増幅器の出力電圧があらかじめ設定された閾値よりも大きい領域では前記駆動電圧のデューティ比の制御を行うと共に、前記誤差増幅器の出力電圧があらかじめ設定された閾値に達し、その閾値よりも低い領域で制御しなければならない出力電圧に対しては、前記閾値に達したときの前記駆動電圧のデューティ比を保ったままで前記駆動電圧のドロッパ制御電圧の出力制御を行う切換え制御機能を備えた構成としても良い(請求項2)。
これにより、出力電圧値と設定基準電圧値の比較と駆動電圧の可変制御を容易に且つ確実に行うことができ、さらに、同一の設定基準電圧値で駆動電圧のデューティ比とドロッパ制御電圧とを広い電圧範囲に亙って行うことが可能な圧電トランスを用いた電源装置を実現することができる。
ここで、前記駆動電圧制御部が、前記誤差増幅器の出力に応じて、前記圧電トランス駆動部を介して前記駆動電圧の前記デューティ比を可変制御するデューティ比制御手段と、前記ドロッパ制御電圧を可変制御するドロッパ制御電圧可変制御手段とを備えた構成にしても良い(請求項3)。
これにより、駆動電圧のデューティ比の可変制御とドロッパ制御電圧の可変制御とを用いて同一の設定基準電圧値による制御で広範囲な出力電圧制御を効率よく実行することが可能な圧電トランスを用いた電源装置を実現することができる。
ここで、前記デューティ比制御手段は、前記駆動電圧に同期して矩形波発振を行う発振手段と前記発振手段の出力波形の時間平均値を求める積分手段と有し、前記積分手段の出力に対して前記誤差増幅器の出力電圧が予め設定された閾値よりも大きい期間で前記発振手段の出力波形のオン部分をオフにするように前記圧電トランス駆動部を制御して前記デューティ比を可変出力するように構成しても良い(請求項4)。
これにより、出力電圧と設定電圧の差に応じて、駆動電圧に同期して確実にデューティ比を制御することが可能な圧電トランスを用いた電源装置を実現することができる。
また、前記ドロッパ制御電圧可変制御手段は、当該ドロッパ制御電圧可変制御手段に予め設けられた電流制御素子でのドロッパ制御によって、前記駆動電圧の電源として入力される直流電圧を低減して前記ドロッパ制御電圧として出力するようにしても良い(請求項5)。
これにより、設定基準電圧値が比較的低い範囲において広範囲な電圧制御を安定に低雑音で行うことが可能な圧電トランスを用いた電源装置を実現ことができる。
ここで、前記圧電トランス駆動部を、前記圧電トランスの電圧印加側に設けられた共振回路と、この共振回路の出力信号を当該圧電トランスの共振周波数若しくはこれに近い周波数でオン/オフ制御するスイッチング回路によって構成しても良い(請求項6)。
これにより、圧電トランスをその共振周波数に近い擬似正弦波で効率よく駆動することが可能な圧電トランスを用いた電源装置を実現ことができる。
上記課題を解決するため、本発明にかかる電子写真装置用の電源装置では、前述した圧電トランスを用いた電源装置を、電子写真装置の直流バイアス電源用として装備したことを特徴とする(請求項7)。
これにより、低電圧から高電圧までの多種類のバイアス電源を、不燃性に且つ小型に構成した電子写真装置用の電源装置を実現することができる。
上記課題を解決するため、本発明にかかる圧電トランス用駆動電圧制御方法では、印加される駆動電圧を変圧して出力電圧として負荷へ供給する圧電トランスに対して所定の駆動電圧を印加する圧電トランス駆動部を備え、前記駆動電圧を駆動電圧制御部で制御するための圧電トランス用駆動電圧制御方法であって、前記圧電トランスの出力電圧を検出する出力電圧検出工程と、この出力電圧検出工程で検出される前記出力電圧値と予め別に設定された設定基準電圧値とを一致させるように動作する誤差増幅器の出力に応じて前記圧電トランス駆動部を介して前記駆動電圧のデューティ比とドロッパ制御電圧とを制御する駆動電圧制御工程とを備え、この駆動電圧制御工程に、前記誤差増幅器の出力電圧があらかじめ設定された閾値より大きい場合には、前記駆動電圧のデューティ比の制御を行うと共に、前記誤差増幅器の出力電圧があらかじめ設定された閾値に達し、その閾値よりも低い領域で制御しなければならない出力電圧には、前記閾値に達したときの前記駆動電圧のデューティ比を保ったままかつ前記駆動電圧のドロッパ制御電圧の制御を行う制御内容切換え制御工程を併設したことを特徴とする(請求項8)。
これにより、出力電圧値と予め別に設定された設定基準電圧値とを一致させるように動作する誤差増幅器の出力から駆動電圧のデューティ比とドロッパ制御電圧とを制御して、圧電トランスの出力電圧と出力電力とを幅広い範囲に可変することができ、かつ、圧電トランスを低い出力電圧から高い出力電圧まで安定に駆動することが可能な圧電トランス用駆動電圧制御方法を実現することができる。
また、上記課題を解決するため、本発明にかかる圧電トランス用駆動電圧制御プログラムでは、印加される駆動電圧を変圧して出力電圧として負荷へ供給する圧電トランスに対して所定の駆動電圧を印加処理する機能、及び前記駆動電圧の大きさを制御する駆動電圧値可変処理機能を、コンピュータに実行させるように構成された圧電トランス用駆動電圧制御プログラムにおいて、前記圧電トランスの出力電圧を検出して特定する出力電圧検出処理機能と、この検出され特定された出力電圧値と予め別に設定された設定基準電圧値とを一致させるように動作する誤差増幅器の出力に応じて前記圧電トランス駆動部を介して前記駆動電圧のデューティ比とドロッパ制御電圧とを制御する駆動電圧制御機能と、前記誤差増幅器の出力電圧があらかじめ設定された閾値よりも大きい場合には、前記駆動電圧のデューティ比の制御を行うと共に、前記誤差増幅器の出力電圧があらかじめ設定された閾値に達し、その閾値よりも低い領域で制御しなければならない出力電圧には、前記閾値に達したときの前記駆動電圧のデューティ比を保ったままかつ前記駆動電圧のドロッパ制御電圧の制御を行う制御内容切換え制御機能とを設け、これらの機能を前記コンピュータに実行させるように構成したことを特徴とする(請求項9)。
これにより、設定基準電圧値によって、駆動電圧のデューティ比制御とドロッパ制御を選択して、幅広い範囲に電圧と電力とを可変することができ、かつ、低い出力電圧でも高い出力電圧でも効率よく安定に制御することが可能な圧電トランス用駆動電圧制御プログラムを実現することができる。
本発明は、以上のように構成され機能するので、入力直流電圧に対する制御機能として、ドロッパ制御とデューティ比制御とを用いて、kVオーダーの高電圧から10V前後の低電圧までの広範囲の電圧可変範囲と大幅な電力可変出力幅に対応して安定に出力制御を行うことが可能で、且つ、周波数、デューティ比を比較的効率の良い範囲で用いて全体の効率を向上することができる、圧電トランスを用いた電源装置、圧電トランスの出力電圧制御方法及び圧電トランス用駆動電圧制御プログラムを実現することができ、さらに、この電源装置を用いた電子写真用の多種類のバイアス電圧を供給できる電源装置を実現することができる。
以下、本発明を図面を参照にして詳細に説明する。
図1は、本発明の圧電トランスを用いた電源装置の第1の実施形態のブロック図である。
本第1の実施形態の電源装置10は、駆動電圧Veを出力交流電圧Vaoに変圧する圧電トランス20と、この圧電トランス20の1次側に所定の駆動電圧Veを印加する圧電トランス駆動部12と、この駆動電圧Veのデューティ比Duとドロッパ制御電圧Vdとを制御して出力交流電圧Vaoを可変制御する駆動電圧制御部11と、圧電トランス20の出力を整流する整流平滑部14と、整流された出力電圧Vo、出力電流Ioを検出する出力検出部13と、発振手段18とを備えている。
さらに、出力検出部13で検出された出力電圧と外部から与えられる設定基準電圧値Vsとを比較する誤差増幅器15が備えられ、駆動電圧制御部11には、この誤差増幅器15の出力に応じて、駆動電圧Veのデューティ比Duを制御するデューティ比制御手段16と、ドロッパ制御電圧Vdとを制御するドロッパ制御電圧可変制御手段17とが含まれている。ドロッパ制御電圧Vdは、後述するように入力直流電圧Vinの電圧を低減して圧電トランス駆動部12に入力されるデューティ比Du制御前の直流電圧である。
以下各部ごとにその機能と動作を説明する。
圧電トランス20は、印加された駆動電圧Veを変圧して出力交流電圧Vaoとして負荷へ供給する機能を有している。圧電トランス20の出力範囲は、駆動電圧Veに応じて、数10Vから数10kVのものが実現できる。
圧電トランス20は、圧電振動体21に1次電極22、23と2次電極24とが設けられていて、1次側を厚さ方向に分極し、2次側を長さ方向に分極し、これらを図示しない樹脂ケース等に収容している。1次電極22、23は、圧電振動体21を挟んで対向している。圧電振動体21は、PZT等の圧電セラミックスからなり、板状(直方体状)を呈している。圧電振動体21の長さ方向において、一端からその長さの例えば半分までに1次電極22、23が設けられ、他端に2次電極24が設けられている。1次側に長さ寸法で決まる固有共振周波数frの駆動電圧Veを入力すると、逆圧電効果により強い機械振動を起こし、圧電効果によりその振動に見合った高い出力交流電圧Voが2次側から出力される。この2次側の出力交流電圧Vaoは、出力電圧検出電極25で静電誘導によって検出され、同期信号Soとして発振手段18に帰還される。
出力交流電圧Vaoは、整流平滑部14で直流電圧Voに整流されて負荷Lに供給される。
出力検出部13は、圧電トランス20の出力交流電圧Vaoを整流平滑部14で整流して得られる出力電圧Vo又は出力電流Ioを検出して、検出した出力電圧Vo又は出力電流Ioに対応した出力電圧値Vtを誤差増幅器15に入力する。
誤差増幅器15は、外部から出力電圧Voや出力電流Ioの設定の基準として与えられる設定基準電圧値Vsとこの出力電圧値Vtとを比較して、後述するように機能する電圧信号Scを出力する。駆動電圧制御部11は、この電圧信号Scを受けて、駆動電圧Veのデューティ比Duを可変制御するデューティ比制御手段16と、駆動電圧Veのドロッパ制御電圧Vdを可変制御するドロッパ制御電圧可変制御手段17を備えて形成されていて、外部から設定される設定基準電圧値Vsと、出力検出部13から帰還入力される出力電圧値Vtとを比較した結果に従って、圧電トランス20に印加される駆動電圧Veのデューティ比Duとドロッパ制御電圧Vdとを制御する機能を有している。さらにこのとき、駆動電圧を制御するために、電圧信号Scの値によってデューティ比制御手段16とドロッパ制御電圧可変制御手段17のいずれかを優先して選択する機能を有している。
誤差増幅器15は、出力電圧値Vtと設定基準電圧値Vsとを比較して、設定基準電圧値Vsと出力電圧値Vtとを一致させる電圧信号Scをデューティ比制御手段16及びドロッパ制御電圧可変制御手段17に入力する。
ここで、この誤差増幅器15が出力する電圧信号Scが閾値電圧Vuよりも高いときは、高圧部優先機能によってデューティ比制御手段16が選択され、発振手段18から出力される矩形波信号の立下り位置を圧電トランス駆動部12を使って可変し、圧電トランス20の1次側に入力される矩形波信号のデューティ比Duを50%よりも小さな値にして、圧電トランス20の駆動電圧Veを低下させる。
発振手段18は、デューティ比50%で矩形波発振を行う発振回路で構成されている。前記同期信号Soが入力されると、この同期信号Soに同期した圧電トランス20の固有共振周波数frに近い同期周波数で矩形波発振を行う。
デューティ比制御手段16は、圧電トランス制御部12内のFETのゲートに入力される矩形波信号のデューティ比Duを制御して圧電トランス20の1次側に入力される矩形波信号のデューティ比Duを50%よりも下げて、圧電トランス20の駆動電圧Veを低下させる機能を有しており、誤差増幅器15の電圧信号Scが、ドロッパ制御電圧可変制御手段17内の閾値Vuより高いとき、出力電圧値Vtと設定基準電圧値Vsとを一致させるようにデューティ比Duを可変する。
ところで、後述するように、デューティ比Duが特定の割合よりも小さくなるとデューティ比制御が不安定になる可能性が生じる。これを避けるため、電圧信号Scがドロッパ制御電圧可変制御手段17内の閾値Vuに達した後、さらに駆動電圧Veを下げなければならない場合には、駆動電圧Veを低下させる機能をデューティ比制御からドロッパ制御に移して、閾値Vuに達したときのデューティ比Duを保ったまま、ドロッパ制御電圧可変制御手段17のドロッパ制御電圧Vdを誤差増幅器15に入力される出力電圧値Vtと設定基準電圧値Vsとを一致させる電位まで低下させる。これによって、駆動電圧制御部11全体としての駆動電圧Veの可変機能を安定動作させる。
ドロッパ制御電圧可変制御手段17は、電流制御素子Q2で入力電圧を損失させてその出力電圧を下げ、圧電トランス20へ入力されるドロッパ制御電圧Vdを制御する機能を有している。
このように、駆動電圧制御部11では、デューティ比制御手段16とドロッパ制御電圧可変制御手段17とも、同一の設定基準電圧値Vsによって、出力電圧Voや出力電流Ioを制御し、出力電圧値Vtが設定基準電圧値Vsに応じた値になるように順次制御動作を実行する。
図2は、本第1の実施形態の全体構成を示す具体的な回路図である。また、説明のために、図3に発振手段18の回路、図5に誤差増幅器15とデューティ比制御手段16の回路、図7に誤差増幅器15とドロッパ制御電圧可変制御手段17の回路を、それぞれ抜き出して示した。さらに、図4に発振手段18の各部波形を、図6に誤差増幅器15とドロッパ制御電圧可変制御手段17の各部波形を、図8に誤差増幅器15とドロッパ制御電圧可変制御手段17の各部の波形を、それぞれ示し、また、図9に各部の波形の説明図を、図9に各動作条件での各部の実測波形をそれぞれ示した。
図2〜図9に沿って、さらに詳しくこの実施の形態の各部の動作を説明する。
電源装置10の入力側には、直流の入力電圧Vin(直流24V)が印加され、この入力電圧Vinの入力端子間には電圧変動防止用の平滑コンデンサC1が接続されている。
基準電圧発生部10Aは、図2に示すように抵抗器R1〜R4、シャントレギュレータIC1、コンデンサC2等からなり、入力電圧Vinから各部の基準電源電圧となる基準電圧Vref(直流5V)を出力する。
図2及び図3に示す発振手段18は、抵抗R5〜R9及びR11、コンデンサC4、ペアダイオードD2、ペアバイポーラトランジスタQ3及びコンパレータIC2(1/4)等からなる。ペアバイポーラトランジスタQ3は、プッシュブル増幅回路として、ペアダイオードD2は前述した同期信号Soの過大値に対する保護回路として動作する。
この発振手段18は、同期信号Soが印加されない場合は、自励発振してデューティ比50%の矩形波を出力する。
図4(a)に、この自励発振の場合のコンパレータIC2(1/4)の+入力端子の波形(1)、−入力端子の波形(2)、ペアバイポーラトランジスタQ3の出力波形(3)とを示す。
+入力端子の波形(1)は、バイポーラトランジスタQ3の出力波形P1(図4(a)の(3))と、抵抗R5、6で決まるバイアス電圧とを、抵抗R7、8で決まる重み付きで加算した電圧波形であり、−入力端子の波形(2)は、バイポーラトランジスタQ3の出力波形P1を抵抗R9と容量C4からなる積分回路で時間平均した3角波波形である。
実際の動作中は、コンパレータIC2(1/4)の+入力端子に、圧電トランス20の出力電圧検出電極25で検出された同期信号Soが重畳して印加される。また、コンパレータIC2(1/4)の−入力端子には、トランジスタQ3の出力電圧を抵抗R9とコンデンサC4からなる積分回路で時間積分した時間平均電圧が印加される。コンパレータIC2(1/4)の出力は、+入力端子入力が−入力端子入力よりも大きい場合にハイ(High)、+入力端子入力が−入力端子入力よりも小さい場合にロー(Low)となるので、制御信号Soの周波数に同期した矩形波信号を出力する。
図4(b)に、この実際の動作中でのコンパレータIC2(1/4)の+入力端子の波形(1)、−入力端子の波形(2)、ペアバイポーラトランジスタQ3の出力波形(3)を示す。
図5に示す誤差増幅器15は、設定基準電圧値Vsに対して、検出された出力電圧Voまたは検出された出力電流Ioに対応した出力電圧値Vtが、フィードバックされた値に一致するようにデューティ比制御手段16又はドロッパ制御電圧可変制御手段17を制御する電圧信号Scを出力している。
2次側の出力電力Poに対して、誤差増幅器15の出力である電圧信号Scが、ドロッパ制御電圧可変制御手段17の閾値Vuより高い電圧信号Scで制御できるときは、デューティ比制御手段16にてデューティ比Duを制御する。また、電圧信号Scが、閾値Vuに対して低い電圧信号Scで制御しなければならない出力電力Poに対しては、ドロッパ制御電圧可変制御手段17が働き、電圧信号Scは、閾値Vuより下がることができず閾値Vuを維持したまま、つまりデューティ比Duを保ったままドロッパ制御電圧を下げ、出力を制御する。
すなわち、駆動電圧制御部11において、誤差増幅器15の電圧信号Scがドロッパ制御電圧可変制御手段17の閾値Vuより高い信号で制御できる「高い出力電力Po、出力電圧Vo」はデューティ比制御で、電圧信号Scが閾値Vuまでのデューティ比Duで制御できない「低い出力電力Po、出力電圧Vo」は閾値Vu時のデューティ比Duを維持させたままで、ドロッパ制御が働く機能を有している。
誤差増幅器15は、図2及び図5に示すように、抵抗R13〜R17、コンデンサC3及びC7、オペアンプIC1(2/4)から構成される。
オペアンプIC1(2/4)の+入力端子には、外部から与えられるPWM信号を抵抗R13とコンデンサC3からなる積分回路で時間積分して得た設定基準電圧値Vsが印加される。PWM信号に変えて直流電圧信号が印加されても差し支えない。
オペアンプIC1(2/4)の−入力端子には出力検出部13からの出力電圧値Vtが入力される。オペアンプIC1(2/4)の出力には+入力端子の設定基準電圧値Vsと、−入力端子の出力電圧値Vtとを一致させている電圧信号Scが出力される。
デューティ比制御手段16は、図2及び図5に示すように、抵抗R10、コンデンサC5及びコンパレータIC2(2/4)から構成される。
誤差増幅器15のオペアンプIC1(2/4)の出力波形である電圧信号Scは、コンパレータIC2(2/4)の+入力端子に入力される。図6の(1)に、コンパレータIC2(2/4)の+入力端子に入力されるオペアンプIC1(2/4)の出力波形である電圧信号Scを示す。
コンパレータIC2(2/4)の−入力端子には、抵抗R10とコンデンサC5からなる積分回路が設けられていてバイポーラトランジスタQ3の出力電圧を時間積分する。従ってコンパレータIC2(2/4)の−入力端子の波形は、図6の(2)で示したように、発振手段162のコンパレータIC2(1/4)の−入力端子の波形と同じ周波数の三角波である。
この図6の(2)で示したコンパレータIC2(1/4)の−入力端子の三角波の電位が、図6の(1)に示したコンパレータIC2(2/4)の+入力端子の電位よりも高くなったとき、コンパレータIC2(2/4)の出力はロー(Low)となる。
このコンパレータIC2(2/4)の出力は、FETQ4のゲートに加えられる。バイポーラトランジスタQ3の出力波形P1は、図6の(3)で示すようにデューティ比50%の矩形波であるが、FETQ4のゲートではコンパレータIC2(2/4)の出力によってロー(Low)になる部分があるため、FETQ4のスイッチング波形は図6の(4)に示す波形P2のようにデューティ比Duを50%よりも小さな値に変えることができる。
この結果、誤差増幅器15のオペアンプIC1(2/4)の出力は、+入力端子に入力される設定基準電圧値Vsに対して、−入力端子にフィードバックされる出力電圧値Vtを一致させるように電圧信号Scを出力する。
結果を、図6の(1)に示す。コンパレータIC2(2/4)は、−入力端子に入力される三角波と+入力端子に入力される電圧信号Scとを比較している。図6の(3)の矩形波のハイ(High)の期間、図6の(1)の電圧信号Scに対して、図6の(2)の三角波の電圧が高くなる部分をロー(Low)にする。そのため図6の(4)のように、図6の(3)のデューティを絞った矩形波を作り出せる。この絞られた矩形波をFETQ4のゲートに入力して、FETQ4がONとなる時間幅を可変して出力電圧Voを制御する。
ところで、出力電圧Voの可変範囲が広い場合、デューティ比Duだけで出力電圧Voを制御しようとすると、出力電圧が低いところで、デューティ比Duが10%を切るようなことになり、動作が不安定になり誤動作を起こしやすく、安定な制御が困難になる。そこで、低い出力電圧Voを得たい場合には、発振が安定な範囲でデューティ比Duを安定動作できる範囲内まで絞り込んで、それよりも出力を低くするときには、入力電圧Vinをドロッパ制御で低くして、圧電トランス駆動部12に入力されるドロッパ制御電圧Vdを低くすることで、出力電圧Voを制御するようにする。
図7に、ドロッパ制御電圧可変制御手段17と、誤差増幅器15と、デューティ比制御手段16を再掲して示した。
ドロッパ制御電圧可変制御手段17は、抵抗R18〜R22、コンデンサC6、電流制御トランジスタQ2及び誤差増幅器IC1(1/4)から構成されている。
誤差増幅器15のオペアンプIC1(2/4)の出力である電圧信号Scの電位を図8の(1)に示す。また、ドロッパ制御電圧可変制御手段17内の誤差増幅器IC1(1/4)の−入力端子に抵抗R22とR23とで分圧された閾値Vuが入力され、+入力端子にIC1(2/4)の電圧信号Scが入力されている。この閾値Vuを図8の(2)に示す。
駆動電圧Veがデューティ比Duの制御のみで動作できる出力電圧Voまたは出力電力Poの時、電圧信号Scは閾値Vuより高い電位で安定している。そのため、IC1(1/4)の出力は、常にIC1(1/4)の入力電圧に近い電圧になっているため、ドロッパ制御はほとんど機能していない。
出力電力Poが低くなり、電圧信号Scが閾値Vuに達すると、IC1(1/4)の出力は電圧信号Scと閾値Vuが一致するように動作するように出力を下げ、電流制御素子Q2のトランジスタにより入力電圧Vinをドロップさせ、ドロッパ制御された電圧Vdを出力し、圧電トランス駆動部12に印加される電圧を制御する。この時、電圧信号Scは閾値Vuよりも下がることができないため、閾値Vu時のデューティ比Duが維持されている。図8をみてわかるとおり、図8の(1)に示す電圧信号Scの実効値と図8の(2)に示す閾値Vuの実効値とはほぼ同じ電位である。
この時のトランジスタQ2のコレクタ側の入力電圧を図8の(3)に示し、トランジスタQ2によってドロッパ制御されたドロッパ制御電圧Vdを図8の(4)に示している。
以上のように、圧電トランス駆動部12のFETなどのスイッチング素子Q4がONとなる時間幅をデューティ比制御で制御するとともに、圧電トランス駆動部12に入力される電圧をドロッパ制御で制御している。そのため、圧電トランス駆動部12内のコンデンサC8とインダクタンスL1からなるLC共振昇圧部分のスイッチングONデューティを可変し、圧電トランス20に流す電流を制御し、LC共振昇圧部分に印加される電圧を可変することで、圧電トランス20に印加する電圧のピーク値や時間幅を制御している。
整流平滑部14は、圧電トランス20の出力交流電圧Vaoを直流の出力電圧Voに変換する機能を有している。出力検出部13は、整流平滑部17で整流された直流出力電圧Voを分圧する直流抵抗回路や、直流出力電流Ioに応じた電圧を出力する回路からなり、検出値に応じた出力電圧値Vtを誤差増幅器15に送る。
整流平滑部14及び出力検出部13の電圧検出回路、電流検出回路については、通常知られている一般的な回路を用いている。
図9の波形(1)は、圧電トランス駆動部12のFETトランジスタQ4のゲート波形P2、波形(2)は、誤差増幅器15のオペアンプIC1(2/4)の出力である電圧信号Sc、波形(3)は、入力電圧Vin、波形(4)は、ドロッパ制御電圧可変制御手段17のトランジスタQ2のエミッタの電圧すなわち駆動電圧Veのドロッパ制御電圧Vdである。
図9(a)は、設定基準電圧値Vsが6.3kV、負荷が105MΩで、出力電流が60μAの場合の各波形を示す。この場合では、出力電圧の制御がデューティ比制御で安定に制御できる範囲内であり、ドロッパ制御はほとんど行われていない。従って、トランジスタQ2のエミッタの電圧Vdである波形(4)は19.9Vという比較的高い値を示している。波形(1)のデューティ比Duは33%程度である。
図9(b)は、設定基準電圧値Vsが1.26kV、負荷が105MΩで、出力電流が12μAの場合の各波形を示す。この場合は、出力電圧の制御をデューティ比制御で行える限界の形であり、波形(1)のデューティ比Duは13%程度である。ドロッパ制御はまだほとんど行われておらず、波形(4)は図9(a)の場合と同じ19.9Vを示している。
図9(c)は、設定基準電圧値Vsの設定電圧が50V、負荷が10MΩで、出力電流が5μAの場合の各波形を示す。ここでは、すでにドロッパ制御によって出力電圧が制御される領域に入っており、波形(1)のデューティ比Duは13%程度で図9(b)のそれと同じである。波形(4)の電圧Vdは、ドロッパ制御により、5.08Vと大幅に低くなっている。
これらの一連の値から、設定基準電圧値Vsを順に下げてゆくことで、デューティ比制御からドロッパ制御に順次移行して、出力電圧の制御が順調に切換って行われる。
ここで、上述した各部の動作を集約して、デューティ比制御手段16とドロッパ制御電圧可変制御手段17とから構成される駆動電圧制御部11での圧電トランスの駆動電圧Veの制御方法を図10のフローチャートに沿って説明する。
まず、圧電トランスの出力電圧Voを取り込む(ステップS101:出力電圧検出工程)。出力電圧Voに変えて出力電流Ioや出力電力Poに対応する電圧であっても良い。次に取り込んだ出力電圧Voを設定基準電圧値Vsと比較して、出力電圧Voが設定基準電圧値Vsが示す値に等しいかどうかを判断する(ステップS102)。出力電圧Voが設定基準電圧値Vsが示す値と一致したときは、当面の制御を終了して、時間を置いて改めてステップ101に戻って出力電圧Voを取り込む動作へと移る。
出力電圧Voが設定基準電圧値Vsが示す値と一致しない場合は、これらが一致するように駆動電圧制御部11を制御する誤差増幅器15の出力電圧信号Scを求める(ステップS103)。
次に、電圧信号Scが予め設定された閾値Vuよりも高い範囲で駆動電圧制御部11の制御が可能かどうかを調べる(ステップS104:制御内容切換え制御工程)。電圧信号Scが閾値Vuより高い範囲で制御可能な場合は、デューティ制御手段16によって圧電トランス駆動部12のFETQ4のON時間のデューティ比を制御する(ステップS105:駆動電圧制御工程)。そうして、その後、再びステップ102に戻る。
また、誤差増幅器15の出力電圧信号Scが閾値Vuに達し、その閾値Vuよりも低い領域で制御しなければならない場合は、ステップS106に進み、閾値Vuに達したときのFETQ4のON時間のデューティ比を維持したまま、圧電トランス駆動部12へ入力されるドロッパ制御電圧Vdの可変制御を行う(ステップS107:駆動電圧制御工程)。そうして、その後、再びステップ102に戻る。
本実施形態は、以上のように構成され、このような一連の制御が実行されるために、同一の設定基準電圧値Vsによって、自動的に、デューティ比制御か、ドロッパ制御によるドロッパ制御電圧制御かが選択され、その切り換えに特別な作用を必要とせず、安定した効率の良い圧電トランスの出力制御を自動的に選択することができる。
従って、本実施の形態は、デューティ比制御とドロッパ制御とを順に用いることで、低い電圧から高い電圧までの広い電圧範囲と、広い電力可変幅に対応して、安定に出力制御を行うことが可能で、且つ、圧電トランスの共振周波数に近い周波数、比較的効率の良いデューティ比を用いて効率の良い安定な動作が持続できる圧電トランスを用いた電源装置と圧電トランスの出力電圧制御方法を実現することができる。
以上の説明では、本実施形態の圧電トランスを用いた電源装置の構成及びそこでの圧電トランスの駆動電圧の制御方法について述べたが、以上の駆動電圧の制御方法の各工程での実行内容をプログラム化してコンピュータに実行させるように構成しても良い。このようにしても、上述した装置や方法で行った場合と同等に広範囲な電圧の制御と安定性の向上が得られる。
また、本発明の圧電トランスを用いた電源装置を、電子写真装置の直流バイアス電源用として装備しても良い。電子写真装置は多数の直流バイアス電源を必要とするとともに、処理条件によってバイアス電源電圧を広範囲に変える必要があり、また、漏れ電流が極力少ないことや装置の小型化と難燃性が要求されるため、本発明の圧電トランスを用いた電源装置を好適に用いることができる。
本発明は以上のように構成し機能するので、複写機やプリンタ等の電子写真装置やTV受像機など広い電圧範囲のバイアス電圧を必要とする機器に有効に用いることができ、そのような産業部門で広範囲に利用される可能性を有している。
本発明の圧電トランスを用いた電源装置の一実施形態のブロック図である。 図1に示す実施形態の全体構成を表す回路図である。 図1に示す実施形態の発振部の回路図である。 図1に示す実施形態の発振部の各部波形図である。 図1に示す実施形態の誤差増幅器とデューティ制御部の回路図である。 図1に示す実施形態の誤差増幅器とデューティ制御部の各部波形図である。 図1に示す実施形態の誤差増幅器とドロッパ制御電圧可変制御手段の回路図である。 図1に示す実施形態のドロッパ制御電圧可変制御手段の各部波形図である。 図1に示す実施形態での異なった設定出力電圧値に対応する各部波形の実測図である。 図1に示す実施形態での異なった設定出力電圧値に対応する各部波形の実測図である。 図1に示す実施形態での異なった設定出力電圧値に対応する各部波形の実測図である。 図1に示す実施形態での圧電トランスの出力電圧の制御方法を示すフローチャートである。
符号の説明
10 電源装置
11 駆動電圧制御部
12 圧電トランス制御部(圧電トランス駆動部)
13 出力検出部
14 整流平滑部
15 誤差増幅器
16 デューティ比制御手段
17 ドロッパ制御電圧可変制御手段
18 発振手段
20 圧電トランス

Claims (9)

  1. 印加される駆動電圧を変圧して出力電圧として負荷へ供給する圧電トランスと、この圧電トランスに所定の駆動電圧を印加する圧電トランス駆動部と、前記圧電トランスの出力電圧値を検出する出力検出部とを備え、
    前記圧電トランス駆動部に、前記出力検出部で検出される出力電圧値と予め別に設定された設定基準電圧値とを一致させるように前記駆動電圧のデューティ比を可変制御し、ドロッパ制御電圧を可変出力する駆動電圧制御部を併設したことを特徴とする電源装置。
  2. 前記請求項1に記載の圧電トランスを用いた電源装置において、
    前記駆動電圧制御部に、前記設定基準電圧値と前記出力電圧値とを一致させるように出力する誤差増幅器を備え、
    前記駆動電圧制御部は、この誤差増幅器の出力電圧があらかじめ設定された閾値よりも大きい領域では前記駆動電圧のデューティ比の制御を行うと共に、前記誤差増幅器の出力電圧があらかじめ設定された閾値に達し、その閾値よりも低い領域で制御しなければならない出力電圧に対しては、前記閾値に達したときの前記駆動電圧のデューティ比を保ったままで前記駆動電圧のドロッパ制御電圧の出力制御を行う切換え制御機能を備えていることを特徴とする圧電トランスを用いた電源装置。
  3. 前記請求項2に記載の圧電トランスを用いた電源装置において、
    前記駆動電圧制御部が、前記誤差増幅器の出力に応じて、前記圧電トランス駆動部を介して前記駆動電圧の前記デューティ比を可変制御するデューティ比制御手段と、前記ドロッパ制御電圧を可変制御するドロッパ制御電圧可変制御手段とを備えていることを特徴とする圧電トランスを用いた電源装置。
  4. 前記請求項3に記載の圧電トランスを用いた電源装置において、
    前記デューティ比制御手段は、前記駆動電圧に同期して矩形波発振を行う発振手段と前記発振手段の出力波形の時間平均値を求める積分手段と有し、
    前記積分手段の出力に対して前記誤差増幅器の出力電圧が予め設定された閾値よりも大きい期間で前記発振手段の出力波形のオン部分をオフにするように前記圧電トランス駆動部を制御して前記デューティ比を可変出力することを特徴とする圧電トランスを用いた電源装置。
  5. 前記請求項3または4に記載の圧電トランスを用いた電源装置において、
    前記ドロッパ制御電圧可変制御手段は、当該ドロッパ制御電圧可変制御手段に予め設けられた電流制御素子でのドロッパ制御によって、前記駆動電圧の電源として入力される直流電圧を低減して前記ドロッパ制御電圧として出力することを特徴とする圧電トランスを用いた電源装置。
  6. 前記請求項1乃至5のいずれか1項に記載の圧電トランスを用いた電源装置において、
    前記圧電トランス駆動部を、前記圧電トランスの電圧印加側に設けられた共振回路と、この共振回路の出力信号を当該圧電トランスの共振周波数若しくはこれに近い周波数でオン/オフ制御するスイッチング回路によって構成したことを特徴とする圧電トランスを用いた電源装置。
  7. 前記請求項1乃至6のいずれか1項に記載の圧電トランスを用いた電源装置を、電子写真装置の直流バイアス電源用として装備していることを特徴とする電子写真装置用電源装置。
  8. 印加される駆動電圧を変圧して出力電圧として負荷へ供給する圧電トランスに対して所定の駆動電圧を印加する圧電トランス駆動部を備え、前記駆動電圧を駆動電圧制御部で制御するための圧電トランス用駆動電圧制御方法であって、
    前記圧電トランスの出力電圧を検出する出力電圧検出工程と、
    この出力電圧検出工程で検出される前記出力電圧値と予め別に設定された設定基準電圧値とを一致させるように動作する誤差増幅器の出力に応じて前記圧電トランス駆動部を介して前記駆動電圧のデューティ比とドロッパ制御電圧とを制御する駆動電圧制御工程とを備え、
    この駆動電圧制御工程に、前記誤差増幅器の出力電圧があらかじめ設定された閾値より大きい場合には、前記駆動電圧のデューティ比の制御を行うと共に、前記誤差増幅器の出力電圧があらかじめ設定された閾値に達し、その閾値よりも低い領域で制御しなければならない出力電圧には、前記閾値に達したときの前記駆動電圧のデューティ比を保ったままかつ前記駆動電圧のドロッパ制御電圧の制御を行う制御内容切換え制御工程を併設したことを特徴とする圧電トランス用駆動電圧制御方法。
  9. 印加される駆動電圧を変圧して出力電圧として負荷へ供給する圧電トランスに対して所定の駆動電圧を印加処理する機能、及び前記駆動電圧の大きさを制御する駆動電圧値可変処理機能を、コンピュータに実行させるように構成された圧電トランス用駆動電圧制御プログラムにおいて、
    前記圧電トランスの出力電圧を検出して特定する出力電圧検出処理機能と、
    この検出され特定された出力電圧値と予め別に設定された設定基準電圧値とを一致させるように動作する誤差増幅器の出力に応じて前記圧電トランス駆動部を介して前記駆動電圧のデューティ比とドロッパ制御電圧とを制御する駆動電圧制御機能と、
    前記誤差増幅器の出力電圧があらかじめ設定された閾値よりも大きい場合には、前記駆動電圧のデューティ比の制御を行うと共に、前記誤差増幅器の出力電圧があらかじめ設定された閾値に達し、その閾値よりも低い領域で制御しなければならない出力電圧には、前記閾値に達したときの前記駆動電圧のデューティ比を保ったままかつ前記駆動電圧のドロッパ制御電圧の制御を行う制御内容切換え制御機能とを設け、
    これらの機能を前記コンピュータに実行させるように構成したことを特徴とする圧電トランス用駆動電圧制御プログラム。
JP2006290422A 2006-10-25 2006-10-25 圧電トランスを用いた電源装置、電子写真用電源装置、圧電トランス用駆動電圧制御方法及びそのプログラム Active JP4729468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006290422A JP4729468B2 (ja) 2006-10-25 2006-10-25 圧電トランスを用いた電源装置、電子写真用電源装置、圧電トランス用駆動電圧制御方法及びそのプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006290422A JP4729468B2 (ja) 2006-10-25 2006-10-25 圧電トランスを用いた電源装置、電子写真用電源装置、圧電トランス用駆動電圧制御方法及びそのプログラム

Publications (2)

Publication Number Publication Date
JP2008109780A true JP2008109780A (ja) 2008-05-08
JP4729468B2 JP4729468B2 (ja) 2011-07-20

Family

ID=39442692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006290422A Active JP4729468B2 (ja) 2006-10-25 2006-10-25 圧電トランスを用いた電源装置、電子写真用電源装置、圧電トランス用駆動電圧制御方法及びそのプログラム

Country Status (1)

Country Link
JP (1) JP4729468B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010011606A (ja) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd 圧電トランスを用いた電源回路
JP2010017015A (ja) * 2008-07-04 2010-01-21 Tamura Seisakusho Co Ltd 圧電トランスを用いた電源装置
JP2010172180A (ja) * 2008-12-26 2010-08-05 Canon Inc 高圧電源装置及び画像形成装置
CN101907900A (zh) * 2010-08-04 2010-12-08 深圳和而泰智能控制股份有限公司 宽电压恒功率控制电路和直发器
JP2013206859A (ja) * 2012-03-29 2013-10-07 Tokyo Keiki Inc プラズマ放電ランプ起動装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001314091A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Works Ltd 電源装置
JP2005184896A (ja) * 2003-12-16 2005-07-07 Tamura Seisakusho Co Ltd 圧電トランスの駆動回路
JP2006129673A (ja) * 2004-11-01 2006-05-18 Canon Inc 高圧電源装置及び高圧電源装置の制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001314091A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Works Ltd 電源装置
JP2005184896A (ja) * 2003-12-16 2005-07-07 Tamura Seisakusho Co Ltd 圧電トランスの駆動回路
JP2006129673A (ja) * 2004-11-01 2006-05-18 Canon Inc 高圧電源装置及び高圧電源装置の制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010011606A (ja) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd 圧電トランスを用いた電源回路
JP2010017015A (ja) * 2008-07-04 2010-01-21 Tamura Seisakusho Co Ltd 圧電トランスを用いた電源装置
JP2010172180A (ja) * 2008-12-26 2010-08-05 Canon Inc 高圧電源装置及び画像形成装置
CN101907900A (zh) * 2010-08-04 2010-12-08 深圳和而泰智能控制股份有限公司 宽电压恒功率控制电路和直发器
JP2013206859A (ja) * 2012-03-29 2013-10-07 Tokyo Keiki Inc プラズマ放電ランプ起動装置

Also Published As

Publication number Publication date
JP4729468B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
JP6330402B2 (ja) インバータ装置及びプラズマ発生装置
JP4729468B2 (ja) 圧電トランスを用いた電源装置、電子写真用電源装置、圧電トランス用駆動電圧制御方法及びそのプログラム
JP2006340413A (ja) 高圧電源装置
US9819280B2 (en) Inverter device
JP5559457B2 (ja) 圧電トランス方式高圧電源装置及び画像形成装置
JP5834596B2 (ja) 高電圧インバータ装置
US11424673B2 (en) Power supply circuit, start-up circuit, power generating device, and electronic apparatus
US9467071B2 (en) Voltage resonant inverter, control method, and surface treatment device
JP4975697B2 (ja) 圧電トランスの制御回路および圧電トランスの制御方法
JP2015019533A (ja) 高圧電源装置及び画像形成装置
JP5097029B2 (ja) 圧電トランスを用いた電源回路
KR100430793B1 (ko) 스위칭 전원 회로 및 그 제어 방법
JP2011009168A (ja) 除電器用パルスコントロール電源装置
JP2008220048A (ja) 電源装置
JP2005198462A (ja) 圧電トランスを用いた電源装置
JP4820603B2 (ja) 圧電トランスを用いた電源装置
JP2008206270A (ja) 高電圧電源装置
JP3150287B2 (ja) 電源装置
JP4483204B2 (ja) スイッチング電源
JP2004048853A (ja) 圧電トランス式直列共振型dc−dcコンバータ
JP4820600B2 (ja) 電源装置
JPH0297227A (ja) 電源装置
JP2001008453A (ja) スイッチング電源装置
JPS62178171A (ja) 高圧電源装置
JP2010081745A (ja) 圧電トランスを用いた高電圧電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R150 Certificate of patent or registration of utility model

Ref document number: 4729468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3