JP5097029B2

JP5097029B2 - 圧電トランスを用いた電源回路

Info

Publication number: JP5097029B2
Application number: JP2008166603A
Authority: JP
Inventors: 浩康北村
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2008-06-25
Filing date: 2008-06-25
Publication date: 2012-12-12
Anticipated expiration: 2028-06-25
Also published as: JP2010011606A

Description

本発明は、圧電トランスを備え直流電圧を昇圧して出力する圧電トランスを用いた電源回路に関するものである。

従来から、放電灯や静電霧化装置のような高電圧低電流の負荷用途において圧電トランスを用いて直流電圧を昇圧する電源回路が用いられている。

この種の電源回路には、図９に示すように、圧電トランス３０の２次側電極３３に負荷７０である放電灯を接続したものがある（特許文献１参照）。この電源回路では、直流電源Ｅの両端間にスイッチング素子Ｑ４を介してインダクタＬ２，Ｌ３とスイッチング素子Ｑ２，Ｑ３との一対の直列回路を接続し、圧電トランス３０に設けた一対の１次側電極３２のうちの一方をインダクタＬ２とスイッチング素子Ｑ２との接続点に接続し、他方をインダクタＬ３とスイッチング素子Ｑ３との接続点に接続している。

各スイッチング素子Ｑ２，Ｑ３は、一定周波数の三角波を出力する発信器ＯＳＣと、２個のフリップフロップＦＦ１，ＦＦ２からなる分周回路とで構成された駆動回路部９１により、交互にオンオフされる。

また、負荷７０が放電灯であるから、輝度を一定に保つために、電流検出回路９２によりランプ電流を検出し、スイッチング素子Ｑ４の時比率（オンデューティ）をフィードバック制御する構成を採用している。すなわち、電流検出回路９２で検出したランプ電流に相当する電圧と、発振器ＯＳＣから出力される三角波とをコンパレータＣＰ１で比較することにより、スイッチング素子Ｑ４のオンデューティを制御している。

図９に示す構成では、圧電トランス３０への印加電圧の周波数は発信器ＯＳＣの出力周波数によって固定的に決められているから、圧電トランス３０の共振周波数のばらつきや環境温度による圧電トランスの共振周波数の変化などによって圧電トランスを変換効率が最大になる周波数で駆動できない場合がある。

図１０に示す電源回路は、基本的な構成は図９に示した電源回路と同様であるが、出力周波数が固定である発振器ＯＳＣに代えて出力周波数が可変である可変発振回路ＯＳＣ’を用いている点が相違する。可変発振回路ＯＳＣ’の出力周波数は、圧電トランス３０に印加する電圧と負荷７０である放電灯のランプ電流との位相差を検出する位相検出回路９３の出力に応じて調整される。すなわち、当該位相差が設定範囲内になるように可変発振回路ＯＳＣ’の出力周波数が制御される（特許文献２参照）。

可変発振回路ＯＳＣ’の出力はパルス幅可変回路９５でパルス幅が調節された後、波形整形回路１０ａおよびドライブ回路１０ｂを通して圧電トランス３０の１次側電極３２に印加される。波形整形回路１０ａは圧電トランス３０に印加する電圧から高周波成分を除去する機能を有し、ドライブ回路１０ｂは波形整形回路１０ａの出力を圧電トランス３０の駆動レベルに引き上げる機能を有する。すなわち、図９に示した電源回路におけるインダクタＬ２，Ｌ３およびスイッチング素子Ｑ２，Ｑ３に相当する。

また、負荷７０のランプ電流は電流検出回路９２で検出され、電流検出回路９２の出力はパルス幅制御回路９４に入力される。パルス幅制御回路９４ではランプ電流が一定に保たれるようにパルス幅可変回路９５に指示する。すなわち、パルス幅制御回路９４およびパルス幅可変回路９５は、図９に示した電源回路におけるコンパレータＣＰ１およびスイッチング素子Ｑ４に相当する機能を有する。

図１０に示す構成は、圧電トランス３０の１次側電極３２に印加する電圧の周波数を可変にし、圧電トランス３０の１次側に印加する電圧と、２次側の電流との位相差を設定範囲に保つように周波数を制御しているから、位相差を適宜に選択することによって、圧電トランス３０を変換効率の高い領域で用いることが可能になっている。

しかしながら、特許文献２の構成では、圧電トランス３０だけではなく負荷７０も含んだ情報を用いて可変発振回路ＯＳＣ’の出力周波数を決定しているから、負荷７０の動作状態によっては、圧電トランス３０の変換効率が最大になる駆動周波数が得られるとは限らないという問題を有している。

この種の問題を解決する電源回路としては、圧電トランス３０の１次側電極３２に圧電トランス３０の固有共振周波数の電圧を印加するために、図１１に示すように、圧電トランス３０に１次側電極３２と２次側電極３３とに加えて検出電極（電圧検出電極）３４を設け、検出電極３４での検出電圧を用いて自励発振を行うものが提案されている（特許文献３参照）。

この電源回路では、直流電源Ｅの両端間にインダクタＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１との直列回路を接続し、スイッチング素子Ｑ１に波形整形のためのコンデンサＣ１を並列接続するとともに、コンデンサＣ１の両端電圧を圧電トランス３０の１次側電極３２に印加する。２次側電極３３から出力される２次電圧は負荷７０に印加される。

上述したように、圧電トランス３０には検出電極３４が設けられ、検出電極３４で検出された検出電圧はコンパレータＣＰ２に入力される。コンパレータＣＰ２の出力は、コンプリメンタリ接続された２個のトランジスタＱ１０，Ｑ１１からなるバッファを通してスイッチング素子Ｑ１のオンオフに用いられる。コンパレータＣＰ２において、検出電圧と比較される電圧は、バッファの出力電圧の平均値であって、コンパレータＣＰ２からは矩形波信号が出力される。

この構成では、検出電極３４から出力された脈動電圧を一定値電圧と比較することにより得られる矩形波信号でスイッチング素子のオンオフを制御しているから、スイッチング素子Ｑ１のオンオフは検出電圧の周波数と同じ周波数で行われることになる。
特開２０００−２９５８６１号公報特開平９−１３５５７３号公報特開２００５−１８４８９６号公報

ところで、特許文献３に記載された構成では、自励発振のために、コンパレータＣＰ２を用いているから、演算増幅器の外付部品として、少なくとも抵抗Ｒ１０〜Ｒ１２、コンデンサＣ１０，Ｃ１１などが必要であり、さらには、バッファを構成するトランジスタＱ１０，Ｑ１１やプルアップ抵抗、電圧調整用の抵抗など多くの部品を用いることになる。このように特許文献３の構成では、部品点数が多くなるという問題を有している。

本発明は上記事由に鑑みて為されたものであり、その目的は、演算増幅器と外付部品とを必要とするコンパレータを用いた構成に代えて、デジタルシグナルプロセッサを用いた構成を採用することにより、圧電トランスを高効率で駆動しながらも部品点数を低減させることを可能にした圧電トランスを用いた電源回路を提供することにある。

請求項１の発明は、直流電圧を昇圧して出力する電源回路であって、一対の１次側電極と圧電材料で形成され１次側電極に印加された電圧を昇圧する昇圧部と昇圧部で昇圧された電圧を出力する２次側電極と昇圧部の変形量に応じた電圧を出力する検出電極とを備え２次側電極から負荷への出力電圧を取り出す圧電トランスと、スイッチング素子を備え前記１次側電極に間欠的に電圧を印加する圧電トランス駆動回路部と、スイッチング素子のオンオフの駆動を行うデジタルシグナルプロセッサとを備え、デジタルシグナルプロセッサは、前記検出電極から入力される検出電圧の周波数を算出する周波数算出手段と、スイッチング素子をオンオフさせる駆動信号を生成する駆動信号生成手段とを備え、電源投入直後にはあらかじめ設定した初期駆動周波数の駆動信号を電源投入後に生成し、以後は、検出電圧の周波数を算出する動作と、算出した周波数の駆動信号を生成する動作とを繰り返すことを特徴とする。

請求項２の発明は、請求項１の発明において、前記デジタルシグナルプロセッサは、前記スイッチング素子をオンオフさせる駆動信号の時比率を制御することにより前記負荷への出力電圧を調整することを特徴とする。

請求項３の発明は、請求項１または請求項２の何れか１項に記載の発明において、前記圧電トランス駆動回路部は、前記スイッチング素子に並列接続される共振用コンデンサと、共振用コンデンサに直列に接続される共振用コイルとを有する共振回路部を備え、共振用コンデンサの両端電圧を前記圧電トランスの１次側電極に印加し、前記駆動信号生成手段は、スイッチング素子のオン時間がスイッチング素子がオンになるときにゼロ電圧スイッチングとなる範囲の最小時間である初期駆動信号を生成することを特徴とする。

請求項１の発明の構成によれば、スイッチング素子をオンオフさせる駆動信号の駆動周波数が圧電トランスの固有共振周波数に一致するから、昇圧比が高くなる周波数で圧電トランスを駆動することができるという利点がある。

また、スイッチング素子を駆動させる駆動信号の駆動周波数を、デジタルシグナルプロセッサを用いて圧電トランスの固有共振周波数に合わせるから、コンパレータを用いる場合に必要であった外付部品が不要になり、コンパレータを用いる従来構成よりも部品点数を少なくできるという利点がある。

請求項２の発明の構成では、スイッチング素子の時比率をデジタルシグナルプロセッサにより変えるから、部品を追加することなくスイッチング素子の時比率を変え、出力電圧を変えることができるという利点がある。

請求項３の発明の構成によれば、前記駆動信号生成手段は、スイッチング素子のオン時間がスイッチング素子がオンになるときにゼロ電圧スイッチングとなる範囲の最小時間である初期駆動信号を生成するから、低い出力電圧で駆動を開始する場合においてもスイッチング素子はゼロ電圧スイッチングを行い、圧電トランスにおけるノイズの発生およびスイッチング損失を抑えることができるという利点がある。

以下の各実施形態では、圧電トランスを用いて直流電圧を昇圧し、昇圧した電圧を負荷に供給する電源回路を例示する。

（実施形態１）
本実施形態は、図１に示すように、圧電トランス３０と、スイッチング素子Ｑ１を備え圧電トランス３０を駆動させる圧電トランス駆動回路部１０と、スイッチング素子Ｑ１のオンオフを制御するデジタルシグナルプロセッサＤＳＰと、デジタルシグナルプロセッサＤＳＰに電源を供給するレギュレータ（定電圧電源）６０と、圧電トランス３０が出力する交流電圧を整流する整流回路部４０と、負荷７０に供給される電圧の検出を行う出力検出回路部５０とを備える。

圧電トランス３０は、ＰＺＴ（チタン酸ジルコン酸鉛）などの圧電材料で形成される昇圧部３１と、圧電トランス駆動回路部１０により電圧が印加される一対の１次側電極３２と、昇圧した電圧を出力する２次側電極３３と、検出電極３４とを備える。

昇圧部３１は矩形板状に形成され、一対の１次側電極３２は厚み方向の各一面における長手方向の端部にそれぞれ設けられ、２次側電極３３は長手方向における１次側電極３２から遠い方の一端面に設けられる。

検出電極３４は昇圧部３１において一方の１次側電極３２が設けられた表面の一端部（２次側電極３３に近い方の端部）に配設され、昇圧部３１の変形量に応じた電圧を出力する。すなわち、検出電極３４からは、圧電トランス３０の固有共振周波数に相当する周波数で変動する電圧が出力される。

圧電トランス駆動回路部１０は、共振用コイルＬ１と共振用コンデンサＣ１とで形成される共振回路部２０を備える。共振用コイルＬ１と共振用コンデンサＣ１とは直列に接続され、共振用コイルＬ１の一端は直流電源Ｅ（例えば、１２Ｖ）の高圧側に接続され、共振用コンデンサＣ１の一端は直流電源Ｅの低圧側に接続される。

圧電トランス３０は共振用コンデンサＣ１に並列に接続され、圧電トランス３０と共振回路部２０とは共振回路を形成している。

スイッチング素子Ｑ１にはＭＯＳＦＥＴが用いられ、ソースは直流電源Ｅの低圧側に接続され、ドレインは共振用コンデンサＣ１の一端に接続され、スイッチング素子Ｑ１は共振用コンデンサＣ１に並列に接続される。

整流回路部４０は、２個の整流ダイオードＤ１，Ｄ２と平滑コンデンサＣ２とから構成される。整流ダイオードＤ１のカソードと整流ダイオードＤ２のアノードとは２次側電極３３に接続され、整流ダイオードＤ１のアノードは直流電源Ｅの低圧側に接続される。平滑コンデンサＣ２の両端は、整流ダイオードＤ２のカソードと直流電源Ｅの低圧側とにそれぞれ接続される。

負荷７０の一端は平滑コンデンサＣ２の一端（高電圧側）に抵抗Ｒ５を介して接続され、他端は直流電源Ｅの低圧側に接続される。

出力検出回路部５０は、コンデンサＣ３と、分圧抵抗Ｒ３，Ｒ４とで構成される。分圧抵抗Ｒ３，Ｒ４からなる直列回路は、平滑コンデンサＣ２の両端間に接続され、直流電源Ｅの低圧側に接続された抵抗Ｒ４にコンデンサＣ３が並列接続される。

レギュレータ６０の入力端は直流電源Ｅの高圧側に接続され、出力端はデジタルシグナルプロセッサＤＳＰに接続される。レギュレータ６０は入力電圧を降圧し（例えば、３．３Ｖ）、デジタルシグナルプロセッサＤＳＰに供給する。

デジタルシグナルプロセッサＤＳＰは、検出電極３４に抵抗Ｒ２を介して接続される第１信号入力端子６１と、出力検出回路部５０に接続される第２信号入力端子６２と、スイッチング素子Ｑ１のゲートに接続される信号出力端子６３と、直流電源Ｅの低圧側に接続されるＧＮＤ端子６４と電源端子６５とを備える。第１信号入力端子６１はコンデンサＣ４を介して直流電源Ｅの低圧側に接続される。

スイッチング素子Ｑ１がオンであるときは、共振用コイルＬ１に直流電圧が印加され共振用コイルＬ１に電磁エネルギーが蓄えられる。スイッチング素子Ｑ１がオンからオフに切り替わると、共振用コイル２２に蓄えられていた電磁エネルギーにより圧電トランス３０と共振回路部２０とで形成される共振回路（以下、単に共振回路と呼ぶ）において共振電圧が発生し、１次側電極３２に共振電圧が印加される。ここに、共振用コイルＬ１と共振用コンデンサＣ１とは、共振回路の共振周波数が圧電トランス３０の固有共振周波数の半分より大きくなるように設定される。

スイッチング素子Ｑ１が周期的にオンオフを繰り返すと、図２（ａ）に示すように、１次側電極３２にはスイッチング素子Ｑ１の周期に一致する周期で共振電圧が印加される。

１次側電極３２に印加された電圧は昇圧部３１で昇圧され２次側電極３３より交流電圧として出力される。このとき、検出電極３４は、図２（ｂ）に示すように圧電トランス３０の固有共振周波数に一致する周波数の電圧を出力する。

２次電極３３から出力される電圧は、整流回路部４０で倍電圧整流され、直流電圧として負荷７０に供給される。平滑コンデンサＣ２には負荷７０が接続されるから、平滑用コンデンサＣ２の両端間の電圧は、図２（ｃ）に示すように、鋸歯状に変動する。

整流回路部４０が出力する直流電圧は、分圧抵抗Ｒ３，Ｒ４により分圧され、コンデンサＣ３で変動成分が除去され、図２（ｄ）に示すように、略一定電圧の直流電圧として出力される。

デジタルシグナルプロセッサＤＳＰは、圧電トランス３０の固有共振周波数を算出する周波数算出手段（図示せず）と、スイッチング素子Ｑ１の駆動信号を生成する駆動信号生成手段（図示せず）とを備える。デジタルシグナルプロセッサＤＳＰは、図３に示すように、検出電極３４が出力する検出電圧を所定のサンプリング周期Ｔでサンプリングするとともに量子化を行い、検出電圧をデジタル値に変換する。周波数算出手段は、例えば、デジタル値化された検出交流電圧の最大値と最小値とが測定される時刻から検出電圧の周期を計算し、圧電トランス３０の固有共振周波数を算出する。なお、サンプリング周期Ｔは、検出電圧の周期よりも十分に小さく設定される。

デジタルシグナルプロセッサＤＳＰによるスイッチング素子Ｑ１の駆動制御を、図５を参照して説明する。駆動信号生成手段は、初期駆動周波数および初期時比率で初期駆動信号を生成し、デジタルシグナルプロセッサＤＳＰは、初期駆動信号でスイッチング素子Ｑ１の駆動を開始する（Ｓ１）。なお、時比率とは、駆動信号のオンデューティを意味する。

初期駆動信号は、スイッチング素子Ｑ１の駆動開始直後における電源回路の出力が、負荷７０に最低限必要な電圧を出力できるように、圧電トランス３０の固有共振周波数に近い値となるように設定される。例えば、圧電トランス３０の固有共振周波数が１５０ｋＨｚであるとすれば、初期駆動周波数を１４０ｋＨｚなどと設定すればよい。

初期時比率は、駆動開始時において負荷７０に過大な電圧が供給されないように負荷７０に最終的に供給する目標の電圧値（以下、目標電圧値と呼ぶ）よりも低い電圧を出力するように設定される。

ところで、共振回路における共振条件は、共振用コイルＬ１と共振用コンデンサＣ１と直流電源Ｅとスイッチング素子Ｑ１のドレイン電流の最大値などで決まる。スイッチング素子Ｑ１のオン時間が長くスイッチング素子Ｑ１のドレイン電流の最大値が十分大きいと図４（ａ）に示すような正常な波形の電圧が１次側電極３２に印加される。

しかしながら、スイッチング素子Ｑ１のオン時間が短すぎてスイッチング素子Ｑ１のドレイン電流の最大値が小さくなりすぎると、ドレイン電圧が０Ｖ以下にならず１次電極３２に印加される電圧の波形は図４（ｂ）に示すように歪み、スイッチング素子Ｑ１がゼロ電圧スイッチングしなくなる。すなわち、スイッチング素子Ｑ１においては、ゼロ電圧スイッチングするための最小のオン時間が存在する。

本実施形態では、スイッチング素子Ｑ１のオン時間が前記最小のオン時間となるように初期時比率が決められる（例えば、初期時比率０．２程度）。したがって、目標電圧値よりも低い出力電圧で圧電トランス３０の駆動が開始されるとともに、圧電トランス３０の駆動開始時からスイッチング素子Ｑ１はゼロ電圧スイッチングを行う。ゼロ電圧スイッチングを行うことにより、ノイズの発生が抑えられ、また、スイッチング損失が低減する。

初期駆動周波数および初期時比率は、デジタルシグナルプロセッサＤＳＰが備える記憶部（図示せず）に、電源回路の製造時などにおいて記憶される。

スイッチング素子Ｑ１の駆動が開始され圧電トランス３０の１次側電極３２に電圧が印加されると、デジタルシグナルプロセッサＤＳＰの第１信号入力端子６１に検出電圧が入力され、デジタルシグナルプロセッサＤＳＰは、上述したように検出電圧をデジタル値に変換し、また、第２信号入力端子６２に入力される出力監視電圧を、サンプリングするとともに量子化してデジタル値に変換した後（Ｓ２）、周波数算出手段により検出電圧の周波数（すなわち、圧電トランス３０の固有共振周波数）を算出する（Ｓ３）。

固有共振周波数が算出されると、駆動信号生成手段は、時比率は変えずに駆動周波数を修正することにより新たな駆動信号を生成し、デジタルシグナルプロセッサＤＳＰは新たに生成された駆動信号でスイッチング素子Ｑ１の駆動を行う（Ｓ４）。

駆動周波数の修正後、出力監視電圧と目標電圧値に応じて設定されあらかじめ記憶部に記憶された基準値とを比較し（Ｓ５）、出力監視電圧が基準値よりも大きいと判断した場合は、異常とみなして駆動信号の出力を停止する（Ｓ６）。

駆動信号生成手段は、ステップＳ５において出力監視電圧が基準値よりも小さいと判断した場合は、設計時に決められる割合だけ時比率を上げて新たな駆動信号を生成する。デジタルシグナルプロセッサＤＳＰは新たに生成された駆動信号でスイッチング素子Ｑ１を駆動させる（Ｓ７）。時比率を上げた後、再度駆動周波数の修正を行う（Ｓ８〜Ｓ１０）。ステップＳ８〜Ｓ１０の動作はステップＳ２〜Ｓ４の動作と同様である。

上述より、本実施形態では、スイッチング素子Ｑ１の駆動周波数（すなわち、圧電トランス３０の駆動周波数）が圧電トランス３０の固有共振周波数に徐々に近づけられ、最終的に圧電トランス３０の固有共振周波数で圧電トランス３０の駆動が行われる。

また、ステップＳ１１において出力監視電圧と基準値とを比較し（Ｓ１１の動作はＳ５と同じ動作）、出力監視電圧が基準値よりも小さいと判断した場合は、ステップＳ１２の動作を行う。ステップＳ１２の動作は、ステップＳ７の動作と同じである。したがって、本実施形態では、出力監視電圧が基準値に達するまでは、出力電圧が徐々に上げられる。

ステップＳ１１において出力監視電圧が基準値よりも大きいと判断した場合は、駆動信号生成手段は、設計時に決められる前記割合だけ時比率を下げて新たな駆動信号を生成し、デジタルシグナルプロセッサＤＳＰは、新たに生成した駆動信号でスイッチング素子Ｑ１を駆動させる（Ｓ１３）。したがって、電源回路の出力が目標電圧値まで上げられた後は、電源回路の出力は目標電圧値近傍の値を維持する。

圧電トランス３０においては、１次側電極３２に印加される電圧と２次側電極３３より出力される電圧との比の値である昇圧比は、図６に示すように１次側電極３２に印加される電圧の周波数（以下、圧電トランス３０の駆動周波数と呼ぶ）に依存し、圧電トランス３０の駆動周波数が圧電トランス３０の固有共振周波数に一致する場合、駆動周波数は最も高くなる。

上述のように本実施形態では、圧電トランス３０の駆動周波数は圧電トランス３０の固有共振周波数に一致するから、昇圧比が高く、圧電トランス３０におけるエネルギーの変換効率が高められる。

また、デジタルシグナルプロセッサＤＳＰを用いて圧電トランス３０の駆動周波数を圧電トランス３０の固有共振周波数に合わせるから、コンパレータを用いる構成では必要なコンパレータの外付部品が必要なく、コンパレータを用いる構成に比べ部品点数が少なくできる。

また、デジタルシグナルプロセッサＤＳＰを用いてスイッチング素子Ｑ１の時比率を変えるから、スイッチング素子Ｑ１の時比率を変えるために新たに部品を追加する必要がなく、部品点数の増加が抑えられる。

（実施形態２）
本実施形態では、図７に示すように、負荷７０への出力が負の直流電圧となるように整流回路部４０が形成され、出力検出回路部５０は、整流回路部４０が出力する負の直流電圧を正の電圧にして出力するように構成されている点が実施形態１と異なる。

整流ダイオードＤ１のアノードと整流ダイオードＤ２のカソードとは２次側電極３３に接続され、整流ダイオードＤ１のカソードは直流電源Ｅの低圧側に接続される。平滑コンデンサＣ２の両端は、整流ダイオードＤ２のアノードと直流電源Ｅの低圧側とにそれぞれ接続される。

すなわち、実施形態１とは整流ダイオードＤ１，Ｄ２の向きが異なる。したがって、平滑コンデンサＣ２の一端（直流電源Ｅの低圧側に接続された側とは反対側の一端）の電位は負になり、電源回路は負の直流電圧を出力する。

分圧抵抗Ｒ３，Ｒ４は直列に接続され、分圧抵抗Ｒ３の一端は平滑コンデンサＣ２の一端（直流電源Ｅの低圧側に接続されている側とは反対側）に接続され、分圧抵抗Ｒ４の一端はレギュレータ６０の出力端に接続される。

整流回路部４０で整流された負の直流電圧は、分圧抵抗Ｒ３，Ｒ４で低電圧の正の直流電圧にされ、また、コンデンサＣ３で平滑されて第２信号入力端子６２に入力される。本実施形態の他の構成は、実施形態１と同様である。

本実施形態の電源回路の負荷として、静電霧化装置を用いる例を図８に示す。静電霧化装置は、平滑コンデンサＣ２の一端（負の電位になる側）に接続される霧化電極７１と、霧化電極７１に対向して配設される対極７２とを備える。静電霧化装置は、霧化電極７１に水を供給する給水手段（図示せず）を備え、給水手段としては、例えば霧化電極７１を冷却することにより霧化電極７１に結露水を生じさせる冷却手段がある。

霧化電極７１は平滑コンデンサＣ２の一端に接続され、霧化電極７１に供給された水は負に帯電する。帯電した水はクーロン力により対極７２に引き寄せられ霧化電極７１より放出され、帯電微粒子水（ナノミクロオーダーの水粒子）となって空中に飛散する。静電霧化装置に使用される電源回路の出力電圧は、−５ｋＶ程度に設定される。

マイクロシグナルプロセッサＤＳＰは、抵抗Ｒ７を介して対極７２に接続される第３信号入力端子６５を備え、霧化電極７１と対極７２との間を流れる放電電流を検出し、放電電流を一定に保つように駆動信号を生成し、霧化される水の量を制御する。

実施形態１の回路図である。実施形態１の各部における電圧の時間変化を表す図である。実施形態１の検出電極が出力する電圧の時間変化を表す図である。実施形態１の圧電トランスに印加される電圧の時間変化を表す図である。実施形態１のデジタルシグナルプロセッサの動作を示すフローチャートである。圧電トランスの駆動周波数と昇圧比との関係を表す図である。実施形態２の回路図である。実施形態２の使用例を示す回路図である。従来例の回路図である。他の従来例のブロック図である。さらに他の従来例の回路図である。

符号の説明

１０圧電トランス駆動回路部
３０圧電トランス
３１昇圧部
３２１次側電極
３３２次側電極
３４検出電極
Ｅ直流電源
ＤＳＰデジタルシグナルプロセッサ
Ｑ１スイッチング素子

Claims

直流電圧を昇圧して出力する電源回路であって、一対の１次側電極と圧電材料で形成され１次側電極に印加された電圧を昇圧する昇圧部と昇圧部で昇圧された電圧を出力する２次側電極と昇圧部の変形量に応じた電圧を出力する検出電極とを備え２次側電極から負荷への出力電圧を取り出す圧電トランスと、スイッチング素子を備え前記１次側電極に間欠的に電圧を印加する圧電トランス駆動回路部と、スイッチング素子のオンオフの駆動を行うデジタルシグナルプロセッサとを備え、デジタルシグナルプロセッサは、前記検出電極から入力される検出電圧の周波数を算出する周波数算出手段と、スイッチング素子をオンオフさせる駆動信号を生成する駆動信号生成手段とを備え、電源投入直後にはあらかじめ設定した初期駆動周波数の駆動信号を電源投入後に生成し、以後は、検出電圧の周波数を算出する動作と、算出した周波数の駆動信号を生成する動作とを繰り返すことを特徴とする圧電トランスを用いた電源回路。
前記デジタルシグナルプロセッサは、前記スイッチング素子をオンオフさせる駆動信号の時比率を制御することにより前記負荷への出力電圧を調整することを特徴とする請求項１に記載の圧電トランスを用いた電源回路。
前記圧電トランス駆動回路部は、前記スイッチング素子に並列接続される共振用コンデンサと、共振用コンデンサに直列に接続される共振用コイルとを有する共振回路部を備え、共振用コンデンサの両端電圧を前記圧電トランスの１次側電極に印加し、前記駆動信号生成手段は、スイッチング素子のオン時間がスイッチング素子がオンになるときにゼロ電圧スイッチングとなる範囲の最小時間である初期駆動信号を生成することを特徴とする請求項１または請求項２に記載の圧電トランスを用いた電源回路。