JP2013031338A - 高電圧インバータ装置 - Google Patents

Abstract

【課題】出力が交流でその波高値電圧が十数ＫＶのような高電圧インバータ装置の波高値電圧が一定になるように制御する。
【解決手段】入力電圧Ｖinをスイッチング素子４によってスイッチングして、共振トランス３の励磁巻線ＮＰに励磁電流を流し、その出力巻線ＮＳから交流高電圧の出力電圧Ｖoutを出力する。スイッチング素子４の端子間に発生するモニタ電圧Ｖnpの波高値に応じて、スイッチング素子４のオフ期間におけるモニタ電圧Ｖnpの半波の完了時点から第２高調波が現れる直前までの間で、スイッチング素子４をオンにする時期を制御するための制御信号Ｖｆを生成する出力電圧制御回路１０と、一定周波数のスイッチングパルスＳｐを、制御信号Ｖｆに対応してスイッチング素子４をオンにする期間の割合を変化させるようにパルス幅変調して出力し、スイッチング素子４のオン・オフを制御するＰＷＭ制御回路５とを設けた。
【選択図】 図１

Description

この発明は、画像処理機器、蛍光ランブ等の照明機器、空気清浄機、放電機器、液晶ＴＶのバックライトなど、種々の装置に高電圧を供給する高電圧電源装置に用いられるスイッチングレギュレータ、インバータ等の高電圧インバータ装置に関する。

大型プラズマディスプレー用放電管、プラズマ発生装置など、種々の装置に高電圧を供給するためにスイッチングレギュレータ等の高電圧インバータ装置が用いられている。
一般には出力電力値が数Ｗ程度のものが多く使用されているが、プラズマ発生装置などには、出力電圧が十数ＫＶで電力値が数十Ｗ以上の交流の出力を持つ高電圧インバータ装置が使用される。

一般のスイッチングレギュレータ（ＤＣ−ＤＣコンバータ）は、電圧変換用のトランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流電流を整流及び平滑して直流電圧を出力する。その出力電圧を一定電圧に維持するために、例えば特許文献１に見られるように、出力電圧を検出してフィードバック電圧を生成し、それによってスイッチング素子のオン時間とオフ時間の比率（デューティ比）を制御するパルス幅変調（ＰＷＭ）制御を行なっている。

これは、出力電圧が下がったときには、スイッチングパルスのＯＮ幅を広げて出力電力不足を補い、逆に出力電圧が上がった時には、ＯＮ幅を狭くして過剰な出力電力を制限することによって、出力電圧を一定に制御するものである。

また、インバータ装置は、上述と同様に電圧変換用のトランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流電圧をそのまま負荷へ出力する。その場合、例えば特許文献２に見られるように、出力電圧の代わりに出力電流を検出して、それを電圧に置き換えてスイッチング素子に対するＰＷＭ制御を行うようにしたものもある。

特開２００９−１１１４４号公報 国際公開第２００７／０６０９４１号パンフレット

出力電圧が直流のスイッチングレギュレータの場合には、特許文献１に記載されているようにその出力電圧を検出して、スイッチング素子をＯＮ／ＯＦＦ制御するスッチングパルスをＰＷＭ制御することが可能である。また、出力の平滑回路の電解コンデンサなどによる保持時間があるため、制御の応答性が問題になることもない。

しかし、インバータ装置の出力は交流であるために、全波であろうが半波であろうが、その波高値（ピーク電圧値）を一定に制御するのは困難であった。
その理由は、波高値の時間が１点であることと、制御の遅延があり、出力電圧波形が繰り返される周波数が高くなればなるほどその遅延の影響が顕著になって、波高値電圧が降下し過ぎたり上昇し過ぎたりする。

そのため、出力が交流であって、スイッチング周波数が数十ＫＨｚと高く、出力の波高値電圧も十数ＫＶのように高い場合は、上述した制御の応答性の問題に加えて、出力電圧検出手段や部品の耐圧の問題等も生じる。そのため、このような高電圧インバータ装置では、入力供給電圧を一定に制御するだけで、出力電圧値は無制御であるのが一般であった。
前述した特許文献２に記載されているように、出力電圧値の代わりに出力電流を検出して、それを負帰還してスイッチング素子に対するＰＷＭ制御を行うようにしたものもあるが、出力電圧の波高値は監視していないし、それを制御することはできない。

この発明は、このような現状に鑑みてなされたものであり、出力が交流でその波高値電圧が十数ＫＶのような高電圧インバータ装置において、その波高値電圧が一定になるように制御することを目的とする。

この発明は、直流若しくは直流成分に脈流が重畳された入力電圧をスイッチングして、共振トランスの励磁巻線に励磁電流を流し、該共振トランスの出力巻線から交流高電圧を出力する高電圧インバータ装置において、上記の目的を達成するため、
上記励磁電流をスイッチングするスイッチング素子の端子間又は上記励磁巻線の両端間に発生する電圧をモニタ電圧とし、上記スイッチング素子のオフ期間におけるモニタ電圧の半波の完了時点から、過渡現象による共振電圧の第２高調波が現れる直前までの間で、上記モニタ電圧の波高値に応じて上記スイッチング素子をオンにする時期を制御するための制御信号を生成する出力電圧制御回路と、上記制御信号を入力して、一定周波数の矩形波パルス信号によるスイッチングパルスを、上記制御信号に対応してスイッチング素子をオンにする期間の割合を変化させるようにパルス幅変調して出力して、上記スイッチング素子のオン・オフを制御するＰＷＭ制御回路とを設けたことを特徴とする。

上記出力電圧制御回路を、
上記モニタ電圧と基準電位とを比較して、モニタ電圧の半波が発生している期間のみハイレベルとなる２値の電圧信号を出力する第１の比較回路と、
上記モニタ電圧をダイオードと抵抗の直列回路を通して入力し、コンデンサと抵抗との並列回路によって積分して、三角波状もしくはそれに類する波形の電圧信号を形成する回路と、
上記２値の電圧信号及び上記三角波状もしくはそれに類する波形の電圧信号を基準電圧と比較して、上記２つの電圧信号の少なくても一方が基準電圧より高いときには出力をローレベルにし、上記２つの電圧信号がいずれも基準電圧より低いときには出力をハイレベルにし、その出力を上記制御信号として出力する第２の比較回路とから構成するとよい。

この発明による高電圧インバータ装置は、出力電圧が交流でその波高値電圧が十数ＫＶのような高電圧であっても、スイッチング素子の端子間又は共振トランスの励磁巻線の両端間に発生する電圧をモニタ電圧として、その波高値の変動に応じて一定周波数のスイッチングパルスをＰＷＭ制御し、スイッチング素子をオンにする期間の割合を制御することによって、出力電圧の波高値電圧が略一定になるように制御することができる。

この発明による高電圧インバータ装置の一実施例を示す回路図である。 図１に示した高電圧インバータ装置の制御動作を説明するための波形図である。 この発明による高電圧インバータ装置の他の実施例を示す回路図である。 この発明による高電圧インバータ装置のさらに他の実施例を示す回路図である。

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図１は、この発明による高電圧インバータ装置の一実施例を示す回路図である。
この高電圧インバータ装置は、入力端子１ａ，１ｂと出力端子２ａ，２ｂ、共振トランス３、スイッチング素子４、ＰＷＭ制御回路５、出力電圧制御回路１０等を備えている。

この高電圧インバータ装置は、入力端子１ａ，１ｂから供給される直流もしくは直流成分に脈流が重畳された入力電圧Ｖinを、スイッチング素子４によってスイッチングして共振トランス３の一次側の励磁巻線ＮＰに断続的に励磁電流を流す。そして、その共振トランス３の二次側の出力巻線ＮＳから十数ＫＶの交流高電圧を出力し、出力端子２ａ，２ｂからその高電圧の出力電圧Ｖout を図示していない負荷に対して出力する。入力電圧Ｖinは安全特別低電圧（ＳＥＬＶ：ＤＣ６０Ｖ以内、若しくは電圧尖頭値が４２．４Ｖを超えない電圧）にするとよい。

共振トランス３の励磁巻線ＮＰの一端が正極側の入力端子１ａに接続され、他端がＦＥＴによるスイッチング素子４のドレイン・ソース間を通して負極側の入力端子１ｂに接続されている。出力巻線ＮＳの一方の端部は出力端子２ａに接続され、他方の端部は出力端子２ｂに接続されるとともに、負極側の入力端子１ｂ及びスイッチング素子４のソース側とも接続されて、導電体からなる筐体やシャーシ又はフレーム等によるフレームグラウンドＧＮＤに接続されている。このフレームグラウンドＧＮＤはアース（接地）するのが安全上望ましい。

ＰＷＭ制御回路５は、発振回路を含むＩＣ（集積回路）として作られている。このＰＷＭ制御回路５は入力端子１ａ，１ｂから供給される入力電圧Ｖinによって動作し、抵抗Ｒ２を介してスイッチング素子４のゲートにスイッチングパルスＳｐを印加して、そのスイッチング素子４をオン・オフさせる。それによって、共振トランス３の励磁巻線ＮＰに断続的に電流を流し、出力巻線ＮＳに交流高電圧を発生させる。そのスイッチングパルスＳｐは矩形波パルスによるパルス幅制御信号でもあり、スイッチング素子４のオン期間とオフ期間の比率（デューティ）を制御する。

また、入力電源の正極側のａ点とスイッチング素子４の正極（ドレイン）側のｂ点との間に、ａ点に一端を接続したコンデンサＣ１と抵抗Ｒ１の並列回路とアノードをｂ点に接続したダイオードＤ１とを直列に接続してスナバ回路６を構成している。このスナバ回路６は、共振トランス３のリセット用及びスイッチング素子４の電圧抑圧用に設けられている。

出力電圧制御回路１０は、共振トランス３の励磁巻線ＮＰとスイッチング素子４の正極（ドレイン）側との接続点ｂの電圧、この場合スイッチング素子４の端子間（ドレイン・ソース間）電圧Ｖnpをモニタ電圧として、そのモニタ電圧Ｖnpと基準電位Ｖｒ（この例では０電位）とを比較するオペアンプによる第１の比較回路（ゼロクロス検知回路）１１を設けている。

この第１の比較回路は、モニタ電圧Ｖnpの方が高電位の期間のみ出力の電圧信号Ｖ２をハイレベル“Ｈ”にし、それ以外の期間は出力の電圧信号Ｖ２をローレベル“Ｌ”にする。また、接続点ｂにアノードを接続したダイオードＤ２とそのカソードに一端を接続した抵抗Ｒ３とを直列に接続し、その抵抗Ｒ３の他端のｃ点とフレームグラウンドＧＮＤとの間に、充電用コンデンサＣ２と放電用抵抗Ｒ４との並列回路による三角波形成回路を接続している。

さらに、一つの正転入力端子（＋）と二つの反転入力端子（−）とを有するオペアンプによる第２の比較回路１２を備えており、その正転入力端子とフレームグラウンドＧＮＤとの間に直流電源１３を接続して、正の基準電圧Ｖ４を正転入力端子に入力させる。また、一方の反転入力端子にｃ点に発生する三角波状もしくはそれに類する波形の電圧信号Ｖ３を、他方の反転入力端には第１の比較回路１１の出力である電圧信号Ｖ２（ゼロクロスの矩形波信号）を入力させている。

この第２の比較回路１２は、二つの反転入力端子に入力する電圧信号Ｖ２，Ｖ３の少なくとも一方が正転入力端子に入力する基準電圧Ｖ４より高いときは、出力信号をローレベル“Ｌ”にし、二つの反転入力端子に入力する電圧信号Ｖ２，Ｖ３のいずれも正転入力端子に入力する基準電圧Ｖ４より低くなると、出力信号をハイレベル“Ｈ”にする。
この第２の比較回路１２の出力信号を、制御信号ＶｆとしてＰＷＭ制御回路５のフィードバック入力端子ＦＢに入力させる。

ＰＷＭ制御回路５は、内蔵の発振回路によって一定周波数（一定周期）の矩形波パルス信号を発生し、そのローレベル“Ｌ”からハイレベル“Ｈ”への反転タイミングを、フィードバック入力端子ＦＢに入力する制御信号Ｖｆのローレベル“Ｌ”からハイレベル“Ｈ”への反転タイミングと一致させるように制御する。その制御された矩形波パルス信号をスイッチングパルスＳｐとして出力し、抵抗Ｒ２を通してスイッチング素子４のゲートに印加する。

この出力電圧制御回路１０の動作を、図２の波形図を参照して詳細に説明する。
図２の（ｂ）に示すスイッチングパルスＳｐがハイレベル“Ｈ”の期間は、スイッチング素子４のゲート・ソース間電圧Ｖgsが所定電圧になり、スイッチング素子４がＯＮになるため、共振トランス３の励磁巻線ＮＰに励磁電流が流れ、共振トランス３にエネルギーが蓄えられる。図１の接続点ｂのモニタ電圧Ｖnpはスイッチング素子４のドレイン・ソース間電圧Ｖdsと同じであるから、この期間は殆ど０Ｖになっている。

スイッチングパルスＳｐがローレベル“Ｌ”になると、スイッチング素子４のゲート・ソース間電圧Ｖgsが０Ｖになり、スイッチング素子４がオフ（ＯＦＦ）になるため、共振トランス３の励磁巻線ＮＰの励磁電流を遮断する。それによって、共振トランス３に蓄えられたエネルギーにより二次側の出力巻線ＮＳから電圧共振による出力電圧Ｖout を出力する。この出力電圧Ｖoutは、Ｖout＝Ｑｅ・Ｖinの交流高電圧であり、Ｑｅは共振の鋭さを示す値である。

したがって、出力電圧Ｖoutは入力電圧Ｖinと共振の鋭さＱｅに比例し、Ｑｅを大きくすれば巻線比をあまり大きくしなくても充分な昇圧を達成し、十数ＫＶの交流高電圧を出力することができる。ここで、共振の鋭さＱｅについて説明すると、周波数に対する共振電流の特性は、共振周波数ｆoで共振電流が最大値になるが、その前後の周波数で共振電流が最大値の１／√２になる周波数の幅（半値幅という）をΔｆとすると、Ｑｅ＝ｆo／Δｆで表される無次元数である。

このスイッチング素子４がオフの期間に、図１における共振トランス３の励磁巻線ＮＰとスイッチング素子４の正極（ドレイン）側との接続点ｂには、図２の（ａ）に示すように、出力電圧Ｖout と略相似形の半波波形のモニタ電圧Ｖnpが発生する。このモニタ電圧Ｖnpは、共振トランス３の励磁巻線ＮＰと出力巻線ＮＳとの巻数比を１：ｎとすると、Ｖnp＝Ｖout／ｎである。

このモニタ電圧Ｖnpと基準電位Ｖｒ＝０Ｖとの交差を第1の比較回路１１で検出して、モニタ電圧Ｖnpの半波の完了の検出を行う。そして、破線で示す過渡現象による次の共振電圧（第２高調波）が現れるまでに、共振トランス３の出力期間を完了する。そのため、図２の（ｂ）に示す期間Ｄ内でスイッチングパルスＳｐをローレベル“Ｌ”からハイレベル“Ｈ”へ立ち上げ、スイッチング素子４をオン（ＯＮ）にする。すなわち、この半波のモニタ電圧Ｖnpが０Vになってから第２高調波が現われる直前までの期間Ｄ内でスイッチング素子４をＯＮにするように、スイッチングパルスＳｐをＰＷＭ制御する。

図１の点ｃには、接続点ｂに現われる半波のモニタ電圧ＶnpをダイオードＤ２と抵抗Ｒ３を通して入力し、それを充電用コンデンサＣ２と放電用抵抗Ｒ４の並列回路による三角波形成回路によって積分し、図２の（ｃ）に示す三角波状もしくはそれに類する波形の電圧信号Ｖ３が発生する。この回路の充電時定数は小さく、放電時定数は大きくしており、電圧信号Ｖ３の大きさはモニタ電圧Ｖnpの波高値に応じて変化する。この電圧信号Ｖ３と、第１の比較回路１１の出力である矩形波の電圧信号（ゼロクロス信号）Ｖ２とを第２の比較回路１２の２つの反転入力端子（−）にそれぞれ入力させる。

そして、第２の比較回路１２は、図２の（ｃ）に示す電圧信号Ｖ２，Ｖ３と第２高調波が出るまでの時間を決める基準電圧Ｖ４とを比較し、電圧信号Ｖ２，Ｖ３の少なくとも一方が基準電圧Ｖ４より高いときは、出力の制御信号Ｖｆをローレベル“Ｌ”にし、電圧信号Ｖ２，Ｖ３がいずれも基準電圧Ｖ４より低くなると、出力の制御信号Ｖｆをハイレべル“Ｈ”にする。したがって、第２の比較回路１２が出力する制御信号Ｖｆは、図２の（ｄ）に示すようになる。

図２の（ｃ）における破線は、（ａ）に示すモニタ電圧Ｖnpの波高値Ｅが大きくなり、その第２高調波が発生する直前で、電圧信号Ｖ３が基準電圧Ｖ４より低くなる場合の電圧信号Ｖ３の波形を示している。したがって、基準電圧Ｖ４は、三角波状もしくはそれに類する波形の電圧信号Ｖ３が最も大きくなった場合でも、第２高調波が現れる直前でその電圧信号Ｖ３が基準電圧Ｖ４より低くなるように設定される。

この第２の比較回路１２が出力する制御信号ＶfがＰＷＭ制御回路５のフィードバック入力端子ＦＢに入力し、それによってＰＷＭ制御回路５は、スイッチングパルスＳｐがローレベル“Ｌ”からハイレベル“Ｈ”に立ち上がるタイミングを、フィードバック入力端子ＦＢに入力する制御信号Ｖｆのローレベル“Ｌ”からハイレベル“Ｈ”への立ち上がりタイミングと一致させるように制御する。

すなわち、スイッチングパルスＳｐがハイレベル“Ｈ”の期間、すなわちスイッチング素子４がオンの期間を、モニタ電圧Ｖnpの波高値Ｅの大きさに応じて、図２にＤで示す期間の範囲で制御（ＰＷＭ制御）して、モニタ電圧Ｖnpに対応して発生する出力電圧Ｖout
の波高値Ｅoutが略一定になるように制御する。

具体的には、モニタ電圧Ｖnpの波高値Ｅが高くなると、スイッチングパルスＳｐがハイレベル“Ｈ”（スイッチング素子４がオン）の期間を短くして、共振トランス３にエネルギーを蓄積する時間を短くし、出力電圧Ｖoutの波高値Ｅout（Ｅout＝ｎ・Ｅ）を下げるように制御する。逆に、モニタ電圧Ｖnpの波高値Ｅが低くなると、スイッチングパルスＳｐがハイレベル“Ｈ” （スイッチング素子４がオン）の期間を長くして、共振トランス３にエネルギーを蓄積する時間を長くし、出力電圧Ｖoutの波高値Ｅoutを上げるように制御する。

スイッチングパルスＳｐの周波数、すなわちスイッチング素子４のスイッチング周波数（逆数が周期）は固定であり、スイッチング素子４のオン期間すなわち共振トランス３の励磁時間の比率を可変する。
この実施例ではスイッチング素子４の端子間電圧（ｂ点とフレームグラウンドＧＮＤ間の電圧）をモニタ電圧Ｖnpとしたが、共振トランス３の励磁巻線ＮＰの両端間に発生する電圧（接続点ａと接続点ｂ間の電圧）をモニタ電圧としてもよい。

〔他の実施例〕
次に、この発明による高電圧インバータ装置の他の実施例について、図３及び図４によって説明する。
図３に示す高電圧インバータ装置は、共振トランス３′を同じ構成で同一の特性を持つ２個の共振トランスＴ１，Ｔ２によって構成している点だけが、図１によって説明した高電圧インバータ装置と異なる。

図４に示す高電圧インバータ装置は、共振トランス３″を同じ構成で同一の特性を持つ３個の共振トランスＴ１，Ｔ２，Ｔ３によって構成している点だけが、図１によって説明した高電圧インバータ装置と異なる。
したがって、これらの図において、図１と同じ部分には同一の符号を付してあり、それらの説明は省略する。出力電圧制御回路１０は図１に示した回路と同じ構成であるから、ここでは単に一つのブロックで示している。

図３に示す高電圧インバータ装置では、共振トランス３′を構成する共振トランスＴ１，Ｔ２の励磁巻線ＮＰ1とＮＰ２が入力電源の正極側のａ点とＦＥＴによるスイッチング素子４の正極側のｂ点との間に並列に接続されている。
その共振トランスＴ１，Ｔ２の出力巻線ＮＳ１，ＮＳ２は直列に接続され、各出力巻線ＮＳ１，ＮＳ２の接続されていない方の各端部をそれぞれ出力端子２ａ，２ｂに接続している。

この実施例の高電圧インバータ装置は、共振トランス３′を構成する磁路が全く違う別個のコアで同じ特性を持つ２個の共振トランスＴ１，Ｔ２の各励磁巻線ＮＰ１，ＮＰ２を同時に励磁し、出力側において各出力巻線ＮＳ１，ＮＳ２の出力電圧を加算あるいは乗算する。したがって、複数の励磁巻線に偏磁が生じることがなく、出力巻線の巻数を多くすることができるので、昇圧比が高い高電圧の出力電圧Voutを連続して、安定にしかも安全に得ることができる。

なお、共振トランスＴ１，Ｔ２の各出力巻線ＮＳ１，ＮＳ２の出力電圧波形の時間軸が同期していることが望ましい。そのため、スイッチング素子４のドレイン端子と各励磁巻線ＮＰ１，ＮＰ２の負極側端子との配線距離が均等になるようにスイッチング素子４を配置するとよい。
この実施例の場合、各共振トランスＴ１，Ｔ２の励磁巻線と出力巻線の巻数比が１：ｎであると、ｂ点に発生する電圧Vnpは、出力電圧Ｖout に対してVnp＝Ｖout／２ｎになる。また、モニタ電圧Ｖnpの波高値Ｅに対して出力電圧Ｖoutの波高値Ｅoutは、Ｅout=２ｎ・Ｅとなる。

図４に示す高電圧インバータ装置は、共振トランス３″を、同じ構成で同一の特性を持つ３個の共振トランスＴ１，Ｔ２，Ｔ３によって構成している。
そして、その３個の共振トランスＴ１、Ｔ２、Ｔ３の各励磁巻線ＮＰ１，ＮＰ２、ＮＰ３を入力電源の正極側のａ点とスイッチング素子４の正極側のｂ点との間に並列に接続している。その各共振トランスＴ１、Ｔ２、Ｔ３の出力巻線ＮＳ１，ＮＳ２，ＮＳ３を全て直列に接続し、その出力巻線ＮＳ１とＮＳ３のそれぞれ接続されていない方の端部をそれぞれ出力端子２ａ，２ｂに接続している。

この実施例の高電圧インバータ装置は、共振トランス３″を構成する磁路が全く違う別個のコアで同じ特性を持つ３個の共振トランスＴ１，Ｔ２，Ｔ３の各励磁巻線ＮＰ１，ＮＰ２，ＮＰ３を同時に励磁し、出力側において各出力巻線ＮＳ１，ＮＳ２，ＮＳ３の出力電圧を加算あるいは乗算する。したがって、より高い高電圧出力および大きな出力電圧Ｖoutを安定してしかも安全に供給することができる。

この場合も、共振トランスＴ１，Ｔ２、Ｔ３の各出力巻線ＮＳ１，ＮＳ２，ＮＳ３の出力電圧波形の時間軸が同期していることが望ましい。そのため、スイッチング素子４のドレイン端子と各励磁巻線ＮＰ１，ＮＰ２、ＮＰ３の負極側端子との配線距離が均等になるようにスイッチング素子４を配置するとよい。
この実施例の場合、各共振トランスＴ１，Ｔ２，Ｔ３の励磁巻線と出力巻線の巻数比がいずれも１：ｎであると、ｂ点に発生する電圧Vnpは、出力電圧Ｖout に対してVnp＝Ｖout／３ｎになる。また、モニタ電圧Ｖnpの波高値Ｅに対して出力電圧Ｖoutの波高値Ｅoutは、Ｅout=３ｎ・Ｅとなる。

高電圧を発生させる共振トランスを、同一の特性を持つ４個以上の共振トランスによって構成してもよい。また、その複数の共振トランスの各励磁巻線を直列に接続したり、並列と直列を組み合わせて接続してもよい。その各出力巻線も並列に接続したり、直列と並列を組み合わせて接続してもよい。
以上、この発明による高電圧インバータ装置の好ましい実施例について説明してきたが、この発明はこれらに限るものではなく、種々の変形が可能である。

この発明は、スイッチングレギュレータ、インバータ、高電圧電源、放電用電源等の各種の高電圧発生装置に利用することができる。

１ａ，１ｂ：入力端子 ２ａ，２ｂ：出力端子 ３，３′，３″：共振トランス
４：スイッチング素子 ５：ＰＷＭ制御回路 ６：スナバ回路
１０：出力電圧制御回路 １１：第１の比較回路 １２：第２の比較回路
１３：直流電源 Ｔ１，Ｔ２，Ｔ３：同一の特性を持つ個別の共振トランス
ＮＰ，ＮＰ１，ＮＰ２，ＮＰ３：励磁巻線
ＮＳ，ＮＳ１，ＮＳ２，ＮＳ３：出力巻線
Ｃ１，Ｃ２：コンデンサ Ｒ１，Ｒ２，Ｒ３，Ｒ４：抵抗
Ｄ1，Ｄ２：ダイオード ＧＮＤ：フレームグラウンド

Claims (5)

1. 直流もしくは直流成分に脈流が重畳された入力電圧をスイッチングして、共振トランスの励磁巻線に励磁電流を流し、該共振トランスの出力巻線から交流高電圧を出力する高電圧インバータ装置において、
   前記励磁電流をスイッチングするスイッチング素子の端子間又は前記励磁巻線の両端間に発生する電圧をモニタ電圧とし、前記スイッチング素子のオフ期間における前記モニタ電圧の半波の完了時点から、過渡現象による共振電圧の第２高調波が現れる直前までの間で、前記モニタ電圧の波高値に応じて前記スイッチング素子をオンにする時期を制御するための制御信号を生成する出力電圧制御回路と、
   前記制御信号を入力して、一定周波数の矩形波パルス信号によるスイッチングパルスを、前記制御信号に対応して前記スイッチング素子をオンにする期間の割合を変化させるようにパルス幅変調して出力して、前記スイッチング素子のオン・オフを制御するＰＷＭ制御回路とを設けたことを特徴とする高電圧インバータ装置。
2. 請求項１に記載の高電圧インバータ装置において、
   前記出力電圧制御回路が、
   前記モニタ電圧と基準電位とを比較して、前記モニタ電圧の半波が発生している期間のみハイレベルとなる２値の電圧信号を出力する第１の比較回路と、
   前記モニタ電圧をダイオードと抵抗の直列回路を通して入力し、コンデンサと抵抗との並列回路によって積分して、三角波状もしくはそれに類する波形の電圧信号を形成する回路と、
   前記２値の電圧信号及び前記三角波状もしくはそれに類する波形の電圧信号を基準電圧と比較して、前記２つの電圧信号の少なくても一方が前記基準電圧より高いときには出力をローレベルにし、前記２つの電圧信号がいずれも前記基準電圧より低いときには出力をハイレベルにし、該出力を前記制御信号として出力する第２の比較回路と
   からなることを特徴とする高電圧インバータ装置。
3. 前記基準電圧は、前記三角波状もしくはそれに類する波形の電圧信号が最も大きくなった場合でも、前記第２高調波が現れる直前で該電圧信号が前記基準電圧より低くなるように設定されていることを特徴とする請求項２に記載の高電圧インバータ装置。
4. 請求項１から３のいずれか一項に記載の高電圧インバータ装置であって、
   前記共振トランスを、同一の特性を持つ個別の複数の共振トランスによって構成し、該複数の共振トランスの各励磁巻線を並列又は直列に接続して同時に励磁させるようにし、該複数の共振トランスの各出力巻線を互いに直列又は並列に接続したことを特徴とする高電圧インバータ装置。
5. 前記複数の共振トランスの各出力巻線の出力電圧波形の時間軸が同期していることを特徴とする請求項４に記載の高電圧インバータ装置。

Images