JP2016063614A - 電圧共振型インバータ装置及びその制御方法と表面改質装置 - Google Patents

電圧共振型インバータ装置及びその制御方法と表面改質装置 Download PDF

Info

Publication number
JP2016063614A
JP2016063614A JP2014189491A JP2014189491A JP2016063614A JP 2016063614 A JP2016063614 A JP 2016063614A JP 2014189491 A JP2014189491 A JP 2014189491A JP 2014189491 A JP2014189491 A JP 2014189491A JP 2016063614 A JP2016063614 A JP 2016063614A
Authority
JP
Japan
Prior art keywords
voltage
switching element
turned
resonance
inverter device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014189491A
Other languages
English (en)
Other versions
JP6424533B2 (ja
Inventor
鎌田　久浩
Hisahiro Kamata
久浩 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2014189491A priority Critical patent/JP6424533B2/ja
Priority to US14/853,427 priority patent/US9467071B2/en
Publication of JP2016063614A publication Critical patent/JP2016063614A/ja
Application granted granted Critical
Publication of JP6424533B2 publication Critical patent/JP6424533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/40—Means for preventing magnetic saturation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815—Resonant converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

【課題】スイッチング素子をＯＮにできない期間を大幅に減少させ、出力電圧の制御範囲を広げる。
【解決手段】入力電圧を、第１のスイッチング素子Ｑ１によってスイッチングして、昇圧トランス３の励磁巻線Ｎｐ１，Ｎｐ２を励磁し、その間に蓄積された励磁エネルギーによって、励磁電流が遮断された期間に昇圧トランス３の２次側が電圧共振状態となり、出力巻線Ｎｓ１，Ｎｓ２に交番する出力電圧を発生する。励磁電流が遮断されたとき、昇圧トランス３の１次側の第２の共振回路が共振状態になる。そこに含まれる第２のスイッチング素子Ｑ２がＯＮになった後、出力電圧が負の領域で入力側に戻るエネルギーを第２のダイオードＤ２を通して転流させ、入力電圧に吸収させる。第２のスイッチング素子Ｑ２を、第２の共振回路４が共振状態の間はＯＦＦに保ち、その共振状態が完了するとＯＮにし、第１のスイッチング素子Ｑ１がＯＮになった後にＯＦＦにする。
【選択図】図４

Description

この発明は、電圧共振型インバータ装置及びその制御方法と表面改質装置に関する。
大型プラズマディスプレー用放電管、プラズマ発生装置など、種々の装置に高電圧を供給するためにインバータ装置が用いられている。
一般には、出力電力値が数Ｗ程度のものが多く使用されているが、プラズマ発生装置などには、出力電圧が数ｋＶで電力値が数十Ｗ以上の交流の出力を持つインバータ装置が使用される。
このような装置に高電圧を供給するための電源装置として、例えば、特許文献１に記載の高電圧インバータ装置がある。それは、図１８に示すように、別個のコアを持つ同じ特性の複数のトランスＴ１，Ｔ２によって昇圧トランスＴを構成している。
そして、制御回路によってオン・オフ制御されるスイッチング素子Ｑによって入力電圧Ｖinをスイッチングして、各トランスＴ１，Ｔ２の並列に接続した励磁巻線Ｎｐ１，Ｎｐ２に同時に励磁電流を流して励磁する。
その各トランスＴ１，Ｔ２の出力巻線Ｎｓ１，Ｎｓ２を互いに直列に接続して、その各出力巻線Ｎｓ１，Ｎｓ２に誘起される電圧波形が重畳された交流高電圧の出力電圧Ｖoutを負荷に出力する。その負荷として、例えば、プラズマ発生装置の電極等の負荷容量Ｃｏを有するものが接続される。
また、このような出力が交流でその波高値電圧が十数ｋVになるようなインバータ装置において、その波高値電圧が一定になるように、スイッチング信号をパルス幅変調（ＰＷＭ）制御することも、例えば特許文献２に開示されている。
しかしながら、このような交流の高電圧を出力するインバータ装置は、昇圧トランスの２次側で、出力巻線によるインダクタンスと、巻線間の浮遊容量又は寄生容量と負荷容量との合成容量とによって電圧共振が発生する電圧共振型インバータ装置である。
その電圧共振によって、スイッチング周期内で基本波に続いて高次数の減衰波形の電圧が現れるため、スイッチング素子をＯＮにできない期間（阻害条件の時間）が生じる。それによって、ＰＷＭ制御を行える期間が制約され、出力電圧の波高値を一定にする制御を充分に行えなくなるという問題があった。
この発明はこのような背景に鑑みてなされたものであり、上述のような電圧共振型インバータ装置において、スイッチング素子をＯＮにできない期間（阻害条件の時間）を大幅に減少させ、出力電圧の波高値を一定にするための制御範囲を広げることを目的とする。
この発明は上記の目的を達成するため、励磁巻線と出力巻線を有する昇圧トランスと、入力電圧をスイッチングして上記励磁巻線に断続的に励磁電流を流す第１のスイッチング素子とを備え、上記励磁電流が流れた期間に上記昇圧トランスに蓄積された励磁エネルギーによって、その励磁電流が遮断された期間に上記昇圧トランスの２次側が電圧共振状態となって、上記出力巻線に交番する出力電圧を発生する電圧共振型インバータ装置であって、
上記昇圧トランスの１次側に、上記励磁電流が遮断されたときに、上記励磁巻線と上記第１のスイッチング素子との接続点に発生する電圧によって共振状態になる、第２のスイッチング素子を含む第２の共振回路を設けると共に、
フレームグラウンドと上記第２の共振回路との間に、上記第２のスイッチング素子がＯＮになった後、上記出力電圧が負の領域で入力側に戻るエネルギーによる電流を転流させて、上記入力電圧に吸収させる第２のダイオードを設け、
さらに、上記第２のスイッチング素子を、上記第２の共振回路が共振状態の間はＯＦＦに保ち、その共振状態が完了するとＯNにし、上記第１のスイッチング素子がＯＮになった後ＯＦＦになるまでの間にＯＦＦにする第２のスイッチング素子制御回路を設けたことを特徴とする。
この発明による電圧共振型インバータ装置は、スイッチング素子をＯＮにできない期間（阻害条件の時間）を大幅に減少させ、出力電圧の波高値を一定にするための制御範囲を広げることができる。
電圧共振型インバータ装置の出力電圧と、出力電流及び昇圧トランスの励磁電流を相対的値で、スイッチング素子のＯＮ／ＯＦＦ状態及びＢＨループと共に例示した線図である。 図１において正の出力電圧が出ている領域Ｃ又はＥでスイッチング素子をＯＮにした場合の、出力電力と出力電圧及び励磁電流の変化を観察した結果を示すタイミングチャート兼波形図である。 おなじくその０Ｖ付近におけるスイッチング素子のドレイン・ソース間電圧（Vds）と励磁電流の変化を観察した結果を示すタイミングチャート兼波形図である。 この発明による電圧共振型インバータ装置の第１の実施形態の構成を示す回路図である。 この発明による電圧共振型インバータ装置の第２の実施形態の構成を示す回路図である。 この発明による電圧共振型インバータ装置の第３の実施形態の構成を示す回路図である。 この発明による電圧共振型インバータ装置の第４の実施形態の構成を示す回路図である。 各実施形態におけるフィードバック信号生成回路と第２のスイッチング素子制御回路の具体例を示す回路図である。 この発明による電圧共振型インバータ装置の他の実施形態の構成を示す回路図である。 この発明による電圧共振型インバータ装置のさらに他の実施形態の構成を示す回路図である。 第２の実施形態において、第１のスイッチング素子のＯＮ期間（Ton）が最大の時の動作状態を観測した結果を示すタイミングチャート兼波形図である。 制御できない阻害期間Ta1が短くなった例を示す同様なタイミングチャート兼波形図である。 第２の共振回路が共振状態にないときの観察結果を示す同様なタイミングチャート兼波形図である。 図１における領域Ｃ、Ｅが消えた状態の例１を示す同様なタイミングチャート兼波形図である。 図１における領域Ｃ、Ｅが消えた状態の例２を示す同様なタイミングチャート兼波形図である。 第１、第２のスイッチング素子のＯＮ状態が重なる期間があることによって第１のスイッチング素子のターンＯＮ時のサージ電流が軽減される例を示す同様なタイミングチャート兼波形図である。 第１のスイッチング素子の電流が流れる経路上に若干のインダクタを入れることによってサージ電流を抑えた例を示す同様なタイミングチャート兼波形図である。 従来の電圧共振型インバータ装置の一例を示す要部の回路図である。
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
まず、この発明の対象とする電圧共振型インバータ装置について説明する。
図１８に示したような電圧共振型インバータ装置は、高電圧で交番される出力電圧Voutを、昇圧トランスＴの出力巻線Ｎｓ１，Ｎｓ２のインダクタンス（Ｌｓ）と、その巻線間に分布もしくは寄生する静電容量（Ｃｓ）と負荷容量Ｃｏとの合成容量とによる電圧共振で発生する。
大気圧プラズマは、一般的に常圧６ｋV以上で発生するといわれている。誘電体バリヤ放電、無声放電とも言われる。その２電極間の負荷は、パッシブ素子の負荷容量Ｃｏを有し、上記電圧共振回路の共振定数は上記Ｌｓ、Ｃｓ、Ｃｏである。
電気経路上に強磁場がかかり、共振定数が温度や線間長のずれなどによって変動する。そのため、出力電圧Voutは完全な基本波のみとならず歪の入った出力波形となり、フーリエ展開すると高次数に交番され、減衰されていく電圧に分解される。
ここで共振定数Ｌｓ、Ｃｓは、磁路が分離された複数個でなす、トランスＴ１，Ｔ２の合成特性である。個々のトランスの出力インダクタンスは、トランスの数が２個の場合ほぼ（１／２）Ｌｓ、静電容量Ｃｓ（負荷容量Ｃｏを除く）は略２・Ｃｓとなる。
出力電圧は、交番された電圧であり、その値は、数ｋＶないし数十ｋＶ、
平均出力電力は、数Ｗないし数十ｋＷの範囲にある。
そして、その出力電圧は、Vout（ｔ）＝√２Vout sin（ωt）でなる基本波の場合は、正弦波でなる関数上にある。ここでVoutは、出力電圧値の実効値である。
交番された電圧の波高値を制御するには、その波高値を時間のずれなく制御するのが望ましい。
そこで、特許文献２に開示されたインバータ装置では、スイッチング素子の端子間又は昇圧トランスの励磁巻線の両端間に発生する電圧をモニタ電圧として、その波高値の変動に応じて一定周波数のスイッチングパルスをＰＷＭ制御している。それによって、スイッチング素子をオンにする期間の割合（デユーティ比）を制御することによって、出力電圧の波高値電圧が略一定になるように制御する。
しかしながら、電圧共振型インバータ装置の出力電圧は、上述したように、基本波のみではなく、高次数の交番された減衰されていく電圧波形になる。そのため、その減衰波形の電圧によって、スイッチング周期内でスイッチング素子をＯＮにできない期間（阻害条件の時間）が生じる。それによって、ＰＷＭ制御を行える期間が制約される。
この問題について、以下に説明する。
トランスを励磁する電流Ｉｐは、Vin(t)=Ｌｐ・ｉ（t）／ｄｔ（Ｌｐは励磁インダクタンス）より、ごく短い時間においてはその微分係数となるから、
Ｉｐ∝ Vin となる（Vinは入力電圧）。
この関係から、トランスに蓄えられる励磁エネルギーは、使用するトランスの数を例えば２個とした場合、２個のトランス（１個のトランスの励磁インダクタンスＬｐ）に蓄積される励磁エレルギーεは、トランス２個の励磁電流の最終値Ｉｄ(Ｑ)で決まる。
ε＝（１／２）・（Ｌｐ／２）・Ｉｄ(Ｑ)２ ・・・・・（１）
また、スイッチング素子ＱがＯＮし始めてからＯＦＦするまでの時間をＴon時間とすると、ごく小さい時間軸では微分となり、励磁巻線の励磁電流の最終値Ｉｄ(Ｑ)は，
Ｉｄ(Ｑ)＝（Vin／Ｌｐ）・Ｔon ・・・・・・・・・（２）
となる。従って、式（１）に式（２）を代入すると
ε＝（１／４）・Ｌｐ・（Vin・Ｔon／Ｌｐ）２
＝（Vin・Ｔon）２／４Ｌｐ ・・・・・・・・・・（３）
となる。これは、１周期における２個のトランスに印加するエネルギー量になる。
故に、昇圧トランスをｎ個のトランスで構成した場合は、
ε＝（Vin・Ｔon）２／（２ｎ・Ｌｐ） ・・・・・・（４）
となる。
したがって、出力電力は、式（４）上にあるトランスに、如何にエネルギーを溜め込むかにかかっており、Ｔonが一定であれば、直角三角形の斜辺の傾きは、式（２）からＶin／Ｌｐとなる。
この励磁インダクタンスＬｐは、直流重畳特性ＮＩ（Ｎ：巻数、Ｉ：電流の積）のリニアな部分のみに依存される。また、入力電圧Ｖinが、ＡＣになれば、交流の時間ごとの電圧変化にも依存し、ＤＣであれば、電圧偏差に依存される。このように出力電力及び電圧を決定しているのは、励磁電流Ｉｐである。
入力電圧Ｖin及び負荷が固定であれば、励磁電流Ｉｐは、ＶinとＴonの積に応じた変化が強いられる。
図１は、図１８に示したようなインバータ装置の出力電圧（Vout）と、負荷に流れる出力電流及び昇圧トランスの励磁電流（Ｉｐ）を相対的値で、スイッチング素子ＱのＯＮ／ＯＦＦ状態及びＢＨループ（磁気ヒステリシス曲線）と共に例示した線図である。
ファラデーの法則から、磁束密度Ｂは印加電圧
Ｖ(ｔ)の積分値に比例することから
φ＝Ｂ・Ｓ＝(１／Ｎ)Ｖ(ｔ)ｄｔ
φ：磁束 Ｂ：磁束密度
Ｓ：鉄心断面積 Ｎ：励磁巻線の巻数
であるから、磁束密度Ｂと磁場の強さＨによるＢＨループは、相対的に図１の（ｄ）のようになる。
昇圧トランスの出力側の出力電圧を（ａ）に、負荷に流れる出力電流と昇圧トランスに励磁エネルギーを印加する励磁電流を（ｂ）に、スイッチング素子のＯＮ／ＯＦＦ状態を（ｃ）に示す。
まず、図１の時点ｔ０で（ｃ）に示すようにスイッチング素子をＯＮにすると、入力電圧に応じて式（２）に従って励磁電流がリニアに増加する。
時点ｔ１で、決められたOn Duty（ＯＮ時間比率）もしくは、Ton（ＯＮ時間）に達すると、スイッチング素子がＯＦＦになる、Toff（ＯＦＦ時間）の領域に入る。
入力側から見て、電流が０Ａになり、電流が不連続になっているように思われるが、実際は、すぐに時点ｔ２で出力電流が流れ、時点ｔ３で出力電圧が頂点まで達すると、出力電流が０Ａになる。
共振状態は継続され、出力電流は負の領域となり、時点ｔ４に達する。出力電圧が０Vになると、出力電流が一旦０Ａになるが、出力電圧が共振状態のため、減衰された電圧が継続される。
この減衰分は、負荷による消費電力の抵抗成分の量だけになる。その減衰された出力の過渡電圧は、出力電圧が負の領域Ｂになって、Toffの間継続され、入力側に戻り、時点ｔ５からｔ６、ｔ０までの部分で励磁電流が負の領域となる。
この出力電圧が負の領域Ｂでスイッチング素子をＯＮにしても、励磁電流の向き（正から０）と共振電流の向き（負から０）が逆向きのため相殺され、トランスに励磁エネルギーは印加されない。これは、ＢＨループの第三象限になり、この電流が時点ｔ０に戻るまでの逆方向の励磁電流は、トランスに与える励磁エネルギーとして意味を成さない。
したがって、前述した式（４）はこの期間は成り立たず、出力電圧は負の領域Ｂとなる。
さらにToffが継続すると その過渡電圧は継続され出力電圧が正の領域Ｃとなる。
その領域Ｃでスイッチング素子をＯＮにすると、トランスの励磁電流は、出力電圧がある状態で短絡することを意味するため、過剰な電流が流れ過ぎ、その量によりトランス飽和して、前述した式（２）上から外れる。
出力電圧が正の領域Ｃ又はＥ内でスイッチング素子をＯＮにすると、その電圧が短絡となり、図２に示すように励磁電流が過剰な電流となって、リンギング状の電流が繰り返されるためトランスに印加する励磁エネルギーをリニアにできない。
図３は、図２の０Ｖ近辺を電圧レンジを小さくして、励磁電流と出力電圧に代えてスイッチング素子のドレイン・ソース間電圧Vdsで示している。この図の破線で囲んだ部分に明示されているように、励磁電流がリンギング状になって繰り返されている。これは、出力電圧（図３ではVds）が第２波印加中にスイッチング素子をＯＮにしたためである。
したがって、出力電圧が図１における領域Ｃ、Ｅで正電圧が発生している期間は、スイッチング素子をＯＮにできない期間であり、出力電圧が負の領域Ｂ、Ｄ、Ｆでは、スイッチング素子をＯＮにしても、トランスに励磁エネルギーを貯められない領域となる。
特に、図１における時点ｔ５，ｔ６，ｔ０の領域Ｂは、出力電圧を制御する面での阻害条件（この部分は使用できない）となっている。
理想状態の共振では、入出力間でエネルギーの無損失なやり取りの往復が収束することなく繰り返されるからである。その理想状態の場合の出力電圧波形を図１に２点鎖線で示している。
しかし、実際は放電等による負荷の誘電体損失などによって、熱、光、プラズマ、音などによる損失になって、出力電圧は徐々に減衰された波となる。
次に 総合的にみると、出力電流と励磁電流も不連続の様にみえて実際は、図１に示したように相対的には一点鎖線と太い破線で示すように連続したほぼ三角波の連続電流である。このように、共振状態ではトランスの入出力間でエネルギーのやり取りが発生する。
このような状態での有効なTonは、時点ｔ０から時点ｔ１までの部分のみであり、時点ｔ５からｔ６，ｔ０までの領域Ｂは、共振から必然的に発生したもので、Tonを制御する面では不要なものとなる。エネルギーが領域Ａで１００％
消費されれば、領域Ｂは発生しない。
また、スイッチング素子のＯＮにより、トランスに励磁するエネルギーの部分は、図１の時点ｔ０からｔ１までの直角三角形の斜辺部のみになり、これは、ＢＨループの第一象限上にある。
１周期後には、そのＢＨループの軌跡が、始点（時点ｔ０）すなわちＢ＝０、Ｈ＝０に戻る必要がある。何故なら、Ｂ＝Ｂｒ（残留磁束）があると、スイッチング素子がＯＮになった時に、ファラデーの法則上では電圧が残っていることを意味しており、急峻な電流が流れてしまう。
よって、共振によりＢＨループの第二象限、第三象限を経て完了し、次の周期に移行する。トランスを励磁する時の傾きは、式（２）上にあるが、ＢＨループ上は電圧が共振なので、磁束密度Ｂの正弦波変化で円の軌跡上を動くが、矩形波であれは、飽和を除く領域で、透磁率μ＝ΔＢ／ΔＨ上を動くことになる。図１の（ｄ）に示す一点鎖線がそれにあたる。
この発明は分析の結果に基いてなされたものであり、図１における共振のエネルギーのやり取りの入力への戻り部分（時点ｔ５からｔ６，ｔ０の部分）を小さくする。それによって、領域Ｃ、Ｅの正の戻りを少なくするとともに、その領域の出力電圧を０電位に近付けて、ＰＷＭの制御できる範囲を広げる。そうすることによって、出力電圧の波高値（ピーク電圧）を所望の値に制御することが容易に可能な状態にする。
具体的には、後述する実施形態で詳述するように、昇圧トランスの１次側に第２の更新回路を設け、図１の領域Ｃ、Ｅの出力電圧を略０Ｖにする。また、出力電圧が負の領域で入力側に戻るエネルギーを入力電圧に吸収させる。
それによって制御できない阻害期間を限りなく小さくし、スイッチング素子を図１の領域Ｃ、Ｄ、Ｅ、Ｆを含むどの時点でＯＮにしても、昇圧トランスに励磁エネルギーが印加されるようにする。かつ、励磁電流が過剰のリンギング電流として流れないようにして、トランスの飽和を回避する。それは式（３）上にあり、広範囲にＰＷＭ制御もしくはＰＦＭ制御可能な状態にする。
〔実施形態の説明〕
以下に、この発明による電圧共振型インバータ装置の各実施形態の構成及び作用について、具体的に説明する。
〔第１の実施形態〕
図４は、この発明による電圧共振型インバータ装置の第１の実施形態の構成を示す回路図である。
この電圧共振型インバータ装置も、前述した従来例と同様に、別個のコアを持つ同じ特性の複数のトランスＴ１，Ｔ２によって昇圧トランス３を構成している。その各トランスＴ１，Ｔ２は、それぞれ１次側に励磁巻線Ｎｐ１，Ｎｐ２を、２次側に出力巻線Ｎｓ１，Ｎｓ２を有する。
その各励磁巻線Ｎｐ１，Ｎｐ２は互いに並列に接続して、第１のスイッチング素子Ｑ１と直列に、入力端子１ａと１ｂに間に、フレームグラウンドＧＮＤと電源線ＶＬを通して接続している。第１のスイッチング素子Ｑ１として、この例ではＮチャネルＦＥＴを使用している。
各出力巻線Ｎｓ１，Ｎｓ２は直列に接続して、その両端を、それぞれ出力線を通して出力端子２ａと２ｂに接続している。出力端子２ａはフレームグラウンドＧＮＤに接続されている。
第１のスイッチング素子Ｑ１は、ＰＷＭ制御回路６からのスイッチング信号Ｓｐによってオン・オフ制御される。その第１のスイッチング素子Ｑ１のＯＮ／ＯＦＦによって、入力端子１ａと１ｂから供給される入力電圧Ｖinをスイッチングして、トランスＴ１，Ｔ２の励磁巻線Ｎｐ１，Ｎｐ２に同時に断続的に励磁電流を流す。
励磁巻線Ｎｐ１，Ｎｐ２に励磁電流が流れた期間に昇圧トランス３の各トランスＴ１，Ｔ２に励磁エネルギーが蓄積される。そして、その励磁電流が遮断された期間に昇圧トランス３の２次側が電圧共振状態となって、トランスＴ１，Ｔ２の直列接続された出力巻線Ｎｓ１，Ｎｓ２に交番する出力電圧Voutを発生し、それを出力端子２ａ，２ｂから負荷１０に印加する。
その電圧共振は、昇圧トランス３の２次側の出力巻線Ｎｓ１，Ｎｓ２のインダクタンス（Ｌｓ）と、その巻線間の浮遊容量又は寄生容量（Ｃｓ）とプラズマ発生装置のような負荷１０の電極間等の負荷容量Ｃｏとの合成容量（静電容量）とによって発生する。
各トランスＴ１，Ｔ２の出力巻線Ｎｓ１，Ｎｓ２に誘起される電圧波形は時間軸が同期しており、それが重畳された約２倍の波高値の出力電圧Voutが得られる。
この電圧共振型インバータ装置はさらに、昇圧トランス３の１次側に、第２のスイッチング素子Ｑ２を含む第２の共振回路４を設けている。その第２のスイッチング素子Ｑ２としても、ＮチャネルＦＥＴを使用している。
この第２の共振回路４は、トランスＴ１，Ｔ２の励磁電流が遮断されたときに、その並列接続された励磁巻線Ｎｐ１，Ｎｐ２と第１のスイッチング素子Ｑ１のドレイン端子との接続点ａに発生する電圧が、ダイオードＤ１を通して印加されることによって共振状態になる。
また、フレームグラウンドＧＮＤと第２の共振回路４との間に、第２のスイッチング素子Ｑ２がＯＮになった後、出力電圧Voutが負の領域で入力側に戻るエネルギーによる電流を転流させて、入力電圧Vinに吸収させる第２のダイオードＤ２を設けている。
さらに、第２のスイッチング素子Ｑ２を、第２の共振回路４が共振状態の間はＯＦＦに保ち、その共振状態が完了するとＯNにし、第１のスイッチング素子Ｑ１がＯＮになった後ＯＦＦになるまでの間にＯＦＦにする、第２のスイッチング素子制御回路７を設けている。
また、出力電圧Voutの波高値を検出してフィードバック信号Ｖｆを生成するフィードバック信号生成回路５と、そのフィードバック信号に応じて、第１のスイッチング素子Ｑ１を所定の周期でＯＮ・ＯＦＦするスイッチング信号Ｓｐのデューティ比を制御するＰＷＭ（パルス幅変調）制御回路６とを有する。
フィードバック信号生成回路５は、励磁巻線Ｎｐ１，Ｎｐ２と第１のスイッチング素子Ｑ１のドレイン端子との接続点ａに発生する電圧Ｖｎｐを監視して、出力電圧Voutの波高値を検出する。
第２のスイッチング素子制御回路７とフィードバック信号生成回路５の具体例については後述する。
この第１の実施形態では、励磁巻線Ｎｐ１，Ｎｐ２の一端と第１のスイッチング素子Ｑ１との接続点ａにアノードを接続した第１のダイオードＤ１を設けている。
そして、励磁巻線Ｎｐ１，Ｎｐ２の他端に入力電圧Vinを供給する電源線ＶＬと第１のダイオードＤ１のカソードとの間にコンデンサＣ１を接続している。そのコンデンサＣ１と、第１のダイオードＤ１のカソードに一端を接続したインダクタＬ１と、そのインダクタＬ１の他端と電源線ＶＬとの間に接続した第２のスイッチング素子Ｑ２とによって、第２の共振回路４を構成している。
また、第２のダイオードＤ２は、アノードを前記フレームグラウンドＧＮＤに接続し、カソードをコンデンサＣ１とインダクタＬ１の一端との接続点ｂに接続している。
この実施形態によれば、第１のスイッチング素子Ｑ１がＯＮ状態からＯＦＦになって、トランスＴ１，Ｔ２の励磁電流が遮断された出力電圧発生期間に、第２のスイッチング素子Ｑ２の出力容量と、コンデンサＣ１とインダクタＬ１による第２の共振回路４が電圧・電流共振状態になる。それによって、昇圧トランス３の２次側での高次波電圧の発生を抑制する。その共振状態の間は、第２のスイッチング素子Ｑ２はＯＦＦ状態に保たれる。
出力電圧Voutの図１における領域Ａが完了すると、接続点の電圧が０Ｖになり、第１のダイオードＤ１が非導通になる。それによって、第２の共振回路４に流れる電流と回路間電圧がなくなり、共振が終了する。共振が継続しようとしたときに、第２のスイッチング素子制御回路７が第２の共振回路４の共振状態が終了したことを検知して、第２のスイッチング素子Ｑ２をＯＮにする。
それによって、図１における領域Ｂで入力側に戻ってきたエネルギーの一部を、第２のダイオードＤ２を通して矢印線Ｇで示すように、入力電圧Vinで吸収（回生）してその電圧でクランプさせる。
したがって、第２のダイオードＤ２のカソードの電位が、入力電圧Vinと略同電位となるように、第２のスイッチング素子Ｑ２がＯＮしている間中継続されるので、出力電圧の入力側へ戻るエネルギー量の大部分は、入力電圧Vinに吸収（回生）される。
したがって、第２のスイッチング素子Ｑ２のＯＮは、出力電圧期間が継続して過渡電圧が発生する期間の間ＯＮするのがよい。第２のスイッチング素子Ｑ２のＯＦＦは、第１のスイッチング素子Ｑ１がＯＮになった後、ＯＦＦになるまでの間であればよいが、第１のスイッチング素子Ｑ１のＯＦＦと同時にＯＦＦにしてもよい。
しかし、少なくとも第１のスイッチング素子Ｑ１がターンＯＮし、励磁電流がリニアに伸びていく状態においては、第２のスイッチング素子Ｑ２のＯＮ状態は不要である。また、励磁電流のリンギングをなくすためにも、第１のスイッチング素子Ｑ１がターンＯＮした後、少しの期間経過後までが第２のスイッチング素子Ｑ２の最小ＯＮ時間となる。
〔第２〜第４の実施形態〕
図５は、この発明による電圧共振型インバータ装置の第２の実施形態の回路図である。
この図５において、図４の第１の実施形態の各部と同じか対応する部分には同一の符号を付してあり、それらの説明は省略する。以後の各実施形態の図６、図７、図９及び図１０に関しても同様である。
図５に示す第２の実施形態が、図４に示した第１の実施形態と相違するのは、第２の共振回路４を構成するコンデンサＣ１と、そのコンデンサＣ１とインダクタＬ１の一端との接続点ｂとの間に、コンデンサＣ１と直列に抵抗Ｒ１を介挿した点だけである。
この抵抗Ｒ１は、第２のスイッチングング素子Ｑ２のＯＮ時に発生する突入電流を抑制するために設けたものである。
図６は、この発明による電圧共振型インバータ装置の第３の実施形態の回路図である。
この第３の実施形態が、図５に示した第２の実施形態と相違するのは、第２のダイオードＤ２のカソードを、インダクタＬ１と第２のスイッチング素子Ｑ２のドレイン端子との接続点ｃに接続した点だけである。
この実施形態では、第２のスイッチング素子Ｑ２がＯＮになった後、入力側に戻ってきたエネルギーの一部を、第２のダイオードＤ２を通して矢印線Ｇで示すように、インダクタＬ１を介さずに、入力電圧Vinで吸収（回生）してその電圧でクランプさせる。
図７は、この発明による電圧共振型インバータ装置の第４の実施形態の回路図である。
この第４の実施形態が、図６に示した第３の実施形態と相違するのは、第２の共振回路４におけるコンデンサＣ１に直列に、抵抗Ｒ１に代えて第２のインダクタＬ２を設けた点だけである。インダクタＬ１と第２のインダクタＬ２は、コアを共通にしている。
この実施形態では、コンデンサＣ１に充電する際に、第２のインダクタＬ２によってコンデンサＣ１側のインピーダンスを上げて、投入電流を抑制する。
〔第２のスイッチング素子制御回路とフィードバック信号生成回路の具体例〕
ここで、上述した各実施形態における第２のスイッチング素子制御回路７とフィードバック信号生成回路５の具体例を図８によって説明する。
図８に示す第２のスイッチング素子制御回路７は、第１のダイオードＤ１に並列に発光素子ＬＥＤを接続したフォトカプラＰＣを設けている。
そのフォトカプラＰＣの受光素子ＰＴは、そのコレクタに直流電圧ＶAAを印加し、エミッタを抵抗Ｒ５とＲ６の直列回路を通してフレームグラウンドに接続している。その抵抗Ｒ５とＲ６の接続点ｄの電圧Ｖｄを比較回路（コンパレータ）９の反転入力端子に入力させる。その比較回路９の正転入力端子には、直流電源Ｅ２による比較電圧Ｖｒ２が入力されている。
比較回路９の出力は、抵抗Ｒ７を介してＰＮＰ型のスイッチングトランジスタＴＲ１のベースに印加される。そのスイッチングトランジスタＴＲ１のエミッタには直流電圧ＶAAが抵抗Ｒ８とＲ９の直列回路を介して印加され、コレクタはフレームグラウンドに接続されている。
スイッチングトランジスタＴＲ１のエミッタ・コレクタ間には、ＮＰＮ型のスイッチングトランジスタＴＲ２が接続され、そのベースには、図４〜図７に示したＰＷＭ制御回路６からの常時はローレベルの信号Soffが印加されている。そのため、スイッチングトランジスタＴＲ２は常時はＯＦＦになっている。
このスイッチング素子制御回路７は、次のように動作する。
第２の共振回路４が共振状態にある間は、第１のダイオードＤ１が順バイアスされて導通しており、フォトカプラＰＣの発光素子ＬＥＤにも電流が流れて発光している。その光をフォトカプラＰＣの受光素子ＰＴが受光して導電状態になっている。そのため、直流電圧ＶAAを抵抗Ｒ５とＲ６で分圧した接続点ｄの電圧Ｖｄを比較回路９の反転入力端子に入力する。この電圧Ｖｄは比較電圧Ｖｒ２より高くなるようにしている。
そのため、比較回路９の出力はローレベルになっており、スイッチングトランジスタＴＲ１はＯＮになっており、抵抗Ｒ８とＲ９の接続点ｅの電位はローレベルになっている。それが制御信号Ｓｃとして、図４〜図７に示した第２のスイッチング素子Ｑ２のゲート端子に印加されるが、ローレベルであるため第２のスイッチング素子Ｑ２はＯＦＦ状態を保つ。
第２の共振回路４の共振状態が終了すると、第１のダイオードＤ１が逆バイアスになって非導通になる。そのため、フォトカプラＰＣの発光素子ＬＥＤに電流が流れなくなって発光が停止する。それによって、フォトカプラＰＣの受光素子ＰＴが非導電状態になり、直流電圧ＶAAが遮断される。そのため、抵抗Ｒ５とＲ６の接続点ｄの電圧Ｖｄはグラウンドレベルになるから、比較電圧Ｖｒ２より低くなる。
したがって、比較回路９の出力はハイレベルになり、スイッチングトランジスタＴＲ１をＯＦＦにする。それによって、抵抗Ｒ８とＲ９の接続点ｅの電位は直流電圧ＶAAによりハイレベルになる。それが制御信号Ｓｃとして、図４〜図７に示した第２のスイッチング素子Ｑ２のゲート端子に印加されるため、第２のスイッチング素子Ｑ２はＯＮになる。
その後、図４〜図７に示したＰＷＭ制御回路６が、第１のスイッチング素子Ｑ１のゲート端子に印加するスイッチング信号Ｓｐによって、第１のスイッチング素子Ｑ１をＯＮにしてからＯＦＦにするまでの間に、信号Soffをハイレベルにする。
それによって、スイッチングトランジスタＴＲ２がＯＮになり、抵抗Ｒ８とＲ９の接続点ｅの電位がローレベルになる。したがって、信号Ｓｃがローレベルになるため、第２のスイッチング素子Ｑ２はＯＦＦになる。
なお、第２のスイッチング素子制御回路７はこれに限るものではなく、種々に変更できるものである。
図８に示したフィードバック信号生成回路５は、図４〜図７に示したトランスＴ１，Ｔ２の並列に接続した励磁巻線Ｎｐ１，Ｎｐ２の一端と第１のスイッチング素子Ｑ１のドレイン端子との接続点ａの電圧Ｖｎｐを監視する。この電圧Ｖｎｐは、昇圧トランス３の２次側の出力電圧Voutと周波数が同じで波形が近似し、波高値が１／１００から１／１０００以下の電圧（例えば１０Ｖから数１０Ｖオーダ）の擬似出力電圧が得られる。
この電圧ＶｎｐをダイオードＤ３で半波整流し、コンデンサＣ３と抵抗Ｒ３，Ｒ４によって、ある程度の充放電時定数を持たせて平滑し、出力電圧Voutの波高値に対応する電圧Ｖｐを生成する。その電圧Ｖｐと直流電源Ｅ１による比較電圧Ｖｒ１とを差動アンプ８によって比較し、その差（大小関係の極性を含むＶｐ−Ｖｒ１）に相当するフィードバック信号Ｖｆを生成して、ＰＷＭ制御回路６へ入力させる。
それによって、ＰＷＭ制御回路６は、フィードバック信号Ｖｆを０（ゼロ）にするように、スイッチング信号Ｓｐのデューティ比を変更して、第１のスイッチング素子Ｑ１のＯＮ期間の割合を制御する。
比較電圧Ｖｒ１を可変できるようにすれば、出力電圧の種々の波高値レベルに対応させることができる。
フィードバック信号生成回路５もこれに限るものではなく種々に変更できる。例えば特許文献２に開示されている出力電圧制御回路と同様な構成にしてもよい。
また、昇圧トランスに第３次巻線又は補助巻線を設けて、その巻線に誘起される電圧を擬似出力電圧として監視するようにしてもよい。
〔他の実施形態〕
前述した第１〜第４の実施形態の電圧共振型インバータ装置は、いずれも昇圧トランスを個別の２個のトランスＴ１，Ｔ２によって構成したが、これに限るものではなく、必要な出力電圧に応じて、昇圧トランスを構成するトランスの数を任意に変更できる。
いずれの場合も、その各トランスの励磁巻線は互いに並列に接続し、出力巻線は直列に接続して使用するのが望ましい。
また、昇圧トランスを１個のトランスで構成してもよい。図９はその実施形態を示す回路図である。この実施形態は、昇圧トランス３′を励磁巻線Ｎｐと出力巻線Ｎｓを有する１個のトランスにした以外は、図５に示した第２の実施形態と同じである。しかし、第１〜第４の実施形態の何れと同じ構成にしてもよい。
また、前述した各実施形態における第１のダイオードＤ１を省略して、前述した接続点ａとｂを直結してもよい。図１０はその実施形態を示す回路図である。
この実施形態も、第１のダイオードＤ１を省略して、接続点ａとｂを導通状態にした点以外は、図５に示した第２の実施形態と同じである。しかし、第１〜第４の実施形態の何れと同じ構成にしてもよい。
但し、この場合の第２のスイッチング素子制御回路７′は、第２の共振回路４の共振状態終了を、第１のダイオードＤ１の電位差の変化によって検出することはできないので、接続点ａ（接続点ｂも同じ）の電位の変化によって検出する。
また、第２のスイッチング素子Ｑ２を、第１のスイッチング素子Ｑ１がＯＮになると同時にＯＦＦにするように制御する。
したがって、第１のスイッチング素子のＯＮ期間と第２のスイッチング素子Ｑ２のＯＮ期間を重複させることはできない。
〔タイミングチャート兼波形図による説明〕
次に、主に前述した第１〜第４の実施形態の電圧共振型インバータ装置の動作について、図１１〜図１７のタイミングチャート兼波形図を用いて説明する。
前述した各実施形態の電圧共振型インバータ装置は、第１のスイッチング素子Ｑ１がＯＦＦになった出力電圧発生期間に、接続点ａに出力電圧Voutに応じた共振電圧が発生する。その電圧が、第１のダイオードＤ１を通して第２の共振回路４に印加され、第２の共振回路４が共振状態になる。
同時に、昇圧トランス３の２次側に励起されたエネルギーは、負荷容量Ｃｏを有する負荷１０に付与される。
その際、第２の共振回路４のコンデンサＣ１の電荷は空っぽ（正負均等な電荷量で電位差なし）のため、第１のダイオードＤ１のカソード側を正極にして、出力電圧の上昇に伴ってコンデンサＣ１に流れる電流が増大し、その電極間電圧が上昇する。
その第２の共振回路４の共振状態では、第２のスイッチング素子Ｑ２はＯＦＦのままであり、その出力間容量Cossも加わって、並列共振と直列共振が組み合わさった共振となる。
図１１は、第１のスイッチング素子Ｑ１のＯＮ期間（Ton）が最大の時の動作状態を観測した結果を示すタイミングチャート兼波形図である。
この図１１には、昇圧トランス３の励磁電流、出力電力、第２の共振電圧（第１のダイオードＤ１のカソード側を正極）、及び第２のスイッチング素子Ｑ２に流れる電流（第２共振電流）を示している。このとき、電圧と電流が共に直並列共振状態にあり、出力電圧の変化量に応じて、コンデンサＣ１の端子間電圧も充放電があり、出力電圧がなくなる少し前に共振（半周期）を完了させる。
そうすると、出力電圧の共振状態に影響を与えない状態で、コンデンサＣ１が元の電荷が空っぽ（正負均等な電荷量で電位差なし）の状態に戻る。
この第２の共振回路４が共振状態の場合は図１２に示すようになる。出力電圧が、図１の時点ｔ０に戻っても（出力電圧が０V）コンデンサＣ１の電荷は、一方向に充電されていて、それ以上の電圧が印加されてもコンデンサＣ１の電圧は上昇しない。この状態の時には、出力電圧の共振状態は、励磁時間Tonに比べ、阻害条件の時間（制御できない時間）Ta1の時間短縮には至らない。また。この状態では、第１のスイッチング素子Ｑ１をＯＮにする開始が、図１の領域Ｃの時には過剰な励磁電流となる。
次に、図１の領域Ｂ（出力電圧が正の部分が完了後）になると、そのタイミングで第２のスイッチング素子Ｑ２がＯＮする。図１１は、入力電圧Vin＝７０Ｖ（ＤＣ）の状態で観測したものである。
この第２の共振回路４のエネルギーは、第２のダイオードＤ２により、矢印線Ｇで示すように入力電圧Ｖinに回生される。したがって、コンデンサＣ１の端子間電圧は、入力電圧Ｖinにクランプされる。
この作用により、絶対的なコンデンサＣ１の端子間電位（電極間は０電位）と同時に、第１のダイオードＤ１のカソードと第２のスイッチング素子Ｑ２のソース間の電位が下がる。このことにより、励磁エネルギーが出力電圧を発生させて共振の入力に戻る不要なエネルギーの一部が入力側に戻り、その結果、図１の領域Ｂ（時点ｔ５からｔ６、ｔ０）の時点ｔ０に達するまでの時間が短くなる（傾きは同じ）。
この第２の共振回路４が共振状態にあるときの第１のダイオードＤ１のカソードと第２のスイッチング素子Ｑ２のソース間（もしくは、ＳＧ）の電圧は、出力電圧の共振の影響がおきる。
図１１の波高値の部分で歪が出ているのは、出力電圧の共振の影響、すなわち第１のスイッチング素子Ｑ１の電圧と第２の共振回路４とが絡み合っていることが原因である。しかし、多少歪があっても、この部分は共振が完了している状態であればよい。
図１２は、制御できない阻害期間Talが短くなった例の観察結果を示す同様なタイミングチャート兼波形図である。図中のｐの期間だけ阻害期間Talが短くなっている。
図１３は、第２の共振回路４が共振状態にないときの観察結果を示す同様なタイミングチャート兼波形図である。図中の第２共振電圧の上部が平坦になっている部分が、共振していないことを示している。
次に、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２の動作タイミングについて説明する。
第２のスイッチング素子Ｑ２は、すでに説明したように
図１における出力電圧が、正の領域Ａが終了して負の領域Ｂに入った時点ｔ５までの期間でＯＮするのが望ましい。
出力電圧で見ると、負の領域Ｂに入った電圧は、入力電圧の巻数比の電圧でクランプされる。
また、第２のスイッチング素子Ｑ２のＯＦＦは、第１のスイッチング素子Ｑ１がターンＯＮしてからターンＯＦＦするまでの間で行なえばよいが、少なくとも図１における出力電圧が２次以降で正の領域Ｃにオーバラップするのが望ましい。ここで「オーバラップする」とは、第１、第２のスイッチング素子Ｑ１，Ｑ２が共にＯＮ状態の期間があることである。
第１のスイッチング素子Ｑ１は、図１における出力電圧の領域ＢでＯＮしても、昇圧トランス３の励磁エネルギーは殆ど増えない。したがって、領域Ｃ、Ｄ、Ｅ、ＦでＯＮすることが可能となった。
また、第１のスイッチング素子Ｑ１のＯＦＦは、ＰＷＭ（パルス幅変調）制御、もしくは、ＰＦＭ（パルス周波数変調）制御上、出力電圧を監視して、過剰であればＯＮ比率又はＯＮ時間を狭め、不足であればＯＮ比率又はＯＮ時間を拡げるようにする。
図１の領域Ｃ、Ｅの正の電圧がほぼ０Vで、若干正の電圧になっていることについては、次のようになる。
図１４は、 図１の領域Ｃ、Ｅが消えた状態の例１を示す図であり、デューティ比が、５．５４／２０
＝２７．７７％の場合である。図中に破線の円で示す部分の電圧波形が消えている。
図１５は、図１の領域Ｃ、Ｅが消えた状態の例２を示す図であり、デューティ比が、
３．５４／２０＝１７．７％の場合である。
図１１は、デューティ比が、８．４４／２０＝４２．２％で、第１のスイッチング素子Ｑ１のＯＮ期間が最も長い場合である。それ以上では励磁エネルギーの変化は微小である。
このように、ＰＷＭ制御のデューティ比、すなわち第１のスイッチング素子Ｑ１のＯＮ期間比率を、広範囲に変化させることができる。
図１１のデューティ比（ＯＮ比率）以上で励磁エネルギーを貯めるということは、微小な変化になるためＰＷＭ制御には適さないが、実使用状態では、図１の領域Ｃ、Ｅに入らないため、励磁電流が安定したものとなる。
また、デューティ比によって出力電圧が変化し、励磁エネルギーの時間幅Ｔonに応じて、期間ｐが広くなり、阻害時間Ta1がその分だけ同時に狭くなることが分かる。
したがって、出力電圧のピーク電圧（波高値）を常時監視することによって、阻害時間を省いた範囲まで制御ができる。
先に述べたように、阻害時間Ta1でＯＮしても、その弊害は、トランスに励磁エネルギーが蓄えられないということ以外にはないため、阻害時間Ta1である図１の領域Ｂで第１のスイッチング素子Ｑ１をＯＮにしても問題にはならない。
問題になるのは、励磁時間が足りない時で、その時は、スイッチング周波数を低くするか、トランスの出力インダクタンスＬｓを低くすることによるか、または、実質的な励磁電流の流れる時間のみを長くする。
励磁時間が過剰な時は、第１のスイッチング素子Ｑ１のＯＮ期間を短くするような制御とすれば、出力電圧の波高値（ピーク電圧値）は一定に制御可能になる。
ただし、ＰＷＭ制御した場合は、従来のようなリンギング状の電流にはならないものの、デューティ比を小さくしていくと、ターンＯＮのスレッシュ時に、安定した式（２）からはずれたサージ電流が流れる。
その原因は、図１に示した領域Ｃ、Eは、完全に０電位になっていないことから生じる。さらに、出力電圧及び電力の負荷１０への投入電流による影響により発生する。また、それは第１のスイッチング素子Ｑ１の出力間容量Cossによる反応の遅れや、トランスの浮遊容量なども加味されてくるために発生する。
しかし。第1のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２が共にＯＮ状態のときには、図１６に示すようにサージ電流が軽減される。
また、第１のスイッチング素子Ｑ１の電流が流れる経路上に、若干のインダクタ（ここでは１u H）を入れるだけで、図１７に示すようにサージ電流が抑えられる。これは、第１のスイッチング素子Ｑ１がＯＮするまでに、出力間容量Cossにまず電流が流れることによる動作遅れのためにサージ電流が発生するが、若干のインダクタにより、出力間容量Cossに流れる時間を遅らせることができるためである。
そのため、図１に示した領域Ｃの部分で期間ｐ（図１５参照）が発生したら、次の周期には、期間ｐがなくなるようにＣＰＵなどでＰＦＭ制御することで、図１５のサージ電流を削除できる。
つまり、図１１の状態にするのが最もよい。
これらの各実施形態によれば、出力電圧が発生している期間は、第２の共振回路を共振状態にすることによって、第１のダイオードＤ１のカソードの電位が入力電圧間で０となり、その状態で第１のスイッチング素子Ｑ１をＯＮしても、過渡的な電圧及び電流が発生しないようになる。
次に、出力電圧が継続した時に、入力側に戻るエネルギー部分を第２のスイッチング素子Ｑ２によって略すべて入力電圧Vinに戻し、その後の出力の入出力間で繰り返されるエネルギーのやり取りを消滅させる。それによって、必要な出力電圧のみを取り出し、制御可能な時間を拡げることを可能にし、出力の波高値電圧を一定に制御可能にすることができる。
また、第１、第２のスイッチング素子Ｑ１，Ｑ２のＯＮ期間がオーバラップする部分を設け、その期間を長くすることによって、第１のスイッチング素子Ｑ１のＯＮ時に発生するリンギング状の過渡電流を軽減させることができる。
図１０によって説明した実施形態の場合は、第２のダイオードＤ２がないので、第１、第２のスイッチング素子のＱ１，Ｑ２のＯＮ期間がオーバラップする部分は作れない。
そのため、第１のスイッチング素子Ｑ１がＯＮ時の電流は大きくなる。しかし、第１のスイッチング素子Ｑ１がＯＮのときには、第２のダイオードＤ２の代わりに直結した位置の電位が入力間電圧まで下がり、第１の共振回路のコンデンサＣ１の充放電の作用がなされる。また、第１のスイッチング素子Ｑ１がＯＦＦのときは、過剰な電圧が戻る時に、入出力間で繰り返されるエネルギーのやり取りを消滅させる。それによって、必要な出力電圧のみを取り出し、制御可能な時間を拡げることを可能にし、出力のピーク電圧を一定に制御可能にすることができる。
〔制御方法と表面加改出力装置等の発明〕
この発明による制御方法の実施形態は、上述した電圧共振型インバータ装置の制御方法である。
そのため、昇圧トランス３の励磁電流が遮断されたときに、励磁巻線と第１のスイッチング素子Ｑ１との接続点ａに発生する電圧によって、昇圧トランス３の１次側に設けた第２の共振回路４を共振状態にする。
その第２の共振回路に設けられた第２のスイッチング素子Ｑ２を、第２の共振回路４が共振状態の間はＯＦＦに保ち、その共振状態が完了するとＯNにする。
そして、第２のスイッチング素子Ｑ１がＯＮになった後、出力電圧Voutが負の領域で入力側に戻るエネルギーによる電流を第２のダイオードＤ２によって転流させて、入力電圧Vinに吸収させる。
その第２のスイッチング素子Ｑ２を、第１のスイッチング素子Ｑ１がＯＮになった後ＯＦＦになるまでの間にＯＦＦにする。
この制御方法による効果は、前述した各インバータ装置の実施形態で述べたとおりである。
この発明による改質装置実施形態は、上述した各実施形態の電圧共振型インバータ装置のいずれかと、その電圧共振型インバー装置の出力電圧が印加されるプラズマ発生装置とを備えている。そのプラズマ発生装置は、前述した各実施形態の負荷１０に相当する。
表面改質装置は、様々な工業製品に応用されており、樹脂等の接着や印刷、コーティング等を施す場合に、大気圧プラズマにより表面改質の前処理を行うと、濡れ性を向上させることが可能になる。
例えば、電子写真方式による画像形成装置により樹脂トナーが印刷された印刷物に、紫外線硬化型のニスをコーティングしようとすると、樹脂トナーに含まれるワックス成分により、樹脂トナー印刷部分のニスを弾いてしまう場合がある。
しかし、表面改質装置によって大気圧プラズマによる表面処理を行うと、濡れ性が向上するため、ニスコーティングが可能になり、印刷物の付加価値が向上する。その大気圧プラズマを発生させるためには高電圧が必要となり、上述した電圧共振型インバータ装置によって効率よく高電圧をかけ、ラジカル種を安定に発生することができる。
この発明による電圧共振型インバータ装置は、プラズマ発生装置の電源の他にも、半導体ウエハー接着装置、画像処理機器、塗装装置、蛍光ランブ等の照明機器、空気清浄機、放電機器、液晶ＴＶのバックライト、除菌装置など、種々の装置に高電圧を供給する高電圧電源装置として用いることができる。
以上、この発明の各実施形態について説明してきたが、その実施形態の各部の具体的な構成や動作の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した各実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されるものではないことは言うまでもない。
さらに、以上説明してきた各実施形態の回路例、動作例及び変形例等は、適宜変更又は追加し、あるいは一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能であることは勿論である。
１ａ，１ｂ：入力端子 ２ａ，２ｂ：出力端子 ３，３′：昇圧トランス
４：第２の共振回路 ５：フィードバック信号生成回路
６：ＰＷＭ制御回路 ７，７′：第２のスイッチング素子制御回路
８：差動アンプ ９：比較回路
Ｔ１，Ｔ２：トランス Ｎｐ，Ｎｐ１，Ｎｐ２：励磁巻線
Ｎｓ，Ｎｓ１，Ｎｓ２：出力巻線
Ｑ１：第１のスイッチング素子 Ｑ２：第２のスイッチング素子
Ｄ１：第１のダイオード Ｄ２：第２のダイオード Ｄ３：ダイオード
Ｃ１：コンデンサ Ｌ１：インダクタ Ｌ２：第２のインダクタ
Ｒ１，Ｒ３〜Ｒ９：抵抗 ＰＣ：フォトカプラ
ＴＲ１，ＴＲ２：スイッチングトランジスタ Ｅ１，Ｅ２：直流電源
ＶＬ：電源線 ＧＮＤ：フレームグラウンド
特開２０１２−１８６９８４号公報 特開２０１３−３１３３８号公報

Claims (13)

  1. 励磁巻線と出力巻線を有する昇圧トランスと、入力電圧をスイッチングして前記励磁巻線に断続的に励磁電流を流す第１のスイッチング素子とを備え、前記励磁電流が流れた期間に前記昇圧トランスに蓄積された励磁エネルギーによって、該励磁電流が遮断された期間に前記昇圧トランスの２次側が電圧共振状態となって、前記出力巻線に交番する出力電圧を発生する電圧共振型インバータ装置であって、
    前記昇圧トランスの１次側に、前記励磁電流が遮断されたときに、前記励磁巻線と前記第１のスイッチング素子との接続点に発生する電圧によって共振状態になる、第２のスイッチング素子を含む第２の共振回路を設けると共に、
    フレームグラウンドと前記第２の共振回路との間に、前記第２のスイッチング素子がＯＮになった後、前記出力電圧が負の領域で入力側に戻るエネルギーによる電流を転流させて、前記入力電圧に吸収させる第２のダイオードを設け、
    さらに、前記第２のスイッチング素子を、前記第２の共振回路が共振状態の間はＯＦＦに保ち、該共振状態が完了するとＯNにし、前記第１のスイッチング素子がＯＮになった後ＯＦＦになるまでの間にＯＦＦにする、第２のスイッチング素子制御回路を設けたことを特徴とする電圧共振型インバータ装置。
  2. 請求項１に記載の電圧共振型インバータ装置において、
    前記励磁巻線の一端と前記第１のスイッチング素子との接続点にアノードを接続した第１のダイオードを設け、
    前記第２の共振回路を、前記励磁巻線の他端に前記入力電圧を供給する電源線と前記第１のダイオードのカソードとの間に接続したコンデンサと、前記第１のダイオードのカソードに一端を接続したインダクタと、該インダクタの他端と前記電源線との間に接続した前記第２のスイッチング素子とによって構成したことを特徴とする電圧共振型インバータ装置。
  3. 前記第２のスイッチング素子制御回路は、前記第２のスイッチング素子を、前記第１のスイッチング素子がＯＦＦになると同時にＯＦＦにすることを特徴とする請求項２に記載の電圧共振型インバータ装置。
  4. 請求項１に記載の電圧共振型インバータ装置において、
    前記励磁巻線の一端と前記第１のスイッチング素子との接続点と、前記励磁巻線の他端に前記入力電圧を供給する電源線との間に接続したコンデンサと、該コンデンサと前記励磁巻線の一端との接続点に一端を接続したインダクタと、該インダクタの他端と前記電源線との間に接続した前記第２のスイッチング素子とによって、前記第２の共振回路を構成し、
    前記第２のスイッチング素子制御回路は、前記第２のスイッチング素子を、前記第１のスイッチング素子がＯＮになると同時にＯＦＦにすることを特徴とする電圧共振型インバータ装置。
  5. 前記第２の共振回路は、前記コンデンサと、該コンデンサと前記インダクタの一端との接続点との間に、前記コンデンサと直列に抵抗を介挿したことを特徴とする請求項２から４のいずれか一項に記載の電圧共振型インバータ装置。
  6. 前記第２の共振回路は、前記コンデンサと、該コンデンサと前記インダクタの一端との接続点との間に、前記コンデンサに直列に第２のインダクタを介挿したことを特徴とする請求項２から４のいずれか一項に記載の電圧共振型インバータ装置。
  7. 前記第２のダイオードは、アノードを前記フレームグラウンドに接続し、カソードを前記コンデンサと前記インダクタの一端との接続点に接続したことを特徴とする請求項２から６のいずれか一項に記載の電圧共振型インバータ装置。
  8. 前記第２のダイオードは、アノードを前記フレームグラウンドに接続し、カソードを前記インダクタの他端と前記第２のスイッチング素子との接続点に接続したことを特徴とする請求項２から６のいずれか一項に記載の電圧共振型インバータ装置。
  9. 請求項１から８のいずれか一項に記載の電圧共振型インバータ装置において、
    前記出力電圧の波高値を検出してフィードバック信号を生成する回路と、該回路によって生成されたフィードバック信号に応じて、前記第１のスイッチング素子を所定の周期でＯＮ・ＯＦＦするスイッチング信号のデューティ比を制御するパルス幅変調制御回路とを有することを特徴とする電圧共振型インバータ装置。
  10. 前記昇圧トランスを、同一の特性を持つ個別の複数のトランスによって構成し、該複数のトランスの各励磁巻線を並列に接続して同時に励磁させるようにし、該複数のトランスの各出力巻線を互いに直列に接続したことを特徴とする請求項１から９のいずれか一項に記載の電圧共振型インバータ装置。
  11. 請求項１から１０のいずれか一項に記載の電圧共振型インバータ装置と、該電圧共振型インバータ装置の出力電圧が印加されるプラズマ発生装置とを備えたことを特徴とする表面改質装置。
  12. 励磁巻線と出力巻線を有する昇圧トランスと、入力電圧をスイッチングして前記励磁巻線に断続的に励磁電流を流す第１のスイッチング素子とを備え、前記励磁電流が流れた期間に前記昇圧トランスに蓄積された励磁エネルギーによって、該励磁電流が遮断された期間に前記昇圧トランスの２次側が電圧共振状態となって、前記出力巻線に交番する出力電圧を発生する電圧共振型インバータ装置の制御方法であって、
    前記励磁電流が遮断されたときに、前記励磁巻線と前記第１のスイッチング素子との接続点に発生する電圧によって、前記昇圧トランスの１次側に設けた第２の共振回路を共振状態にし、
    該第２の共振回路に設けられた第２のスイッチング素子を、該第２の共振回路が共振状態の間はＯＦＦに保ち、該共振状態が完了するとＯNにし、
    前記第２のスイッチング素子がＯＮになった後、前記出力電圧が負の領域で入力側に戻るエネルギーによる電流を第２のダイオードによって転流させて、前記入力電圧に吸収させ、
    前記第２のスイッチング素子を、前記第１のスイッチング素子がＯＮになった後ＯＦＦになるまでの間にＯＦＦにすることを特徴とする電圧共振型インバータ装置の制御方法。
  13. 請求項１２に記載の電圧共振型インバータ装置の制御方法において、
    前記出力電圧の波高値を検出してフィードバック信号を生成し、該フィードバック信号に応じて、前記第１のスイッチング素子を所定の周期でＯＮ・ＯＦＦするスイッチング信号のデューティ比を制御することを特徴とする電圧共振型インバータ装置の制御方法。
JP2014189491A 2014-09-17 2014-09-17 電圧共振型インバータ装置及びその制御方法と表面改質装置 Active JP6424533B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014189491A JP6424533B2 (ja) 2014-09-17 2014-09-17 電圧共振型インバータ装置及びその制御方法と表面改質装置
US14/853,427 US9467071B2 (en) 2014-09-17 2015-09-14 Voltage resonant inverter, control method, and surface treatment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014189491A JP6424533B2 (ja) 2014-09-17 2014-09-17 電圧共振型インバータ装置及びその制御方法と表面改質装置

Publications (2)

Publication Number Publication Date
JP2016063614A true JP2016063614A (ja) 2016-04-25
JP6424533B2 JP6424533B2 (ja) 2018-11-21

Family

ID=55456239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014189491A Active JP6424533B2 (ja) 2014-09-17 2014-09-17 電圧共振型インバータ装置及びその制御方法と表面改質装置

Country Status (2)

Country Link
US (1) US9467071B2 (ja)
JP (1) JP6424533B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5991078B2 (ja) 2012-08-27 2016-09-14 富士電機株式会社 スイッチング電源装置
KR20170135063A (ko) 2016-05-30 2017-12-08 삼성전자주식회사 피이드백 제어 회로를 포함하는 전압 발생기 및 메모리 장치
TWI737292B (zh) * 2020-05-08 2021-08-21 通嘉科技股份有限公司 應用於電源轉換器短路保護的電壓模式控制器及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199768A (ja) * 1991-11-11 1993-08-06 Fuji Electric Co Ltd 高周波電力用発振回路
JP2007535101A (ja) * 2004-04-26 2007-11-29 パテント−トロイハント−ゲゼルシヤフト　フユール　エレクトリツシエ　グリユーラムペン　ミツト　ベシユレンクテル　ハフツング 高圧放電ランプを動作させる回路装置及び高圧放電ランプの動作方法
JP2013031338A (ja) * 2011-07-29 2013-02-07 Tohoku Ricoh Co Ltd 高電圧インバータ装置
US20140226367A1 (en) * 2011-07-21 2014-08-14 Santak Electronic (Shenzhen) Co., Ltd. Forward-flyback dc-dc converter topology of high efficiency and low cost

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2524942B2 (ja) 1992-07-27 1996-08-14 新日本製鐵株式会社 プラズマ表面処理装置
JP3353684B2 (ja) 1998-01-09 2002-12-03 ウシオ電機株式会社 誘電体バリア放電ランプ光源装置
JP3531155B2 (ja) 1998-11-12 2004-05-24 サンケン電気株式会社 トランス絶縁型ｄｃ−ｄｃコンバータ
US6297568B1 (en) * 1998-12-23 2001-10-02 Champion Aerospace Inc. Inductive ignition circuit
US6249444B1 (en) * 1999-11-01 2001-06-19 Astec International Limited Offset resonant ZVS forward converter
EP2375555B1 (en) 2010-03-26 2013-10-02 Ricoh Company, Ltd. High voltage inverter device
JP2012135112A (ja) 2010-12-21 2012-07-12 Tohoku Ricoh Co Ltd 高電圧インバータ装置及びその出力電圧調整方法
JP5716394B2 (ja) 2010-12-28 2015-05-13 株式会社リコー 高電圧インバータ装置及びその漏電検出装置
JP5712704B2 (ja) 2011-03-14 2015-05-07 株式会社リコー 高電圧インバータ装置
EP2677652B1 (en) * 2012-02-23 2016-11-16 Kyosan Electric Mfg. Co., Ltd. Current source inverter device, and method for controlling current source inverter device
JP6217096B2 (ja) 2013-03-14 2017-10-25 株式会社リコー 高電圧インバータ及び誘電体バリア放電発生装置とシート材改質装置
JP6160142B2 (ja) 2013-03-14 2017-07-12 株式会社リコー 高電圧インバータ
JP2015136197A (ja) 2014-01-16 2015-07-27 株式会社リコー インバータ装置とプラズマ発生装置及びシート材改質装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199768A (ja) * 1991-11-11 1993-08-06 Fuji Electric Co Ltd 高周波電力用発振回路
JP2007535101A (ja) * 2004-04-26 2007-11-29 パテント−トロイハント−ゲゼルシヤフト　フユール　エレクトリツシエ　グリユーラムペン　ミツト　ベシユレンクテル　ハフツング 高圧放電ランプを動作させる回路装置及び高圧放電ランプの動作方法
US20140226367A1 (en) * 2011-07-21 2014-08-14 Santak Electronic (Shenzhen) Co., Ltd. Forward-flyback dc-dc converter topology of high efficiency and low cost
JP2013031338A (ja) * 2011-07-29 2013-02-07 Tohoku Ricoh Co Ltd 高電圧インバータ装置

Also Published As

Publication number Publication date
US20160081175A1 (en) 2016-03-17
JP6424533B2 (ja) 2018-11-21
US9467071B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
JP5736887B2 (ja) 高電圧インバータ装置
KR20010106228A (ko) 능동 클램프회로를 가지는 스위칭전원장치
JP2011516020A (ja) 補助電源電圧を発生させるスナバキャパシタ
US9819280B2 (en) Inverter device
KR20010109197A (ko) Ｄｃ-ｄｃ 컨버터
JP6424533B2 (ja) 電圧共振型インバータ装置及びその制御方法と表面改質装置
US9453860B2 (en) Inverter device
US7791905B2 (en) Electrical DC-DC power converter with magnetically coupled switch control circuit
JP5834596B2 (ja) 高電圧インバータ装置
KR102315531B1 (ko) 전기 펄스 발생기
JP6331480B2 (ja) インバータ装置及びプラズマ発生装置
JP5824862B2 (ja) 高電圧インバータ装置
JP2006228676A (ja) 放電灯点灯装置
JP2017085793A (ja) 電源装置およびプラズマ処理装置
JP2008206270A (ja) 高電圧電源装置
JP2008271716A (ja) 電源装置
JP2006318840A (ja) 放電灯点灯装置
Barsoum et al. An Adjustable HVDC Power Supply using Integrated High Voltage Transformer with Some Protective & Controlling Features.
KR100901882B1 (ko) 전력 변환기용 게이트 전원장치
JP6428179B2 (ja) インバータ装置
Rahman Study of Miniature HV power supplies/devices & its circuitry-a widely usable technology in near future.
Rahman et al. An Adjustable HVDC Power Supply using Integrated High Voltage Transformer with Some Protective & Controlling Features.
JP2004274996A (ja) スイッチング電源装置
JP2005229402A (ja) 高圧出力回路
JPH11341806A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181008

R151 Written notification of patent or utility model registration

Ref document number: 6424533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151