JP2008103570A - 半導体集積回路の配線方法 - Google Patents
半導体集積回路の配線方法 Download PDFInfo
- Publication number
- JP2008103570A JP2008103570A JP2006285415A JP2006285415A JP2008103570A JP 2008103570 A JP2008103570 A JP 2008103570A JP 2006285415 A JP2006285415 A JP 2006285415A JP 2006285415 A JP2006285415 A JP 2006285415A JP 2008103570 A JP2008103570 A JP 2008103570A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring
- signal line
- inverted
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ワンホット信号の伝播遅延時間がクロストークにより増大することを防ぐことのできる半導体集積回路の配線方法を提供する。
【解決手段】ワンホットである複数の信号およびそれぞれの信号の信号極性を反転させた反転信号の出力が可能な回路を備える半導体集積回路において、正転信号を用いる信号線と反転信号を用いる信号線とが交互に並ぶように、ワンホットである複数の信号の1つごとに正転信号線または反転信号線のいずれかを選択し、選択した信号線を並行に配線する。
【選択図】 図1
【解決手段】ワンホットである複数の信号およびそれぞれの信号の信号極性を反転させた反転信号の出力が可能な回路を備える半導体集積回路において、正転信号を用いる信号線と反転信号を用いる信号線とが交互に並ぶように、ワンホットである複数の信号の1つごとに正転信号線または反転信号線のいずれかを選択し、選択した信号線を並行に配線する。
【選択図】 図1
Description
本発明は、半導体集積回路の配線方法に関する。
近年、半導体集積回路の製造プロセスの微細化に伴い、半導体集積回路内で隣接して配線される信号配線間の容量が増大し、容量結合による隣接信号配線間のクロストークが、半導体集積回路の動作速度に大きな影響を与えるようになってきた。
このクロストークは、隣接する信号配線が同時に逆相に遷移する場合は信号の伝播遅延時間が増大する方向に作用し、隣接する信号配線が同時に同相に遷移する場合は信号の伝播遅延時間が減少する方向に作用する。
従来、このクロストークの発生を防止するため、信号配線間にシールド用配線を追加するなどの対策がとられていた。
一方、隣接配線信号の同時遷移時のクロストークによる遅延がその位相関係によって変動することを逆に利用して、タイミングマージンを確保する方法も提案されている(例えば、特許文献1参照。)。
この提案された方法では、レイアウト設計後にタイミング解析を行い、クロストークの影響を受けるクリティカルパスを抽出し、それに関係するネットを探索し、そのネットに属するセルの論理を反転して、クリティカルパスのタイミングの改善を図るようにされている。
しかし、上述の方法では、クロストークの影響を受けるクリティカルパスを抽出するためには、レイアウト後の集積回路の総てのパスについてタイミング解析を行う必要があり、その実行に膨大な時間がかかるという問題がある。また、タイミング解析をシミュレーションの結果により行う場合、クロストークが影響を及ぼしあう配線を特定すること、および、クロストークの影響が及ぶタイミングをシミュレーションに正確に反映させること、は事実上不可能であり、上記の方法の実現は、かなり難しいものと考えられる。
これに対して、上述のようなレイアウト後の解析を行わなくても、回路設計段階で、クロストークの影響を受けることが予測できる回路がある。例えば、n個の入力信号から1個の入力信号を選択するマルチプレクサ(n−1MUX)へ入力されるn本の選択信号群やワンホットステータスカウンタの出力などのワンホット信号群がその例である。
ワンホット信号群では、複数の信号の中のいずれか1つの信号のみが必ずアクティブレベル(‘1’または‘0’)となり、ある信号のアクティブから非アクティブへの遷移と他の信号の非アクティブからアクティブへの遷移が同時に起こる。
このようなワンホット信号群は、半導体集積回路のチップレイアウト時の配線工程において、配線効率を高めるため、並行に配線されることが多い。そのため、従来の配線方法では、ワンホット信号群の隣接配線間でクロストークが増大しやすくなる。このとき、隣接する信号配線が同時に逆相に遷移するため、ワンホット信号の伝播遅延時間がクロストークにより増大する、という問題が発生していた。
特開2005−33136号公報 (第6ページ、図3)
そこで、本発明の目的は、ワンホット信号の伝播遅延時間がクロストークにより増大することを防ぐことのできる半導体集積回路の配線方法を提供することにある。
本発明の一態様によれば、ワンホットである複数の信号およびそれぞれの信号の信号極性を反転させた反転信号の出力が可能な回路を備える半導体集積回路の配線方法であって、正転信号を用いる信号線と反転信号を用いる信号線とが交互に並ぶように、前記複数の信号の1つごとに正転信号線または反転信号線のいずれかを選択し、前記複数の信号の信号線を並行に配線することを特徴とする半導体集積回路の配線方法が提供される。
また、本発明の別の一態様によれば、ワンホットである複数の信号およびそれぞれの信号の信号極性を反転させた反転信号の出力が可能な回路を備える半導体集積回路の配線方法であって、前記複数の信号の一部あるいは総ての信号について正転信号線および反転信号線をともに用い、同一の信号の正転信号線と反転信号線を除いて、正転信号線と反転信号線が交互に並ぶように配列して並行に配線することを特徴とする半導体集積回路の配線方法が提供される。
本発明によれば、ワンホットである複数の信号に対して、その信号極性を反転させた反転信号を用いて、隣接する信号配線の信号が同時に遷移する場合には同相に遷移するようにするので、ワンホット信号の伝播遅延時間がクロストークにより増大することを防ぎ、さらには伝播遅延時間の低減を図ることができる。
以下、本発明の実施例を図面を参照して説明する。なお、以下の実施例ではワンホット信号群として、5入力から1入力を選択するマルチプレクサ(MUX)の5本の選択信号(selA、selB、selC、selD、selE)を例にとって説明する。
本実施例では、本来の選択線信号のほかに、この選択信号(正転信号)の信号レベルを反転させた反転信号を用いて、次に記す配線ルールに従ってワンホット信号群の配線を行う。
(配線ルール)
(i)正転信号を用いる信号線と反転信号を用いる信号線とが交互に並ぶように、ワンホット信号群の信号の1つごとに正転信号線または反転信号線のいずれかを選択する。
(ii)半導体集積回路のチップ上に上記の信号線を並行に配線する。
(配線ルール)
(i)正転信号を用いる信号線と反転信号を用いる信号線とが交互に並ぶように、ワンホット信号群の信号の1つごとに正転信号線または反転信号線のいずれかを選択する。
(ii)半導体集積回路のチップ上に上記の信号線を並行に配線する。
図1は、本発明の実施例1に係る配線方法による配線の例を示す図である。
本実施例では、正転信号として、selA、selC、selEを用い、反転信号としてselB、selDをそれぞれ反転させたselB_b、selD_bを用いるものとし、これらの信号線をselA、selB_b、selC、selD_b、selEの順に配線するものとする。
これらの配線から、マルチプレクサMUX11、MUX12へ各選択信号線が入力され、それぞれのマルチプレクサは、それぞれの5つの入力信号から1つの入力信号を選択して出力する。ここで、マルチプレクサMUX11およびMUX12の選択信号線のアクティブレベルは、selA、selC、selEに対しては‘1’であり、selB_b、selD_bに対しても‘0’であるものとする。
図2に、従来の配線におけるクロストークと本実施例の配線方法よる配線のクロストークの相違を示す。
図2(a)は、正転信号線のみを使用する従来の配線におけるクロストーク発生の様子を示す。この例では、selC、selB、selA、selD、selEの順に、各信号線が‘1’レベルに変化するものとする。
このとき、(1)、(2)、(3)に示す時点で、隣接する信号線間に同時に逆相に遷移する信号の変化が生じる。そのため、この隣接する信号線間にクロストークが発生した場合、その信号の伝播遅延時間が増大する。
これに対して、図2(b)は、図1に示した本実施例の配線におけるクロストーク発生の様子を示す。
本実施例では、selB、selDの代わりに、その反転信号selB_b、selD_bを用いる。本実施例でも、図2(a)に示した(1)、(2)、(3)と同じ時点の(11)、(12)、(13)の時点で、隣接する信号線間に同時に信号の変化が起きる。しかし、本実施例の場合、従来の配線とは異なり、隣接する信号線における信号の遷移方向が同相となる。したがって、この隣接する信号線間にクロストークが発生しても、その信号の伝播遅延時間が減少する方向に作用する。
このような本実施例によれば、ワンホット信号群の信号線を、正転信号と反転信号が交互に並ぶように配線するため、隣接する信号線に同時に信号遷移が生じるときは、その遷移方向が必ず同相となる。そのため、隣接配線間でクロストークが生じたときに、ワンホット信号の伝播遅延時間の増大を防止することができる。
さらには、そのクロストークが信号の伝播遅延時間を減少させる方向に作用するため、ワンホット信号の伝播遅延時間を減少させることができる。
本実施例では、実施例1に示した配線に、さらに配線順番の入れ替えを行う方法を示す。その実行のために、実施例1で示した配線ルール(i)、(ii)に、次に示す配線ルール(iii)を追加する。
(追加配線ルール)
(iii)正転信号線と反転信号線を交互に並べて配線している途中で、正転信号線の相互間あるいは反転信号線の相互間のいずれか、もしくは両方で、配線順番の入れ替えを行う。
(追加配線ルール)
(iii)正転信号線と反転信号線を交互に並べて配線している途中で、正転信号線の相互間あるいは反転信号線の相互間のいずれか、もしくは両方で、配線順番の入れ替えを行う。
この配線順番の入れ替えの具体例を図1に示した例で説明すると、正転信号であるselA、selC、selEの信号線の間で配線順番を入れ替えるか、反転信号であるselB_b、selD_bの信号線の間で配線順番を入れ替えるか、もしくは、その入れ替えの両方を実施するかのいずれかを行うことを意味する。
図3に、正転信号であるselA、selC、selEの信号線の間で配線順番を入れ替えた例を示す。この例では、配線順番を、selA、selC、selEの順からselE、selC、selAの順に入れ替えている。
図4に、図3のように配線したときの各信号線の信号波形の例を示す。
図4(a)は、正転信号線の配線順番を入れ替える前の地点での信号波形の例である。この例では、(1)、(2)、(3)に示す時点で、隣接する信号線間に同時に同相に遷移する信号の変化が生じる。したがって、この隣接する信号線間にクロストークが発生すると、その信号の伝播遅延時間が減少する。
図4(b)に、正転信号線の配線順番を入れ替えた後の地点での信号波形を示す。正転信号線の配線順番を入れ替えることにより、(4)に示す時点でも、信号が同時に同相に遷移する変化が発生するようになる。すなわち、配線順番を入れ替えることにより、隣接する信号線の信号が同時に同相に遷移することがより多く発生するようになる。
このような本実施例によれば、配線順番を入れ替えることにより、伝播遅延時間を減少させる方向のクロストークが発生する機会を増加させることができ、その結果、各信号の伝播遅延時間が減少する可能性を増大させることができる。
実施例2では、隣接信号線間で信号レベルの同方向の遷移を起こすという関係を保持するために、正転信号、反転信号の組の枠の中だけで配線位置の変更を行っている。ところが、信号のアクティブレベルの変化の順番によっては、正転信号の組の中、あるいは反転信号の組の中で、アクティブレベルが順番に変化することがある。
そこで、本実施例では、正転信号の組の中、あるいは反転信号の組の中でアクティブレベルが順番に変化しても、この変化を各信号の伝播遅延時間の減少に利用できる配線方法を提供する。
その配線の実行のために、本実施例では、実施例1で示した配線ルール(i)、(ii)に、次に示す配線ルール(iii)を追加する。
(追加配線ルール)
(iii)正転信号線と反転信号線を交互に並べて配線している途中で、任意の信号線に極性反転素子を挿入し、その極性反転素子挿入後の配線位置を、隣接信号線とは信号極性が逆となる位置へ変更する。
(追加配線ルール)
(iii)正転信号線と反転信号線を交互に並べて配線している途中で、任意の信号線に極性反転素子を挿入し、その極性反転素子挿入後の配線位置を、隣接信号線とは信号極性が逆となる位置へ変更する。
すなわち、本実施例の配線方法では、実施例1の配線方法で、正転信号線と反転信号線を交互に並べて配線した後に、さらに、配線ルール(iii)により、任意の信号線に極性反転素子を挿入し、極性反転させた後の信号線の配線位置を、隣接信号線とは信号極性が逆となる位置へ変更するものである。
図5に、図1に示した配線例に対して、selAおよびselD_bの信号線のそれぞれの配線の途中に、極性反転素子であるインバータIV1、IV2を挿入した例を示す。なお、配線が長い場合は配線の途中にリピータを挿入することが一般的であり、この場合、極性反転素子としてリピータを利用すれば、新たな素子を追加する必要はない。
ここで、selAをインバータIV1で反転させた信号をselA_n、selD_bをインバータIV2で反転させた信号をselD_pとすると、selA_nは反転信号、selD_pは正転信号となる。そこで、selA_nは、隣接信号が正転信号となるように、selCの隣を配線位置とする。また、elD_pは、隣接信号が反転信号となるように、selB_bの隣を配線位置とする。
図6に、図5のように配線したときの各信号線の信号波形の例を示す。
図6(a)は、インバータIV1、IV2を挿入する前の地点での信号波形の例である。この例では、(1)、(2)に示す時点で、隣接する信号線間に同時に同相に遷移する信号の変化が生じている。
一方、正転信号の組であるselAとselCの間には、selCからselAへと、アクティブレベルが順番に変化している。また、反転信号の組であるselB_bとselD_bの間でも、selB_bからselD_bへと、アクティブレベルが順番に変化している。
そこで、本実施例の配線方法により、selAの反転信号selA_nをselCの隣に配線し、selD_bの反転信号selD_pをselB_bの隣に配線すると、各信号線の信号波形は図6(b)のようになる。
図6(b)は、インバータIV1、IV2を挿入した後の地点での信号波形である。selA_nをselCの隣に配線し、selD_pをselB_bの隣に配線することにより、(3)、(4)に示す時点で、隣接信号線間で同時に同相に遷移する信号の変化を生じさせることができる。
信号線の数がさらに多い場合は、挿入する反転素子を増やし、配線順番の変更を行なう回数を増やすことにより、総ての信号線に対して、隣接信号線との間で同時に同相に遷移する信号の変化を生じさせることができる。
このような本実施例によれば、反転素子の挿入により隣接できる信号の組み合わせを増加させることができるので、信号の組み合わせの総てで伝播遅延時間を減少させる方向のクロストークを発生させることができる。その結果、総ての信号において伝播遅延時間を減少させることができる。
上述の各実施例では、ワンホット信号群を出力する回路から、1つの信号に対して正転信号あるいは反転信号のいずれかの信号が出力される場合の配線方法を示したが、本実施例では、ワンホット信号群を出力する回路から、1つの信号に対して正転信号および反転信号の両方が出力される場合の配線方法を示す。本実施例の配線ルールは次の通りである。(配線ルール)
(i)ワンホット信号群の信号の一部あるいは総ての信号について正転信号線および反転信号線をともに用いる。
(ii)同一の信号の正転信号線と反転信号線を除いて、正転信号線と反転信号線が交互に並ぶように配列して、半導体集積回路のチップ上に並行に配線する。
(i)ワンホット信号群の信号の一部あるいは総ての信号について正転信号線および反転信号線をともに用いる。
(ii)同一の信号の正転信号線と反転信号線を除いて、正転信号線と反転信号線が交互に並ぶように配列して、半導体集積回路のチップ上に並行に配線する。
すなわち、同一の信号では、正転信号線と反転信号線の間で、必ず反対方向の遷移が同時に起きるので、これらの信号線を隣接して配線することは行わないが、それ以外の信号線では、正転信号線と反転信号線が交互に並ぶように配列して並行に配線する。
図7では、1つの信号selAのみ、反転信号selA_bも、ともに用いて配線する例を示す。この例では、selA、selA_bのほかに、selB_b、selC、selD、selE_bを用い、selA、selB_b、selC、selA_b、selD、selE_bの順に配線する。
図8に、図7のように配線したときの各信号線の信号波形の例を示す。
この例では、(1)、(2)、(3)、(4)に示す時点で、隣接する信号線間に同時に同相に遷移する信号の変化が生じる。特に、selAとともにselA_bを用いたことにより、(3)に示す時点で、selDに対して、同時に同相に遷移する信号の変化が生じる。
図9では、総ての信号について正転信号線および反転信号線をともに用いて配線する例を示す。
図10に、図9のように配線したときの各信号線の信号波形の例を示す。
この例では、(1)〜(7)に示す各時点で、隣接する信号線間に同時に同相に遷移する信号の変化が生じる。
このような本実施例によれば、信号の一部あるいは総てについて正転信号線および反転信号線をともに用いることにより、隣接できる信号線の組み合わせを増加させることができ、多くの信号において、クロストークの作用による信号の遅延時間の減少を可能とすることができる。
本実施例では、実施例4に示した配線に、さらに配線順番の入れ替えを行う方法を示す。本実施例では、実施例4で示した配線ルール(i)、(ii)に、さらに次の配線ルール(iii)を追加する。
(追加配線ルール)
(iii)正転信号線と反転信号線を交互に並べて配線している途中で、正転信号線の相互間あるいは反転信号線の相互間のいずれか、もしくは両方で、配線順番の入れ替えを行う。
(追加配線ルール)
(iii)正転信号線と反転信号線を交互に並べて配線している途中で、正転信号線の相互間あるいは反転信号線の相互間のいずれか、もしくは両方で、配線順番の入れ替えを行う。
図11に、図7に示した配線に対して、その配線の途中で、反転信号線の相互間で、配線順番の入れ替えを行った例を示す。すなわち、反転信号線を、図7のselB_b、selA_b、selE_bの順番からselE_b、selA_b、selE_bの順番へ、配線の途中でその順番を入れ替えている。
図12に、図11のように配線したときの各信号線の信号波形の例を示す。
図12(a)は、反転信号線の配線順番を入れ替える前の地点での信号波形の例である。この例では、(1)、(2)、(3)、(4)に示す時点で、隣接する信号線間に同時に同相に遷移する信号の変化が生じる。したがって、この隣接する信号線間にクロストークが発生すると、その信号の伝播遅延時間が減少する。
図12(b)に、反転信号線の配線順番を入れ替えた後の地点での信号波形を示す。反転信号線の配線順番を入れ替えることにより、(5)に示す時点でも、信号が同時に同相に遷移する変化が発生するようになる。すなわち、配線順番を入れ替えることにより、隣接する信号線の信号が同時に同相に遷移することがより多く発生するようになる。
このような本実施例によれば、配線順番を入れ替えることにより、伝播遅延時間を減少させる方向のクロストークが発生する機会をより増加させることができ、その結果、各信号の伝播遅延時間が減少する可能性をより増大させることができる。
selA〜selE、selA_b〜selE_b ワンホット信号群
Claims (5)
- ワンホットである複数の信号およびそれぞれの信号の信号極性を反転させた反転信号の出力が可能な回路を備える半導体集積回路の配線方法であって、
正転信号を用いる信号線と反転信号を用いる信号線とが交互に並ぶように、前記複数の信号の1つごとに正転信号線または反転信号線のいずれかを選択し、
前記複数の信号の信号線を並行に配線する
ことを特徴とする半導体集積回路の配線方法。 - 前記複数の信号の信号線を並行に配線している途中で、
前記正転信号線の相互間あるいは前記反転信号線の相互間のいずれか、もしくは両方で、配線順番の入れ替えを行う
ことを特徴とする請求項1に記載の半導体集積回路の配線方法。 - 前記複数の信号の信号線を並行に配線している途中で、
任意の信号線に極性反転素子を挿入し、前記極性反転素子挿入後の配線位置を、隣接信号線とは信号極性が逆となる位置へ変更する
ことを特徴とする請求項1に記載の半導体集積回路の配線方法。 - ワンホットである複数の信号およびそれぞれの信号の信号極性を反転させた反転信号の出力が可能な回路を備える半導体集積回路の配線方法であって、
前記複数の信号の一部あるいは総ての信号について正転信号線および反転信号線をともに用い、
同一の信号の正転信号線と反転信号線を除いて、正転信号線と反転信号線が交互に並ぶように配列して並行に配線する
ことを特徴とする半導体集積回路の配線方法。 - 前記複数の信号の信号線を並行に配線している途中で、
前記正転信号線の相互間あるいは前記反転信号線の相互間のいずれか、もしくは両方で、配線順番の入れ替えを行う
ことを特徴とする請求項4に記載の半導体集積回路の配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285415A JP2008103570A (ja) | 2006-10-19 | 2006-10-19 | 半導体集積回路の配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285415A JP2008103570A (ja) | 2006-10-19 | 2006-10-19 | 半導体集積回路の配線方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008103570A true JP2008103570A (ja) | 2008-05-01 |
Family
ID=39437672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006285415A Pending JP2008103570A (ja) | 2006-10-19 | 2006-10-19 | 半導体集積回路の配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008103570A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11164639B2 (en) | 2018-12-21 | 2021-11-02 | Toshiba Memory Corporation | Semiconductor memory device |
-
2006
- 2006-10-19 JP JP2006285415A patent/JP2008103570A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11164639B2 (en) | 2018-12-21 | 2021-11-02 | Toshiba Memory Corporation | Semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004172373A (ja) | クロストーク修正方法 | |
US9964596B2 (en) | Integrated circuit with low power scan system | |
CN106019119B (zh) | 半导体集成电路的试验电路及使用其的试验方法 | |
US8928378B2 (en) | Scan/scan enable D flip-flop | |
JP5890733B2 (ja) | 再構成可能な半導体装置の配置配線方法、そのプログラム、及び配置配線装置 | |
JP2010223672A (ja) | スキャンテスト回路 | |
JP2005300308A (ja) | 半導体集積回路 | |
KR20180128353A (ko) | 바이패스를 가진 레벨 시프터 | |
JP2009097879A (ja) | 半導体集積回路 | |
JP2008103570A (ja) | 半導体集積回路の配線方法 | |
JP6277697B2 (ja) | 設計支援装置、入力ベクタ生成方法、および入力ベクタ生成プログラム | |
JP2008224238A (ja) | 半導体集積回路、半導体集積回路設計支援装置、及び半導体集積回路製造方法 | |
WO2017199790A1 (ja) | 半導体集積回路 | |
JPWO2009084396A1 (ja) | 遅延モニタ回路および遅延モニタ方法 | |
US7746785B2 (en) | Time multiplexing logic in physical design domain for multiple instantiation | |
JP2006253242A (ja) | 半導体集積回路装置及びその設計法 | |
KR101404844B1 (ko) | 듀얼 포트 메모리 및 그 방법 | |
US9960771B2 (en) | Hum generation using representative circuitry | |
JP2008166981A (ja) | 遅延調整回路及び遅延調整方法 | |
JP2008198003A (ja) | アレイ型プロセッサ | |
JP2012159371A (ja) | スキャンチェーン回路、スキャンチェーン構築方法及び試験装置 | |
JP2012194774A (ja) | Simd型マイクロプロセッサ | |
JP5442522B2 (ja) | 半導体集積回路のテスト回路 | |
JP2011134072A (ja) | 半導体集積回路の設計方法及びプログラム | |
JP2008219535A (ja) | 同期回路 |