JP2008103442A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008103442A
JP2008103442A JP2006283315A JP2006283315A JP2008103442A JP 2008103442 A JP2008103442 A JP 2008103442A JP 2006283315 A JP2006283315 A JP 2006283315A JP 2006283315 A JP2006283315 A JP 2006283315A JP 2008103442 A JP2008103442 A JP 2008103442A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006283315A
Other languages
English (en)
Other versions
JP2008103442A5 (ja
Inventor
Hiroyuki Matsuo
弘之 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006283315A priority Critical patent/JP2008103442A/ja
Publication of JP2008103442A publication Critical patent/JP2008103442A/ja
Publication of JP2008103442A5 publication Critical patent/JP2008103442A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】シリコン基板又はシリコン層と高誘電率絶縁膜の界面に形成されるシリコン酸化膜を容易に薄膜化することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、シリコン基板1の表面をオゾンガス溶解液で処理することにより、シリコン基板1の表面にシリコン酸化膜3aを形成する工程と、シリコン酸化膜3a上に高誘電率絶縁膜3bを形成する工程とを具備する。シリコン基板1の表面にシリコン酸化膜3aを形成する工程の前に、薬液を用いてシリコン基板1の表面から自然酸化膜10を除去する工程を具備してもよい。この場合、シリコン酸化膜3aを形成する工程は、自然酸化膜10を除去する工程と同一の装置内で行われるのが好ましい。このようにすると、シリコン酸化膜3aの下には自然酸化膜がほとんど存在しない為、シリコン酸化膜3aの膜質が向上する。
【選択図】図1

Description

本発明は、シリコン基板又はシリコン層上に高誘電率絶縁膜を形成する工程を有する半導体装置の製造方法に関する。特に本発明は、シリコン基板又はシリコン層と高誘電率絶縁膜の界面に形成されるシリコン酸化膜を容易に薄膜化することができる半導体装置の製造方法に関する。
近年は半導体装置の高集積化が進んでおり、これに伴ってトランジスタの微細化、高速化及び低動作電圧化が進んでいる。これらを進める為にはゲート絶縁膜を薄膜化する必要がある。しかし、従来のようにゲート絶縁膜をシリコン酸化膜やシリコン酸窒化膜で形成した場合、薄膜化に伴ってリーク電流が増大してしまう。このため、金属酸化膜又は金属珪酸化膜などの比誘電率の大きい材料をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが提案されている。
しかし、高誘電率絶縁膜は、シリコン酸化膜と比較してシリコンとの格子整合性はよくない。このため、高誘電率絶縁膜をシリコン基板の上に直接成膜すると、高誘電率絶縁膜とシリコン基板の界面特性が劣化し、キャリアの移動度が低下する。このため、高誘電率絶縁膜とシリコン基板の間にシリコン酸化膜を形成する方法が提案されている(例えば特許文献1参照)。
特開2005−277285号公報(第5段落)
しかし、上記した特許文献1に記載の方法では、オゾンガスを用いてシリコン基板を酸化することによりシリコン酸化膜を形成していた。トランジスタの容量を向上させる為には、誘電率が小さいシリコン酸化膜の膜厚を薄くすることが必要である。しかし、オゾンガスを用いた場合には、オゾンガスの反応性が高いためにシリコン酸化膜の膜厚を十分に薄くすることが困難だった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、シリコン基板又はシリコン層と高誘電率絶縁膜の界面に形成されるシリコン酸化膜を容易に薄膜化することができる半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、シリコン基板の表面をオゾンガス溶解液で処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
この半導体装置の製造方法によれば、シリコン基板と高誘電率絶縁膜の界面に形成されるシリコン酸化膜を容易に薄膜化することができる。
前記表面に前記シリコン酸化膜を形成する工程の前に、薬液を用いて前記シリコン基板の表面から自然酸化膜を除去する工程を具備してもよい。この場合、前記表面に前記シリコン酸化膜を形成する工程は、前記自然酸化膜を除去する工程と同一の装置内で行われるのが好ましい。このようにすると、前記シリコン酸化膜の下には自然酸化膜がほとんど存在しない為、前記シリコン酸化膜の膜質が向上する。
本発明に係る他の半導体装置の製造方法は、シリコン基板の表面を水蒸気及びオゾンガスの混合ガスで処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
上記した半導体装置の製造方法において、前記高誘電率絶縁膜は、例えばトランジスタのゲート絶縁膜である。この場合、前記高誘電率絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲート電極を形成する工程を具備する。
本発明に係る他の半導体装置の製造方法は、絶縁層上にシリコン膜を形成する工程と、
前記シリコン膜の表面をオゾンガス溶解液で処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
本発明に係る他の半導体装置の製造方法は、絶縁層上にシリコン膜を形成する工程と、
前記シリコン膜の表面を水蒸気及びオゾンガスの混合ガスで処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
これらの半導体装置の製造方法において、前記シリコン膜は例えば容量素子の下部電極である。この場合、前記高誘電率絶縁膜を形成する工程の後に、前記高誘電率絶縁膜上に容量素子の上部電極を形成する工程を具備する。
上記した各半導体装置の製造方法において、前記シリコン酸化膜を形成する工程の後に、前記シリコン酸化膜の表面をアルカリ水溶液でエッチングする工程を具備してもよい。前記シリコン酸化膜の厚さは、例えば1nm以下である。前記高誘電率絶縁膜は、例えば金属酸化膜又は金属珪酸化膜である。
以下、図面を参照して本発明の実施形態について説明する。図1の各図は、本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の断面図である。まず、図1(A)に示すようにシリコン基板1に溝を形成し、この溝に素子分離膜2を埋め込む。これにより、トランジスタが形成される素子領域は他の領域から分離される。素子分離膜2は酸化シリコン膜により形成されている。この状態において素子領域に位置するシリコン基板1の表面には、自然酸化膜10が形成されている。
次いで図1(B)に示すように、シリコン基板1を薬液処理装置(図示せず)内に挿入し、この薬液処理装置を用いてシリコン基板1の表面をフッ酸含有液で処理する。これにより、シリコン基板1の表面から自然酸化膜10が除去される。その後、同じ薬液処理装置内でシリコン基板1の表面を純水で洗浄する。
次いで図1(C)に示すように、同じ薬液処理装置内で、シリコン基板1の表面をオゾンガス溶解液で処理する。これにより、素子領域に位置するシリコン基板1の表面には、化学酸化によるシリコン酸化膜3aが形成される。この処理は、自然酸化膜10の除去処理と同じ薬液器処理装置内で行われる為、シリコン酸化膜3aとシリコン基板1の間には自然酸化膜がほとんど形成されない。このため、シリコン酸化膜3aの膜質はよい。
なお、シリコン酸化膜3aの膜厚は1nm以下である。また、オゾンガス溶解液におけるオゾン濃度は2ppm以上であるのが好ましい。またオゾンガス溶解液の温度は、オゾンが分解することを抑制する為に35℃以下であるのが好ましい。またオゾンガス溶解水には、二酸化炭素、窒素ガスなどが溶解していても良いし、塩酸が添加されていても良い。
その後、必要に応じて、同じ薬液処理装置内でシリコン基板1の表面を純水で洗浄した後、シリコン基板1の表面をアルカリ水溶液で処理する。これにより、シリコン酸化膜3aの表面はエッチングされ、その膜厚は薄くなる。アルカリ水溶液は、例えば水酸化ナトリウム、水酸化カリウム、又はアンモニアを含有しており、そのpHは12以上14以下であるのが好ましい。アルカリ水溶液は過酸化水素水などの酸化剤を含有しても良い。またアルカリ水溶液の温度は45℃以下であるのが好ましい。
なお、図1(B)及び(C)を用いて説明した処理は連続して行われても良いし、薬液(純水を含む)を切り替える時に時間を多少あけても良い。また、自然酸化膜10を除去する処理とシリコン酸化膜3aを形成する処理のみを連続して行っても良い。
その後、薬液処理装置からシリコン基板1を取り出す。次いで図1(D)に示すように、素子分離膜2及びシリコン酸化膜3a上に高誘電率絶縁膜3bを形成する。高誘電率絶縁膜3b及びシリコン酸化膜3aにより、ゲート絶縁膜が形成される。高誘電率絶縁膜3bは、例えばハフニウム、ジルコニウム、ランタン、及びチタンからなる群から選ばれた少なくとも一つの金属を含む金属酸化膜、又は上記した群から選ばれた少なくとも一つの金属を含む金属珪酸化膜である。高誘電率絶縁膜3bは、単層膜であってもよいし多層膜であってもよい。
次いで図1(E)に示すように、高誘電率絶縁膜3bを含む全面上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、高誘電率絶縁膜3b上にはゲート電極4が形成される。次いで、ゲート電極4及び素子分離膜2をマスクとしてシリコン基板1に不純物を導入する。これによりシリコン基板1には、低濃度不純物領域6が形成される。次いでゲート電極4を含む全面上に絶縁膜を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極4の側壁はサイドウォール5で覆われる。次いで、サイドウォール5、ゲート電極4、及び素子分離膜2をマスクとしてシリコン基板1に不純物を導入する。これにより、シリコン基板1にはソース及びドレインとなる不純物領域7が形成される。
図2は、図1(C)を用いて説明したシリコン酸化膜3aの形成処理において、オゾンガス溶解液による処理時間とシリコン酸化膜3aの膜厚及び膜質の関係を示すグラフである。本グラフにおいて、オゾンガス溶解液に含まれるオゾンガス濃度は10ppmであり、オゾンガス溶解液の供給量は20リットル/分である。この条件においてオゾンガス溶解液による処理時間が120秒を超えた場合、シリコン酸化膜3aの膜厚は0.9〜1.0nmであまり変化しない。この結果から、オゾンガス溶解液によりシリコン基板1を一定時間以上処理することにより、厚さが0.9〜1.0nmの薄いシリコン酸化膜3aを容易に形成できることが分かる。
また、いずれの処理時間においても、シリコン酸化膜3aのRANGE(最大高さと最小高さの差)は、0.035nm未満である。このため、オゾンガス溶解液により形成されるシリコン酸化膜3aの膜質が良いことが分かる。
図3は、図1(C)を用いて説明したシリコン酸化膜3aの形成処理において、オゾンガス溶解液に含まれるオゾンガス濃度とシリコン酸化膜3aの膜厚及び膜質の関係を示すグラフである。オゾンガス溶解液の供給量は20リットル/分であり、処理時間は180秒である。この条件においてシリコン酸化膜3aの膜厚は、オゾンガスが2〜15ppmの範囲ではオゾンガスの濃度によらず0.9〜0.95nmであまり変化しない。また、シリコン酸化膜3aのRANGEは、0.035nm未満である。
図4は、図1(C)を用いて説明したシリコン酸化膜3aの表面をエッチングする処理において、アルカリ水溶液の温度とシリコン酸化膜3aのエッチングレートの関係を示すグラフである。アルカリ水溶液にはNHOHが0.29wt%、Hが0.58wt%含まれる。
アルカリ水溶液の温度が25℃、40℃、及び45℃の場合におけるシリコン酸化膜3aのエッチングレートは、それぞれ0.01nm/分、0.014nm/分、0.016nm/分である。これに対し、アルカリ水溶液の温度が50℃以上になるとエッチングレートは0.024nm/分以上になる。このことから、シリコン酸化膜3aの膜厚を精度良く調整する為(すなわちエッチングレートを一定値以下に抑える為)には、アルカリ水溶液の温度は45℃以下が好ましいことが分かる。
図5は、図1(C)を用いて説明したシリコン酸化膜3aの表面をエッチングする処理において、アルカリ水溶液のpHとシリコン酸化膜3aのエッチングレートの関係を示すグラフである。アルカリ水溶液にはHが0.58wt%含まれており、またNHOHの濃度を調節することによりpHが調整されている。アルカリ水溶液の温度は25℃である。
アルカリ水溶液のpHが12.6以下の場合におけるシリコン酸化膜3aのエッチングレートは0.02nm/分以下である。これに対してアルカリ水溶液のpHが13.9の場合におけるシリコン酸化膜3aのエッチングレートは0.039nm/分になる。このことから、シリコン酸化膜3aの膜厚を精度良く調整する為には、アルカリ水溶液のpHは12以上14以下であるのが好ましいことが分かる。
以上、本発明の第1の実施形態によれば、シリコン基板1をオゾンガス溶解液で処理することによりシリコン酸化膜3aを形成し、このシリコン酸化膜3a上に高誘電率絶縁膜3bを形成している。シリコン酸化膜3aと高誘電率絶縁膜3bによりトランジスタのゲート絶縁膜が形成されているが、シリコン酸化膜3aを従来と比べて容易に薄くすることができる。従って、トランジスタの容量を容易に向上させることができる。またシリコン酸化膜3aの表面をアルカリ水溶液でエッチングすることにより、シリコン酸化膜3aの膜厚を、1nm以下の極薄のレンジで精度良くコントロールすることができる。また、常温かつ短時間の処理でシリコン酸化膜3aを形成することができる。
次に、第2の実施形態に係る半導体装置の製造方法について説明する。本実施形態に係る半導体装置の製造方法は、シリコン酸化膜3aをオゾンガス溶解液ではなくオゾンガス及び水蒸気を用いて形成する点を除いて、第1の実施形態と同様である。以下、第1の実施形態と同様の処理については説明を省略する。
本実施形態においてシリコン酸化膜3aを形成する場合、シリコン基板1は熱処理室(図示せず)に挿入される。熱処理室内の雰囲気は、オゾンガス及び水蒸気であり、圧力は例えば50kPa、熱処理室内の温度は例えば100℃である。また供給される水蒸気の温度は例えば125℃であり、水蒸気発生器のヒータ温度は例えば120℃である。シリコン酸化膜3aの膜厚は、例えば2nm以下であるが、1nm以下も可能である。
本実施形態によっても、シリコン酸化膜3aを従来と比べて容易に薄くすることができる。
図6の各図は、第3の実施形態に係る半導体装置の製造方法を説明する為の断面図である。以下、第1の実施形態と同様の構成については同一の符号を付し、説明を省略する。
まず図6(A)に示すようにシリコン基板1に素子分離膜2を埋め込む。次いでシリコン基板1及び素子分離膜2上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、素子分離膜2上には容量素子の下部電極20が形成される。
次いで、下部電極20の表面に形成されている自然酸化膜(図示せず)を除去し、さらに下部電極20の表面をオゾンガス溶解液で処理するこれにより、下部電極20上にはシリコン酸化膜20aが形成される。さらに必要に応じてシリコン酸化膜20aの表面をアルカリ水溶液でエッチングすることにより、シリコン酸化膜20aの膜厚を調整する。なお、これらの処理は、第1の実施形態において図1(B)及び(C)を用いて説明した処理と同様である。
次いで図6(B)に示すように、シリコン酸化膜20a上を含む全面上に高誘電率絶縁膜21を形成する。高誘電率絶縁膜21の組成は第1の実施形態における高誘電率絶縁膜3bと同様である。
次いで、図6(C)に示すように、高誘電率絶縁膜21上を含む全面上に導電膜(例えばポリシリコン膜)を形成し、このポリシリコン膜を選択的に除去する。これにより、高誘電率絶縁膜21上には上部電極22が形成される。
本実施形態によってもシリコン酸化膜20aを従来と比べて容易に薄くすることができる。従って、容量素子の容量を容易に向上させることができる。なお本実施形態において、第2の実施形態と同様の手法によりシリコン酸化膜20aを形成してもよい。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えばトランジスタの形状は図1に示したものに限定されない。
各図は第1の実施形態に係る半導体装置の製造方法を説明する為の断面図。 オゾンガス溶解液による処理時間とシリコン酸化膜3aの膜厚及び膜質の関係を示すグラフ。 オゾンガス溶解液に含まれるオゾンガス濃度とシリコン酸化膜3aの膜厚及び膜質の関係を示すグラフ。 アルカリ水溶液の温度とシリコン酸化膜3aのエッチングレートの関係を示すグラフ。 アルカリ水溶液のpHとシリコン酸化膜3aのエッチングレートの関係を示すグラフ。 各図は第3の実施形態に係る半導体装置の製造方法を説明する為の断面図。
符号の説明
1…シリコン基板、2…素子分離膜、3a,20a…シリコン酸化膜、3b,21…高誘電率絶縁膜、4…ゲート電極、5…サイドウォール、6…低濃度不純物領域、7…不純物領域、10…自然酸化膜、20…下部電極、22…上部電極

Claims (10)

  1. シリコン基板の表面をオゾンガス溶解液で処理することにより、前記表面にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
    を具備する半導体装置の製造方法。
  2. 前記表面に前記シリコン酸化膜を形成する工程の前に、薬液を用いて前記シリコン基板の表面から自然酸化膜を除去する工程を具備し、
    前記表面に前記シリコン酸化膜を形成する工程は、前記自然酸化膜を除去する工程と同一の装置内で行われる請求項1に記載の半導体装置の製造方法。
  3. シリコン基板の表面を水蒸気及びオゾンガスの混合ガスで処理することにより、前記表面にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
    を具備する半導体装置の製造方法。
  4. 前記高誘電率絶縁膜はトランジスタのゲート絶縁膜であり、
    前記高誘電率絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲート電極を形成する工程を具備する請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  5. 絶縁層上にシリコン膜を形成する工程と、
    前記シリコン膜の表面をオゾンガス溶解液で処理することにより、前記表面にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
    を具備する半導体装置の製造方法。
  6. 絶縁層上にシリコン膜を形成する工程と、
    前記シリコン膜の表面を水蒸気及びオゾンガスの混合ガスで処理することにより、前記表面にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
    を具備する半導体装置の製造方法。
  7. 前記シリコン膜は容量素子の下部電極であり、
    前記高誘電率絶縁膜を形成する工程の後に、前記高誘電率絶縁膜上に容量素子の上部電極を形成する工程を具備する請求項5又は6に記載の半導体装置の製造方法。
  8. 前記シリコン酸化膜を形成する工程の後に、前記シリコン酸化膜の表面をアルカリ水溶液でエッチングする工程を具備する請求項1〜7のいずれか一項に記載の半導体装置の製造方法。
  9. 前記シリコン酸化膜の厚さは1nm以下である請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
  10. 前記高誘電率絶縁膜は、金属酸化膜又は金属珪酸化膜である請求項1〜9のいずれか一項に記載の半導体装置の製造方法。
JP2006283315A 2006-10-18 2006-10-18 半導体装置の製造方法 Withdrawn JP2008103442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283315A JP2008103442A (ja) 2006-10-18 2006-10-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283315A JP2008103442A (ja) 2006-10-18 2006-10-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008103442A true JP2008103442A (ja) 2008-05-01
JP2008103442A5 JP2008103442A5 (ja) 2009-11-05

Family

ID=39437561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283315A Withdrawn JP2008103442A (ja) 2006-10-18 2006-10-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008103442A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005509287A (ja) * 2001-08-31 2005-04-07 エーエスエム インターナショナル エヌ.ヴェー. 低温度におけるゲートスタック製造方法
JP2005276963A (ja) * 2004-03-24 2005-10-06 Sony Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005509287A (ja) * 2001-08-31 2005-04-07 エーエスエム インターナショナル エヌ.ヴェー. 低温度におけるゲートスタック製造方法
JP2005276963A (ja) * 2004-03-24 2005-10-06 Sony Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6909156B2 (en) Semiconductor device and manufacturing method therefor
US20030045080A1 (en) Gate structure and method
KR20040018225A (ko) 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법
JP2007095784A (ja) 半導体装置及びその製造方法
JP2013537716A (ja) その側壁での窒素濃度が高められたSiONゲート誘電体を含むMOSトランジスタ
KR100464852B1 (ko) 반도체 장치의 게이트 산화막 형성방법
US20050118764A1 (en) Forming gate oxides having multiple thicknesses
US8557651B2 (en) Method of manufacturing a semiconductor device using an etchant
JP2011029483A (ja) 半導体装置およびその製造方法
JP3727299B2 (ja) 半導体装置の製造方法
JP2008060383A (ja) 半導体装置の製造方法
JP2007318015A (ja) 半導体装置およびその製造方法
US7163871B2 (en) Manufacturing method of semiconductor device and oxidization method of semiconductor substrate
KR100814372B1 (ko) 반도체 장치의 제조 방법
JPWO2007086111A1 (ja) 半導体装置の製造方法
JP2008103442A (ja) 半導体装置の製造方法
JP4007864B2 (ja) 半導体装置の製造方法
JP2010129926A (ja) 半導体装置及び半導体装置の製造方法
JP2007305892A (ja) 金属膜のエッチング方法及び半導体装置の製造方法
US7235491B2 (en) Method of manufacturing spacer
JP2007335783A (ja) 半導体装置の製造方法
JP2006093242A (ja) 半導体装置の製造方法
JP2010141129A (ja) 半導体装置の製造方法
JP2004153076A (ja) 半導体装置の製造方法
JP2005101449A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

A621 Written request for application examination

Effective date: 20090910

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Effective date: 20101214

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101220