JP2008103442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008103442A JP2008103442A JP2006283315A JP2006283315A JP2008103442A JP 2008103442 A JP2008103442 A JP 2008103442A JP 2006283315 A JP2006283315 A JP 2006283315A JP 2006283315 A JP2006283315 A JP 2006283315A JP 2008103442 A JP2008103442 A JP 2008103442A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- film
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】本発明に係る半導体装置の製造方法は、シリコン基板1の表面をオゾンガス溶解液で処理することにより、シリコン基板1の表面にシリコン酸化膜3aを形成する工程と、シリコン酸化膜3a上に高誘電率絶縁膜3bを形成する工程とを具備する。シリコン基板1の表面にシリコン酸化膜3aを形成する工程の前に、薬液を用いてシリコン基板1の表面から自然酸化膜10を除去する工程を具備してもよい。この場合、シリコン酸化膜3aを形成する工程は、自然酸化膜10を除去する工程と同一の装置内で行われるのが好ましい。このようにすると、シリコン酸化膜3aの下には自然酸化膜がほとんど存在しない為、シリコン酸化膜3aの膜質が向上する。
【選択図】図1
Description
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
前記シリコン膜の表面をオゾンガス溶解液で処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
前記シリコン膜の表面を水蒸気及びオゾンガスの混合ガスで処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程とを具備する。
本実施形態によっても、シリコン酸化膜3aを従来と比べて容易に薄くすることができる。
Claims (10)
- シリコン基板の表面をオゾンガス溶解液で処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 - 前記表面に前記シリコン酸化膜を形成する工程の前に、薬液を用いて前記シリコン基板の表面から自然酸化膜を除去する工程を具備し、
前記表面に前記シリコン酸化膜を形成する工程は、前記自然酸化膜を除去する工程と同一の装置内で行われる請求項1に記載の半導体装置の製造方法。 - シリコン基板の表面を水蒸気及びオゾンガスの混合ガスで処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 - 前記高誘電率絶縁膜はトランジスタのゲート絶縁膜であり、
前記高誘電率絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲート電極を形成する工程を具備する請求項1〜3のいずれか一項に記載の半導体装置の製造方法。 - 絶縁層上にシリコン膜を形成する工程と、
前記シリコン膜の表面をオゾンガス溶解液で処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 - 絶縁層上にシリコン膜を形成する工程と、
前記シリコン膜の表面を水蒸気及びオゾンガスの混合ガスで処理することにより、前記表面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に高誘電率絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 - 前記シリコン膜は容量素子の下部電極であり、
前記高誘電率絶縁膜を形成する工程の後に、前記高誘電率絶縁膜上に容量素子の上部電極を形成する工程を具備する請求項5又は6に記載の半導体装置の製造方法。 - 前記シリコン酸化膜を形成する工程の後に、前記シリコン酸化膜の表面をアルカリ水溶液でエッチングする工程を具備する請求項1〜7のいずれか一項に記載の半導体装置の製造方法。
- 前記シリコン酸化膜の厚さは1nm以下である請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
- 前記高誘電率絶縁膜は、金属酸化膜又は金属珪酸化膜である請求項1〜9のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283315A JP2008103442A (ja) | 2006-10-18 | 2006-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283315A JP2008103442A (ja) | 2006-10-18 | 2006-10-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103442A true JP2008103442A (ja) | 2008-05-01 |
JP2008103442A5 JP2008103442A5 (ja) | 2009-11-05 |
Family
ID=39437561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006283315A Withdrawn JP2008103442A (ja) | 2006-10-18 | 2006-10-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008103442A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005509287A (ja) * | 2001-08-31 | 2005-04-07 | エーエスエム インターナショナル エヌ.ヴェー. | 低温度におけるゲートスタック製造方法 |
JP2005276963A (ja) * | 2004-03-24 | 2005-10-06 | Sony Corp | 半導体装置の製造方法 |
-
2006
- 2006-10-18 JP JP2006283315A patent/JP2008103442A/ja not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005509287A (ja) * | 2001-08-31 | 2005-04-07 | エーエスエム インターナショナル エヌ.ヴェー. | 低温度におけるゲートスタック製造方法 |
JP2005276963A (ja) * | 2004-03-24 | 2005-10-06 | Sony Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6909156B2 (en) | Semiconductor device and manufacturing method therefor | |
US20030045080A1 (en) | Gate structure and method | |
KR20040018225A (ko) | 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법 | |
JP2007095784A (ja) | 半導体装置及びその製造方法 | |
JP2013537716A (ja) | その側壁での窒素濃度が高められたSiONゲート誘電体を含むMOSトランジスタ | |
KR100464852B1 (ko) | 반도체 장치의 게이트 산화막 형성방법 | |
US20050118764A1 (en) | Forming gate oxides having multiple thicknesses | |
US8557651B2 (en) | Method of manufacturing a semiconductor device using an etchant | |
JP2011029483A (ja) | 半導体装置およびその製造方法 | |
JP3727299B2 (ja) | 半導体装置の製造方法 | |
JP2008060383A (ja) | 半導体装置の製造方法 | |
JP2007318015A (ja) | 半導体装置およびその製造方法 | |
US7163871B2 (en) | Manufacturing method of semiconductor device and oxidization method of semiconductor substrate | |
KR100814372B1 (ko) | 반도체 장치의 제조 방법 | |
JPWO2007086111A1 (ja) | 半導体装置の製造方法 | |
JP2008103442A (ja) | 半導体装置の製造方法 | |
JP4007864B2 (ja) | 半導体装置の製造方法 | |
JP2010129926A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007305892A (ja) | 金属膜のエッチング方法及び半導体装置の製造方法 | |
US7235491B2 (en) | Method of manufacturing spacer | |
JP2007335783A (ja) | 半導体装置の製造方法 | |
JP2006093242A (ja) | 半導体装置の製造方法 | |
JP2010141129A (ja) | 半導体装置の製造方法 | |
JP2004153076A (ja) | 半導体装置の製造方法 | |
JP2005101449A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
A621 | Written request for application examination |
Effective date: 20090910 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101220 |