JP2008099417A - インバータ試験装置 - Google Patents

Abstract

【課題】電圧型インバータのインバータ試験装置において、被試験インバータの出力電圧を直接検出することなく、被試験インバータの出力電圧の位相θを求める。
【解決手段】周波数ｆ_ｃｌｋのクロック信号をカウントするカウンタ３３を設け、被試験インバータ１から受信した出力電圧指令信号Ｖｕ_＊のゼロクロス点（極性が正から負に変わるゼロクロス点）でラッチ回路３１にカウンタ３３のカウント値を保持させる。また、ラッチ回路３１にカウント値が保持された直後に、制御タイミング信号によりラッチ回路３２にカウンタ３３のカウント値を保持させる。そして、周波数／位相演算回路３９では、ラッチ回路３１およびラッチ回路３２に保持されたカウント値を基に、出力電圧指令信号Ｖｕ^＊の周波数ωを算出すると共に、制御タイミング信号ｔｃに同期して出力電圧指令信号Ｖｕ^＊の位相θを算出する。
【選択図】図３

Description

本発明は、電圧型のインバータのインバータ試験装置に関し、特に、被試験インバータの出力電圧を直接検出することなく、該被試験インバータの出力電圧の位相θを求めることができるインバータ試験装置に関するものである。

従来、モータを負荷とするインバータの試験において、制御の自由度に制約があり、構成が複雑になりがちなＬ（インダクタ）、Ｒ（抵抗）並びにスイッチ群の組み合わせからなる擬似負荷に代わり、インバータをもう一系統設けて、それを疑似負荷として出力電圧の振幅・位相を制御することにより、実際の負荷であるモータを模擬的に運転した状態を作り出し、任意の運転条件で任意の負荷におけるインバータの試験を行うことができるシステムが開発されている（例えば、特許文献１を参照）。

ところで、インバータには、オープンループの（フィードバック系が無い）電圧型のインバータ（例えば、Ｖ／Ｆ制御型の汎用インバータ）と、クローズドループを設けてモータに流す電流を制御する電流制御型のインバータ（例えば、ベクトル制御インバータ）とがある。

図５は、電圧制御方式のインバータの試験装置の構成例を示している。供試体のインバータ（被試験インバータ）１は電圧型のインバータである。商用交流電源３からの交流電圧はトランス４を介して整流回路５で直流電圧に変換され、試験電圧調整用のチョッパ回路６で調整された後、供試体のインバータ１に供給される。また、上記直流電圧はインバータ（模擬負荷用インバータ）２にも供給される。インバータ１の交流出力端子からは、ＰＷＭ変調された矩形波電圧としてのＰＷＭ１信号が出力される。このＰＷＭ１信号は、インダクタンスＬからなるフィルタ７により正弦波に変換されてトランス４１の１次側に加えられる。インバータ２の交流出力端子からは、ＰＷＭ変調された矩形波電圧としてのＰＷＭ２信号が出力される。制御回路４２は、電圧指令と周波数指令に応じて、被試験インバータ１を出力電圧を所定の値に制御する。

インバータ１から出力される上記ＰＷＭ１信号のＵ相及びＷ相の各電流ｉｕ、ｉｗが変流器８で検出されてモータ模擬運転制御部１１Ａに加えられる。また、モータ模擬運転制御部１１Ａでは、電圧位相検出回路４３により、インバータ１の出力電圧Ｖｕ、Ｖｗから電圧位相θを検出する。また、２／３相変換回路４４により、出力電流ｉｕ、ｉｗを位相θに基づいて３相→２相変換してｄ、ｑ軸上の電流ｉｄ、ｉｑを得る。

一方、電流指令演算回路４５では、負荷指令信号に応じて第１のインバータの出力電流を設定するための電流指令信号ｉｄ^＊、ｉｑ^＊を生成する。そして、負荷指令に基づいて決定される電流の振幅位相を持つｉｄ^＊、ｉｑ^＊とｉｄ、ｉｑとを比較し、誤差信号を誤差信号増幅回路４６により増幅することにより電圧指令Ｖｄ^＊、Ｖｑ^＊が得られる。

このＶｄ^＊、Ｖｑ^＊を位相θに基づいて、２／３相変換回路４７により２相→３相変換することにより、電圧指令信号Ｖｏｕ^＊、Ｖｏｖ^＊、Ｖｏｗ^＊が得られる。そして、この相電圧指令信号Ｖｏｕ^＊、Ｖｏｖ^＊、Ｖｏｗ^＊に基づいてＰＷＭ回路４８によりインバータ２のゲート信号を生成することができる。

図５に示す構成により、インバータ１の出力電圧が所定の値の状態において、インバータ２の出力電流の振幅・位相を制御することにより、インバータ１にモータが接続されているのと同等の状態でインバータ１の試験を行うことができ、モータの任意の運転条件に応じて任意の負荷インピーダンスを設定して、インバータ１の試験を行うことができる。
特開２００３−１５３５４７号公報

上述したように、従来のインバータの負荷試験装置では、供試体となるインバータが、電圧型のインバータである場合には、図５に示すインバータ試験装置の構成となっていた。すなわち、電圧位相検出回路４３により、インバータ１の出力電圧Ｖｕ、Ｖｗを直接検出することによりインバータ１の出力電圧の位相θを求めていた。この場合、インバータ１の出力電圧はＰＷＭ信号であり、フィルタを用いて出力電圧Ｖｕ、Ｖｗの基本波を検出する必要があり、出力電圧Ｖｕ、Ｖｗを遅れなく検出することは、容易ではなかった。

本発明はこのような問題を解決するためになされたもので、その目的は、電圧型インバータのインバータ試験装置において、被試験インバータの出力電圧を直接検出することなく、被試験インバータの出力電圧の位相θを求め、該被試験インバータと同期して動作することが可能なインバータ試験装置を提供することにある。

本発明は上記課題を解決するためになされたものであり、本発明のインバータ試験装置は、電圧指令及び周波数指令に基づいて出力電圧が所定の値に制御される被試験用の第１のインバータの模擬負荷となる第２のインバータと、前記第１のインバータの交流出力が１次側に入力され、前記第２のインバータの交流出力が２次側に入力されるインダクタもしくはトランス、もしくはトランス及びインダクタを含む回路と、前記第１のインバータの出力電流を前記第２のインバータにより制御するモータ模擬運転制御部とを備えるインバータ試験装置であって、前記モータ模擬運転制御部には、前記第１のインバータから出力電圧の位相θの情報を含む信号を受信し、該信号から前記第１のインバータの出力電圧の位相θを検出する位相検出手段と、前記第１のインバータの出力電流を検出する電流検出手段と、負荷指令信号に応じて、前記第１のインバータの出力電流を決定するための電流指令信号を生成する電流指令演算手段と、前記電流指令演算手段により生成された電流指令信号と、前記電流検出手段により検出した第１のインバータの出力電流信号とを比較し、２つの信号の誤差信号を増幅する誤差信号増幅手段と、前記誤差信号増幅手段の出力信号と、前記位相検出手段で検出した第１のインバータの出力電圧の位相θとを基に、前記電流指令信号と前記第１のインバータの出力電流信号とが一致するように、前記第２のインバータの出力電圧を制御する出力電圧制御手段と、を備えることを特徴とする。
このような構成により、第１のインバータ（被試験インバータ）が電圧型のインバータである場合に、第１のインバータから出力電圧の位相θの情報を含む信号（例えば、出力電圧指令信号）を受信し、この信号を基に第１のインバータの出力電圧の位相θを求める。そして、負荷指令に応じて、第１のインバータの出力電流を設定するための電流指令信号を生成し、この電圧指令信号と第１のインバータの出力電流の検出信号とを比較し、その誤差増幅信号と、第１のインバータの出力電圧の位相θとを基にして、第２のインバータの出力電圧を制御する。このようにして、第１のインバータの出力電流が電流指令と一致するように制御する。
これにより、電圧型インバータのインバータ試験装置において、被試験インバータ（第１のインバータ）の出力電圧を直接検出することなく、被試験インバータの出力電圧の位相θを求め、被試験インバータと同期して動作することが可能になる。

また、本発明のインバータ試験装置は、前記位相検出手段は、前記第１のインバータから、３相の内の少なくとも１相の出力電圧指令信号を受信し、前記１相の出力電圧指令信号を基に、前記第１のインバータの出力電圧の位相θを検出する位相検出回路で構成されることを特徴とする。
このような構成により、第１のインバータ（被試験インバータ）から３相の内の少なくとも１相の出力電圧指令信号を受信し、この１相の出力電圧指令信号を基に、第１のインバータの出力電圧の位相θを検出する。
これにより、電圧型インバータのインバータ試験装置において、被試験インバータの出力電圧を直接検出することなく、被試験インバータの１相の出力電圧指令信号を基に、出力電圧の位相θを求めることができる。

また、本発明のインバータ試験装置は、前記位相検出手段は、前記第１のインバータから、３相の内の少なくとも２相の出力電圧指令信号を受信し、前記２相の内の１相の出力電圧指令信号を基に、前記第１のインバータの出力電圧の位相θを検出する回路と、前記２相の出力電圧指令信号の極性関係から模擬モータの回転方向を判別する回路と、を含む位相検出回路で構成されることを特徴とする。
このような構成により、第１のインバータ（被試験インバータ）から３相の内の少なくとも２相の出力電圧指令信号を受信し、この内の１相の出力電圧指令信号を基に、第１のインバータの出力電圧の位相θを検出する。また、２相の出力電圧指令信号の極性関係から模擬モータの回転方向（（相順）を判別する。
これにより、被試験インバータから受信した２相の出力電圧指令信号を基に、この被試験インバータの出力電圧の位相θを検出すると共に、模擬モータの回転方向（相順）を判別することができる。

また、本発明のインバータ試験装置は、前記位相検出回路は、所定の周波数ｆ_ｃｌｋのクロック信号をカウントするカウンタと、前記カウンタのカウント値を取込み保持するための第１のラッチ回路と、前記カウンタのカウント値を取込み保持するために第２のラッチ回路と、前記第１のインバータから受信した１相の出力電圧指令信号の極性が所定の方向に変化する際のゼロクロス点を検出すると共に、該ゼロクロス点に同期して前記第１のラッチ回路に前記カウンタのカウント値を保持させるゼロクロス検出回路と、前記１相の出力電圧指令信号の位相θを所定の制御周期ｔｃごとに算出するための制御タイミング信号を生成する制御タイミング信号生成回路と、前記第１のラッチ回路にカウント値が保持された直後に、前記制御タイミング信号生成回路から出力される制御タイミング信号により前記第２のラッチ回路に前記カウンタのカウント値を保持させるタイミング制御回路と、前記第１のラッチ回路に保持されたカウント値と、前記第２のラッチ回路に保持されたカウント値を読み込み、前記第１の相の出力電圧指令信号の周波数ωを算出すると共に、前記制御タイミング信号ｔｃに同期して前記第１の出力電圧指令信号の位相θを算出する周波数/位相演算回路と、を備えることを特徴とする。
このような構成により、所定の周波数ｆ_ｃｌｋのクロック信号をカウントするカウンタを設け、第１のインバータ（被試験インバータ）から受信した１相の出力電圧指令信号のゼロクロス点（例えば、極性が正から負の方向に変わる場合のゼロクロス点）で第１のラッチ回路にカウンタのカウント値を保持させる。また、第１のラッチ回路にカウント値が保持された直後に、制御タイミング信号により第２のラッチ回路にカウンタのカウント値を保持させる。そして、周波数／位相演算回路では、第１のラッチ回路に保持されたカウント値と、第２のラッチ回路に保持されたカウント値を基に、第１のインバータの出力電圧の周波数ωを算出すると共に、制御タイミング信号ｔｃに同期して出力電圧指令信号の位相θを算出する。
これにより、第１のインバータから受信した出力電圧指令信号から、第１のインバータの出力電圧の位相θを容易に算出することができる。

また、本発明のインバータ試験装置は、前記周波数/位相演算回路は、前記ゼロクロス点ごとに前記第１のラッチ回路に保持されるカウント値を、Ｄｚ（ｎ）、Ｄｚ（ｎ＋１）、・・・として順次に読み込み、前記第１のインバータの出力電圧の角周波数を、ω＝２π｛ｆ_ｃｌｋ／（Ｄｚ（ｎ＋１）―Ｄｚ（ｎ））｝、として算出し、また、前記タイミング制御回路により前記第２のラッチ回路に保持されるカウント値を、Ｄｄ（ｎ）、Ｄｄ（ｎ＋１）、・・・、として順次に読み込み、前記制御タイミング信号に同期して、θ＝｛Ｄｄ（ｎ）−Ｄｚ（ｎ）＋（ｍ＋０．５）Ｄｃ｝／｛（ｆ_ｃｌｋ／ω）｝、ここで、Ｄｃ＝ｆ_ｃｌｋ・ｔｃ、ｍ＝１、２、・・・（制御タイミング信号の順番）、として、算出することを特徴とする。
このような構成により、第１のラッチ回路および第２のラッチ回路に保持されたカウント値を基に、第１のインバータの出力電圧の角周波数ωと、位相θを求めるようにしたので、これにより、第１のインバータの出力電圧の角周波数ωと位相θとを容易に求めることができる。

また、本発明のインバータ試験装置は、前記第１のインバータから２つの相の出力電圧指令信号を受信し、第１の相の出力電圧指令信号を基に前記ゼロクロス検出回路で生成されるゼロクロス点に同期して、第２の相の出力電圧指令信号を保持するサンプルホールド回路と、前記サンプルホールド回路に保持された出力電圧指令信号の極性により回転方向を判別する回転方向判別回路とを備えることを特徴とする。
このような構成により、第１のインバータ（被試験インバータ）から２相の出力電圧指令信号を受信し、１相の出力電圧指令信号のゼロクロス点（例えば、極性が正から負の方向に変わる場合のゼロクロス点）において、他の１相の信号をサンプルホールド回路に保持し、このサンプルホールド回路に保持された信号の極性を判定することにより、模擬モータの回転方向（相順）を判別する。
これにより、被試験インバータから受信した２相の出力電圧指令信号から容易に模擬モータの回転方向（相順）を求めることができる。

本発明においては、電圧型インバータのインバータ試験装置において、被試験インバータの出力電圧を直接検出することなく、被試験インバータの出力電圧の位相θを求めることができ、被試験インバータと同期して動作することが可能になる。

次に本発明を実施するための最良の形態について図面を参照して説明する。
図１は本発明によるインバータ試験装置の構成例を示す図である。

図１に示すインバータ試験装置の主回路の構成は、図５に示した従来技術のインバータ試験装置の構成例と同じである。すなわち、商用交流電源３からの交流電圧はトランス４を介して整流回路５で直流電圧に変換され、試験電圧調整用のチョッパ回路６で調整された後、供試体のインバータ（被試験インバータ）１に供給される。また、上記直流電圧はインバータ（モータ模擬負荷用インバータ）２にも供給される。

インバータ１の交流出力端子からは、ＰＷＭ変調された矩形波電圧としてのＰＷＭ１信号が出力される。このＰＷＭ１信号は、インダクタンスＬからなるフィルタ７により正弦波に変換されてトランス４１の１次側に加えられる。インバータ２の交流出力端子からは、ＰＷＭ変調された矩形波電圧としてのＰＷＭ２信号が出力される。

インバータ１から出力される上記ＰＷＭ１信号のＵ相及びＷ相の各電流ｉｕ、ｉｗが変流器８で検出されてモータ模擬運転制御部１１に加えられる。

また、モータ模擬運転制御部１１の位相検出回路１２は、インバータ１の制御回路２０からインバータ１の出力電圧指令Ｖｕ^＊、Ｖｖ^＊の信号を受信し、インバータ１の出力電圧の位相θを求める。すなわち、位相検出回路１２は、図５に示す従来例の場合と異なり、インバータ１の出力電圧Ｖｕ、Ｖｗを直接検出することなく、インバータ１の出力電圧の位相θを検出する。

また、モータ模擬運転制御部１１では、２／３相変換回路４４により、出力電流ｉｕ、ｉｗを位相θに基づいて３相→２相変換して、模擬モータの回転子での直交座標ｄ、ｑ軸上の電流ｉｄ、ｉｑを得る。

一方、電流指令演算回路４５では、負荷指令に基づいて決定される電流の振幅位相を持つ電流指令信号ｉｄ^＊、ｉｑ^＊を生成する。この電流指令信号ｉｄ^＊、ｉｑ^＊は、負荷指令と模擬モータの特性（モータパラメータ）とに基づいて算出される。

そして、電流指令信号ｉｄ^＊、ｉｑ^＊とｉｄ、ｉｑとを比較し、誤差信号を誤差信号増幅回路４６により増幅することにより電圧指令Ｖｄ^＊、Ｖｑ^＊が得られる。

このＶｄ^＊、Ｖｑ^＊を位相θに基づいて、２／３相変換回路４７により２相→３相変換することにより、電圧指令信号Ｖｏｕ^＊、Ｖｏｖ^＊、Ｖｏｗ^＊が得られる。そして、この相電圧指令信号Ｖｏｕ^＊、Ｖｏｖ^＊、Ｖｏｗ^＊に基づいてＰＷＭ回路４８によりインバータ２のゲート信号を生成することができる。

図１に示す構成により、インバータ１の出力電圧が所定の値の状態において、インバータ２の出力電流の振幅・位相を制御することにより、インバータ１にモータが接続されているのと同等の状態でインバータ１の試験を行うことができ、モータの任意の運転条件に応じて任意の負荷インピーダンスを設定して、インバータ１の試験を行うことができる。
尚、図１の構成例では、被試験インバータ１の出力側とモータ模擬負荷用インバータ２の出力側とをトランス４１を介して接続するようにしているが、これに限らず、トランス４１の代わりにインダクタもしくはトランス、もしくはトランス及びインダクタを含む回路のいずれかに置換するように構成してもよい。

また、図２は、供試体のインバータ１の構成例を示す図であり、ごく一般的な電圧型のインバータの例である。

このインバータ１では、周波数指令Ｆに対し、乗算器２１により回転方向（正転：１または逆転：−１）を乗算し、これを積分器２２により積分し出力電圧の位相θを求め、ｓｉｎ信号発生器２３Ａ、２３Ｂ、２３Ｃにより各相のｓｉｎ信号（２π／３の位相差を持つ信号）を生成する。そして、乗算器２４Ａ、２４Ｂ、２４Ｃにより、各相のｓｉｎ信号と電圧指令値とを乗算し、各相の出力電圧指令信号Ｖｕ^＊、Ｖｖ^＊、Ｖｗ^＊を生成する。この出力電圧指令信号Ｖｕ^＊、Ｖｖ^＊、Ｖｗ^＊をＰＷＭ回路２５によりＰＷＭ変調し、主回路２６のスイッチング素子（例えば、ＩＧＢＴなど）をＯＮ・ＯＦＦ制御する。

そして、インバータ１は、ｓｉｎ信号発生器２３Ａおよび乗算器２４Ａにより生成された出力電圧指令信号Ｖｕ^＊と、ｓｉｎ信号発生器２３Ｂおよび乗算器２４Ｂにより生成された出力電圧指令信号Ｖｖ^＊とを、モータ模擬運転制御部１１内の位相検出回路１２に出力する。

位相検出回路１２は、インバータ１から受信した出力電圧指令信号Ｖｕ^＊と、出力電圧指令信号Ｖｖ^＊とを基に、インバータ１の出力電圧の位相θを算出する。

このように、供試体となるインバータ１から位相θの情報を含む信号を得られる場合には、これを基に、インバータ１の出力電圧の位相θを求めることができ、インバータ１とインバータ試験装置との同期を取って負荷試験を行うことができる。

また、図３は、モータ模擬運転制御部１１内の位相検出回路１２の構成例を示す図であり、図４は、位相検出回路１２の動作を説明するためのタイミングチャートである。
図４に示すタイミングチャートにおいて、図（Ａ）は、カウンタ３３のカウント値の状態を示し、図（Ｂ）は第１のインバータから受信した出力電圧指令信号Ｖｕ^＊を示し、図（Ｃ）は出力電圧指令信号Ｖｖ^＊を示し、図（Ｄ）は比較器３５の出力信号を示し、図（Ｅ）は周期ｔｃの制御タイミング信号（パルス信号）を示し、図（Ｆ）は位相θ（出力電圧指令信号Ｖｕ^＊の相）を示している。

図３において、インバータ１からの出力電圧指令信号Ｖｕ^＊は比較器３５に（−）入力端子に入力される。この比較器３５の（＋）入力端子はＧＮＧ（０レベル）に接続されているため、この比較器３５により出力電圧指令信号Ｖｕ^＊のゼロクロス検出が行われる。この電圧指令信号Ｖｕ^＊と比較器３５の出力の関係は図４（Ｃ）、（Ｄ）に示すようになる。すなわち、比較器３５の出力は電圧指令信号Ｖｕ^＊の極性に応じて反転する矩形波信号となる。本例では、出力電圧指令信号Ｖｕ^＊の極性が正から負に変わる時点、すなわち矩形波信号の立上りエッジの時点をゼロクロス点としいる。

サンプルホールド（ＳＨ）回路３６は、比較器３５の出力信号の立上がりエッジにより電圧指令信号Ｖｖ^＊の値を取り込み保持する回路である。回転方向判別回路３７では、サンプルホールド（ＳＨ）回路３６に保持された信号の極性を判別することにより回転方向（インバータ１の出力電圧の相順）を判別し、回転方向信号Ｄｓ（０：正転、１：逆転）を出力する。

カウンタ３３は、周波数ｆ_ｃｌｋ［Ｈｚ］のクロック信号ＣＬＫを計数するカウンタである。このカウンタ３３のクロック信号ＣＬＫの計数値はラッチ回路（１）３１とラッチ回路（２）３２に取り込まれ保持される。

ラッチ回路（１）３１では、比較器３５の出力の立上りエッジ（ゼロクロス点）に同期して、カウンタ３３のカウント値を取り込み保持する。すなわち、図４（Ａ）に示すように、比較器３５の出力の立上りエッジに同期して、カウンタ３３のカウント値を、Ｄｚ（ｎ）、Ｄｚ（ｎ＋１）、・・・、として順次に取込み保持する。なお、Ｄｚ（ｎ）は、ある時点のゼロクロス点におけるカウンタ３３のカウント値を示し、Ｄｚ（ｎ＋１）は次の時点のゼロクロス点におけるカウンタ３３のカウント値を示している。

周波数／位相演算回路３９では、ラッチ回路（１）に保持されたカウント値、Ｄｚ（ｎ）、Ｄｚ（ｎ＋１）を順次に読み込み、以下の式により、インバータ１から出力される出力電圧の角周波数を求めることができる。 ω＝２π｛ｆ_ｃｌｋ／（Ｄｚ（ｎ＋１）―Ｄｚ（ｎ））｝、

また、タイミング制御回路３４は、制御タイミング信号生成回路３８により生成される周期ｔｃの制御タイミング信号（図４（Ｅ）を参照）と、比較器３５からのゼロクロス信号とを入力とし、図４（Ａ）に示すように、ラッチ回路（１）３１にカウント値が保持された直後に、制御タイミング信号の立上りエッジに同期してラッチ回路（２）３２にカウント値を保持させるように動作する。ラッチ回路（２）３２には、カウント値、Ｄｄ（ｎ）、Ｄｄ（ｎ＋１）、・・・、が順次に取込まれ保持される。なお、Ｄｄ（ｎ）は、ある時点のゼロクロス点の直後の制御タイミング信号の立上りエッジにおけるカウンタ３３のカウント値を示し、Ｄｄ（ｎ＋１）は次の時点のゼロクロス点の直後の制御タイミング信号の立上りエッジにおけるカウンタ３３のカウント値を示している。

そして、周波数／位相演算回路３９では、ラッチ回路（２）３２に保持されたカウント値、カウント値、Ｄｄ（ｎ）、Ｄｄ（ｎ＋１）、・・・、を順次に取込み、図４（Ｆ）に示すように、制御タイミングク信号の制御周期ｔｃの中間の時間で電圧指令信号ＶＵ^＊の位相θを計算する。本例では制御タイミング信号の立下がりエッジの時点で位相θの演算を行う。

ここで、位相θは以下の式で算出することができる、
θ＝｛Ｄｄ（ｎ）−Ｄｚ（ｎ）＋（ｍ＋０．５）Ｄｃ｝／｛（ｆ_ｃｌｋ／ω）｝、
ここで、Ｄｃ＝ｆ_ｃｌｋ・ｔｃ、
ｍ＝１、２、・・・（制御タイミングクロック信号の順番）、
を示している。

以上説明した構成により位相検出回路１２においては、インバータ１から受信した出力電圧指令信号Ｖｕ^＊、Ｖｖ^＊を基に、インバータ１の出力電圧の周波数ω、位相θ、および模擬モータの回転方向（相順）を検出することができ、インバータ１と同期を取りながら、インバータ１の負荷試験を行うことができる。

以上、本発明の実施の形態について説明したが、本発明のインバータ試験装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

本発明においては、被試験インバータの出力電圧を直接検出することなく、被試験インバータの出力電圧の位相θを求めることができるので、本発明は、電圧型インバータのインバータ試験装置等に有用である。

本発明のインバータ試験装置の構成例を示す図である。 被試験インバータ１の構成例を示す図である。 位相検出回路１２の構成例を示す図である。 位相検出回路１２の動作を説明するためのタイミングチャートである。 従来のインバータ試験装置の構成例を示す図である。

符号の説明

１、１Ａ インバータ（被試験インバータ）
２ インバータ（モータ模擬負荷用インバータ）
３ 商用交流電源
４ トランス
５ 整流回路
６ チョッパ回路
７ フィルタ
８ 変流器
１１、１１Ａ モータ模擬運転制御部
１２ 位相検出回路
２０ 制御回路
２１ 乗算器
２２ 積分器
２３Ａ、２３Ｂ、２３Ｃ ｓｉｎ信号発生器
２４Ａ、２４Ｂ、２４Ｃ 乗算器
２５ ＰＷＭ回路
２６ 主回路
３１ ラッチ回路（１）
３２ ラッチ回路（２）
３３ カウンタ
３４ タイミング制御回路
３５ 比較器
３６ サンプルホールド（ＳＨ）回路
３７ 回転方向判別回路
３８ 制御タイミング信号生成回路
３９ 周波数／位相演算回路
４１ トランス
４２ 制御回路
４３ 電圧位相検出回路
４４ ２／３相変換回路
４５ 電流指令演算回路
４６ 誤差信号増幅回路
４７ ２／３相変換回路
４８ ＰＷＭ回路

Claims (6)

1. 電圧指令及び周波数指令に基づいて出力電圧が所定の値に制御される被試験用の第１のインバータの模擬負荷となる第２のインバータと、前記第１のインバータの交流出力が１次側に入力され、前記第２のインバータの交流出力が２次側に入力されるインダクタもしくはトランス、もしくはトランス及びインダクタを含む回路と、前記第１のインバータの出力電流を前記第２のインバータにより制御するモータ模擬運転制御部とを備えるインバータ試験装置であって、
   前記モータ模擬運転制御部には、
   前記第１のインバータから出力電圧の位相θの情報を含む信号を受信し、該信号から前記第１のインバータの出力電圧の位相θを検出する位相検出手段と、
   前記第１のインバータの出力電流を検出する電流検出手段と、
   負荷指令信号に応じて、前記第１のインバータの出力電流を決定するための電流指令信号を生成する電流指令演算手段と、
   前記電流指令演算手段により生成された電流指令信号と、前記電流検出手段により検出した第１のインバータの出力電流信号とを比較し、２つの信号の誤差信号を増幅する誤差信号増幅手段と、
   前記誤差信号増幅手段の出力信号と、前記位相検出手段で検出した第１のインバータの出力電圧の位相θとを基に、前記電流指令信号と前記第１のインバータの出力電流信号とが一致するように、前記第２のインバータの出力電圧を制御する出力電圧制御手段と、
   を備えることを特徴とするインバータ試験装置。
2. 前記位相検出手段は、
   前記第１のインバータから、３相の内の少なくとも１相の出力電圧指令信号を受信し、
   前記１相の出力電圧指令信号を基に、前記第１のインバータの出力電圧の位相θを検出する位相検出回路で構成されること
   を特徴とする請求項１に記載のインバータ試験装置。
3. 前記位相検出手段は、
   前記第１のインバータから、３相の内の少なくとも２相の出力電圧指令信号を受信し、
   前記２相の内の１相の出力電圧指令信号を基に、前記第１のインバータの出力電圧の位相θを検出する回路と、
   前記２相の出力電圧指令信号の極性関係から模擬モータの回転方向を判別する回路と、
   を含む位相検出回路で構成されること
   を特徴とする請求項１に記載のインバータ試験装置。
4. 前記位相検出回路は、
   所定の周波数ｆ_ｃｌｋのクロック信号をカウントするカウンタと、
   前記カウンタのカウント値を取込み保持するための第１のラッチ回路と、
   前記カウンタのカウント値を取込み保持するために第２のラッチ回路と、
   前記第１のインバータから受信した１相の出力電圧指令信号の極性が所定の方向に変化する際のゼロクロス点を検出すると共に、該ゼロクロス点に同期して前記第１のラッチ回路に前記カウンタのカウント値を保持させるゼロクロス検出回路と、
   前記１相の出力電圧指令信号の位相θを所定の制御周期ｔｃごとに算出するための制御タイミング信号を生成する制御タイミング信号生成回路と、
   前記第１のラッチ回路にカウント値が保持された直後に、前記制御タイミング信号生成回路から出力される制御タイミング信号により前記第２のラッチ回路に前記カウンタのカウント値を保持させるタイミング制御回路と、
   前記第１のラッチ回路に保持されたカウント値と、前記第２のラッチ回路に保持されたカウント値を読み込み、前記第１の相の出力電圧指令信号の周波数ωを算出すると共に、前記制御タイミング信号ｔｃに同期して前記第１の出力電圧指令信号の位相θを算出する周波数/位相演算回路と、
   を備えることを特徴とする請求項２または請求項３に記載のインバータ試験装置。
5. 前記周波数/位相演算回路は、
   前記ゼロクロス点ごとに前記第１のラッチ回路に保持されるカウント値を、Ｄｚ（ｎ）、Ｄｚ（ｎ＋１）、・・・として順次に読み込み、前記第１のインバータの出力電圧の角周波数を、
   ω＝２π｛ｆ_ｃｌｋ／（Ｄｚ（ｎ＋１）―Ｄｚ（ｎ））｝、
   として算出し、
   また、前記タイミング制御回路により前記第２のラッチ回路に保持されるカウント値を、Ｄｄ（ｎ）、Ｄｄ（ｎ＋１）、・・・、として順次に読み込み、前記制御タイミング信号に同期して、
   θ＝｛Ｄｄ（ｎ）−Ｄｚ（ｎ）＋（ｍ＋０．５）Ｄｃ｝／｛（ｆ_ｃｌｋ／ω）｝、
   ここで、Ｄｃ＝ｆ_ｃｌｋ・ｔｃ、
   ｍ＝１、２、・・・（制御タイミング信号の順番）、
   として、
   算出することを
   特徴とする請求項４に記載のインバータ試験装置。
6. 前記第１のインバータから２つの相の出力電圧指令信号を受信し、
   第１の相の出力電圧指令信号を基に前記ゼロクロス検出回路で生成されるゼロクロス点に同期して、第２の相の出力電圧指令信号を保持するサンプルホールド回路と、
   前記サンプルホールド回路に保持された出力電圧指令信号の極性により回転方向を判別する回転方向判別回路と
   を備えることを特徴とする請求項４または請求項５に記載のインバータ試験装置。

Images