JP2005130671A - インバータ試験装置 - Google Patents

Abstract

【課題】 被試験インバータが電圧形インバータである場合に、試験に必要な被試験インバータの出力電圧の位相や周波数を正確に検出することができるインバータ試験装置を提供する。
【解決手段】 積分器２０１は入力された周波数指令信号を積分し位相値を得る。サイン関数発生器２０２ａ、２０２ｂ、２０２ｃは得られた位相値を所定の値だけシフトして関数値を発生する。複数の乗算器２０３はサイン関数発生器２０２ａ、２０２ｂ、２０２ｃの出力と入力された電圧指令信号とを乗算する。ＰＷＭ制御部Ａ２０４はゲート信号を発生し、被試験インバータを制御する。一方、サイン関数発生器２０２ａ、２０２ｂは外部にも信号を出力し、擬似負荷用インバータの制御に用いる。
【選択図】 図１

Description

本発明は、主にモータを疑似負荷用インバータによってシミュレートした疑似負荷によって、被試験インバータの試験を行うインバータ試験装置に係り、特に電圧形インバータの試験時に必要な被試験インバータの出力電圧の位相および周波数の検出の改善を図ったインバータ試験装置に関する。

従来、モータを負荷とするインバータの試験において、負荷状態の自由度に制約があり、構成が複雑になりがちなＬ（インダクタ）、Ｒ（抵抗）並びにスイッチ群の組み合わせからなる擬似負荷に代わり、インバータをもう一系統設けて、それを疑似負荷として出力電圧の振幅・位相を制御することにより、実際の負荷であるモータを模擬的に運転した状態を作り出し、任意の運転条件で任意の負荷におけるインバータの試験を行うことができるシステムが開発されている。図６は、従来のインバータ試験装置の構成を示すブロック図である。
（例えば、特許文献１、特許文献２参照）。
特開２００３−１５３５４６号公報 特開２００３−１５３５４７号公報

電圧形インバータを試験する際に、被試験インバータの出力電圧の基本波位相（角度）を正確に検出することが必要であるが、被試験インバータの出力電圧はＰＷＭ波形であるため、フィルタ等を用いて基本波成分のみを取り出してそのゼロクロス時間、周波数から位相変化を検出する必要がある。具体的には、図６に示す被試験インバータ１の出力電圧Ｖu、Ｖwをモータ模擬運転制御部１１の入力端Ｉvp1、Ｉvp2から入力して、内部のフィルタを用いて基本波成分のみを取り出して位相の検出を行っている。ここで、位相とは、出力電圧をＡ×ｓｉｎ（θ）とした時のθ（= ωoｔ＋φ）の値を言う。
しかしながら、この手法を用いて周波数は正確に検出することができるが、位相はフィルタの持つ位相特性のために正確に検出することが困難であるという問題があった。特に、ＰＷＭ周波数とインバータ出力の基本波周波数との比が１０〜２０倍以下の場合、フィルタの遮断帯域に近い周波数領域では位相の変化が顕著に現れるので、この問題が顕著になる。

本発明は、上記事情を考慮してなされたもので、その目的は、被試験インバータが電圧形インバータである場合に、試験に必要な被試験インバータの出力電圧の位相や周波数を正確に検出することができるインバータ試験装置を提供することにある。

上記目的を達成するために、この発明では、以下の手段を提案している。
請求項１に係る発明は、インバータ試験装置であって、被試験用の第１のインバータを制御する第１の制御手段と、前記被試験用の第１のインバータに対して、モータの運転を模擬する疑似負荷となる第２のインバータと、前記第１のインバータの実負荷であるモータについて設定された運転条件およびモータ特性に基づいて、前記第２のインバータを制御する制御信号を生成することにより、モータの運転を模擬する第２の制御手段とを備えるインバータ制御装置において、前記第２の制御手段が、前記第１の制御手段において前記第１のインバータの制御に用いている信号に基づいて、前記第２のインバータの制御に用いる、前記第１のインバータの出力電圧の位相の値を算出することを特徴とする。
この発明によれば、インバータ試験装置内の第２の制御手段が、第１の制御手段における演算処理にて得られるデータに基づいて、第２のインバータの制御に必要な、第１のインバータの出力電圧の位相の値を得るので、フィルタの位相特性やノイズによって影響を受けることなく正確に得られ、高精度で安定した制御を行うことができる。

請求項２に係る発明は、請求項１に記載のインバータ試験装置であって、前記第１のインバータの出力周波数を設定する信号を積分して位相を算出する積分手段と、前記積分手段から得られる位相から三相交流の各相の位相を決定する演算処理を施す相電圧位相基準信号発生手段と、前記相電圧位相基準信号発生手段からの出力信号と前記第１のインバータの出力電圧の振幅を定義する信号によって前記第１のインバータのスイッチング素子を制御する信号を発生するゲート制御手段とを備える第１の制御手段において、前記相電圧基準信号発生手段が、前記ゲート制御手段と前記第２の制御手段に信号を出力することを特徴とする。
この発明によれば、相電圧位相基準信号発生手段が、第１のインバータの出力電圧の位相の情報を第２の制御手段にも分配する回路構成としたため、第２の制御手段が、第２のインバータの制御において必要な、第１のインバータの出力電圧の位相を得ることが可能になる。

請求項３に係る発明は、請求項２に記載のインバータ試験装置であって、前記相電圧位相基準信号発生手段が、三角関数発生器であることを特徴とする。
この発明によれば、相電圧位相基準信号発生手段が、三角関数演算を行うことによって、第１のインバータの出力電圧の位相の情報を、次の処理工程（乗算手段および第２の制御手段）に伝達することが可能になる。

請求項４に係る発明は、請求項２に記載のインバータ試験装置であって、前記相電圧基準信号発生手段が、前記積分手段から得られる位相から基本波周波数が一致する矩形波信号を発生させ、前記第２の制御手段に信号を出力することを特徴とする。
この発明によれば、相電圧位相基準信号発生手段が、第１のインバータの出力電圧の位相の情報に基づいて、基本周波数が一致する矩形波信号を第２の制御手段に出力する回路構成としたため、第２の制御手段が、第１のインバータの出力電圧の位相に同期させて、第２のインバータの制御を行うことが可能になる。

請求項５に係る発明は、請求項１〜請求項３のいずれかの項に記載のインバータ試験装置であって、前記第２の制御手段が、前記第１のインバータの上下スイッチング素子の短絡防止時間のために生ずる前記第１のインバータの出力電圧位相のずれを補正する位相補正手段を備えたことを特徴とする。
この発明によれば、電圧指令信号によって制御される第１のインバータにおける短絡防止時間のために発生し得る、電圧指令信号と出力電圧との位相のずれを補正し、モータのシミュレーションの精度を向上させることが可能になる。

本発明によれば、電圧形の被試験インバータの試験に必要な、被試験インバータの出力電圧の位相や周波数を正確に検出することができる効果がある。

以下、本発明の第１の実施形態を図面を参照して説明する。
図２は本発明の第１の実施形態によるインバータ試験装置を示す回路構成図である。この図において、インバータ試験装置は、被試験インバータ１（以下、インバータ１と言う）と、疑似負荷用インバータ２（以下、インバータ２と言う）を応用しモータを模擬する擬似負荷２１と、直流電源５と、チョッパ回路６とから構成される。インバータ１は、出力端子からＰＷＭ変調された矩形波電圧ＰＷＭ1 を出力する。また、インバータ１内のスイッチング素子のＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｔｒ1〜Ｔｒ6の切換を行う被試験インバータ制御部２０（第１の制御手段）がインバータ１内に含まれている。直流電源５は、試験電圧調整用のチョッパ回路６に直流電圧Ｅ1を供給し、チョッパ回路６は入力された直流電圧を調整してインバータ１に出力する。また、直流電源５は、インバータ２にも直流電圧Ｅ1を供給する。

図１は、被試験インバータ制御部２０の構成を示すブロック図である。被試験インバータ制御部２０は、積分器２０１（積分手段）と、サイン関数発生器２０２ａ、２０２ｂ、２０２ｃ（相電圧位相基準信号発生手段）と、乗算器２０３（乗算手段）と、インバータ１を制御するＰＷＭ制御部Ａ２０４（ゲート制御手段）とから構成されている。被試験インバータ制御部２０は、電圧振幅指令信号と周波数指令信号に応じて被試験インバータ１の出力電圧を所定の値に制御する。

積分器２０１は入力端Ｉcfrから周波数指令信号を入力され、該信号を積分し、インバータ１の出力電圧の位相を算出し、サイン関数発生器２０２ａ、２０２ｂ、２０２ｃへ出力する。サイン関数発生器２０２ａ、２０２ｂ、２０２ｃは積分器２０１から出力される位相に対して、それぞれ位相を０°、１２０°、２４０°シフトして正弦関数演算を行い、それぞれ、複数の乗算器２０３へ出力する。乗算器２０３は、サイン関数発生器２０２ａ、２０２ｂ、２０２ｃから出力された信号と、入力端Ｉcvoから入力された電圧指令信号とを乗算し、ＰＷＭ制御部Ａ２０４に出力する。ＰＷＭ制御部Ａ２０４は乗算器２０３の出力に基づいてインバータ１内のＩＧＢＴ Ｔｒ1〜Ｔｒ6のゲートを駆動するゲート信号Ａを生成し、出力端Ｏci1〜Ｏci3からインバータ１へ出力する。

通常使用される被試験インバータ制御部２０は上述した構成をとるが、本発明においてはサイン関数発生器２０２ａ、サイン関数発生器２０２ｂと乗算器２０３との結線部から信号を取り出し、出力端Ｏph1およびＯph2から、後述するモータ模擬運転制御部１１の入力端Ｉvp1およびＩvp2にも該信号Ｓph1およびＳph2を出力する構成とする。
尚、被試験インバータ制御部２０は、顧客側の管轄の設備である場合があり、この場合は、顧客側に該信号をインバータ試験装置用に取り出すことを要請することになる。
また、モータの回転動作の模擬について、回転方向を固定するか、別途回転方向を設定する場合は、信号Ｓph1およびＳph2のうちのどちらか一方のみを出力すればよい。

擬似負荷２１は、インバータ２と、フィルタ７と、トランス８と、フィルタ９と、変流器１０と、モータ模擬運転制御部１１（第２の制御手段）とから構成され、インバータ１に接続されて、実際のモータを模擬する。トランス８は、その巻数比によってインバータ１に対してモータ模擬を行うために必要な電圧を得ると同時に、インバータ１とインバータ２の出力電圧の中性電位差による電流を防止する。尚、トランス８は、直流電圧Ｅ1と直流電圧Ｅ2が互いに絶縁され、制御に必要な電圧関係があれば不要となる。

次に、擬似負荷２１が実際のモータを模擬する原理を説明する。
インバータ１から出力された矩形波電圧ＰＷＭ1が、インダクタンスＬからなるフィルタ７により正弦波に変換されてトランス８の１次側に加えられる。一方、インバータ２が、交流出力端子からＰＷＭ変調された矩形波電圧ＰＷＭ2を出力し、この矩形波電圧ＰＷＭ2は、インダクタンスｌ、コンデンサｃ、抵抗ｒからなるフィルタ９を介して基本波の正弦波が取り出され、トランス８の２次側に加えられる。これによりインバータ１とインバータ２がトランス８を介して接続されることとなり、インバータ２の出力電圧の振幅・位相を制御することにより、インバータ１から見たインピーダンスが変化し、インバータ１の出力電圧に対して所望の力率（位相差）と振幅の電流を流し、実際の負荷であるモータを模擬的に運転した状態とすることができる。これにより、任意の運転条件で任意の負荷におけるインバータ１の試験を行うことができる。

図３は、モータ模擬運転制御部１１の構成を示すブロック図である。モータ模擬運転制御部１１は、電圧位相検出回路４１と、三相−二相変換器４２と、電流振幅位相決定器４３と、比例積分演算器（ＰＩ：Proportional Integral）４４と、複数の加算器４５と、二相−三相変換器４６と、インバータ２を制御するＰＷＭ制御部Ｂ４７とから構成されている。

電圧位相検出回路４１は、入力端Ｉvp1およびＩvp2から入力された電圧より、インバータ１の出力電圧位相を算出し、ＤＳＰ(Digital Signal Processor)によって実現される三相−二相変換器４２および二相−三相変換器４６に出力する。三相−二相変換器４２は、入力端Ｉip1およびＩip2から入力された三相電流ｉu ，ｉwを、電圧位相検出回路４１から算出された位相に基づいて三相−二相変換（ｄ−ｑ変換）し、二相電流ｉd ，ｉq を得て加算器４４の負入力端に出力する。電流振幅−位相決定器４３は入力端Ｉcldから負荷指令信号が入力され、該負荷指令信号に基づいて決定される電流振幅−位相を持つ二相電流ｉd * ，ｉq * を得て加算器４４の正入力端に出力する。加算器４４はこれらの信号の加算結果を比例積分演算器４５に出力する。比例積分演算器４５は、該信号について比例積分演算を行い、二相電圧Ｖd * ，Ｖq * を得て二相−三相変換器４６に出力する。二相−三相変換器４６は、これら二相電圧Ｖd * ，Ｖq * が入力され、電圧位相検出回路４１によって算出された位相に基づいて二相−三相変換を行い、相電圧指令信号Ｖou* ，Ｖov* ，Ｖow* を得てＰＷＭ制御部Ｂ４７に出力する。ＰＷＭ制御部Ｂ４７は、この相電圧指令信号に基づいてインバータ２のゲート信号Ｂを生成し、出力端Ｏgtから出力してインバータ２の制御を行う。

通常使用されるモータ模擬運転制御部１１は、図６に示すように、インバータ１の出力電圧Ｖu、Ｖwをモータ模擬運転制御部１１の入力端Ｉvp1、Ｉvp2から入力してインバータ１の出力電圧の位相の検出を行う構成としている。一方、本発明においては、図２に示すように、被試験インバータ制御部２０の出力端Ｏph1およびＯph2とモータ模擬運転制御部１１の入力端Ｉvp1、Ｉvp2とを接続して、信号Ｓph1、Ｓph2を入力端Ｉvp1、Ｉvp2から入力してインバータ１の出力電圧の位相の検出を行う構成としている。

次に、この実施形態の動作を図２を参照して説明する。
インバータ試験装置の各部の電源が投入され、試験がスタートする。直流電源５はチョッパ回路６に直流電圧Ｅ1を供給する。チョッパ回路６はインバータ１の運転状況を制御すべく、直流電圧Ｅ1を調整して、インバータ１へ直流入力電圧Ｅ2を供給する。

次に、この実施形態における被試験インバータ制御部２０の動作を図１と図２を参照して説明する。
積分器２０１は、オペレータが入力した周波数指令信号を積分し位相θ1を算出する。算出された位相θ1は、サイン関数発生器２０２ａ、２０２ｂ、２０２ｃに入力されて正弦波演算され、その結果出力が個別の乗算器２０３に入力され、オペレータが入力した電圧指令信号と乗算され、ＰＷＭ制御部Ａ２０４に入力される。ＰＷＭ制御部Ａ２０４はインバータ１に、インバータ１内のＩＧＢＴ Ｔｒ1〜Ｔｒ6のゲート信号Ａを出力し、インバータ１の出力電圧を制御する。これにより、インバータ１はフィルタ７を介して矩形波電圧ＰＷＭ1をトランス８に供給する。
また、サイン関数発生器２０２ａおよび２０２ｂは信号Ｓph1およびＳph2をモータ模擬運転制御部１１に出力する。

一方、擬似負荷２１内では、インバータ２が直流電源５から直流電圧Ｅ1を供給される。モータ模擬運転制御部１１は、負荷指令信号、電流ｉu ，ｉwおよび信号Ｓph1およびＳph2を受けて、インバータ２を制御するゲート信号を算出し、インバータ２を制御する。

次に、この実施形態におけるモータ模擬運転制御部１１の動作を図２と図３を参照して説明する。
電圧位相検出回路４１は、被試験インバータ制御部２０から出力された信号Ｓph1およびＳph2からインバータ１の出力電圧の位相θ2を算出する。三相−二相変換器４２は電流ｉu 、ｉw をθ2に基づいて三相−二相変換して二相電流ｉd ，ｉq を得る。電流振幅位相決定器４３は、負荷指令信号に基づいて決定される電流の振幅・位相を持つ二相電流ｉd * 、ｉq * を発生し、加算器４４によって二相電流ｉd ，ｉq と突き合わされ、比例積分演算器４５で変換されて、二相電圧Ｖd * ，Ｖq * が得られる。二相−三相変換器４６は、二相電圧Ｖd * ，Ｖq * をθ2に基づいて二相−三相変換することにより、相電圧指令信号Ｖou* ，Ｖov* ，Ｖow* を得て、相電圧指令信号に基づいてＰＷＭ制御部Ｂ４７によりインバータ２のゲート信号Ｂを生成する。

インバータ２は、上記の過程によりモータを模擬するように制御され、矩形波電圧ＰＷＭ2を出力し、フィルタ９を介してトランス８に供給する。以上の動作により、実際のモータを模擬する動作を行う。

以上のように、上記実施形態によれば、インバータ試験装置が、被試験インバータの制御回路内部で決定された三相交流の位相情報を、擬似負荷用インバータの制御回路に入力して位相を算出する回路を備えたので、位相情報が演算処理のみによって、フィルタの位相特性やノイズによって影響を受けることなく正確に得ることができる。

次に、この発明の第２の実施形態について説明する。
第２の実施形態によるインバータ試験装置のブロック構成は図２と類似しているが、モータ模擬運転制御部１１ｂならびに周辺の構成および動作が第１の実施形態におけるモータ模擬運転制御部１１ａならびに周辺と異なっている。図４は、第２の実施形態によるインバータ試験装置の構成を示すブロック図である。図５は、同実施形態のモータ模擬運転制御部１１ｂの構成を示すブロック図である。
以下、図に従ってこの実施形態の構成を説明する。

モータ模擬運転制御部１１ｂは、第１の実施形態によるモータ模擬運転制御部１１ａと比較して、位相補正器４４１とそれに接続される入力端ＩE2、Ｉvo、Ifc、ＩTDが追加されている。これにより、図４ならびに図５は、上述した構成要素が追加されていることが図２ならびに図３と異なっている。位相補正器４４１は、電圧位相検出回路４１と、三相−二相変換器４２および二相−三相変換器４６との間に介挿される。また、位相補正器４４１は電流振幅−位相決定器４３の力率の情報の出力端と接続される。

次に、第２の実施形態のモータ模擬運転制御部１１ｂの動作を図４と図５を参照して説明する。
電圧位相検出回路４１は、被試験インバータ制御部２０から出力された信号Ｓph1およびＳph2からインバータ１の出力電圧の位相θ2を算出し、位相補正器４４１に出力する。位相補正器４４１は、インバータ１の直流電圧Ｅ2、出力電圧の電圧振幅（または変調率）Ｖo、ＰＷＭ制御部Ａ２０４のキャリア周波数ｆc、ならびに短絡防止時間TDが、それぞれ入力端ＩE2、Ｉvo、Ｉfc、ＩTD、から入力され、また、電流振幅−位相決定器４３から力率の情報Ｐhiが入力される。位相補正器４４１は、これらのデータから位相の補正データを算出し、電圧位相検出回路４１から出力された位相θ2にこの補正データを加算して得られた位相θ2’を三相−二相変換器４２および二相−三相変換器４６に出力する。

以下、第１の実施形態と同様に、三相−二相変換器４２は電流ｉu 、ｉw をθ2’に基づいて三相−二相変換して二相電流ｉd ，ｉq を得る。電流振幅位相決定器４３は、負荷指令信号に基づいて決定される電流の振幅・位相を持つ二相電流ｉd * 、ｉq * を発生し、加算器４４によって二相電流ｉd ，ｉq と突き合わされ、比例積分演算器４５で変換されて、二相電圧Ｖd * ，Ｖq * が得られる。二相−三相変換器４６は、二相電圧Ｖd * ，Ｖq * をθ2’に基づいて二相−三相変換することにより、相電圧指令信号Ｖou* ，Ｖov* ，Ｖow* を得て、相電圧指令信号に基づいてＰＷＭ制御部Ｂ４７によりインバータ２のゲート信号Ｂを生成する。

上記実施形態によれば、インバータ試験装置が、電圧指令信号によって制御される第１のインバータにおける、電圧指令信号と出力電圧との位相のずれを補正し、モータのシミュレーションの精度を向上させることが可能になる。

第１の実施形態において、インバータ１を制御する周波数指令信号からインバータ２の制御に用いる位相を算出し、インバータの出力電圧から位相を取り出して制御に使用する方法によって、位相を正確に捕捉することができる。しかし、通常、インバータ内の上下のスイッチング素子の短絡防止のために、上下のスイッチング素子をオフする時間を設けているために、この時間の出力電圧は負荷電流の向きによって決まりインバータ１の出力電圧指令信号と実際の出力電圧との間にタイミング差（位相のずれ）が発生する。第２の実施形態により、上記の問題を回避することができる。

また、インバータ１の制御法によって、被試験インバータ制御部２０で算出された位相θ1が、モータ模擬運転制御部１１ｂ内で使用する位相θ2としてそのまま使用できるなら、使用してもよい。

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲での設計変更も含まれる。

本発明の第１の実施形態に係る被試験インバータの制御回路のブロック図である。 同実施形態のインバータ試験装置のブロック図である。 同実施形態の擬似負荷用インバータの制御回路のブロック図である。 本発明の第２の実施形態に係るインバータ試験装置のブロック図である。 同実施形態の擬似負荷用インバータの制御回路のブロック図である。 従来のインバータ試験装置のブロック図である。

符号の説明

１ 被試験インバータ
２ 疑似負荷用インバータ
５ 直流電源
６ チョッパ回路
７、９ フィルタ
８ トランス
１０ 変流器
１１ａ、１１ｂ モータ模擬運転制御部（第２の制御手段）
２０ 被試験インバータ制御部（第１の制御手段）
２１ 擬似負荷
４１ 電圧位相検出回路
４２ 三相−二相変換器
４３ 電流振幅位相決定器
４４ 加算器
４５ 比例積分演算器（ＰＩ：Proportional Integral）
４６ 二相−三相変換器
４７ インバータ２のＰＷＭ制御部Ｂ
２０１ 積分器（積分手段）
２０２ａ、２０２ｂ、２０２ｃ サイン関数発生器（相電圧位相基準信号発生手段）
２０３ 乗算器（乗算手段）
２０４ インバータ１のＰＷＭ制御部Ａ（ゲート制御手段）
４４１ 位相補正器（位相補正手段）

Claims (5)

1. 被試験用の第１のインバータを制御する第１の制御手段と、
   前記被試験用の第１のインバータに対して、モータの運転を模擬する疑似負荷となる第２のインバータと、
   前記第１のインバータの実負荷であるモータについて設定された運転条件およびモータ特性に基づいて、前記第２のインバータを制御する制御信号を生成することにより、モータの運転を模擬する第２の制御手段と、
   を備えるインバータ制御装置において、
   前記第２の制御手段が、前記第１の制御手段において前記第１のインバータの制御に用いている信号に基づいて、前記第２のインバータの制御に用いる、前記第１のインバータの出力電圧の位相の値を算出することを特徴とするインバータ試験装置。
2. 前記第１のインバータの出力周波数を設定する信号を積分して位相を算出する積分手段と、
   前記積分手段から得られる位相から三相交流の各相の位相を決定する演算処理を施す相電圧位相基準信号発生手段と、
   前記相電圧位相基準信号発生手段からの出力信号と前記第１のインバータの出力電圧の振幅を定義する信号によって前記第１のインバータのスイッチング素子を制御する信号を発生するゲート制御手段と、
   を備える第１の制御手段において、
   前記相電圧基準信号発生手段が、前記ゲート制御手段と前記第２の制御手段に信号を出力することを特徴とする請求項１に記載のインバータ試験装置。
3. 前記相電圧位相基準信号発生手段が、三角関数発生器であることを特徴とする請求項２に記載のインバータ試験装置。
4. 前記相電圧基準信号発生手段が、前記積分手段から得られる位相から基本波周波数が一致する矩形波信号を発生させ、前記第２の制御手段に信号を出力することを特徴とする請求項２に記載のインバータ試験装置。
5. 前記第２の制御手段が、前記第１のインバータの上下スイッチング素子の短絡防止時間のために生ずる前記第１のインバータの出力電圧位相のずれを補正する位相補正手段を備えたことを特徴とする請求項１〜請求項３のいずれかの項に記載のインバータ試験装置。
   
   

Images