JP2008098197A - 熱電変換素子およびその製造方法 - Google Patents
熱電変換素子およびその製造方法 Download PDFInfo
- Publication number
- JP2008098197A JP2008098197A JP2006274317A JP2006274317A JP2008098197A JP 2008098197 A JP2008098197 A JP 2008098197A JP 2006274317 A JP2006274317 A JP 2006274317A JP 2006274317 A JP2006274317 A JP 2006274317A JP 2008098197 A JP2008098197 A JP 2008098197A
- Authority
- JP
- Japan
- Prior art keywords
- type thermoelectric
- thermoelectric semiconductor
- substrate
- electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】熱電変換素子の高密度化および小型化を図ると共に、熱電半導体エレメント間を接続する電極に供給される電力のロスを低減することで、高能率化、低コスト化を達成することが可能な熱電変換素子およびその製造方法を提供する。
【解決手段】熱電変換素子は、上部基板側の上部電極20とn型およびp型熱電半導体エレメント16,18との間に絶縁層50が介挿されて構成される。上部電極20は、絶縁材料からなる上部基板と絶縁層50とに狭持され、n型およびp型熱電半導体エレメント16,18と直接接触しない構造となる。上部電極20とn型およびp型熱電半導体エレメント16,18との接続は、絶縁層50の導電部54を介して行われる。これにより、従来と比較して上部電極20の幅を広く形成することができる。
【選択図】図4
【解決手段】熱電変換素子は、上部基板側の上部電極20とn型およびp型熱電半導体エレメント16,18との間に絶縁層50が介挿されて構成される。上部電極20は、絶縁材料からなる上部基板と絶縁層50とに狭持され、n型およびp型熱電半導体エレメント16,18と直接接触しない構造となる。上部電極20とn型およびp型熱電半導体エレメント16,18との接続は、絶縁層50の導電部54を介して行われる。これにより、従来と比較して上部電極20の幅を広く形成することができる。
【選択図】図4
Description
本発明は、熱電変換素子およびその製造方法に関し、詳細には、熱電半導体と電極との間に導電部が形成された絶縁層を介挿し、熱電半導体と電極との上下導通を確保しつつ、電極を幅広に形成することにより、電極に供給される電力のロスを低減させると共に、熱電半導体の高密度化を図った熱電変換素子等に関する。
従来から、ペルチェ効果を利用したペルチェ素子は、熱電(変換)半導体を利用したヒートポンプの一種として知られており、直流電圧を印加することにより、素子の一方の面においては発熱し、他方の面においては吸熱するという特徴を有している。このペルチェ素子は、半導体プロセス用恒温プレート、保温庫およびCPU(Central Processing Unit)クーラー等に広く応用されている。
これとは別に、素子の片面に熱を加え、素子の上部と下部とで温度差をつけることにより、効率は低いが発電させる、ゼーベック効果を利用したゼーベック発電素子が広く利用されている。このゼーベック発電素子は、例えば発電式の腕時計等に広く活用されている。
ここで、上記のペルチェ効果およびゼーベック効果等を総称して熱電変換効果と称し、これらの効果を利用したペルチェ冷却素子およびゼーベック発電素子を熱電変換素子と称する。ペルチェ素子とゼーベック発電素子とは、動作方法が異なるが、全く同じ構造を有している。
ここで、従来の熱電変換素子100の具体的構成を説明する。図17は、熱電変換素子の構成を示す。熱電変換素子100は、セラミックス材からなる上部基板108および下部基板110間にn型熱電半導体エレメント102とp型熱電半導体エレメント104とが交互に配列されて構成される。n型およびp型熱電半導体エレメント102,104の端面は、上部電極106および下部電極114にて相互に接続されている。そして、上部基板108上には半導体発熱部品等の発熱体が設置され、下部基板110の下部電極114には熱電変換素子100に電圧を印加するためのリード線112が接続される。この熱電変換素子100の一方のリード線112側から電流を流すと、n型およびp型熱電半導体エレメント102,104の一方の端面側では、n型熱電半導体エレメント102からp型熱電半導体エレメント104へと電流が流れて吸熱が行われる。また、n型およびp型熱電半導体エレメント102,104の他方の端面側では、p型熱電半導体エレメント104からn型熱電半導体エレメント102へと電流が流れて発熱が行われる。
次に、上述した従来の熱電変換素子100の製造方法について説明する。まず、セラミック材からなる所定寸法の上部基板108および下部基板110を用意し、これらの上部基板108および下部基板110の互いの対向面側に所定パターンの上部電極106および下部電極114を形成する。そして、下部基板110の下部電極114上に、n型およびp型熱電半導体エレメント102,104を手作業若しくはロボットを用いて配置する。次に、これらの熱電半導体エレメント102,104を上部基板108および下部基板110で上下方向から挟持した状態で、はんだリフローにより熱電半導体エレメント102,104と上部電極106および下部電極114とをはんだ付けすることで、熱電変換素子100を組み立てる。この場合、n型およびp型熱電半導体エレメント102,104は交互に配置されており、複数のn型およびp型熱電半導体エレメント102,104は上部電極106および下部電極114によって直列接続される。
しかし、上述した熱電変換素子100では、熱電変換素子100を小型化しようとすると、これに応じて各熱電半導体エレメント102,104を小型にする必要がある。ところが、p型熱電半導体エレメント104に使用されるBi2Te3系材料は、へき開性があり脆いために、微細加工は困難である。また、同形状、同色のn型熱電半導体エレメント102とp型熱電半導体エレメント104を交互に下部電極114および上部電極106パターン上に配置しなければならないので、各熱電半導体エレメント102,104を誤った位置に配置するおそれがある。また、小型化した半導体エレメントを扱うために、熱電半導体エレメント102,104の割れや欠けなどの品質上の問題が発生したり、組立作業に多大の手数を要するという欠点がある。さらに、p型およびn型半導体エレメント102,104間の隙間が狭いと、はんだ付けしたときに、本来接続されてはならない電極間にはんだが付いてしまい、はんだのブリッジが起こる可能性がある。一方、熱電半導体エレメント102,104の配置にロボットを用いた場合、熱電半導体エレメント102,104間の間隔がロボットのアームの寸法に依存するために高密度実装には不向きである。
そこで、特許文献1には、棒状のp型およびn型半導体エレメントを交互に配置し、これらを個々のp型およびn型熱電半導体エレメント素子に切断することで、各電極ごとにp型熱電半導体エレメントおよびn型熱電半導体エレメントを形成する熱電変換モジュールの製造方法が提案されている。
また、他の方法として、特許文献2には、n型およびp型の熱電半導体エレメントにそれぞれ細かいピッチで細い溝加工を施し、n型溝入ブロックとp型溝入ブロックを形成し、この加工部同士を垂直に嵌め合わせてから接着剤で固着一体化し、熱電変換素子を形成する方法が提案されている。
この方法によれば、予め基板の電極上にp型およびn型熱電半導体エレメントを配置した後にこれらを切断するため、手作業やロボットによって個々にp型およびn型熱電半導体エレメントを配置する必要がなく、容易に狭ピッチでn型およびp型熱電半導体エレメントを基板上に配列することができる。
しかしながら、上記特許文献1および2に開示の熱電変換素子では以下のような問題がある。図18は、n型およびp型熱電半導体エレメントを接続する上部電極214の構成を示す。特許文献1および2では、列方向に同一極性の熱電半導体エレメントが配列されている。このような配列の熱電半導体エレメントを直列に接続するためには、図18に示すように、熱電半導体エレメントの一方の端面側において、斜め方向に配列された極性の異なるn型およびp型熱電半導体エレメント間を接続する必要がある。このとき、上部電極214は、隣接する電極214a、電極214bと接触(導通)しないように形成しなければならない。そのため、上部電極214の幅Sは、電極214aと電極214bのそれぞれの間隙Bよりも狭い範囲に規制されてしまう。また、一般的に、p型およびn型熱電半導体エレメント間の隙間を狭くして、熱電半導体エレメントの実装密度を高めた方が、熱電変換素子の上下を流れる熱流を受ける面積が大きくなるため、熱電変換効率が高くなる。したがって、上述した熱電半導体エレメントの配列を採用すると共に熱電半導体エレメントの実装密度を高めると、上部電極214の幅をより狭くしなければならず、上部電極214の抵抗値が高くなってしまう。これに伴い、上部電極214に対して同じ電流を流すためには上部電極214への印加電圧を高くしなければならず、上部電極214に供給される電力のロスが増大するという問題が発生する。
本願発明は、上記課題に鑑みてなされたものであり、その目的は、熱電変換素子の高密度化および小型化を図ると共に、熱電半導体エレメント間を接続する電極に供給される電力のロスを低減することで、高能率化、低コスト化を達成することが可能な熱電変換素子およびその製造方法を提供することにある。
本発明は、上記課題を解決するために、第1の基板および第2の基板間に複数のn型熱電半導体およびp型熱電半導体が狭持された熱電変換素子であって、前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面を交互に接続する第1の電極および第2の電極と、前記第2の電極と前記n型熱電半導体および前記p型熱電半導体との間に介挿された絶縁層とを備え、前記n型熱電半導体および前記p型熱電半導体の前記第2の基板側の端面に対向した前記絶縁層のそれぞれの位置には穿孔部が設けられており、前記第1の電極は、前記第1の基板側の前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面と電気的に接続され、前記第2の電極は、前記絶縁層の前記穿孔部に設けられた導電材料を介して、前記第2の基板側の前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面と電気的に接続されたことを特徴とする。
また本発明の熱電変換素子の製造方法は、第1の基板および第2の基板間に複数のn型熱電半導体およびp型熱電半導体が狭持された熱電変換素子の製造方法であって、前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面を交互に接続する第1の電極を前記第1の基板に形成する工程と、前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面を交互に接続する第2の電極を前記第2の基板に形成する工程と、n型熱電半導体部材およびp型熱電半導体部材を前記第1の基板上に交互に配置して前記第1の電極と電気的に接続する工程と、前記n型熱電半導体部材および前記p型熱電半導体部材を切断して、前記第1の電極で接続された一対の前記n型熱電半導体および前記p型熱電半導体が複数配列された状態とする工程と、前記一対のn型熱電半導体およびp型熱電半導体が配列された前記第1の基板と、前記第2の電極が形成された前記第2の基板との間に、穿孔部が形成された絶縁層を介挿した状態で、前記n型熱電半導体および前記p型熱電半導体と前記第2の電極とを前記絶縁層の前記穿孔部を介して電気的に接続する工程とを有することを特徴とする。
また、第2の基板には高分子材、例えばポリイミドからなる基板を用いても良い。
また、前記第2の電極の幅は、前記第2の電極の延在方向に対して交差する方向に隣接して配列された前記n型熱電半導体と前記p型熱電半導体との間隔よりも広く設けられていても良い。
本発明の熱電変換素子は、第2の基板側の第2の電極とn型熱電半導体およびp型熱電半導体との間に絶縁層が介挿されて構成される。そのため、第2の電極は、セラミックス材等の絶縁材料からなる第2の基板と絶縁層とに狭持され、n型熱電半導体およびp型熱電半導体と直接接触しない構造となる。また、第2の電極とn型熱電半導体およびp型熱電半導体との接続は、絶縁層に設けた導電部を介して行われる。このように、本発明において絶縁層は、第2の電極とn型熱電半導体およびp型熱電半導体との間の短絡(ショート)を防止すると共に、上下導通のための中継層として機能する。これにより、第2の電極を形成する際には、熱電半導体との短絡を考慮することなく、同層に形成される他の(隣接する)第2の電極との絶縁のみを考慮すれば良いため、従来と比較して第2の電極を幅広に形成することができる。
また、絶縁層が介挿されるため、第2の基板にポリイミド等からなる基板を用いることができる。これにより、通常のフレキシブル基板と同様のプロセスで熱電変換素子を形成することが可能となると共に、従来の例えばセラミックス基板を用いる場合と比較して低コスト化を図ることができる。
本発明によれば、熱電半導体の高密度実装を図ると共に、第2の電極の抵抗値を低く抑えて電力のロスを低減し、しかも高能率化、低コスト化を達成することが可能な熱電変換素子およびその製造方法を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
[第1の実施の形態]
(熱電変換素子の構成)
図1(a)は本発明の一実施形態に係る熱電変換素子10の構成を示す斜視図であり、図1(b)は図1(a)に示す熱電変換素子10のA−A’線に沿った断面図である。図2は、熱電変換素子10の構成を示す分解斜視図である。図3(a)は下部電極22の配列パターンを示す平面図であり、図3(b)は、上部電極20の配列パターンを示す平面図である。なお、図2ではヒートスプレッダ層34を省略し、図3では、下部電極22および上部電極20において、n型熱電半導体エレメント16およびp型熱電半導体エレメント18と電気的に接続されるそれぞれの位置をnおよびpの文字で表記している。
(熱電変換素子の構成)
図1(a)は本発明の一実施形態に係る熱電変換素子10の構成を示す斜視図であり、図1(b)は図1(a)に示す熱電変換素子10のA−A’線に沿った断面図である。図2は、熱電変換素子10の構成を示す分解斜視図である。図3(a)は下部電極22の配列パターンを示す平面図であり、図3(b)は、上部電極20の配列パターンを示す平面図である。なお、図2ではヒートスプレッダ層34を省略し、図3では、下部電極22および上部電極20において、n型熱電半導体エレメント16およびp型熱電半導体エレメント18と電気的に接続されるそれぞれの位置をnおよびpの文字で表記している。
図1に示すように、熱電変換素子10は、対向配置された上部基板12と下部基板14との間に複数のn型熱電半導体エレメント16およびp型熱電半導体エレメント18とが狭持されて構成されている。なお、上部基板12は第2の基板の一例を構成し、下部基板14は第1の基板の一例を構成する。また、n型熱電半導体エレメント16はn型熱電半導体の一例を構成し、p型熱電半導体エレメント18はp型熱電半導体の一例を構成する。
下部基板14は、良熱伝導性材料のセラミックス材料、例えば、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウムまたは炭化ケイ素等からなる。下部基板14の対向面側の表面には、後述する切断器具によってn型およびp型熱電半導体エレメント16,18を切断する際に同時に切り込まれた溝26,28が格子状に形成される。なお、本実施の形態において、上部基板12および下部基板14の互いに対向する側の面を対向面と称する。
下部基板14の対向面側の格子状の溝に囲まれた被溝領域には、例えば銅や金等の導電材料からなる下部電極22が設けられる。図2,図3(a)に示すように、下部電極22は、エレメント接合体40の切断時に同時にエレメント接合体40の数に対応して例えば8行×4列のマトリクス状に分割形成され、それぞれがエレメント接合体40の端面と略同一の平面視長方形状をなしている。この下部電極22によって、行方向に配列された異なる極性のn型熱電半導体エレメント16およびp型熱電半導体エレメント18間が電気的に接続される。なお、下部電極22は第1の電極の一例を構成する。
下部電極22上のそれぞれには、後述するように切断器具によって個片化された直方体状のエレメント接合体40がはんだ等によって固着されている。エレメント接合体40は、極性が異なるn型熱電半導体エレメント16およびp型熱電半導体エレメント18と、これらに狭持された高分子材30とが一体化されて構成される。高分子材30を介在させることで、n型熱電半導体エレメント16およびp型熱電半導体エレメント18間の絶縁性が確保される。エレメント接合体40は、図2に示すように、例えば行方向に溝26を隔てて4列配列されており、行方向に隣接するエレメント接合体40,40のそれぞれの対向した熱電半導体エレメント同士の極性が同一となっている。また、列方向には、行方向に配列されたn型熱電半導体エレメント16およびp型熱電半導体エレメント18と同一の極性のn型熱電半導体エレメント16またはp型熱電半導体エレメント18が8行配列されている。n型熱電半導体エレメント16には例えばSb2Te3−Bi2Te3合金が用いられ、p型熱電半導体エレメント18には例えばBi2Te3−Bi2Se3合金が用いられる。その他にも、例えば、Si−Ge合金、CoSb3系合金、FeSi2系合金、YbAl3系合金、NaCo2O4などの酸化物熱電変換材料および導電性ポリマーからなる有機物熱電変換材料が好適に用いられる。
n型熱電半導体エレメント16およびp型熱電半導体エレメント18上には、下部基板14の寸法と略同一寸法の絶縁層50が設けられる。絶縁層50は、例えば、ポリイミド、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)等の高分子シートから構成される。絶縁層50のn型熱電半導体エレメント16およびp型熱電半導体エレメント18の端面に対向する位置には、その厚さ方向に貫通する穿孔部52が形成されており、この穿孔部52にはクリームはんだ、ボールはんだや鉛フリーはんだ等からなる導電部54が形成される。これにより、n型熱電半導体エレメント16およびp型熱電半導体エレメント18と上部電極20との間に絶縁層50を介挿させた場合でも、この導電部54を設けることで、n型熱電半導体エレメント16およびp型熱電半導体エレメント18と上部電極20とが電気的に接続される。また、導電部54以外は絶縁されるため、n型熱電半導体エレメント16およびp型熱電半導体エレメント18と上部電極20との短絡が防止される。なお、導電部54は導電材料の一例を構成する。
上部基板12は、下部基板14の寸法と略同一寸法からなり、絶縁層50と同様に、例えばポリイミド、PET、PEN等の高分子シートから構成される。
上部基板12の対向面側には、銅や金等からなる複数の上部電極20がマトリクス状に形成されている。上部電極20は、図2,図3(b)に示すように、列方向に隣接するエレメント接合体40,40のうち、一方のエレメント接合体40のp型熱電半導体エレメント18(またはn型熱電半導体エレメント16)と他方のエレメント接合体40のn型熱電半導体エレメント16(またはp型熱電半導体エレメント18)との間に跨って形成される。これにより、列方向に配列されたエレメント接合体40を構成するn型熱電半導体エレメント16およびp型熱電半導体エレメント18間が電気的に接続される。また、この斜め方向に延びる上部電極20によって接続されない部分では、コの字状をなす上部電極20bによって行方向に隣接するエレメント接合体40のp型熱電半導体エレメント18とn型熱電半導体エレメント16とが電気的に接続される。なお、上部電極20は第2の電極の一例を構成する。
このように上部電極20を配列形成することで、複数のn型熱電半導体エレメント16およびp型熱電半導体エレメント18が直列に接続され、一方のリード線24(24a)に電流を流すと直流の電流が流れる。これにより、ペルチェ素子として、電流の向きが上部基板12の側(発熱体側)ではn型熱電半導体エレメント16からp型熱電半導体エレメント18へと流れて吸熱し、下部基板14の側(放熱側)ではp型熱電半導体エレメント18からn型熱電半導体エレメント16へと流れて発熱する。したがって、吸熱する上部基板12側に熱源を配置することで、熱源の放熱を図ることができる。
上部基板12の対向面と反対側の面には、図1に示すように、ヒートスプレッダ層34を設けても良い。このヒートスプレッダ層34はグラファイトシート、銅箔、アルミニウム箔等の熱伝導率の高い高熱伝導シート等の材料からなる。これにより、上部基板12の全体に均一に熱が広がって熱電変換効率を高めつつ、熱膨張・収縮により熱電変換素子10が反ることによる寿命低下を防ぐことが可能となる。
次に、上部電極20側の構成について詳細に説明する。
図4(a)は上部電極20側の構成を示す平面図であり、図4(b)は図4(a)のB−B’線に沿った断面図である。図5(a)はエレメント接合体40の平面図であり、図5(b)はエレメント接合体40上に絶縁層50を積層したときの構成を示す平面図であり、図5(c)は絶縁層50上に上部電極20を形成したときの構成を示す平面図である。
図4(a),(b)および図5(a)に示すように、図示しない下部基板の下部電極上には、n型熱電半導体エレメント16およびp型熱電半導体エレメント18とこれに狭持される高分子材30とから構成されるエレメント接合体40が設けられており、これらの外周は個片化する際に切断器具によって形成された溝26,28となっている。
n型熱電半導体エレメント16およびp型熱電半導体エレメント18の上層には、図4(a),(b)および図5(b)に示すように、絶縁層50が設けられる。この絶縁層50には穿孔部52が設けられ、この穿孔部52には上下導通を図るためのクリームはんだ等から構成された導電部54が設けられる。導電部54は、n型熱電半導体エレメント16およびp型熱電半導体エレメント18の端面の略中央部上方に位置するように設けられる。
絶縁層50の上層には、図4(a),(b)および図5(c)に示すように、細長の楕円形状をなす上部電極20が設けられる。上部電極20の両端部には、絶縁層50に形成された導電部54と電気的に接続される電極パッド部20a(図4(a)中の導電部54を示す破線で囲まれた領域)が設けられる。また、本実施の形態では、上部電極20とn型熱電半導体エレメント16およびp型熱電半導体エレメント18との間には絶縁層50が介挿されるため、上部電極20とn型熱電半導体エレメント16およびp型熱電半導体エレメント18とは直接接触(ショート)しない構造となる。そのため、上部電極20は、電気的に接続されない隣り合ったn型熱電半導体エレメント16cおよびp型熱電半導体エレメント18cの一部(図中斜線部分)と平面視で重なる位置に形成されても、介挿される絶縁層50によってn型熱電半導体エレメント16cおよびp型熱電半導体エレメント18cとの絶縁が確保される。これにより、上部電極20の幅Wは、上部電極20の延在方向に対して直交する方向に隣接して配列されたn型熱電半導体エレメント16cとp型熱電半導体エレメント18cとの間隔Eよりも広く形成することが可能となる。ここで、上述した図18で示した従来例と比較すると、本実施の形態の上部電極20は、図18で示す上部電極214の幅Sよりも広い幅Wで形成できることが分かる。なお、図4(a)と図18の熱電半導体エレメント、高分子材等の大きさ等は同一であるものとする。
次に、上部電極20、n型熱電半導体エレメント16およびp型熱電半導体エレメント18の好適な寸法の一例について説明する。図6は、上部電極20等の寸法を示す平面図である。n型熱電半導体エレメント16およびp型熱電半導体エレメント18(平面視正方形)の一辺の長さを長さw、切断時に形成される溝28の幅を幅u、隣接する上部電極20,20間を間隙bと設定する。このとき、上部電極20の電極パッド部20aの半径rはr=1/2((w+u)/√2−b)となる。また、上部電極20の両端の電極パッド部20a,20aのそれぞれの中心O1,O2間の距離は√2(w+u)となる。さらに、隣接する上部電極20,20のそれぞれの幅方向に直交する中心軸C1,C2間の距離は、(w+u)/√2となる。このように、上部電極20等の寸法を設定することで、隣接する上部電極20,20間の絶縁を確保しつつ、上部電極20の幅を広く設定することが可能となる。
(熱電変換素子の製造方法)
次に、上述した熱電変換素子10の製造方法について説明する。図7〜図14は、熱電変換素子10の製造工程の一例を示す図である。
次に、上述した熱電変換素子10の製造方法について説明する。図7〜図14は、熱電変換素子10の製造工程の一例を示す図である。
まず、下部基板14側にエレメント接合体40を形成する方法について説明する。図7(a)に示すように、n型熱電半導体薄板62およびp型熱電半導体薄板64を用意する。このとき、この例では矩形上のエレメントとするため両端部に配置されるn型熱電半導体薄板62,62を除いて、薄板の厚さTは、最終的なn型熱電半導体エレメントおよびp型熱電半導体エレメントの厚さtの2倍以上としておくことが好ましい。次に、所定寸法に形成したn型熱電半導体薄板62およびp型熱電半導体薄板64を、図7(b)に示すように、カプトン(登録商標)フィルム等からなる所定厚さの高分子薄板66を介して貼り合わせて一体化し、接合体ブロック60を形成する。なお、n型熱電半導体薄板62はn型熱電半導体部材の一例を構成し、p型熱電半導体薄板64はp型熱電半導体部材の一例を構成する。
次に、図8(a)に示すように、接合体ブロック60を薄板の厚みT方向(図8(a)中矢印方向)にダイシングカッター等を用いて所定幅Hで切断する。これにより、図8(b)に示すように、n型熱電半導体エレメント材76、p型熱電半導体エレメント材78および高分子材66とからなる複数の分割ブロック32を形成する。
次に、図9(a),(b)に示すように、分割ブロック32の一方の面に金からなる保護膜42a(反応防止層)と銅からなる電極層42bとを積層した下部電極材料層42を形成する。
次に、図10に示すように、下部電極材料層42が形成された分割ブロック32を、保護板として機能する下部基板14に接着剤を介して貼り合わせる。
次に、図11(a)に示すように、p型熱電半導体薄板64(図7(a)参照)の厚さT方向の中央部を、p型熱電半導体エレメント材78の長さ(奥行き)方向(図11(a)中矢印方向)に沿って切断器具70によって下部電極材料層42と共に切断する。これによって、図11(b)に示すように、目的とする厚さ(t)のエレメント材接合体74を形成する。このエレメント材接合体74は、n型熱電半導体エレメント材76およびp型熱電半導体エレメント材78とこれらに狭持された高分子材66とが一体化されて接合されたものである。各エレメント材接合体74,74間は、切断器具70である切断刃の刃厚に相当する間隔uにより互いに切断される。このとき、下部基板14の対向面側には切断器具70の切断刃による溝26がその刃厚相当幅で形成される。
次に、図12(a)に示すように、切断器具70によってエレメント材接合体74をエレメント材接合体74の幅方向(図12(a)中矢印方向)に沿って切断する。これによって、図12(b)に示すように、エレメント材接合体74は、目的とする寸法の複数のエレメント接合体40に下部電極材料層42と共に切断される。そして、下部基板14の対向面側には、切断刃により溝28が形成される。このエレメント接合体40は、n型熱電半導体エレメント16およびp型熱電半導体エレメント18とこれらに狭持された高分子材30が一体化されて接合されたものである。
次に、図13に示すように、所定のエレメント接合体40の下部電極22にそれぞれリード線24を接続する。
続けて、下部基板14に形成されたエレメント接合体40と上部基板12に形成された上部電極20とを電気的に接続する工程について14(a)〜(d)を参照して説明する。
まず、下部基板14と略同じ寸法のポリイミド等からなる上部基板12を用意し、この上部基板12の対向面側の一面に、銅箔を貼り付けるか、または銅や金等の導電材料をめっき法等により成膜して導電層を形成する。そして、フォトリソグラフィー法により導電層をパターニングして、図14(a)および図3(b)に示す配列パターンの上部電極20を形成する。
次に、上部基板12と略同一寸法のポリイミド等からなる絶縁層50を用意し、例えば、フォトリソグラフィー法により絶縁層50に複数の穿孔部52を形成する(図2参照)。この穿孔部52は、上部電極20の電極パッド部20a(n型およびp型熱電半導体エレメント16,18の端面16a,18a)に対向した位置に形成する。なお、絶縁層50に形成する穿孔部52は、後述するように、上部基板12に絶縁層50を貼り合わせた後に形成しても良い。
次に、図14(a)に示すように、上部基板12側に形成された上部電極20の電極パッド部20aと、絶縁層50に形成された穿孔部52とを対向して配置し、上部基板12の上部電極20を絶縁層50によって被覆するようにして接着剤等を介して貼り合わせる。上部基板12と絶縁層50との貼り合わせは、後述する絶縁層50の穿孔部52に充填するはんだ等が上部基板12と絶縁層50との隙間から漏れ出さないように、確実に密着させて貼り合わせることが好ましい。このように、本実施の形態では、上部基板12および絶縁層50がポリイミド等の材料からなるため、通常のフレキシブル基板と同様のプロセスを採用することができる。これにより、製造の簡略化や低コストが図られる。
次に、図14(b)に示すように、はんだ印刷法やめっき法等により、クリームはんだや鉛フリーはんだ等の導電材料を絶縁層50の穿孔部52に充填させて導電部54を形成する。
次に、図14(c)に示すように、上部基板12の対向面と反対側の全面に、銅箔やアルミニウム箔等からなるヒートスプレッダ層34を貼り付ける。
最後に、図14(d)に示すように、エレメント接合体40が貼り付けられた下部基板14と、絶縁層50が貼り付けられた上部基板12とを対向させて配置する。そして、エレメント接合体40の端面16a,18aと絶縁層50の導電部54とを当接(電気的に接続)させた後、はんだリフローにより過熱して、上部基板12と下部基板14とを貼り合わせる。このように、導電部54の材料としてクリームはんだ等を用いた場合でも、絶縁層50で区画された穿孔部52内の領域にはんだ等が充填されるため、はんだリフロー時に、はんだ等が穿孔部52から流れ出ることがなく、他の電極や熱電半導体等との短絡を大幅に減少させることができる。なお、接続方法としては、はんだリフローの他に、導電性接着剤、メタライズされた電極面の熱拡散接合、超音波接合等による方法が好適に利用できる。
以上説明した製造工程により、本発明の熱電変換素子10(図1参照)を形成する。
本実施の形態では、熱電変換素子10は、n型熱電半導体エレメント16およびp型熱電半導体エレメント18と、上部電極20と間に絶縁層50が介挿されており、n型熱電半導体エレメント16およびp型熱電半導体エレメント18と上部電極20とが直接接触しないような構造となっている。そのため、上部電極20とn型熱電半導体エレメント16およびp型熱電半導体エレメント18は電気的な接続を目的としない部分で互いに短絡することがない。また、上部電極20を形成する際には、隣接する上部電極20,20間の絶縁を確保しさえすれば良いため、従来と比較して上部電極20を幅広に形成することができる。これにより、熱電半導体エレメントの高密度実装を図ると共に、上部電極20の抵抗値を低く抑えて、上部電極20に供給される電力のロスを抑制することができ、高能率化、低コスト化を達成することが可能な熱電変換素子10およびその製造方法を提供することができる。
[第2の実施の形態]
次に、本実施形態について図面を参照して説明する。
本実施の形態では、n型熱電半導体エレメント16およびp型熱電半導体エレメント18を上記第1の実施の形態とは異なる形成方法により形成している。なお、その他の熱電変換素子10の構成は、上記第1実施の形態と同一であるため、共通の構成要素には同一の符号を付し、上部基板12側の構成等の詳細な説明は省略する。
次に、本実施形態について図面を参照して説明する。
本実施の形態では、n型熱電半導体エレメント16およびp型熱電半導体エレメント18を上記第1の実施の形態とは異なる形成方法により形成している。なお、その他の熱電変換素子10の構成は、上記第1実施の形態と同一であるため、共通の構成要素には同一の符号を付し、上部基板12側の構成等の詳細な説明は省略する。
図15(a)〜図15(d)は、下部基板14に下部電極22を形成する工程を示す斜視図である。図16(a)は下部電極22の配列構成を示す図であり、図16(b)は上部電極20の配列構成を示す図である。
図15(a)に示すように、セラミックス材からなる下部基板14の対向面側にフォトリソグラフィー法により複数の下部電極22を形成する。下部電極22は、図16(a)に示すように、上記第1の実施の形態と同様に、互いに一定の間隔を隔ててマトリクス状に形成する。
次に、図15(b)に示すように、棒状のn型熱電半導体エレメント材76およびp型熱電半導体エレメント材78を下部電極22上に交互に配置する。このとき、一列の下部電極22上に一対のn型熱電半導体エレメント材76およびp型熱電半導体エレメント材78を対応させて配置する。なお、n型熱電半導体エレメント材76はn型熱電半導体部材の一例を構成し、p型熱電半導体エレメント材78はp型熱電半導体部材の一例を構成する。
次に、図15(c)に示すように、n型熱電半導体エレメント材76およびp型熱電半導体エレメント材78を、n型熱電半導体エレメント材76の幅方向(図15(c)中矢印方向)に沿って、切断器具70により切断する。これにより、図15(d)に示すように、n型熱電半導体エレメント材76およびp型熱電半導体エレメント材78が個片化され、一個の下部電極22上に一対のn型熱電半導体エレメント16およびp型熱電半導体エレメント18が配置される。
次に、上記第1実施の形態において説明したように、ポリイミド、PEN、PETからなる上部基板12を用意し(図1参照)、この上部基板12上に図16(b)で示すような配列パターンからなる上部電極20を形成する。本実施の形態では、行方向に隣接する熱電半導体エレメントは交互に極性が異なって配置されるため、上部電極20のそれぞれは逆ハの字状に配置される。
次に、上部電極20上が形成された上部基板12上に、複数の穿孔部52が形成された絶縁層50を貼り付け、この穿孔部52に導電材料からなる導電部54を形成する(図14参照)。最後に、上部基板12と下部基板14とをはんだリフロー等により貼り合わせて熱電変換素子10を形成する。
以上、この発明の熱電変換素子10とその製造方法の一実施例の説明をしたが、この発明の熱電変換素子10とその製造方法は、上記実施の形態に限られるものではなく、種々変更して実施することが可能である。例えば、上記第1および第2の実施の形態で説明したn型熱電半導体エレメント16およびp型熱電半導体エレメント18の配列順序を逆にしても、上記実施の形態と全く同様に実施が可能である。また、発熱側の下部基板14や吸熱側の上部基板12に形成する上部電極20および下部電極22のパターンも種々変更して実施可能である。また、上部基板12、下部基板14や熱電半導体エレメント16,18の厚みをより薄くしたり厚くしたりしても良いし、切断する際に形成される溝26,28の幅も広くしたり深くしても良い。また、n型熱電半導体エレメント16およびp型熱電半導体エレメント18の対の数はいくらであってもかまわない。
さらに、上記第1および第2の実施の形態では、上部基板12の材料にポリイミド等からなる基板を用いたが、これに限定されることはない。例えば、下部基板14と同様にセラミックス基板を用いても良い。セラミックス基板を用いる場合、上部電極の形成方法としては、めっきを用いたり、導電性ペーストを印刷したり、メタライズやDBC(Direct Bonding‐Copper)等で設けても良い。もちろん、反応防止層を上部電極20の上に設けても良い。
10・・・熱電変換素子、12・・・上部基板(第2の基板)、14・・・下部基板(第1の基板)、16・・・n型熱電半導体エレメント(n型熱電半導体)、16a・・・端面、18・・・p型熱電半導体エレメント(p型熱電半導体)、18a・・・端面、20・・・上部電極(第2の電極)、22・・・下部電極(第1の電極)、50・・・絶縁層、52・・・穿孔部、54・・・導電部
Claims (7)
- 第1の基板および第2の基板間に複数のn型熱電半導体およびp型熱電半導体が狭持された熱電変換素子であって、
前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面を交互に接続する第1の電極および第2の電極と、
前記第2の電極と前記n型熱電半導体および前記p型熱電半導体との間に介挿された絶縁層とを備え、
前記n型熱電半導体および前記p型熱電半導体の前記第2の基板側の端面に対向した前記絶縁層のそれぞれの位置には穿孔部が設けられており、
前記第1の電極は、前記第1の基板側の前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面と電気的に接続され、
前記第2の電極は、前記絶縁層の前記穿孔部に設けられた導電材料を介して、前記第2の基板側の前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面と電気的に接続されたこと
を特徴とする熱電変換素子。 - 前記n型熱電半導体および前記p型熱電半導体はマトリクス状に配列されており、
行方向には、隣接間において極性が異なる少なくとも一対の前記n型熱電半導体およびp型熱電半導体が配列され、
列方向には、行方向に配列された前記n型熱電半導体および前記p型熱電半導体と極性が同じ前記n型熱電半導体およびp型熱電半導体が配列され、
前記第1の電極は、前記一対のn型熱電半導体とp型熱電半導体とを電気的に接続し、
前記第2の電極は、列方向に隣接する極性の異なる前記n型熱電半導体と前記p型熱電半導体とを電気的に接続すること
を特徴とする請求項1に記載の熱電変換素子。 - 前記第2の電極の幅は、前記第2の電極の延在方向に対して交差する方向に隣接して配列された前記n型熱電半導体と前記p型熱電半導体との間隔よりも広く設けられたこと
を特徴とする請求項1に記載の熱電変換素子。 - 前記第2の基板は高分子材からなることを特徴とする請求項1に記載の熱電変換素子。
- 前記第2の基板はセラミックス材からなることを特徴とする請求項1に記載の熱電変換素子。
- 前記第2の基板の前記第1の基板と対向する面と反対側の面に高熱伝導シートが積層されたことを特徴とする請求項1に記載の熱電変換素子。
- 第1の基板および第2の基板間に複数のn型熱電半導体およびp型熱電半導体が狭持された熱電変換素子の製造方法であって、
前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面を交互に接続する第1の電極を前記第1の基板に形成する工程と、
前記n型熱電半導体および前記p型熱電半導体のそれぞれの端面を交互に接続する第2の電極を前記第2の基板に形成する工程と、
n型熱電半導体部材およびp型熱電半導体部材を前記第1の基板上に交互に配置して前記第1の電極と電気的に接続する工程と、
前記n型熱電半導体部材および前記p型熱電半導体部材を切断して、前記第1の電極で接続された一対の前記n型熱電半導体および前記p型熱電半導体が複数配列された状態とする工程と、
前記一対のn型熱電半導体およびp型熱電半導体が配列された前記第1の基板と、前記第2の電極が形成された前記第2の基板との間に、穿孔部が形成された絶縁層を介挿した状態で、前記n型熱電半導体および前記p型熱電半導体と前記第2の電極とを前記絶縁層の前記穿孔部を介して電気的に接続する工程と
を有することを特徴とする熱電変換素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274317A JP2008098197A (ja) | 2006-10-05 | 2006-10-05 | 熱電変換素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274317A JP2008098197A (ja) | 2006-10-05 | 2006-10-05 | 熱電変換素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098197A true JP2008098197A (ja) | 2008-04-24 |
Family
ID=39380776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006274317A Pending JP2008098197A (ja) | 2006-10-05 | 2006-10-05 | 熱電変換素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008098197A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199373A (ja) * | 2009-02-26 | 2010-09-09 | Yamaha Corp | 熱電モジュール |
WO2016021892A1 (ko) * | 2014-08-04 | 2016-02-11 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법 및 열전 소자를 포함하는 장치 |
WO2016021893A1 (ko) * | 2014-08-04 | 2016-02-11 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법, 웨어러블 장치 및 열전 소자를 포함하는 장치 |
KR20160016542A (ko) * | 2014-08-04 | 2016-02-15 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법, 웨어러블 장치 및 열전 소자를 포함하는 장치 |
WO2018159291A1 (ja) * | 2017-02-28 | 2018-09-07 | リンテック株式会社 | 熱電変換モジュール及びその製造方法 |
WO2024106216A1 (ja) * | 2022-11-16 | 2024-05-23 | 三菱マテリアル株式会社 | 積層型熱電変換素子とその製造方法 |
-
2006
- 2006-10-05 JP JP2006274317A patent/JP2008098197A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199373A (ja) * | 2009-02-26 | 2010-09-09 | Yamaha Corp | 熱電モジュール |
WO2016021892A1 (ko) * | 2014-08-04 | 2016-02-11 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법 및 열전 소자를 포함하는 장치 |
WO2016021893A1 (ko) * | 2014-08-04 | 2016-02-11 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법, 웨어러블 장치 및 열전 소자를 포함하는 장치 |
KR20160016542A (ko) * | 2014-08-04 | 2016-02-15 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법, 웨어러블 장치 및 열전 소자를 포함하는 장치 |
KR20160016547A (ko) * | 2014-08-04 | 2016-02-15 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법 및 열전 소자를 포함하는 장치 |
KR101637119B1 (ko) | 2014-08-04 | 2016-07-06 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법, 웨어러블 장치 및 열전 소자를 포함하는 장치 |
KR101646869B1 (ko) | 2014-08-04 | 2016-08-08 | 부산대학교 산학협력단 | 열전 소자, 이의 제조 방법 및 열전 소자를 포함하는 장치 |
WO2018159291A1 (ja) * | 2017-02-28 | 2018-09-07 | リンテック株式会社 | 熱電変換モジュール及びその製造方法 |
JPWO2018159291A1 (ja) * | 2017-02-28 | 2020-02-13 | リンテック株式会社 | 熱電変換モジュール及びその製造方法 |
JP7113458B2 (ja) | 2017-02-28 | 2022-08-05 | リンテック株式会社 | 熱電変換モジュール及びその製造方法 |
WO2024106216A1 (ja) * | 2022-11-16 | 2024-05-23 | 三菱マテリアル株式会社 | 積層型熱電変換素子とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1997045882A1 (fr) | Procede de fabrication d'un module thermoelectrique | |
JP2013115359A (ja) | 熱電変換モジュール | |
JP2008098197A (ja) | 熱電変換素子およびその製造方法 | |
US4687879A (en) | Tiered thermoelectric unit and method of fabricating same | |
JP2008277584A (ja) | 熱電用基板部材、熱電モジュール及びそれらの製造方法 | |
US7365264B2 (en) | Thermoelectric converter and manufacturing method thereof | |
JP2007048916A (ja) | 熱電モジュール | |
JP5713526B2 (ja) | 熱電変換モジュールならびに冷却装置、発電装置および温度調節装置 | |
JP2000022224A (ja) | 熱電素子及びその製造方法 | |
JP4375249B2 (ja) | 熱電モジュール | |
JP3956405B2 (ja) | 熱電モジュールの製造方法 | |
JP4284589B2 (ja) | 熱電半導体の製造方法、熱電変換素子の製造方法及び熱電変換装置の製造方法 | |
EP3550618B1 (en) | Thermoelectric module | |
JP4913617B2 (ja) | サーモモジュールおよびその製造方法 | |
CN107710428B (zh) | 热电模块 | |
JPH1187787A (ja) | 熱電モジュールの製造方法 | |
JP2003017763A (ja) | 熱電モジュール用基板およびその製造方法並びに熱電モジュール用基板を用いた熱電モジュール | |
JP6595320B2 (ja) | 熱電モジュール組立体 | |
JP4124150B2 (ja) | 熱電モジュールの製造方法 | |
WO2023233974A1 (ja) | 熱電モジュール | |
JP4177790B2 (ja) | 熱電変換素子とその製造方法 | |
JPH09321352A (ja) | 熱電モジュール | |
JP2002111084A (ja) | 熱電モジュールの製造方法 | |
JP6987656B2 (ja) | 熱電変換装置 | |
JP2004072020A (ja) | 熱電変換装置及びその製造方法 |