JP2008096554A - 表示装置 - Google Patents

Abstract

【課題】駆動制御線の配線抵抗と寄生容量で決まる時定数に起因するシェーディングを解消し、画面全体に亘って均一な輝度を得ることを可能にする。
【解決手段】電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなるアクティブマトリクス型表示装置１０において、行書き込み走査回路４０から出力される書き込み信号ＷＳ１〜ＷＳｍとして、走査線３１−１〜３１−ｍの書き込み走査回路４０側の始端部とその反対側の終端部とで立ち上がり波形および立ち下がり波形が同じになる信号、具体的には、正弦波の信号、台形波の信号、方形波をなまらせた信号などの基本波からなる信号を用いる。
【選択図】図１

Description

本発明は、表示装置に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなるパネル型（平面型）の表示装置に関する。

近年、画表示を行う表示装置の分野では、画素の発光素子として、有機ＥＬ(electro luminescence)素子を用いた有機ＥＬ表示装置や、液晶セルを用いた液晶表示装置などのパネル型の表示装置が開発され、商品化が進められている。

パネル型の表示装置は、基板上に電気光学素子を含む画素が行列状に配置され、この行列状の画素配列に対して画素行ごとに走査線等の駆動制御線が、画素列ごとに信号線がそれぞれ配線されることによって表示パネルを構成し、行走査回路から駆動制御線を通して駆動パルスを供給することによって各画素を行単位で選択走査する一方、選択した行に対して信号線を介して映像信号を書き込むようになっている（例えば、特許文献１参照）。

特開２００５−３４５７２２号公報

この種の表示装置では、表示画像のより高精細化（高解像度化）を図るべく、多画素化が進められている。しかしながら、多画素化に伴って表示パネルが大型化すると、駆動制御線の配線長が長くなることによって当該駆動制御線の配線抵抗や寄生容量が増加する。これにより、行走査回路から駆動制御線を通して画素アレイ部に入力される駆動パルスのパルス波形が、駆動制御線の配線抵抗と寄生容量で決まる時定数により、行走査回路から遠くなるにしたがってなまってしまう。

ここで、例えば、行走査回路を画素アレイ部の一方側に配した場合を考えると、画素アレイ部の行走査回路側の端部では、行走査回路からの距離が短く、駆動制御線の配線抵抗と寄生容量で決まる時定数によるパルス波形のなまりが少ないために、画素を駆動する時間を十分に確保することができる。これに対して、画素アレイ部の行走査回路と反対側の端部では、行走査回路からの距離が長く、駆動制御線の配線抵抗と寄生容量で決まる時定数によるパルス波形のなまりが大きいために、画素を駆動する時間を十分に確保することができない。

これにより、画素アレイ部の行走査回路側の端部では、所望の信号レベルを書き込むことができるが、反対側の端部では、所望の信号レベルを書き込むことができないことになるために、同じ信号レベルを書き込んだとしても、両端部で書き込みレベルが異なり、シェーディング（表示画面上の大域的な輝度ムラ）が生じてしまうという問題がある。

そこで、本発明は、駆動制御線の配線抵抗と寄生容量で決まる時定数に起因するシェーディングを解消し、画面全体に亘って均一な輝度を得ることが可能な表示装置を提供することを目的とする。

本発明による表示装置は、電気光学素子を含む画素が行列状に配置され、当該行列状の画素配列に対して画素行ごとに駆動制御線が、画素列ごとに信号線がそれぞれ配線されてなる画素アレイ部と、前記駆動制御線を通して駆動信号を供給することによって前記画素を行単位で選択走査する行走査回路と、前記行走査回路によって選択された行の各画素に対して前記信号線を通して映像信号を供給する信号供給回路とを備え、前記行走査回路が、前記駆動信号として、前記駆動制御線の当該行走査回路側の始端部とその反対側の終端部とで立ち上がり波形および立ち下がり波形が同じになる信号を出力することを特徴としている。

上記構成の表示装置において、行走査回路から出力される駆動信号が、駆動制御線の行走査回路側の始端部とその反対側の終端部とで立ち上がり波形および立ち下がり波形が同じになる信号であることで、駆動制御線に配線抵抗や寄生容量が存在したとしても、当該駆動制御線上の画素の位置に関係なく、各画素に対して同じ波形の駆動信号が与えられることになる。したがって、駆動信号によって画素を駆動する時間を、駆動制御線上の画素の位置に関係なく十分に確保できる。

ここで、行走査回路が画素アレイ部の一方側に配置されているときは、駆動制御線の始端部が画素アレイ部の行走査回路側の端部となり、終端部が画素アレイ部の行走査回路と反対側の端部となる。また、行走査回路が画素アレイ部の両側に配置されているときは、駆動制御線の始端部が画素アレイ部の両側の端部となり、終端部が画素アレイ部の中央部となる。

本発明によれば、駆動信号によって画素を駆動する時間を、駆動制御線上の画素の位置に関係なく十分に確保できるために、駆動制御線の配線抵抗と寄生容量で決まる時定数に起因するシェーディングを解消し、画面全体に亘って均一な輝度を得ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置、例えば有機ＥＬ表示装置の構成の概略を示すシステム構成図である。

図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１（図２参照）を発光素子として含む画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０を有する。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０には、ｍ行ｎ列の画素配列に対し、画素行ごとに走査線３１−１〜３１−ｍ、駆動線３２−１〜３２−ｍおよび第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍがそれぞれ配線され、また画素列ごとに信号線（データ線）３５−１〜３５−ｎが配線されている。

画素アレイ部３０の周囲には、走査線３１−１〜３１−ｍを走査駆動する書き込み走査回路４０と、駆動線３２−１〜３２−ｍを走査駆動する駆動走査回路５０と、第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍを走査駆動する第一，第二補正用走査回路６０，７０と、輝度情報に応じた映像信号（データ信号）を信号線３５−１〜３５−ｎに供給する水平駆動回路８０とが配置されている。

書き込み走査回路４０、駆動走査回路５０および第一，第二補正用走査回路６０，７０は、走査線３１−１〜３１−ｍ、駆動線３２−１〜３２−ｍおよび第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍを走査駆動するに当たって、書き込み信号ＷＳ１〜ＷＳｍ、駆動信号ＤＳ１〜ＤＳｍおよび第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍを適宜出力する。

画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ（薄膜トランジスタ）または低温ポリシリコンＴＦＴを用いて形成することができる。本実施形態では、画素２０を低温ポリシリコンＴＦＴで形成する場合を例に挙げて説明するものとする。低温ポリシリコンＴＦＴを用いる場合には、書き込み走査回路４０、駆動走査回路５０、第一，第二補正用走査回路６０，７０および水平駆動回路８０についても、画素アレイ部３０を形成するパネル上に一体的に形成することができる。画素２０の回路構成の詳細については後述する。

（画素回路）
図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２に示すように、画素２０は、電流駆動型の電気光学素子である有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込み（サンプリング）トランジスタ２３、スイッチングトランジスタ２４〜２６および保持容量２７を構成素子として有する回路構成となっている。

かかる構成の画素２０では、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ２４としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２４〜２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

有機ＥＬ素子２１は、カソード電極が第１の電源電位ＶＳＳ（ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタ２２は、有機ＥＬ素子２１を電流駆動するためのものであり、ソースが有機ＥＬ素子２１のアノード電極に接続されてソースフォロア回路を形成している。書き込みトランジスタ２３は、ソースが信号線３５（３５−１〜３５−ｎ）に接続され、ドレインが駆動トランジスタ２２のゲートに接続され、ゲートが走査線３１（３１−１〜３１−ｍ）に接続されている。

スイッチングトランジスタ２４は、ソースが第２の電源電位ＶＤＤ（ここでは、正の電源電位）に接続され、ドレインが駆動トランジスタ２２のドレインに接続され、ゲートが駆動線３２（３２−１〜３２−ｍ）に接続されている。スイッチングトランジスタ２５は、ドレインが第３の電源電位Ｖｏｆｓに接続され、ソースが書き込みトランジスタ２３のドレイン（駆動トランジスタ２２のゲート）に接続され、ゲートが第一補正用走査線３３（３３−１〜３３−ｍ）に接続されている。

スイッチングトランジスタ２６は、ドレインが駆動トランジスタ２２のソースと有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続され、ソースが第４の電源電位Ｖｉｎｉ（ここでは、負の電源電位）に接続され、ゲートが第二補正用走査線３４（３４−１〜３４−ｍ）に接続されている。保持容量２７は、一端が駆動トランジスタ２２のゲートと書き込みトランジスタ２３のドレインとの接続ノードＮ１２に接続され、他端が駆動トランジスタ２２のソースと有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続されている。

上述した接続関係にて各構成素子が接続されてなる画素２０において、各構成素子は次のような作用をなす。すなわち、書き込みトランジスタ２３は、導通状態となることにより、信号線３５を通して供給される入力信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。書き込まれた信号電圧Ｖｓｉｇは保持容量２７に保持される。スイッチングトランジスタ２４は、導通状態になることにより、電源電位ＶＤＤから駆動トランジスタ２２に電流を供給する。

駆動トランジスタ２２は、スイッチングトランジスタ２４が導通状態にあるときに、保持容量２７に保持された信号電圧Ｖｓｉｇに応じた電流値を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を駆動する（電流駆動）。スイッチングトランジスタ２５，２６は、適宜導通状態になることで、有機ＥＬ素子２１の電流駆動に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈを保持容量２７に保持する。保持容量２７は、表示期間に亘って駆動トランジスタ２２のゲート・ソース間電圧Ｖｇｓを保持する。

画素２０では、正常な動作を保証するための条件として、第４の電源電位Ｖｉｎｉは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｉｎｉ＜Ｖｏｆｓ−Ｖｔｈ２２のレベル関係となっている。また、有機ＥＬ素子２１のカソード電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌを加えたレベルは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ２２（＞Ｖｉｎｉ）のレベル関係となっている。

［回路動作の説明］
続いて、上記構成の画素２０をマトリクス状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置１０の回路動作について、図３のタイミング波形図を用いて説明する。

図３には、ある行の画素２０を駆動する際に、書き込み走査回路４０から画素２０に与えられる書き込み信号ＷＳ（ＷＳ１〜ＷＳｍ）、駆動走査回路５０から画素２０に与えられる駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）および第一，第二補正用走査回路６０，７０から画素２０に与えられる第一，第二補正用走査信号ＡＺ１（ＡＺ１１〜ＡＺ１ｍ），ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）のタイミング関係、ならびに駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化をそれぞれ示している。

ここで、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６がＮチャネル型であるために、書き込み信号ＷＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２については、高レベル（本例では、電源電位ＶＤＤ；以下、「“Ｈ”レベル」と記述する）の状態をアクティブ状態とし、低レベル（本例では、電源電位ＶＳＳ（ＧＮＤ）；以下、「“Ｌ”レベル」と記述する）の状態を非アクティブ状態とする。また、スイッチングトランジスタ２４がＰチャネル型であるために、駆動信号ＤＳについては、“Ｌ”レベルの状態をアクティブ状態とし、“Ｈ”レベルの状態を非アクティブ状態とする。

時刻ｔ１で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２４が非導通になった状態で、時刻ｔ２で第二補正用走査信号ＡＺ２が“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２６が導通状態となることにより、駆動トランジスタ２２のソースにはスイッチングトランジスタ２６を介して電源電位Ｖｉｎｉ２が印加される。

このとき、先述したように、Ｖｉｎｉ２＜Ｖｃａｔ＋Ｖｔｈｅｌのレベル関係にあるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１には電流が流れず、非発光状態にある。

次に、時刻ｔ３で第一補正用走査信号ＡＺ１が“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２５が導通状態となることにより、駆動トランジスタ２２のゲートにはスイッチングトランジスタ２５を介して電源電位Ｖｉｎｉ１が印加される。このとき、駆動トランジスタ２２のゲート・ソース間電圧Ｖｇｓは、Ｖｉｎｉ１−Ｖｉｎｉ２という値をとる。ここで、先述したように、Ｖｏｆｓ−Ｖｉｎｉ１＞Ｖｔｈのレベル関係を満たしている。

（Ｖｔｈ補正期間）
次に、時刻ｔ４で第二補正用走査信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２６が非導通状態となり、その後、時刻ｔ５で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２４が導通状態となることにより、駆動トランジスタ２２にはそのゲート−ソース間の電位差Ｖｇｓに応じた電流が流れる。

このとき、駆動トランジスタ２２のソース電位Ｖｓよりも有機ＥＬ素子２１のカソード電位Ｖｃａｔ（電源電位ＶＳＳ）が高く、有機ＥＬ素子２１が逆バイアス状態にあり、駆動トランジスタ２２から流れる電流がノードＮ１１→保持容量２７→ノードＮ１２→スイッチングトランジスタ２５→電源電位Ｖｉｎｉ１の経路で流れるために、当該電流に応じた電荷が保持容量２７に充電され、またこの充電に伴って駆動トランジスタ２２のソース電位Ｖｓが電源電位Ｖｉｎｉ１から時間の経過とともに徐々に上昇する。

そして、一定時間が経過し、駆動トランジスタ２２のゲート−ソース間（Ｎ１１−Ｎ１２間）の電位差Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈと等しくなったところで、駆動トランジスタ２２がカットオフし、駆動トランジスタ２２に電流が流れなくなるために、駆動トランジスタ２２のゲート−ソース間（Ｎ１１−Ｎ１２間）の電位差Ｖｇｓ、即ち閾値電圧Ｖｔｈが閾値補正用の電位として保持容量２７に保持される。

その後、時刻ｔ６で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２４が非導通状態となる。この時刻ｔ５から時刻ｔ６までの期間が駆動トランジスタ２２の閾値電圧Ｖｔｈを検出して保持容量２７に保持する期間である。ここでは、便宜上、この一定期間ｔ５−ｔ６をＶｔｈ補正期間と呼ぶこととする。次いで、時刻ｔ７で第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２５が非導通状態になる。

（書き込み期間）
その後、時刻ｔ８で書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移することで、書き込みトランジスタ２３によって入力信号電圧Ｖｓｉｇがサンプリングされ、画素内に書き込まれるために、駆動トランジスタ２２のゲート電位Ｖｇが入力信号電圧Ｖｓｉｇになる。この入力信号電圧Ｖｓｉｇは保持容量２７に保持される。

このとき、駆動トランジスタ２２のソース電位Ｖｓは、書き込みトランジスタ２３の導通時のゲート電位Ｖｇの振幅に対して保持容量２７と有機ＥＬ素子２１の容量カップリングによって上昇する。ここで、保持容量２７の容量値をＣｃｓ、有機ＥＬ素子２１の容量値をＣｏｌｅｄ、駆動トランジスタ２２のゲート電位Ｖｇの上昇分をΔＶｇとすると、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは、次式（１）で表される。
ΔＶｓ＝ΔＶｇ×｛Ｃｃｓ／（Ｃｏｌｅｄ＋Ｃｃｓ）｝ ……（１）

また、書き込みトランジスタ２３によって書き込まれた入力信号電圧Ｖｓｉｇは、保持容量２７に保持されている閾値電圧Ｖｔｈに足し込まれる形で当該保持容量２７に保持される。このとき、保持容量２７の保持電圧は、Ｖｓｉｇ−Ｖｉｎｉ１＋Ｖｔｈとなる。ここで、理解を容易にするために、Ｖｉｎｉ１＝０Ｖとすると、ゲート・ソース間電圧Ｖｇｓは、Ｖｓｉｇ＋Ｖｔｈとなる。

このように、保持容量３８にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのバラツキや経時変化を補正することが可能になる。すなわち、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２７に保持した閾値電圧Ｖｔｈと相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われるために、画素ごとに閾値電圧Ｖｔｈにバラツキや経時変化があったとしても、駆動トランジスタ２２による有機ＥＬ素子２１の駆動に対する閾値電圧Ｖｔｈの影響をキャンセルすることができる。その結果、閾値電圧Ｖｔｈにバラツキや経時変化の影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正期間）
その後、書き込みトランジスタ２３が導通したまま、時刻ｔ９で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２４が導通状態になることで、電源電位ＶＤＤから駆動トランジスタ２２への電流供給が開始される。なお、時刻ｔ８から時刻ｔ９までの期間が１水平期間（１Ｈ）となる。ここで、Ｖｉｎｉ１−Ｖｔｈ＜Ｖｔｈｅｌと設定しておくことにより、有機ＥＬ素子２１が逆バイアス状態におかれる。

有機ＥＬ素子２１が逆バイアス状態にあることで、当該有機ＥＬ素子２１はダイオード特性ではなく単純な容量特性を示すようになる。したがって、駆動トランジスタ２２に流れるドレイン・ソース間電流Ｉｄｓは、保持容量２７の容量値Ｃｓと有機ＥＬ素子２１の容量成分の容量値Ｃｏｌｅｄとを合成した容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）に書き込まれていく。この書き込みにより、駆動トランジスタ２２のソース電位Ｖｓが上昇する。

ソース電位Ｖｓの上昇分ΔＶｓは、保持容量２７に保持された駆動トランジスタ２２のゲート−ソース間の電位差Ｖｇｓから差し引かれるように、換言すれば、保持容量２７の充電電荷を放電するように作用することになるので、負帰還をかけられたことになる。すなわち、ソース電位Ｖｓの上昇分ΔＶｓは負帰還の帰還量となる。このとき、ゲート−ソース間の電位差Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈとなる。

このように、駆動トランジスタ２２に流れる電流（ドレイン・ソース間電流Ｉｄｓ）を当該駆動トランジスタ２２のゲート入力（ゲート−ソース間の電位差）に負帰還することで、各画素２０における駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ２２の移動度μのバラツキを補正することが可能になる。

書き込み信号ＷＳのアクティブ期間（“Ｈ”レベル期間）と駆動信号ＤＳのアクティブ期間（“Ｌ”レベル期間）とがオーバーラップする期間Ｔ（ｔ９−ｔ１０）、即ち書き込みトランジスタ２３とスイッチングトランジスタ２４が共に導通状態となるオーバーラップ期間を移動度補正期間とする。

ここで、移動度μが高い駆動トランジスタと移動度μが低い駆動トランジスタとを考えた場合、この移動度補正期間Ｔに移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど、駆動トランジスタ２２のゲート−ソース間の電位差が小さくなり、電流が流れにくくなる。

つまり、移動度補正期間Ｔを調整することにより、移動度μの違う駆動トランジスタ２２で同じドレイン・ソース間電流Ｉｄｓを流すことができる。この移動度補正期間Ｔで決めた駆動トランジスタ２２のゲート−ソース間電位差Ｖｇｓを保持容量２７で維持して、当該ゲート−ソース間電位差Ｖｇｓに応じた電流（ドレイン・ソース間電流Ｉｄｓ）を駆動トランジスタ２２が有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１が発光する。

（発光期間）
時刻ｔ１０で書き込み信号ＷＳが“Ｌ”レベルになり、書き込みトランジスタ２３が非導通状態になることで、移動度補正期間Ｔが終了し、発光期間に入る。この発光期間では駆動トランジスタ２２のソース電位Ｖｓは、有機ＥＬ素子２１の駆動電圧まで上昇する。ソース電位Ｖｓの上昇により、駆動トランジスタ２２のゲートがデータ線１７から切り離されてフローティング状態にあるために、保持容量２７を介してゲート電位Ｖｇも上昇する。

このとき、駆動トランジスタ２２のゲートの寄生容量をＣｇとすると、ゲート電位Ｖｇの上昇分ΔＶｇは次式（２）で表される。
ΔＶｇ＝ΔＶｓ×｛Ｃｃｓ／（Ｃｃｓ＋Ｃｇ）｝ ……（２）
その間、保持容量２７に保持されたゲート−ソース間電位差Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈの値を維持する。

そして、駆動トランジスタ２２のソース電位Ｖｓの上昇に伴い、有機ＥＬ素子２１の逆バイアス状態が解消され、駆動トランジスタ２２から有機ＥＬ素子２１に対して次式（３）で与えられる一定のドレイン・ソース間電流Ｉｄｓが供給されるために、有機ＥＬ素子２１は実際に発光を開始する。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（３）
ここで、μは駆動トランジスタ２２のキャリアの移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

このときのドレイン・ソース間電流Ｉｄｓ対ゲート−ソース間電位差Ｖｇｓの関係は、上記の式（３）のＶｇｓにＶｓｉｇ−ΔＶｓ＋Ｖｔｈを代入することで、次式（４）で与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）²
＝ｋμ（Ｖｓｉｇ−ΔＶ）² ……（４）
上記の式（４）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。

この式（４）から明らかなように、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン・ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しないことが分かる。基本的に、ドレイン・ソース間電流Ｉｄｓは入力信号電圧Ｖｓｉｇによって決まる。換言すると、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのバラツキや経時変化の影響を受けることなく、入力信号電圧Ｖｓｉｇに応じた輝度で発光する。

また、上記の式（４）から明らかなように、入力信号電圧Ｖｓｉｇは、ドレイン・ソース間電流Ｉｄｓの駆動トランジスタ２２のゲート入力への負帰還によって帰還量ΔＶｓで補正されている。この帰還量ΔＶｓは、式（４）の係数部に位置する移動度μの効果を打ち消すように作用する。したがって、ドレイン・ソース間電流Ｉｄｓは、実質的に、入力信号電圧Ｖｓｉｇのみに依存することになる。すなわち、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのみならず、駆動トランジスタ２２の移動度μのバラツキや経時変化の影響を受けることなく、入力信号電圧Ｖｓｉｇに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。

ここで、電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなるアクティブマトリクス型表示装置においては、有機ＥＬ素子２１の発光時間が長くなると、当該有機ＥＬ素子２１のＩ−Ｖ特性が変化してしまう。それがために、有機ＥＬ素子２１のアノード電極と駆動トランジスタ２２のソースとの接続ノードＮ１１の電位も変化する。

これに対して、上記構成のアクティブマトリクス型有機ＥＬ表示装置１０では、駆動トランジスタ２２のゲート−ソース間電位差Ｖｇｓが一定値に保たれているために、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が劣化したとしても、一定のドレイン・ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ続けるために、有機ＥＬ素子２１の発光輝度が変化することはない（有機ＥＬ素子２１の特性変動に対する補償機能）。

また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動トランジスタ２２の閾値電圧Ｖｔｈをあらかじめ保持容量２７に保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈをキャンセル（補正）し、当該閾値電圧Ｖｔｈのバラツキや経時変化の影響を受けない一定のドレイン・ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるために、高画質の表示画像を得ることができる（駆動トランジスタ２２のＶｔｈ変動に対する補償機能）。

さらに、移動度補正期間ｔ９−ｔ１０において、ドレイン・ソース間電流Ｉｄｓを駆動トランジスタ２２のゲート入力へ負帰還し、その帰還量ΔＶｓによって入力信号電圧Ｖｓｉｇを補正することで、駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消し、入力信号電圧Ｖｓｉｇのみに依存するドレイン・ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるため、駆動トランジスタ２２の移動度μのバラツキや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる（駆動トランジスタ２２の移動度μに対する補償機能）。

上述したアクティブマトリクス型有機ＥＬ表示装置１０において、本実施形態では、画素２０を駆動する各種の駆動制御信号、具体的には、書き込み信号ＷＳ１〜ＷＳｍ、駆動信号ＤＳ１〜ＤＳｍおよび第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍのうち、例えば書き込み信号ＷＳ１〜ＷＳｍとして、方形波であるパルス信号を用いるのではなく、走査線３１−１〜３１−ｍの書き込み走査回路４０側の始端部とその反対側の終端部とで立ち上がり波形および立ち下がり波形が同じになる信号を用いることを特徴とする。

ここで、本実施形態に係る有機ＥＬ表示装置１０では、書き込み走査回路４０を画素アレイ部３０の一方側にのみ配置した構成を採っていることから、走査線３１−１〜３１−ｍの始端部が画素アレイ部３０の書き込み走査回路４０側の端部となり、終端部が画素アレイ部３０の書き込み走査回路４０と反対側の端部となる。

また、走査線３１−１〜３１−ｍの配線抵抗や寄生容量に起因する書き込み信号ＷＳ１〜ＷＳｍの伝搬遅延を防ぐ目的で、書き込み走査回路４０を画素アレイ部３０の両側に配置する構成を採ることもある。この場合には、走査線３１−１〜３１−ｍの始端部が画素アレイ部３０の両側の端部となり、終端部が画素アレイ部３０の中央部となる。

走査線３１−１〜３１−ｍの書き込み走査回路４０側の始端部とその反対側の終端部とで立ち上がり波形および立ち下がり波形が同じになる信号としては、図４に示すように、正弦波の信号（Ａ）、台形波の信号（Ｂ）、方形波の信号を例えばＣＲ回路を通すことによって得られる、いわゆる方形波をなまらせた信号（Ｃ）などが考えられる。

ここで、書き込み信号ＷＳ１〜ＷＳｍとして、方形波であるパルス信号を用いないのは次の理由による。すなわち、書き込み信号ＷＳ１〜ＷＳｍがパルス信号であると、先述したように、多画素化に伴う表示パネルの大型化によって走査線３１−１〜３１−ｍの配線長が長くなり、これら走査線３１−１〜３１−ｍの配線抵抗や寄生容量が増加すると、書き込み走査回路４０から走査線３１−１〜３１−ｍを通して画素アレイ部３０に入力される書き込み信号ＷＳ１〜ＷＳｍが、走査線３１−１〜３１−ｍの配線抵抗と寄生容量で決まる時定数により、書き込み走査回路４０から遠くなるにしたがってなまってしまう。

すなわち、方形波であるパルス信号は、繰り返し周波数（基本波）のほかに、３次、５次、７次、…という具合に奇数次の多くの高調波成分（基本波の奇数倍の成分）を含むことから、走査線３１−１〜３１−ｍの配線抵抗と寄生容量からなる分布定数回路を通ることによって信号遅延に伴う波形のなまりが生じる。

図５に、走査線３１−１〜３１−ｍの等価回路を示す。この分布定数回路にパルス信号を入力したとき、走査線３１−１〜３１−ｍの配線抵抗をＲ、寄生容量をＣとすると、近似的な信号遅延量τ１は、
τ１＝｛ＲＣｎ（ｎ＋１）｝／２
となる。ここで、ｎは区間数である。

そして、走査線３１−１〜３１−ｍの配線長Ｌが長くなると、近似的な信号遅延量τ２は、
τ２＝（ｒｃＬ² ）／２
と表すことができる。ここで、ｒは単位長さ当たりの抵抗、ｃは単位長さ当たりの容量である。

このことから、画素アレイ部３０の書き込み走査回路４０側の端部では、書き込み走査回路４０からの距離が短く、走査線３１−１〜３１−ｍの配線抵抗Ｒと寄生容量Ｃで決まる時定数によるパルス波形のなまりが少ないために、画素を駆動する時間を十分に確保することができるのに対して、画素アレイ部３０の書き込み走査回路４０と反対側の端部では、書き込み走査回路４０からの距離が長く、走査線３１−１〜３１−ｍの配線抵抗Ｒと寄生容量Ｃで決まる時定数によるパルス波形のなまりが大きいために、画素２０に入力信号電圧Ｖｓｉｇを書き込むための時間を十分に確保することができない。

その結果、画素アレイ部３０の行書き込み走査回路４０側の端部（始端部）側では、所望の信号レベルを書き込むことができるが、反対側の端部（終端部）側では、所望の信号レベルを書き込むことができないことになるために、同じ信号レベルを書き込んだとしても、両端部で書き込みレベルが異なり、シェーディングが生じることになる。

そこで、書き込み信号ＷＳ１〜ＷＳｍとして、方形波であるパルス信号ではなく、例えば図４に示すような、正弦波の信号（Ａ）、台形波の信号（Ｂ）、方形波をなまらせた信号（Ｃ）などを用いる。ここで、正弦波の信号（Ａ）の場合を考えると、ひずみの無い正弦波のスペクトラムは、繰り返し周波数成分（基本波）だけである。故に、分布定数回路を通っても、基本波と多くの高調波が合成された方形波の場合のような波形のなまりが生じることがない。

したがって、書き込み信号ＷＳ１〜ＷＳｍについては、書き込みトランジスタ２３の閾値電圧を考慮して、図３の書き込み期間＋移動度補正期間（時刻ｔ８から時刻ｔ１０までの期間）で書き込みトランジスタ２３が導通状態となるような波高値の正弦波を選択することで、走査線３１−１〜３１−ｍ上の位置（水平方向の画素位置）に関係なく、画素２０に入力信号電圧Ｖｓｉｇを書き込むための時間を十分に確保することができることになる。

書き込み信号ＷＳ１〜ＷＳｍとして、台形波の信号（Ｂ）や、方形波をなまらせた信号（Ｃ）など、基本波（繰り返し周波数成分）からなる信号を用いた場合にも、基本的に、正弦波の信号（Ａ）を用いた場合と同様のことが言える。

特に、書き込み信号ＷＳ１〜ＷＳｍとして、方形波をなまらせた信号（Ｃ）を用いる構成を採る場合には、行書き込み走査回路４０の構成において、従来の方形波からなる書き込み信号ＷＳ１〜ＷＳｍを入力する入力部分と走査線３１−１〜３１−ｍの各始端部との間にＣＲ回路を挿入するだけの簡単な構成で実現できる。しかも、当該ＣＲ回路については、書き込み信号ＷＳ１〜ＷＳｍの入力部分と走査線３１−１〜３１−ｍの各始端部との間の配線抵抗と配線容量によって実現することも可能であることから、新たにＣＲ回路を追加しなくても済む場合もある。

上述したように、電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなるアクティブマトリクス型表示装置１０において、行書き込み走査回路４０から出力される書き込み信号ＷＳ１〜ＷＳｍとして、走査線３１−１〜３１−ｍの書き込み走査回路４０側の始端部とその反対側の終端部とで立ち上がり波形および立ち下がり波形が同じになる信号、具体的には、正弦波の信号、台形波の信号、方形波をなまらせた信号などの基本波からなる信号を用いることで、走査線３１−１〜３１−ｍの始端部と終端部とで入力信号電圧Ｖｓｉｇの書き込み時間の差を減らすことができるために、走査線３１−１〜３１−ｍの配線抵抗と寄生容量で決まる時定数に起因するシェーディングを解消し、画面全体に亘って均一な輝度を得ることができる。

なお、上記実施形態では、書き込み走査回路４０から画素２０に与えられる書き込み信号ＷＳ１〜ＷＳｍとして、正弦波の信号、台形波の信号、方形波をなまらせた信号などの基本波からなる信号を用いる場合を例に挙げて説明したが、本発明は書き込み信号ＷＳ１〜ＷＳｍへの適用に限られるものではなく、駆動走査回路５０から画素２０に与えられる駆動信号ＤＳ１〜ＤＳｍや、第一，第二補正用走査回路６０，７０から画素２０に与えられる第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍとして、正弦波の信号、台形波の信号、方形波をなまらせた信号などの基本波からなる信号を用いることも可能である。

また、本発明が適用される有機ＥＬ表示装置の画素（画素回路）としては、図２に示した画素回路２０の回路例に限られるものではなく、有機ＥＬ素子２１に加えて、少なくとも、有機ＥＬ素子２１を駆動する駆動トランジスタ２２と、入力信号電圧Ｖｓｉｇをサンプリングして書き込む書き込みトランジスタ２３と、書き込みトランジスタ２３によって書き込まれる入力信号電圧Ｖｓｉｇを保持する保持容量２７とを含む回路構成の画素回路であれば良い。

さらに、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子２１を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、液晶セルを用いた液晶表示装置など、駆動制御線を通して駆動信号を供給することによって各画素を行単位で選択走査する構成のパネル型の表示装置全般に対して適用可能である。

本発明の一実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素回路の一例を示す回路図である。 本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の回路動作を説明するためのタイミング波形図である。 書き込み信号の波形例を示す波形図である。 走査線の等価回路図である。

符号の説明

１０…本実施形態に係る有機ＥＬ表示装置、２０…画素、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４〜２６…スイッチングトランジスタ、２７…保持容量、３０…画素アレイ部、３０（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…駆動線、３３（３３−１〜３３−ｍ）…第一補正用走査線、３４（３４−１〜３４−ｍ）…第二補正用走査線、３５（３５−１〜３５−ｎ）…信号線、４０…書き込み走査回路、５０…駆動走査回路、６０…第一補正用走査線、７０…第二補正用走査線、８０…水平駆動回路

Claims (4)

1. 電気光学素子を含む画素が行列状に配置され、当該行列状の画素配列に対して画素行ごとに駆動制御線が、画素列ごとに信号線がそれぞれ配線されてなる画素アレイ部と、
   前記駆動制御線を通して駆動信号を供給することによって前記画素を行単位で選択走査する行走査回路と、
   前記行走査回路によって選択された行の各画素に対して前記信号線を通して映像信号を供給する信号供給回路とを備え、
   前記行走査回路は、前記駆動信号として、前記駆動制御線の当該行走査回路側の始端部とその反対側の終端部とで立ち上がり波形および立ち下がり波形が同じになる信号を出力する
   ことを特徴とする表示装置。
2. 前記駆動信号は、正弦波の信号である
   ことを特徴とする請求項１記載の表示装置。
3. 前記駆動信号は、方形の信号をＣＲ回路を通して得られる信号である
   ことを特徴とする請求項１記載の表示装置。
4. 前記画素は、前記信号線によって供給される入力信号をサンプリングして画素内に書き込む書き込みトランジスタを有し、
   前記駆動信号は、前記書き込みトランジスタを駆動する信号である
   ことを特徴とする請求項１記載の表示装置。

Images