JP2008091750A - アッシング装置 - Google Patents

アッシング装置 Download PDF

Info

Publication number
JP2008091750A
JP2008091750A JP2006272539A JP2006272539A JP2008091750A JP 2008091750 A JP2008091750 A JP 2008091750A JP 2006272539 A JP2006272539 A JP 2006272539A JP 2006272539 A JP2006272539 A JP 2006272539A JP 2008091750 A JP2008091750 A JP 2008091750A
Authority
JP
Japan
Prior art keywords
ashing
chamber
reaction tube
gas
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006272539A
Other languages
English (en)
Inventor
Toru Tsunoda
徹 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006272539A priority Critical patent/JP2008091750A/ja
Priority to KR1020070099066A priority patent/KR100900075B1/ko
Priority to US11/905,716 priority patent/US20080096392A1/en
Publication of JP2008091750A publication Critical patent/JP2008091750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 半導体基板上の酸化膜や窒化膜のエッチングとダメージを抑制し、かつ、非常に高速度で均一にレジストをアッシングすることを可能とするアッシング装置を提供する。
【解決手段】 反応管12と、反応管12内に高周波ガス放電を誘起し維持するコイル18及び高周波電源20と、半導体基板aを保持するサセプタ24を内蔵し反応管に直結するチャンバ22と、を有するアッシング装置10であって、反応管12内及びチャンバ22内を排気しながら反応管12内に酸素ガスのみを導入し、アッシング時の反応管12内及びチャンバ22内の圧力が250Pa以上650Pa以下の範囲内にあるアッシング装置10とする。
【選択図】 図2

Description

本発明は、プラズマ処理装置、特に半導体装置の製造に用いるアッシング装置に関するものである。
一般に、IC、LSI等の半導体装置の製造工程においては、フォトレジストを半導体基板表面に塗布した後、フォトマスクに描かれたパターンを転写して半導体基板表面にレジストパターンを形成する。続いて、レジストパターンにしたがって半導体基板表面を選択的にエッチングして微細なパターンを形成したり、埋め込み電極を作製する際に必要な不純物を選択的に注入するなどの処理を行う。そして、エッチング工程後に不要となった有機物から構成されているフォトレジストを分解除去する。その際、主に酸素ガスを含有する雰囲気中で放電を起こさせることによって発生する主に酸素(O)プラズマを用いるアッシング装置(灰化装置)が用いられている(特許文献1)。
従来使用されているアッシング装置として、例えば外側にコイルが配置された円筒状の石英製反応管の下方に半導体基板上のレジストをアッシングするためのチャンバが設けられ、そのチャンバ内に半導体基板を搭載して保持するサセプタ(半導体基板保持台)と、チャンバと排気系との間にある排気抵抗の役割を持つバッフルプレートとが設けられているものが知られている(特許文献2)。このサセプタは適宜加熱される。さらに、プラズマをサセプタにひきつけるためのバイアス電力をサセプタに供給する高周波電源が接続されている。石英製反応管にはガス導入部が設けられており、そのガス導入部から酸素ガスを含有するガス、あるいは酸素ガスにフッ素系ガスを添加した混合ガス、あるいは酸素ガスに水素ガスを添加した混合ガスが導入される。石英製反応管の外側に配置されたコイルに高周波電力を供給してそのガス中に放電を起こさせプラズマを形成させる。
放電によって生成されたラジカルやイオン化分子を含んだガスは、チャンバに導かれた後、チャンバ中でサセプタに搭載されプラズマ熱の伝熱及びサセプタからの輻射伝熱によって加熱された半導体基板と接触する。
半導体基板上のレジストは、ガス中に含まれるラジカル状態イオン状態の酸素とのアッシング反応によってアッシングされ、二酸化炭素、水等となり、半導体基板上から除去される。その際、レジストが反応性イオンエッチングやイオン注入等によって変質している場合には、レジストのアッシングを完全とするためにアッシング用のガスにフッ素系ガスや水素系ガスを数パーセント添加していた。また、コイルに供給する高周波電力も抑えてできる限り酸化膜のエッチングおよびダメージを抑制していた。
特開平09−36089 特開2002−93783
しかしながら上記のように酸素ガスにフッ素ガスを数パーセント添加し、コイルに供給する高周波電力も抑えるようにした場合であっても、半導体基板上に形成されている酸化膜(シリコン酸化膜等)や窒化膜(シリコン窒化膜等)は活性化した分子によってエッチングされ、膜中に電子のトラップ準位が生成するなどのダメージ(損傷)を受けていた。またサセプタにバイアス電力を供給すると、さらにこのような酸化膜や窒化膜のエッチング及びダメージが大きくなっていた。このようなエッチングやダメージは実用上好ましくないため、それらを抑制する必要がある。また、サセプタにバイアス電力を供給することによって、膜中電荷が深くなる箇所と深くならない箇所が現れ、膜中電荷にばらつきが起き、結果的に品質に問題が出ていた。一方、レジストアッシング速度は1.6マイクロメートルしかなく、シリコン酸化膜のエッチング速度も毎分10ナノメートルもあり、この結果ではかろうじて実用に耐えられる程度の低い性能であった。
本発明は、このような問題点を解決しようとしてなされたものであり、半導体基板上の酸化膜や窒化膜のエッチングとダメージを抑制し、且つ非常に高速にアッシングを行うことのできるアッシング装置を提供することを目的とする。
上記課題を解決するため、本発明の特徴とするところは、反応室と、前記反応室内に高周波ガス放電を誘起し維持する手段と、半導体基板を保持する半導体基板保持台を内蔵し前記反応室に直結するチャンバと、を有するアッシング装置であって、前記反応室内及び前記チャンバ内を排気しながら前記反応室内に酸素ガスのみを導入し、アッシング時の前記反応室内及び前記チャンバ内の圧力が250Pa以上650Pa以下の範囲内にあるアッシング装置にある。これにより、非常に高速でアッシングを行うことができ、かつアッシング速度の均一性を良好なものとすることができる。
好ましくは、前記反応室内に毎分10リットル以上16リットル以下の流量で前記酸素ガスを導入するアッシング装置とする。これにより、半導体基板上の酸化膜や窒化膜のエッチングとダメージを抑制することができるとともに、非常に高速でアッシングを行うことができ、かつアッシング速度の均一性を良好なものとすることができる。
ここで、酸素ガスの体積は、常温、常圧における体積であるとする。
好ましくは、前記反応室内に高周波ガス放電を誘起するため2500W以上4500W以下の高周波電力を供給する。より好ましくは4000W以上4500W以下の高周波電力を供給するアッシング装置とする。これにより、より高速でアッシングを行うことができ、かつアッシング速度の均一性を良好なものとすることができる。
本発明によれば、半導体基板上の酸化膜や窒化膜のエッチングとダメージを抑制するとともに、非常に高速にアッシングを行うことができ、かつアッシング速度の均一性を良好なものとすることができる。
次に本発明の実施形態を図面に基づいて説明する。
図1において、本発明の一実施形態にかかるアッシング装置10の概要を示す。
図1中12は円筒状の石英製の反応管(反応室)であり、14は反応管12に酸素ガスを導入するためのガス導入部である。ガス導入流量の調整はマスコントローラ(図示せず)等のガス流量制御部により調整する。16はガス導入部14から導入されたガスを反応管12の内壁に沿って流れるようにするための円板状の石英バッフル板である。18は反応管12内部のガス中に放電を起こさせプラズマを発生させるためのコイルであり、20はコイル18に高周波電力を供給する高周波電源である。すなわち、コイル18及び高周波電源20が反応管12内に高周波ガス放電を誘起し維持する手段である。22は半導体基板a上のレジストをアッシング(灰化)するためのチャンバである。チャンバ22は、反応管12とガスの流れを妨げる障害物なしに直結している。このチャンバ22内にエッチング工程後の半導体基板aを搭載し保持するサセプタ(半導体基板保持台)24が配置されており、このサセプタ24はサセプタ24内に設けたヒータにより適宜加熱される。26はチャンバ22と排気系30との間にある排気抵抗の役割を持つバッフルリングであり、28は高周波電力を装置内に留め、外部に漏れないようにするためのシールドである。排気系30はポンプ等が接続されており、ポンプを制御することにより処理ガスを排気する。29は制御部である。制御部29は、ガス導入部14から導入するガスの導入流量制御、高周波電源20の制御、サセプタの温度制御、ガスの排気制御等、各種構成を制御するものである。
ガスの導入流量制御、ガスの排気制御により、チャンバ22内の圧力が制御される。
図1に示すアッシング装置10において、酸素ガスのみをガス導入部14より反応管12に導入する。高周波電源20からコイル18に高周波電力を供給し、反応管12のガス中に放電を誘起し、プラズマを形成させる。放電によって生成したラジカルやイオン化分子を含んだガスは、チャンバ22に導かれ、チャンバ22中で、加熱されたサセプタ24に搭載されプラズマ熱及びサセプタ24からの輻射伝熱によって加熱された半導体基板aと接触する。
半導体基板a上のレジストは、ガス中に含まれるラジカル状態やイオン状態の酸素とのアッシング反応(酸化反応)によってアッシング(酸化)され、二酸化炭素、水等となり、半導体基板a上から除去される。このとき、半導体基板a上に形成されている酸化膜(シリコン酸化膜等)や窒化膜(シリコン窒化膜等)も活性化した分子によってエッチングされ、膜中に電子のトラップ準位が生成するなどのダメージを受ける。そこで、本発明の一実施形態にかかるアッシング装置10においては、このような酸化膜、窒化膜のエッチングとダメージを抑制するために、アッシング用のガスにフッ素系ガスや水素系ガスを添加せず、酸素ガスのみを使用した。
次に表1及び表1に対応する図2のグラフに、反応管12内及びチャンバ22内の圧力とレジストアッシング速度およびアッシング速度の均一性の関係を示す。図2のグラフ中、黒丸の曲線はレジストのアッシング速度を示しており、黒四角の曲線はアッシング速度の均一性を示している。図2の横軸はアッシング時の反応管12内及びチャンバ22内の圧力を示している。なお表1及び図2においては、半導体基板の温度が250℃で、コイル18に高周波電力4500Wを供給し、サセプタ24にバイアス電力を供給していない。また反応管12に導入する酸素ガスの流量を毎分13リットルとしている。なお、酸素ガスの体積は常温、常圧における体積である。表1及び図2においては、反応管12内及びチャンバ22内の圧力が250Pa、350Pa、450Pa、550Pa、650Paでのレジストアッシング速度およびアッシング速度の均一性を求めている。
Figure 2008091750
表1及び図2の場合のようにガス流量が一定のとき、反応管12内及びチャンバ22内の圧力が低くなることは、反応管12内及びチャンバ22内のガスの流速が大きいということである。したがって表1及び図2より明らかなように、極端にガスの流速が大きくなると、すなわち圧力が極端に低くなると、励起された酸素ガスがレジストと十分なアッシング反応を起こす前にチャンバ22より排気されるためにアッシング速度の低下を招く。反対に、反応管12内及びチャンバ22内の圧力が高くなることは反応管12内及びチャンバ22内でのガスの流速が小さいということであり、ある瞬間、反応管12内及びチャンバ22内に存在する酸素ガスの量が多いということである。これは単位量あたりの酸素ガスに与えられる励起に必要な高周波電力エネルギー量が少なくなるため、十分に励起状態にならない酸素ガスの割合が多くなり、そのためアッシング速度の低下を招くことを意味する。
表1及び図2よりアッシング速度の均一性も考慮すると、反応管12内及びチャンバ22内の圧力は250Pa以上650Pa以下の範囲内にあることが適当であるといえる。アッシングの均一性は、あまりに不均一であると、ある時間で速くレジストが除去されたところと、レジストが除去されていないところがうまれる。レジストが除去されていないところを除去するためにプラズマで処理し続けるが、それが既に除去していたところの下地膜を削ってしまうことがある。下地膜はできるだけ変化させたくないため、アッシング均一性の数値はできるだけ低い方がよい。
以上の実験結果より、酸素ガスのみの導入で、且つアッシング時の前記反応室内の圧力と前記チャンバ内の圧力を250Pa以上650Pa以下の範囲内とすることにより、半導体基板a上のレジストのアッシング速度を格段に向上させることができる。また毎分約8マイクロメートル以上の高速度でのアッシングを行うことができ、このときアッシング速度の均一性も良好なものとすることができる。
次に、表2及び表2に対応する図3のグラフに、酸素ガスの流量とレジストアッシング速度及びシリコン酸化膜のエッチング速度の関係を示す。図3のグラフ中、黒丸の曲線はレジストのアッシング速度を示しており、黒四角の曲線はシリコン酸化膜のエッチング速度を示している。図3の横軸は反応管12に導入する酸素ガスの流量を示している。なお表2及び図3においては、半導体基板aの温度250℃で、反応管12内とチャンバ22内の圧力を550Paとし、コイル18に高周波電源20から高周波電力4500Wを供給しており、サセプタ24にバイアス電力を供給していない。また、酸素ガスのみを毎分10リットル(図3においては10000sccm)以上16リットル(図3においては16000sccm)以下の流量で導入している。具体的には酸素ガスのみを毎分10リットル、13リットル、14リットル、16リットルで反応管12内に導入している。ここで、酸素ガスの体積は常温、常圧における体積である。
Figure 2008091750
表2及び図3より明らかなように、反応管12に導入される酸素ガスの流量が毎分10リットル以上16リットル以下で、レジストのアッシング速度は毎分8マイクロメートル以上ある。一方、シリコン酸化膜のエッチング速度は毎分1ナノメートル以下であり、シリコン酸化膜のダメージを低く抑えることができ、従来の問題点を十分に解決する性能であることを示している。
次に表3及び表3に対応する図4のグラフに、反応管12に導入する酸素ガス流量とレジストアッシング速度及びアッシング速度の均一性の関係を示す。図4のグラフ中、黒丸の曲線はレジストのアッシング速度を示しており、黒四角の曲線はアッシング速度の均一性を示している。図4の横軸は、反応管12に導入する酸素ガスの流量を示している。なお表3及び図4においては、半導体基板の温度250℃で、反応管12内とチャンバ22内の圧力を550Paとし、コイル18に高周波電力4500Wを供給しており、サセプタ24にバイアス電力を供給していない。また、反応管12に導入する酸素ガスの流量を毎分10リットル、13リットル、14リットル、15リットルとしている。ここで、酸素ガスの体積は常温、常圧における体積である。
Figure 2008091750
表3及び図4の場合のように反応管12内及びチャンバ22内の圧力が一定のとき、ガス流量が多くなるということは、反応管12内及びチャンバ22内のガスの流速が大きいということである。極端にガスの流速が大きくなると、すなわちガス流量が極端に多くなると、励起された酸素ガスが、レジストと十分なアッシング反応を起こす前にチャンバ22内より排気されるがために、アッシング速度の低下を招く。また、反対にガス流量が少なくなるということは、反応管12内及びチャンバ22内のガスの流速が小さいということであり、ガスが滞留する(ガスの反応管及びチャンバ内の滞在時間が長くなりガス置換がされにくい)ことになるため、反応管12内及びチャンバ22内の酸素濃度が低下するがためにアッシング速度の低下を招く。したがって、アッシング速度の均一性も考慮すると、酸素ガス流量は毎分10リットル以上16リットル以下の範囲にあることが適当であるといえる。
次に表4及び表4に対応する図5のグラフに半導体基板上に酸化膜を成長させたものに、本発明の一実施形態に係るアッシング装置10の反応管12において酸素ガスで放電させたときの、電子が酸化膜中に入り込みチャージアップした後の電荷量を、半導体基板a上での位置を変えて測定した結果を示す。図5におけるA,B,C,Dの折れ線は半導体基板aの水平面上の異なる測定方向での測定結果を示しており、図6に示すように、Aは図6における半導体基板aの縦方向の7箇所(図5中の黒菱形)、Bは横方向の7箇所(図5中の黒四角)、C(図5中の×)とD(図5中の*)は斜め方向5箇所で測定している。表4及び図5においては、半導体基板aの温度250℃で、酸素ガスのみを反応管12に毎分13リットルで導入し、反応管12内とチャンバ22内の圧力を550Paとし、コイル18に高周波電源20から高周波電力4500Wを供給しており、サセプタ24にバイアス電力を供給していない。図5のグラフの横軸は、半導体基板a上の水平面上の測定位置を示しており、縦軸は、酸化膜中の電荷量(V)を示している。
Figure 2008091750
表4及び図5より明らかなように、半導体基板aの水平面上のどの位置においても酸化膜中の電荷量は−1V程度である。
一方、表5と表5に対応する図7に、本発明の構成とは異なる構成で酸素ガスのみを反応管12に導入した場合において、酸化膜中の電荷量を半導体基板a上での位置を変えて測定した結果を示す。表5及び図7においては、半導体基板の温度250℃で、反応管12内とチャンバ22内の圧力180Pa、コイル18に高周波電源20から高周波電力3500Wを供給しており、毎分8リットルの酸素ガスを反応管12に導入している。ここで、酸素ガスの体積は常温、常圧における体積である。また、この場合サセプタ24にバイアス電力を供給している。図7におけるA,B,C,Dの折れ線は、半導体基板aの水平面上の異なる測定方向での測定結果を示しており、図6に示すように、Aは図6における半導体基板aの縦方向の7箇所(図7中の黒菱形)、Bは横方向の7箇所(図7中の黒四角)、C(図7中の×)とD(図7中の*)は斜め方向5箇所で測定している。図7のグラフの横軸は、半導体基板a上の水平面上の測定位置を示しており、縦軸は、酸化膜中の電荷量を示している。
Figure 2008091750
この場合、半導体基板aの水平面上の位置によって、膜中電荷が深くなるところと深くならないところが現れ膜中電荷にばらつきが起きている。すなわち酸化膜中の電荷量が大きく変化しており、酸化膜のダメージが、本発明のアッシング装置の構成の場合と比べて非常に大きいことがわかる。
次に表6及び表6に対応する図8のグラフに、コイル18に供給する高周波電力とレジストのアッシング速度及びアッシング速度の均一性の関係を示す。図8のグラフ中、黒丸の曲線はレジストのアッシング速度を示しており、黒四角の曲線はアッシング速度の均一性を示している。なお表6及び図8においては、半導体基板の温度250℃で、酸素ガスのみを反応管12に毎分13リットルで導入している。ここで、酸素ガスの体積は常温、常圧における体積である。反応管12内とチャンバ22内の圧力を550Paとし、コイル18に高周波電源20から高周波電力を2500W、3500W、4000W、4500Wと値を変えて供給している。また、サセプタ24にはバイアス電力は供給されていない。
Figure 2008091750
表6及び図8より明らかなように、コイル18に供給する高周波電力が大きくなるに従い、アッシング速度が上昇する。高周波電力の上昇に伴い、励起される酸素ガス量が増大し、励起された酸素ガスがレジストに大量に接触することでアッシング反応が促進される。毎分8マイクロメートル以上の高速度でアッシングするには、高周波電力を4000W以上にすることが有効である。その場合アッシング速度の均一性の数値も±6%以内に抑えることができ、アッシング速度の均一性も良好であるといえる。アッシング速度の均一性の数値は6%より上であっても良いが、アッシング速度の均一性の数値があまりにも高いと、一定の時間の処理でもレジストが残る箇所と除去している箇所ができてしまい、残ったレジストを除去している間に既に除去した箇所の下地膜をプラズマで削ってしまうことがある。したがって、アッシング速度の均一性の数値はできるだけ0に近い方がよく本発明はアッシング速度の均一性を良好なものとすることができる。
以上述べたように、本発明は、半導体基板上の酸化膜や窒化膜のエッチングとダメージを抑制し、かつ、非常に高速度で均一に半導体基板上のレジストをアッシングすることを可能とするアッシング装置を提供することが可能となる。
本発明の一実施形態に係るアッシング装置の構成を示す断面図である。 本発明における反応管内及びチャンバ内の圧力とレジストのアッシング速度及びアッシング速度の均一性との関係についての実測結果を示すグラフである。 本発明におけるガス流量とレジストのアッシング速度及び酸化膜のエッチング速度との関係についての実測結果を示すグラフである。 本発明における酸素ガス流量とレジストのアッシング速度及びアッシング速度の均一性との関係についての実測結果を示すグラフである。 本発明における半導体基板の測定位置と酸化膜中の電荷量との関係についての実測結果を示すグラフである。 本発明における半導体基板の水平面上の測定位置を示す上面図である。 本発明と異なる構成での半導体基板の測定位置と酸化膜中の電荷量との関係についての実測結果を示すグラフである。 本発明におけるコイルへ供給される高周波電力とレジストのアッシング速度及びアッシング速度の均一性との関係についての実測結果を示すグラフである。
符号の説明
10 アッシング装置
12 反応管
14 ガス導入部
16 石英バッフル板
18 コイル
20 高周波電源
22 チャンバ
24 サセプタ(半導体基板保持台)
26 バッフルリング
28 シールド

Claims (2)

  1. 反応室と、前記反応室内に高周波ガス放電を誘起し維持する手段と、半導体基板を保持する半導体基板保持台を内蔵し前記反応室に直結するチャンバと、を有するアッシング装置であって、
    前記反応室内及び前記チャンバ内を排気しながら前記反応室内に酸素ガスのみを導入し、アッシング時の前記反応室内及び前記チャンバ内の圧力が250Pa以上650Pa以下の範囲内にあることを特徴とするアッシング装置。
  2. 前記反応室内に毎分10リットル以上16リットル以下の流量で前記酸素ガスを導入することを特徴とする請求項1記載のアッシング装置。
JP2006272539A 2006-10-04 2006-10-04 アッシング装置 Pending JP2008091750A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006272539A JP2008091750A (ja) 2006-10-04 2006-10-04 アッシング装置
KR1020070099066A KR100900075B1 (ko) 2006-10-04 2007-10-02 애싱장치
US11/905,716 US20080096392A1 (en) 2006-10-04 2007-10-03 Ashing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006272539A JP2008091750A (ja) 2006-10-04 2006-10-04 アッシング装置

Publications (1)

Publication Number Publication Date
JP2008091750A true JP2008091750A (ja) 2008-04-17

Family

ID=39318466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272539A Pending JP2008091750A (ja) 2006-10-04 2006-10-04 アッシング装置

Country Status (3)

Country Link
US (1) US20080096392A1 (ja)
JP (1) JP2008091750A (ja)
KR (1) KR100900075B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164365A (ja) * 2008-01-08 2009-07-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101495288B1 (ko) * 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
US20150050812A1 (en) * 2013-08-13 2015-02-19 Globalfoundries Inc. Wafer-less auto clean of processing chamber
US9418865B2 (en) * 2013-12-26 2016-08-16 Intermolecular, Inc. Wet etching of silicon containing antireflective coatings
CN113314439B (zh) * 2021-04-27 2023-11-28 长江存储科技有限责任公司 湿法刻蚀装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151959A (ja) * 2001-11-09 2003-05-23 Sony Corp レジスト除去装置およびレジスト除去方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293983B (ja) * 1993-12-17 1996-12-21 Tokyo Electron Co Ltd
US5514246A (en) * 1994-06-02 1996-05-07 Micron Technology, Inc. Plasma reactors and method of cleaning a plasma reactor
US5683548A (en) * 1996-02-22 1997-11-04 Motorola, Inc. Inductively coupled plasma reactor and process
JPH1012595A (ja) * 1996-06-20 1998-01-16 Hitachi Ltd アッシング処理方法
JP3317209B2 (ja) * 1997-08-12 2002-08-26 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置及びプラズマ処理方法
JP2002093783A (ja) * 2000-09-12 2002-03-29 Hitachi Kokusai Electric Inc アッシング装置
KR20050112858A (ko) * 2004-05-28 2005-12-01 동부아남반도체 주식회사 웨이퍼 상의 레지스트 제거 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151959A (ja) * 2001-11-09 2003-05-23 Sony Corp レジスト除去装置およびレジスト除去方法

Also Published As

Publication number Publication date
US20080096392A1 (en) 2008-04-24
KR100900075B1 (ko) 2009-05-28
KR20080031629A (ko) 2008-04-10

Similar Documents

Publication Publication Date Title
TWI508162B (zh) Plasma processing methods and computer readable memory media
JP2017098478A (ja) エッチング方法
JP5528244B2 (ja) プラズマ処理方法および記憶媒体
US7097716B2 (en) Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect
JP2011526082A (ja) フォトマスクプラズマエッチングの間のインサイチュによるチャンバのドライクリーニングのための方法及び装置
JP4312630B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2012134199A (ja) 炭素含有薄膜のスリミング方法及び酸化装置
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
JP2022512802A (ja) ハードマスクを除去するための水蒸気ベースのフッ素含有プラズマ
JP6550278B2 (ja) エッチング方法
JP2010034415A (ja) プラズマ処理方法
WO2013187219A1 (ja) エッチング方法及びプラズマ処理装置
JP2008091750A (ja) アッシング装置
KR20060010845A (ko) 기판에서 포토레지스트를 제거하는 방법
JP2016136617A5 (ja)
JP2007080850A (ja) プラズマアッシング方法
JP6504827B2 (ja) エッチング方法
JP6441994B2 (ja) 多孔質膜をエッチングする方法
TWI833930B (zh) 乾式蝕刻方法及半導體裝置之製造方法
JP6802883B2 (ja) プラズマ処理方法
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2004223365A (ja) ガス処理装置
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2014216331A (ja) プラズマエッチング方法
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120316