KR100900075B1 - 애싱장치 - Google Patents

애싱장치 Download PDF

Info

Publication number
KR100900075B1
KR100900075B1 KR1020070099066A KR20070099066A KR100900075B1 KR 100900075 B1 KR100900075 B1 KR 100900075B1 KR 1020070099066 A KR1020070099066 A KR 1020070099066A KR 20070099066 A KR20070099066 A KR 20070099066A KR 100900075 B1 KR100900075 B1 KR 100900075B1
Authority
KR
South Korea
Prior art keywords
ashing
chamber
semiconductor substrate
gas
reaction chamber
Prior art date
Application number
KR1020070099066A
Other languages
English (en)
Other versions
KR20080031629A (ko
Inventor
토루 카쿠다
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20080031629A publication Critical patent/KR20080031629A/ko
Application granted granted Critical
Publication of KR100900075B1 publication Critical patent/KR100900075B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체기판 상의 산화막이나 질화막의 에칭과 손상을 억제하며, 또한, 대단히 고속으로 균일하게 레지스트를 애싱하는 것을 가능하게 하는 애싱장치를 제공한다.
반응관(12)과, 반응관(12) 내에 고주파 가스방전을 유기하고 유지하는 코일(18) 및 고주파전원(20)과, 반도체기판(a)을 보지하는 서셉터(24)를 내장하고 반응관에 직결되는 챔버(22)를 포함하는 애싱장치(10)에 있어서, 반응관(12) 내 및 챔버(22) 내를 배기하면서 반응관(12) 내에 산소가스만을 도입하고, 애싱할 때의 반응관(12) 내 및 챔버(22) 내의 압력이 250Pa 이상 650Pa 이하의 범위 내에 있는 애싱장치(10)로 한다.
애싱, 산소 가스

Description

애싱장치 {Ashing apparatus}
본 발명은, 플라즈마(plasma) 처리장치, 특히 반도체장치 제조에 사용되는 애싱(ashing)장치에 관한 것이다.
일반적으로, IC, LSI 등의 반도체장치의 제조공정에 있어서는, 포토레지스트(photoresist)를 반도체기판 표면에 도포한 뒤, 포토마스크(photomask)에 그려진 패턴을 전사하여 반도체기판 표면에 레지스트 패턴(resist pattern)을 형성한다. 뒤이어, 레지스트 패턴에 따라서 반도체기판 표면을 선택적으로 에칭(etching)하여 미세한 패턴을 형성하거나, 매립 전극을 제작할 때 필요한 불순물을 선택적으로 주입(doping)하는 등의 처리를 한다. 그리고, 에칭공정 후에 불필요하게 된 유기물로 구성된 포토레지스트를 분해 제거한다. 이때, 주로 산소가스를 함유하는 분위기 속에서 방전을 일으켜 발생하는 산소(O2) 플라즈마를 사용하는 애싱장치가 사용되고 있다(특허문헌 1).
종래 사용되고 있는 애싱장치로서는, 예컨대 바깥쪽에 코일이 배치된 원통형의 석영제 반응관 아래쪽에 반도체기판 상의 레지스트를 애싱하기 위한 챔 버(chamber)가 설치되고, 그 챔버 내에 반도체기판을 탑재하고 보지하는 서셉터(susceptor:반도체기판 보지대)와, 챔버와 배기 계통 사이에 있는 배기저항의 역할을 하는 배플판(baffle plate)이 설치된 것이 알려져 있다(특허문헌 2). 이 서셉터는 적절하게 가열된다. 또한, 플라즈마를 서셉터에 끌어당기기 위한 바이어스(bias) 전력을 서셉터에 공급하는 고주파전원이 접속되어 있다. 석영제 반응관에는 가스 도입부가 설치되고 있으며, 그 가스 도입부로부터 산소가스를 함유한 가스, 또는 산소가스에 불소계의 가스를 첨가한 혼합가스, 또는 산소가스에 수소가스를 첨가한 혼합가스가 도입된다. 석영제 반응관의 바깥쪽에 배치된 코일에 고주파전력을 공급하여 그 가스 중에 방전을 일으키게 하여 플라즈마를 형성시킨다.
방전에 의하여 생성된 래디컬(radical)이나 이온화분자를 포함한 가스는, 챔버에 도입된 후, 챔버 중에서 서셉터에 탑재되고 플라즈마열의 전열(傳熱) 및 서셉터로부터의 복사전열에 의해 가열된 반도체기판과 접촉한다.
반도체기판 상의 레지스트는, 가스 중에 포함되는 래디컬 상태 이온 상태인 산소의 애싱반응에 의해서 애싱되며, 이산화탄소, 물 등이 되어, 반도체기판 상에서 제거된다. 이때, 레지스트가 반응성 이온 에칭이나 이온 주입 등에 의하여 변질되어 있는 경우에는, 레지스트의 애싱을 완전하게 하기 위해 애싱용 가스에 불소계 가스나 수소계 가스를 수% 첨가해 왔다. 또한, 코일에 공급하는 고주파전력도 억제하여 가능한 한 산화막의 에칭 및 손상(damage)을 억제하고 있었다.
[특허문헌 1]일본특허공개번호 제1997-36089
[특허문헌 2]일본특허공개번호 제2002-93783
그러나 상기와 같이 산소가스에 불소가스를 수% 첨가하고, 코일에 공급하는 고주파전력을 억제하도록 한 경우라도, 반도체기판 상에 형성되어 있는 산화막(실리콘산화막 등)이나 질화막(실리콘질화막 등)은 활성화한 분자에 의하여 에칭되고, 막중에 전자의 트랩(trap) 준위(準位)가 생성되는 등의 손상을 받는다.
또한 서셉터에 바이어스 전력을 공급하면, 그러한 산화막이나 질화막의 에칭 및 손상이 컸다. 이러한 에칭이나 손상은 실용상 바람직하지 못하기 때문에, 이들을 억제할 필요가 있다. 또한, 서셉터에 바이어스 전력을 공급함으로써, 막 중에 전하가 깊이 침투한 곳과 그렇지 않은 곳이 나타나, 막 중의 전하가 불균일하게 되어, 결과적으로 품질에 관한 문제가 야기되었다. 한편, 레지스트 애싱 속도는 1.6㎛ 밖에 되지 않고, 실리콘 산화막의 에칭속도도 매분 10㎚나 되어, 겨우 실용에 대응할 수 있는 정도의 낮은 성능이었다.
본 발명은, 이와 같은 문제점을 해결하기 위한 것으로서, 반도체기판 상의 산화막이나 질화막의 에칭과 손상을 억제하며, 또한 대단히 고속으로 애싱할 수 있는 애싱장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명은, 반응실과, 상기 반응실 내에 고주파 가스방전을 유기(誘起)하고 유지하는 수단과, 반도체기판을 보지하는 반도체기판 보지대를 내장하고 상기 반응실에 직결하는 챔버를 갖는 애싱장치로서, 상기 반응 실 내 및 상기 챔버 내를 배기하면서 상기 반응실 내에 산소가스만을 도입하고, 애싱할 때의 상기 반응실 내 및 상기 챔버 내의 압력이 250 Pa 이상 650 Pa 이하의 범위 내에 있는 애싱장치이다. 이에 의하여, 대단히 고속으로 애싱할 수 있으며, 또한 애싱속도의 균일성을 양호하게 유지할 수 있다.
바람직하게는, 상기 반응실 내에 매분 10리터 이상 16리터 이하의 유량으로 상기 산소가스를 도입하는 애싱장치로 한다. 이에 따라, 반도체기판 상의 산화막이나 질화막의 에칭과 손상을 억제할 수 있음과 동시에, 대단히 고속으로 애싱할 수 있으며, 또한 애싱속도의 균일성을 양호하게 유지할 수 있다.
여기서, 산소가스의 체적은, 상온, 상압에 있어서의 체적으로 한다.
바람직하게는, 상기 반응실 내에 고주파 가스방전을 유기하기 위해 2500W 이상 4500W 이하의 고주파전력을 공급한다. 보다 바람직하게는 4000W 이상 4500W 이하의 고주파전력을 공급하는 애싱장치로 한다. 이에 따라, 보다 고속으로 애싱할 수 있으며, 또한 애싱속도의 균일성을 양호하게 유지할 수가 있다.
본 발명에 의하면, 반도체기판 상의 산화막이나 질화막의 에칭과 손상을 억제함과 동시에, 대단히 고속으로 애싱할 수 있며, 또한 애싱속도의 균일성을 양호하게 유지할 수가 있다.
다음에 본 발명의 실시형태를 도면을 근거로 하여 설명한다.
도 1에 있어서, 본 발명의 하나의 실시형태에 따른 애싱장치(10)의 개요를 나타낸다.
도 1중 12는 원통형의 석영제 반응관(반응실)이며, 14는 반응관(12)에 산소가스를 도입하기 위한 가스 도입부이다. 가스도입 유량의 조정은 매스 컨트롤러(도시하지 않음) 등의 가스유량제어부에 의해 조정한다. 16은 가스 도입부(14)로부터 도입된 가스를 반응관(12)의 내벽에 따라 흐르도록 하기 위한 원판상의 석영 배플판이다. 18은 반응관(12) 내부의 가스 중에 방전을 일으켜 플라즈마를 발생시키기 위한 코일이며, 20은 코일(18)에 고주파전력을 공급하는 고주파전원이다. 즉, 코일(18) 및 고주파전원(20)이 반응관(12) 내에 고주파 가스방전을 유기하고 유지하는 수단이다. 22는 반도체기판(a) 상의 레지스트를 애싱하기 위한 챔버이다. 챔버(22)는, 반응관(12)과 가스의 흐름을 방해하는 장해물 없이 직결되어 있다. 이 챔버(22) 내에 에칭공정 후의 반도체기판(a)을 탑재하고 보지하는 서셉터(24)가 배치되어 있고, 이 서셉터(24)는 서셉터(24) 내에 설치한 히터에 의해 적절하게 가열된다.
26은 챔버(22)와 배기계(排氣系)(30)와의 사이에 있는 배기저항의 역할을 하는 배플링(baffle ring)이며, 28는 고주파전력을 장치 내에 머물게 하고, 외부에 누설되지 않도록 하기 위한 실드(shield)이다. 배기계(30)는 펌프 등이 접속되어 있고, 펌프를 제어하여 처리가스를 배기한다. 29는 제어부이다. 제어부(29)는, 가스 도입부(14)로부터 도입하는 가스의 도입유량제어, 고주파전원(20)의 제어, 서셉터의 온도제어, 가스의 배기제어 등 각종 구성을 제어한다. 가스의 도입유량제어, 가스의 배기제어에 의하여, 챔버(22) 내의 압력이 제어된다.
도 1에 나타낸 애싱장치(10)에 있어서, 산소가스만을 가스 도입부(14)로부터 반응관(12)에 도입한다. 고주파전원(20)으로부터 코일(18)에 고주파전력을 공급하고, 반응관(12)의 가스 중에 방전을 유기하여, 플라즈마를 형성시킨다. 방전에 의하여 생성된 래디컬이나 이온화 분자를 포함한 가스는, 챔버(22)에 도입되고, 챔버(22) 중에서, 가열된 서셉터(24)에 탑재되고 플라즈마열 및 서셉터(24)로부터의 복사전열에 의하여 가열된 반도체기판(a)과 접촉한다.
반도체기판(a) 상의 레지스트는, 가스 중에 포함되는 래디컬 상태나 이온 상태인 산소와의 애싱반응(산화반응)에 의하여 애싱(산화)되고, 이산화탄소, 물 등으로 되어, 반도체기판(a) 상에서 제거된다. 이때, 반도체기판(a) 상에 형성되어 있는 산화막(실리콘산화막 등)이나 질화막(실리콘질화막 등)도 활성화한 분자에 의해서 에칭되고, 막 중에 전자의 트랩준위가 생성하는 등의 손상을 받는다. 따라서, 본 발명의 하나의 실시형태에 관한 애싱장치(10)에 있어서는, 이와 같은 산화막, 질화막의 에칭과 손상을 억제하기 위해, 애싱용의 가스에 불소계 가스나 수소계 가스를 첨가하지 않고, 산소가스만을 사용했다.
다음에 표 1 및 표 1에 대응하는 도 2의 그래프에, 반응관(12)내 및 챔버(22) 내의 압력과 레지스트 애싱속도 및 애싱속도의 균일성의 관계를 나타낸다. 도 2의 그래프 중, 검은 원의 곡선은 레지스트의 애싱속도를 나타내고 있으며, 검은 사각형의 곡선은 애싱속도의 균일성을 나타내고 있다. 도 2의 횡축은 애싱할 때의 반응관(12) 내 및 챔버(22) 내의 압력을 나타내고 있다. 표 1 및 도 2에 있어서는, 반도체기판의 온도가 250℃로서, 코일(18)에 고주파전력 4500W를 공급하고, 서 셉터(24)에 바이어스 전력을 공급하지 않고 있다. 또한 반응관(12)에 도입하는 산소가스의 유량을 매분 13리터로 하고 있다. 산소가스의 체적은 상온, 상압에 있어서의 체적이다. 표 1 및 도 2에 있어서는, 반응관(12) 내 및 챔버(22) 내의 압력이 250Pa, 350Pa, 450Pa, 550Pa, 650Pa에서의 레지스트 애싱속도 및 애싱속도의 균일성을 구하고 있다.
Figure 112007070916699-pat00001
표 1 및 도 2의 경우와 같이 가스유량이 일정할 때, 반응관(12) 내 및 챔버(22) 내의 압력이 낮게 된다는 것은, 반응관(12) 내 및 챔버(22) 내의 가스의 유속이 크다는 것이다. 따라서 표 1 및 도 2로부터 명백하듯, 극단적으로 가스의 유속이 커지면, 즉 압력이 극단적으로 낮게 되면, 여기된 산소가스가 레지스트와 충분한 애싱반응을 일으키기 전에 챔버(22)로부터 배기되기 때문에 애싱속도의 저하를 초래한다. 반대로, 반응관(12) 내 및 챔버(22) 내의 압력이 높게 되는 것은 반응관(12) 내 및 챔버(22) 내에서의 가스의 유속이 작다는 것으로서, 어느 순간, 반응관(12) 내 및 챔버(22) 내에 존재하는 산소가스의 양이 많다는 것이다. 이는 단위량 당의 산소가스에 주어지는 여기에 필요한 고주파전력 에너지량이 적게 되기 때문에, 충분히 여기상태가 되지 않은 산소가스의 비율이 많게 되고, 그 때문에 애싱속도의 저하를 초래하는 것을 의미한다.
표 1 및 도 2에 의해 애싱속도의 균일성도 고려하면, 반응관(12) 내 및 챔버(22) 내의 압력은 250Pa 이상 650Pa 이하의 범위 내에 있는 것이 적당하다고 할 수 있다. 애싱의 균일성은, 너무 불균일하면, 어느 시간에 빠르게 레지스트가 제거된 곳과, 레지스트가 제거되지 않은 곳이 발생한다. 레지스트가 제거되어 있지 않은 곳을 제거하기 위해 플라즈마로 처리를 계속하는데, 이는 이미 제거된 곳의 하지막을 깎아 버리는 경우가 있다. 하지막은 가능한 한 변화시키고 싶지 않기 때문에, 애싱 균일성의 수치는 될 수 있는 대로 낮은 것이 좋다.
이상의 실험결과에 따라, 산소가스만을 도입시키고, 애싱할 때의 상기 반응실 내의 압력과 상기 챔버 내의 압력을 250Pa 이상 650Pa 이하의 범위 내로 함으로써, 반도체기판(a) 상의 레지스트의 애싱속도를 각별히 향상시킬 수 있다. 또한 매분 약 8㎛ 이상의 고속도에서의 애싱을 할 수 있고, 이때 애싱속도의 균일성도 양호하게 할 수가 있다.
다음에, 표 2및 표 2에 대응하는 도 3의 그래프에, 산소가스의 유량과 레지스트 애싱속도 및 실리콘산화막의 에칭속도의 관계를 나타낸다. 도 3의 그래프 중, 검은 원의 곡선은 레지스트의 애싱속도를 나타내고 있으며, 검은 사각형의 곡선은 실리콘산화막의 에칭속도를 나타내고 있다. 도 3의 횡축은 반응관(12)에 도입하는 산소가스의 유량을 나타내고 있다. 표 2 및 도 3에 있어서는, 반도체기판(a)의 온도 250℃에서, 반응관(12) 내와 챔버(22) 내의 압력을 550Pa로 하고, 코일(18)에 고주파전원(20)으로부터 고주파전력 4500W를 공급하고 있으며, 서셉터(24)에 바이어스 전력을 공급하지 않고 있다. 또한, 산소가스만을 매분 10리터(도 3에 있어서는 10000 sccm) 이상 16리터(도 3에 있어서는 16000 sccm) 이하의 유량으로 도입하고 있다. 구체적으로는 산소가스만을 매분 10리터, 13리터, 14리터, 16리터로 반응관(12) 내에 도입하고 있다. 여기에서, 산소가스의 체적은 상온, 상압에 있어서의 체적이다.
Figure 112007070916699-pat00002
표 2 및 도 3로부터 명백하듯이, 반응관(12)에 도입되는 산소가스의 유량이 매분 10리터 이상 16리터 이하로서, 레지스트의 애싱속도는 매분 8㎛ 이상이다. 한편, 실리콘산화막의 에칭속도는 매분 1㎚ 이하로서, 실리콘산화막의 손상을 낮게 억제할 수 있어, 종래의 문제점을 충분히 해결하는 성능임을 나타내고 있다.
다음에 표 3 및 표 3에 대응하는 도 4의 그래프에, 반응관(12)에 도입하는 산소가스유량과 레지스트 애싱속도 및 애싱속도의 균일성의 관계를 나타낸다. 도 4의 그래프 중, 검은 원의 곡선은 레지스트의 애싱속도를 나타내고 있으며, 검은 사각형의 곡선은 애싱속도의 균일성을 나타내고 있다. 도 4의 횡축은, 반응관(12)에 도입하는 산소가스의 유량을 나타내고 있다. 표 3 및 도 4에 있어서는, 반도체기판의 온도 250℃에서, 반응관(12) 내와 챔버(22) 내의 압력을 550Pa로 하고, 코일(18)에 고주파전력 4500W를 공급하고 있으며, 서셉터(24)에 바이어스 전력을 공급하지 않고 있다. 또한, 반응관(12)에 도입하는 산소가스의 유량을 매분 10리터, 13리터, 14리터, 15리터로 하고 있다. 여기에서, 산소가스의 체적은 상온, 상압에 있어서의 체적이다.
Figure 112007070916699-pat00003
표 3 및 도 4의 경우와 같이 반응관(12) 내 및 챔버(22) 내의 압력이 일정할 때, 가스유량이 많아진다는 것은, 반응관(12) 내 및 챔버(22) 내의 가스의 유속이 크게 된다는 것이다. 극단적으로 가스의 유속이 커지면, 즉 가스유량이 극단적으로 많아지면, 여기된 산소가스가, 레지스트와 충분한 애싱반응을 일으키기 전에 챔버(22) 내로부터 배기되기 때문에, 애싱속도의 저하를 초래한다. 또한, 반대로 가스유량이 적어진다는 것은, 반응관(12) 내 및 챔버(22) 내의 가스유속이 작다는 것으로서, 가스가 머무르게(가스의 반응관 및 챔버 내의 체재시간이 길게 되어 가스 치환이 어렵다) 되기 때문에, 반응관(12) 내 및 챔버(22) 내의 산소농도가 저하하여 애싱속도의 저하를 초래한다. 따라서, 애싱속도의 균일성도 고려하면, 산소가스유량은 매분 10리터 이상 16리터 이하의 범위에 있는 것이 적당이라고 할 수 있다.
다음에 표 4 및 표 4에 대응하는 도 5의 그래프에, 반도체기판 상에 산화막을 성장시킨 것에, 본 발명의 하나의 실시형태에 따른 애싱장치(10)의 반응관(12)에 있어서 산소가스로 방전시켰을 때의, 전자가 산화막 중에 스며들어 차지업(charge-up)한 후의 전하량을, 반도체기판(a) 상에서의 위치를 바꿔서 측정한 결과를 나타낸다. 도 5에 있어서의 A, B, C, D의 절선은 반도체기판(a)의 수평면상의 서로 다른 측정방향에서의 측정결과를 나타내고 있으며, 도 6에 나타내는 것과 같이, A는 도 6에 있어서의 반도체기판(a)의 종방향의 7개소(도 5 중의 검은 마름모꼴), B는 횡방향의 7개소(도 5 중의 검은 사각), C(도 5 중의 ×)와 D(도 5 중의 *)는 사선 방향 5개소에서 측정하고 있다. 표 4 및 도 5에 있어서는, 반도체기판(a)의 온도 250℃에서, 산소가스만을 반응관(12)에 매분 13리터로 도입하고, 반응관(12) 내와 챔버(22) 내의 압력을 550 Pa로 하여, 코일(18)에 고주파전원(20)으로부터 고주파전력 4500W를 공급하고 있으며, 서셉터(24)에 바이어스 전력을 공급하지 않고 있다. 도 5 그래프의 횡축은, 반도체기판(a) 상의 수평면 상의 측정위치를 나타내고 있고, 종축은, 산화막중의 전하량(V)을 나타내고 있다.
Figure 112007070916699-pat00004
표 4 및 도 5로부터 명백하듯이, 반도체기판(a)의 수평면 상의 어떤 위치에 있어서도 산화막 중의 전하량은 -1V 정도이다.
한편, 표 5와 표 5에 대응하는 도 7에, 본 발명의 구성과는 다른 구성에서 산소가스만을 반응관(12)에 도입한 경우에 있어서, 산화막 중의 전하량을 반도체기판(a) 상에서의 위치를 바꿔 측정한 결과를 나타낸다. 표 5 및 도 7에 있어서는, 반도체기판의 온도 250℃에서, 반응관(12) 내와 챔버(22) 내의 압력 180Pa, 코일(18)에 고주파전원(20)으로부터 고주파전력 3500W를 공급하고 있으며, 매분 8리터의 산소가스를 반응관(12)에 도입하고 있다. 여기에서, 산소가스의 체적은 상온, 상압 에 있어서의 체적이다. 또한, 이 경우 서셉터(24)에 바이어스 전력을 공급하고 있다. 도 7에 있어서의 A, B, C, D의 절선은, 반도체기판(a)의 수평면 상의 다른 측정방향에서의 측정결과를 나타내고 있으며, 도 6에 나타내는 것과 같이, A는 도 6에 있어서의 반도체기판(a)의 종방향의 7개소(도 7 중의 검은 마름모꼴), B는 횡방향의 7개소(도 7 중의 검은 사각), C(도 7 중의 ×)와 D(도 7 중의 *)는 사선 방향 5개소에서 측정하고 있다. 도 7의 그래프의 횡축은, 반도체기판(a) 상의 수평면 상의 측정위치를 나타내고 있고, 종축은 산화막 중의 전하량을 나타내고 있다.
Figure 112007070916699-pat00005
이 경우, 반도체기판(a)의 수평면 상의 위치에 따라, 막 중 전하가 깊이 침투한 곳과 그렇지 않은 곳이 나타나 막 중 전하의 불균일이 발생하고 있다. 즉 산화막 중의 전하량이 크게 변화하고 있으며, 산화막의 손상이, 본 발명의 애싱장치의 구성인 경우와 비교하여 대단히 큰 것이 알 수 있다.
다음에 표 6 및 표 6에 대응하는 도 8의 그래프에, 코일(18)에 공급하는 고주파전력과 레지스트의 애싱속도 및 애싱속도의 균일성의 관계를 나타낸다. 도 8의 그래프 중, 검은 원의 곡선은 레지스트의 애싱속도를 나타내고 있고, 검은 사각의 곡선은 애싱속도의 균일성을 나타내고 있다. 표 6 및 도 8에 있어서는, 반도체기판의 온도 250℃에서, 산소가스만을 반응관(12)에 매분 13리터로 도입하고 있다. 여기서, 산소가스의 체적은 상온, 상압에 있어서의 체적이다. 반응관(12) 내와 챔버(22) 내의 압력을 550Pa로 하고, 코일(18)에 고주파전원(20)으로부터 고주파전력을 2500W, 3500W, 4000W, 4500W로 값을 바꿔 공급하고 있다. 또한, 서셉터(24)에는 바이어스 전력은 공급되고 있지 않다.
Figure 112007070916699-pat00006
표 6 및 도 8로부터 명백하듯이, 코일(18)에 공급하는 고주파전력이 커짐에 따라, 애싱속도가 상승한다. 고주파전력의 상승에 따라, 여기되는 산소가스량이 증대하고, 여기된 산소가스가 레지스트에 대량으로 접촉함으로써 애싱반응이 촉진된다. 매분 8㎛ 이상의 고속으로 애싱하기 위해서는, 고주파전력을 4000W 이상으로 하는 것이 유효하다. 그 경우 애싱속도의 균일성의 수치도 ±6% 이내에 억제할 수 있고, 애싱속도의 균일성도 양호하다고 할 수 있다. 애싱속도의 균일성의 수치는 6%보다 높아도 좋지만, 애싱속도의 균일성의 수치가 너무 높으면, 일정한 시간의 처리에서도 레지스트가 남는 곳과 제거되고 있는 곳이 발생하여, 남은 레지스트를 제거하고 있는 동안에 이미 제거한 곳의 하지막을 플라즈마로 깎아 버리는 경우가 있다. 따라서, 애싱속도의 균일성의 수치는 될 수 있는 대로 0에 가까운 쪽이 좋아 본 발명은 애싱속도의 균일성을 양호하게 할 수가 있다.
이상 기술한 것과 같이, 본 발명은, 반도체기판 상의 산화막이나 질화막의 에칭과 손상을 억제하며, 또한, 대단히 고속으로 균일하게 반도체기판 상의 레지스트를 애싱할 수 있도록 하는 애싱장치를 제공할 수 있게 된다.
도 1은 본 발명의 하나의 실시형태에 따른 애싱장치의 구성을 나타낸 단면도.
도 2는 본 발명에 있어서의 반응관 내 및 챔버 내의 압력과 레지스트의 애싱속도 및 애싱속도의 균일성과의 관계에 대한 실측결과를 나타낸 그래프.
도 3은 본 발명에 있어서의 가스유량과 레지스트의 애싱속도 및 산화막의 에칭속도와의 관계에 관한 실측결과를 나타낸 그래프.
도 4는 본 발명에 있어서의 산소가스유량과 레지스트의 애싱속도 및 애싱속도의 균일성과의 관계에 대한 실측결과를 나타낸 그래프.
도 5는 본 발명에 있어서의 반도체기판의 측정위치와 산화막 중의 전하량과의 관계에 대한 실측결과를 나타낸 그래프.
도 6은 본 발명에 있어서의 반도체기판의 수평면 상의 측정위치를 나타낸 상면도.
도 7은 본 발명과 다른 구성에서의 반도체기판의 측정위치와 산화막 중의 전하량과의 관계에 대한 실측결과를 나타낸 그래프.
도 8은 본 발명에 있어서 코일에 공급되는 고주파전력과 레지스트의 애싱속도 및 애싱속도의 균일성과의 관계에 대한 실측결과를 나타낸 그래프.
<부호의 설명>
10 : 애싱장치 12 : 반응관
14 : 가스 도입부 16 : 석영 배플판
18 : 코일 20 : 고주파전원
22 : 챔버 24 : 서셉터(반도체기판 보지대)
26 : 배플 링 28 : 실드

Claims (10)

  1. 반응실과,
    상기 반응실 내에 고주파 가스방전을 유기(誘起)하고 유지하는 수단과,
    반도체기판을 보지하는 반도체기판 보지대를 내장하고 상기 반응실에 직결하는 챔버
    를 포함하는 애싱장치에 있어서,
    상기 반응실 내 및 상기 챔버 내를 배기하면서 상기 반응실 내에 산소가스만을 도입하고, 애싱할 때의 상기 반응실 내 및 상기 챔버 내의 압력이 350Pa 이상 550Pa 이하의 범위 내에 있고, 매분 8㎛ 이상에서 애싱 처리가 가능한 것을 특징으로 하는 애싱장치.
  2. 제 1항에 있어서, 상기 반응실 내에 매분 10리터 이상 16리터 이하의 유량으로 상기 산소가스를 도입하는 것을 특징으로 하는 애싱장치.
  3. 반응실과,
    상기 반응실에 산소를 공급하는 가스 도입부와,
    반응실 내에 도입된 산소를 방전시켜 플라즈마를 발생시키는 코일과,
    상기 코일에 2500W 이상 4500W 이하의 고주파전력을 공급하는 고주파전원과,
    반도체기판을 탑재하는 서셉터를 포함하되,
    애싱할 때의 상기 반응실 내의 압력이 350Pa 이상 550Pa 이하의 범위 내에 있고, 매분 8㎛ 이상에서 애싱 처리가 가능한 것을 특징으로 하는 애싱장치.
  4. 삭제
  5. 제 1항 내지 제 3항 어느 한 항에 있어서, 상기 산소가스는, 매분 13리터 이상 16리터 이하로 도입하는 것을 특징으로 하는 애싱장치.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 반도체기판은, 플라즈마 처리시 250℃인 것을 특징으로 하는 애싱장치.
  7. 기판을 탑재하는 단계와,
    반응실의 압력을 350Pa 이상 550Pa 이하로 하는 단계와,
    반응실에 산소를 공급하는 단계와,
    고주파전원이 코일에 고주파전력을 공급하고, 상기 공급된 산소를 플라즈마화하는 단계와,
    기판을 처리하는 단계를 포함하고, 매분 8㎛ 이상에서 애싱 처리가 가능한 것을 특징으로 하는 애싱방법.
  8. 삭제
  9. 제 7항에 있어서, 상기 산소를 도입하는 단계에서는, 매분 10리터 이상 16리터 이하의 유량인 것을 특징으로 하는 애싱방법.
  10. 제 7항 또는 제 9항에 있어서, 상기 산소가스는, 매분13리터 이상 16리터 이하로 도입하는 것을 특징으로 하는 애싱방법.
KR1020070099066A 2006-10-04 2007-10-02 애싱장치 KR100900075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00272539 2006-10-04
JP2006272539A JP2008091750A (ja) 2006-10-04 2006-10-04 アッシング装置

Publications (2)

Publication Number Publication Date
KR20080031629A KR20080031629A (ko) 2008-04-10
KR100900075B1 true KR100900075B1 (ko) 2009-05-28

Family

ID=39318466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099066A KR100900075B1 (ko) 2006-10-04 2007-10-02 애싱장치

Country Status (3)

Country Link
US (1) US20080096392A1 (ko)
JP (1) JP2008091750A (ko)
KR (1) KR100900075B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164365A (ja) * 2008-01-08 2009-07-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101495288B1 (ko) * 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
US20150050812A1 (en) * 2013-08-13 2015-02-19 Globalfoundries Inc. Wafer-less auto clean of processing chamber
US9418865B2 (en) * 2013-12-26 2016-08-16 Intermolecular, Inc. Wet etching of silicon containing antireflective coatings
CN113314439B (zh) * 2021-04-27 2023-11-28 长江存储科技有限责任公司 湿法刻蚀装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012595A (ja) * 1996-06-20 1998-01-16 Hitachi Ltd アッシング処理方法
JP2002093783A (ja) * 2000-09-12 2002-03-29 Hitachi Kokusai Electric Inc アッシング装置
KR20050112858A (ko) * 2004-05-28 2005-12-01 동부아남반도체 주식회사 웨이퍼 상의 레지스트 제거 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW296534B (ko) * 1993-12-17 1997-01-21 Tokyo Electron Co Ltd
US5514246A (en) * 1994-06-02 1996-05-07 Micron Technology, Inc. Plasma reactors and method of cleaning a plasma reactor
US5683548A (en) * 1996-02-22 1997-11-04 Motorola, Inc. Inductively coupled plasma reactor and process
JP3317209B2 (ja) * 1997-08-12 2002-08-26 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置及びプラズマ処理方法
JP2003151959A (ja) * 2001-11-09 2003-05-23 Sony Corp レジスト除去装置およびレジスト除去方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012595A (ja) * 1996-06-20 1998-01-16 Hitachi Ltd アッシング処理方法
JP2002093783A (ja) * 2000-09-12 2002-03-29 Hitachi Kokusai Electric Inc アッシング装置
KR20050112858A (ko) * 2004-05-28 2005-12-01 동부아남반도체 주식회사 웨이퍼 상의 레지스트 제거 방법

Also Published As

Publication number Publication date
US20080096392A1 (en) 2008-04-24
KR20080031629A (ko) 2008-04-10
JP2008091750A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
US8129281B1 (en) Plasma based photoresist removal system for cleaning post ash residue
US5298112A (en) Method for removing composite attached to material by dry etching
JP2888258B2 (ja) 基板処理装置および基板処理方法
RU2279732C2 (ru) Усовершенствование процесса удаления резиста в установке для травления диэлектрика с использованием пучка плазмы
JP5514310B2 (ja) プラズマ処理方法
US20080153306A1 (en) Dry photoresist stripping process and apparatus
US20130048606A1 (en) Methods for in-situ chamber dry clean in photomask plasma etching processing chamber
US20060201911A1 (en) Methods of etching photoresist on substrates
US20090325387A1 (en) Methods and apparatus for in-situ chamber dry clean during photomask plasma etching
US7097716B2 (en) Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect
KR100900075B1 (ko) 애싱장치
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
EP0305946B1 (en) Method for removing organic and/or inorganic films by dry plasma ashing
US10872761B2 (en) Post etch defluorination process
JP3728165B2 (ja) イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
JPH01200628A (ja) ドライエッチング方法
JP7296277B2 (ja) エッチングする方法、デバイス製造方法、及びプラズマ処理装置
KR100602080B1 (ko) 식각 챔버의 세정 방법
US11164727B2 (en) Processing of workpieces using hydrogen radicals and ozone gas
JP2002093783A (ja) アッシング装置
JPH0758087A (ja) プラズマ処理装置
JPH08241886A (ja) プラズマ処理方法
CN115039209A (zh) 用于硬掩模去除的系统和方法
JPH05347282A (ja) アッシング装置及びその処理方法
JPH0888216A (ja) アッシング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 10