JP2008071974A - パターン形成方法およびこれを用いた半導体装置の製造方法 - Google Patents
パターン形成方法およびこれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008071974A JP2008071974A JP2006250023A JP2006250023A JP2008071974A JP 2008071974 A JP2008071974 A JP 2008071974A JP 2006250023 A JP2006250023 A JP 2006250023A JP 2006250023 A JP2006250023 A JP 2006250023A JP 2008071974 A JP2008071974 A JP 2008071974A
- Authority
- JP
- Japan
- Prior art keywords
- peeling
- film
- resist
- temperature
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 230000007261 regionalization Effects 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010894 electron beam technology Methods 0.000 claims abstract description 23
- 239000007788 liquid Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000018109 developmental process Effects 0.000 abstract description 23
- 235000012431 wafers Nutrition 0.000 description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 239000002253 acid Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000002585 base Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 229920000767 polyaniline Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229920000297 Rayon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- VTJUKNSKBAOEHE-UHFFFAOYSA-N calixarene Chemical compound COC(=O)COC1=C(CC=2C(=C(CC=3C(=C(C4)C=C(C=3)C(C)(C)C)OCC(=O)OC)C=C(C=2)C(C)(C)C)OCC(=O)OC)C=C(C(C)(C)C)C=C1CC1=C(OCC(=O)OC)C4=CC(C(C)(C)C)=C1 VTJUKNSKBAOEHE-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000003431 cross linking reagent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003377 acid catalyst Substances 0.000 description 1
- 238000005903 acid hydrolysis reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002964 rayon Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003871 sulfonates Chemical class 0.000 description 1
- WLOQLWBIJZDHET-UHFFFAOYSA-N triphenylsulfonium Chemical compound C1=CC=CC=C1[S+](C=1C=CC=CC=1)C1=CC=CC=C1 WLOQLWBIJZDHET-UHFFFAOYSA-N 0.000 description 1
- 239000012953 triphenylsulfonium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/093—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antistatic means, e.g. for charge depletion
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
- G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Materials For Photolithography (AREA)
Abstract
【課題】帯電防止膜剥離時の剥離残りが防止され、現像後の面内均一性に優れたパターン形成方法を提供する。
【解決手段】パターン形成方法が、レジスト膜を半導体基板上に形成する工程、前記レジスト膜上に帯電防止膜を形成する工程、前記レジスト膜に対して電子線を露光する工程、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程、および前記レジスト膜に対して現像を行い所定のパターンを形成する工程とを含む。
【選択図】図１
【解決手段】パターン形成方法が、レジスト膜を半導体基板上に形成する工程、前記レジスト膜上に帯電防止膜を形成する工程、前記レジスト膜に対して電子線を露光する工程、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程、および前記レジスト膜に対して現像を行い所定のパターンを形成する工程とを含む。
【選択図】図１
Description
本発明は、レジストのパターン形成方法に関し、特に現像後の面内均一性が改善されたパターン形成方法に関する。
近年、半導体素子が微細化されるにつれて電子線（ＥＢ）直接露光が用いられている。ＥＢ直接露光では、基板上の凹凸よりなる位置合わせ用マークを電子ビームで走査し、その反射電子を検出することにより高精度の重ね合わせを実現している。例えば、ＥＢ露光は、化学増幅型レジストを塗布した基板に電子ビームを照射して集積回路パターンを露光する。
従来のレジストの現像方法としては、例えば特許文献１に記載されたものがある。同文献には一般的な光リソグラフィによる現像方法が開示されており、一定の温度に保った現像液を供給することにより現像時間の短縮化を図っている。
また、特許文献２には、電子線露光後にベークを行い、クーリングおよび表面改質層の剥離、現像を行うフローが開示されている。同文献において、酸触媒反応を促進させるための表面改質液がレジスト上に塗布され、露光後に前記表面改質液が剥離液により除去されている。
さらに、現像に関して均一性を高めるための方法として、特許文献３には、温度制御可能な載置台に基板を載置することにより、レジストや現像液を適切な温度とする塗布処理方法が記載されている。
ＥＢ露光後、レジスト膜上に形成された帯電防止膜を剥離する工程においては剥離液が用いられる。従来、レジストや現像液の温度が調節されることはあっても、剥離液の温度については考慮されていなかった。
しかしながら、従来技術のようにレジストや現像液の温度制御を行っても、帯電防止膜の剥離時に剥離残りが生じ、かかる剥離残りが現像後の面内均一性の低下をもたらす要因となっていた。
本願発明者は上記課題を解決するため鋭意検討した結果、レジスト膜上に形成された帯電防止膜を一定温度の剥離液を用いて剥離することにより剥離残りが防止されることを見出し、本発明を完成するに至った。
本発明によれば、レジスト膜を基板上に形成する工程と、前記レジスト膜上に帯電防止膜を形成する工程と、前記レジスト膜に対して電子線を露光する工程と、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程と、前記レジスト膜に対して現像を行い所定のパターンを形成する工程と、を含む、パターン形成方法が提供される。
本発明によれば、レジスト膜を基板上に形成する工程と、前記レジスト膜上に帯電防止膜を形成する工程と、前記レジスト膜に対して電子線を露光する工程と、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程と、前記レジスト膜に対して現像を行い所定のパターンを形成する工程と、を含む、パターン形成方法が提供される。
従来、レジストと現像液との反応により起こる発熱または吸熱の影響を抑えるために、これらの温度制御が行われることはあったが、剥離残りの防止の観点から帯電防止膜の剥離工程の際の温度制御が行われることはなかった。これに対し、本発明者は、剥離液の温度を高度に制御することにより帯電防止膜の剥離残りが防止され、上記課題が解決されることを見出した。本発明は、このような新たな知見に基づいてなされたものであり、剥離液を温度制御することにより帯電防止膜の剥離残りを低減させ、現像時の面内均一性を改善するものである。
ここで、上記帯電防止膜を剥離する工程において、剥離液を３０℃以上３５℃以下で２０秒以上４０秒以下の間供給するものとしてもよい。
また、レジスト膜は例えば化学増幅型レジスト膜とすることができる。
さらに、帯電防止膜を剥離する前記工程は、第２工程よりも低い温度の剥離液を用いて帯電防止膜を剥離する第１の剥離工程、および３０℃以上３５℃以下の剥離液を用いて残留物を剥離する第２の剥離工程を含むものとしてもよい。ここで、
第１の剥離工程において、例えば、剥離液を２０℃以上２５℃以下で２０秒以上４０秒以下の間供給するものとすることができる。
また、第２の剥離工程において、剥離液を３０℃以上３５℃以下で２０秒以上４０秒以下で間供給するものとすることができる。
また、レジスト膜は例えば化学増幅型レジスト膜とすることができる。
さらに、帯電防止膜を剥離する前記工程は、第２工程よりも低い温度の剥離液を用いて帯電防止膜を剥離する第１の剥離工程、および３０℃以上３５℃以下の剥離液を用いて残留物を剥離する第２の剥離工程を含むものとしてもよい。ここで、
第１の剥離工程において、例えば、剥離液を２０℃以上２５℃以下で２０秒以上４０秒以下の間供給するものとすることができる。
また、第２の剥離工程において、剥離液を３０℃以上３５℃以下で２０秒以上４０秒以下で間供給するものとすることができる。
さらに本発明によれば、半導体基板上に膜を形成する工程と、前記膜上に所定のパターンでレジスト膜を形成する工程と、前記レジスト膜をマスクとしてエッチングを行う工程とを含む、半導体装置の製造方法であって、
前記レジスト膜を形成する前記工程が、レジスト膜を半導体基板上に形成する工程と、前記レジスト膜上に帯電防止膜を形成する工程と、前記レジスト膜に対して電子線を露光する工程と、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程と、前記レジスト膜に対して現像して所定のパターンを形成する工程と、を含む、半導体装置の製造方法が提供される。
前記レジスト膜を形成する前記工程が、レジスト膜を半導体基板上に形成する工程と、前記レジスト膜上に帯電防止膜を形成する工程と、前記レジスト膜に対して電子線を露光する工程と、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程と、前記レジスト膜に対して現像して所定のパターンを形成する工程と、を含む、半導体装置の製造方法が提供される。
本発明によれば、帯電防止膜剥離工程時の剥離残りが防止され、現像後の面内均一性に優れたパターン形成方法が提供される。
以下、本実施形態のパターン形成方法の概要について説明する。図１に、電子線リソグラフィ工程の一例を示す。
本実施形態のパターン形成方法は、レジスト膜を半導体基板上に形成する工程、前記レジスト膜上に帯電防止膜を形成する工程、前記レジスト膜に対して電子線を露光する工程、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程、および前記レジスト膜に対して現像を行い所定のパターンを形成する工程を含む。
以下、本実施形態のパターン形成方法について詳細に述べる。
まず、一般的な手順を用いて、半導体基板としてのシリコン基板上に膜を形成する。当該手順は特に限定されないが、例えばＣＶＤ法等により膜を形成することができる。膜は、例えば、ＳｉとＯとを構成元素として含む無機膜を形成し、このような無機膜としては、ＳｉＯＣ膜、ＳｉＯＮ膜、ＳｉＯ２膜等が例示される。
続いて、上記膜上にレジスト膜を形成する。
レジストは、例えば化学増幅型レジストを用いることができる。化学増幅型レジストは、光および電子線の照射により酸を発生する酸発生剤と、酸により反応する化合物を含むレジストであり、酸触媒による反応を用いて化合物のアルカリ溶解特性を変化させることによりレジストパターンを形成するものである。酸発生剤としては、照射される光源および電子線源のエネルギーに応じて公知の材料から適宜選択して用いることができる。ベース樹脂にとしては、光源および電子線源の波長において透明な材料が用いられる。また、側鎖に酸加水分解を生じやすい側鎖を有する材料が用いられる。こうすることにより、露光前後の現像液への溶解度差を十分に確保することができる。具体的には、化学増幅型レジストに通常用いられる公知の材料を適宜用いることが可能である。例えば、ポジ型レジスト組成物の場合は、アルカリ可溶性基で保護された酸性官能基を有するアルカリ不溶性または難溶性の樹脂であって、該アルカリ可溶性基が脱離したときにアルカリ可溶性となるベース樹脂を用いることができ、ネガ型レジスト組成物の場合は、アルカリ可溶性樹脂であって、架橋剤による架橋によってアルカリ難溶性となるベース樹脂を用いることができる。本実施形態においては、ネガ型化学増幅型レジストのカリックスアレーンが特に好ましい。
また、化学増幅型レジストは、酸発生剤およびベース樹脂が、有機溶媒に溶解した状態で半導体基板の膜上に塗布できる。さらに、化学増幅型レジストは、適宜クエンチャー等の材料を含むことができる。こうすることにより、より一層確実にリソグラフィにおける感度を上昇させることができる。化学増幅型レジストがポジ型である場合には溶解阻止剤を含んでいてもよく、ネガ型である場合には架橋剤を含んでいてもよい。また、レジスト中には酸発生剤が含まれ、例えばジアゾジスルホン系、トリフェニルスルホニウム系等が含まれる。
前記レジスト膜上に帯電防止用の導電膜（帯電防止膜）を形成する。ここで、帯電防止膜は、例えば、導電性ポリマー（約５％）と水（約９５％）と界面活性剤である。レジスト表面は通常、撥水性であり、一方、帯電防止膜は大部分が水で構成されるため、レジスト上に塗布しやすいように界面活性剤を使用してもよい。また、帯電防止膜のレジスト上の塗布性を上げるために少量のエタノールを加えてもよい。
導電性ポリマーとしては、例えば、ポリアニリン系等の共役二重結合を主鎖に持つポリマーまたはポリアニリンスルホン化物等が使用できる。
次に前記レジスト膜に対して電子線露光を行う。続いて露光後ベークを温度１００〜１３０℃で行い、クーリングを行う。クーリング用のホットプレート温度は、例えば、次の剥離工程における剥離液の温度も考慮して、温度３０℃以上３５℃以下に設定することが好ましい。
本実施形態において、同一現像カップ内で、帯電防止膜を温度３０℃以上３５℃以下の剥離液で剥離する。
ここで、剥離液の温度が低すぎると、帯電防止膜を十分に除去できず基板上に部分的に剥離残りを生じ得る。従って、レジスト上に帯電防止膜残留物が残った領域と残っていない領域を生じる可能性があり、当該残留物は現像の邪魔となる。その結果、かかる領域で現像速度の低下を招き、レジストの現像が不均一となってしまう可能性がある。
一方、剥離液の温度が高すぎると、剥離液の安定的な供給に影響を及ぼす可能性がある。すなわち、剥離液を供給する配管から基板上に剥離液を垂らすノズルの先までの温度調整を可能にした場合であっても、剥離液を高温に維持することは困難である。また、高温の剥離液を基板上に供給した場合、基板上で温度低下が少なからず生じ、剥離液の温度が高いほどその低下度合いが大きくなる。従って、基板上で不均一な温度分布が発生し、不均一な剥離度を生じ得る。さらに、高温の剥離液に帯電防止膜が塗布されたレジストを浸した場合、帯電防止膜中の酸とレジスト中の酸発生剤が反応し、剥離しない反応物を生成する可能性もあり、剥離残りにつながる。
また、剥離は温度３０℃以上３５℃以下の剥離液を２０〜４０秒程度供給することにより行う。かかる時間で剥離を行うことにより、十分な剥離が達成され、また、同時にレジストと帯電防止膜のミキシングを防止できる。
剥離液の供給は、ディップ方式や枚葉式等により行うことができる。ディップ方式とは、複数のウエハを処理槽に浸漬して処理を行うものである。この方式では、一度に複数のウエハを処理できるという利点があるが、複数のウエハを並べて処理液に浸漬するため、ウエハ表面から除去された汚染物が、溶液中に溶解または分散した後、隣接する他のウエハの裏面に再付着することがある。一方、枚葉式は、ウエハ一枚毎に処理を行うもので、ウエハを保持台上に水平固定し、ウエハ面内で回転させながら、その表面に処理液を吹き付け処理を行うものである。この方式によれば、他のウエハによる汚染の問題が発生せず、高い清浄度で処理を行うことが可能となる。
また、剥離液を帯電防止膜上に噴霧する等の他の方法により供給してもよい。
また、剥離液を帯電防止膜上に噴霧する等の他の方法により供給してもよい。
ここで、剥離工程は複数の工程を含んでもよい。本実施形態では、
（ｉ）低温の剥離液を用いて帯電防止膜を剥離する第１の剥離工程、および
（ｉｉ）３０℃以上３５℃以下の剥離液を用いて残留物を剥離する第２の剥離工程を含むプロセスを採用する。
ここで剥離液に関していう低温とは、第２の剥離工程で用いる剥離液の温度よりも低い温度を意味する。
（ｉ）低温の剥離液を用いて帯電防止膜を剥離する第１の剥離工程、および
（ｉｉ）３０℃以上３５℃以下の剥離液を用いて残留物を剥離する第２の剥離工程を含むプロセスを採用する。
ここで剥離液に関していう低温とは、第２の剥離工程で用いる剥離液の温度よりも低い温度を意味する。
本実施形態において、第１の剥離工程で用いる剥離液の温度は第２の剥離工程で用いる剥離液の温度よりも低く、例えば２０℃以上２５℃以下が好ましい。しかし、第１の剥離工程で用いる剥離液の温度は、第２の剥離工程で用いる剥離液の温度よりも低ければよく、上記温度範囲内に限定されるものではない。また、剥離は該剥離液を２０〜４０秒程度供給することにより行う。該工程において、ほとんどの帯電防止膜が剥離される。
本実施形態において、第２の剥離工程で用いる剥離液の温度は３０℃以上３５℃以下であり、剥離は該剥離液を２０〜４０秒程度供給することにより行う。該工程において、第１の剥離工程で剥離しきれなかった帯電防止膜の残留物が剥離される。
レジストと帯電防止膜がミキシングしてしまう場合には、低温で一旦剥離を行ってから、その残留物を３０℃以上３５℃以下の剥離液で除去することが好ましい。帯電防止膜の材料成分中、ポリアニリンスルホン化物等のポリマー成分は酸性を示す。化学増幅型レジスト中の酸発生剤はこのポリマー成分と反応し、剥離しない反応物が生じてしまう可能性があるからである。剥離時の温度制御を２工程に分けて行うことでこのような不都合を回避することができる。
また、レジストと帯電防止膜の組み合わせによっては、３０℃以上３５℃以下の剥離液を２０〜４０秒程度供給することにより行う単一工程では帯電防止膜が剥離しきれない場合もある。その場合、剥離液のリンス時間を長くする必要があるが、あまり長くしすぎるとレジストと帯電防止膜のミキシングが起こる可能性がある。そこで、剥離工程を異なる温度で複数工程として行うことにより、高温での剥離液供給時間を長くすることなく、効果的に帯電防止膜の剥離が達成できる。
本実施形態において、帯電防止膜の剥離工程を終えると、その後連続して、同一カップ内で現像液を用いてレジストを現像することができる。現像液温度は、例えば、２３〜３５℃である。現像液温度は高い方がレジストを早く溶かす効果をあるので、スループット向上のためには高温での現像が好ましい。一方、温度が高すぎると、温度制御が難しくなる。従って、現像液温度は上記範囲内が好ましい。
現像後、基板を回転させながら純水リンスを数十秒行い、純水リンス供給終了後、そのまま回転させてスピンドライを行う。リンスに用いる純水温度は、帯電防止膜剥離工程、現像工程、およびリンス工程を同一カップ内で行っているため、この供給温度をそろえることが装置の仕様から好ましい。従って、好ましい純水温度は３０℃以上３５℃以下である。
現像後の基板の外観チェックや寸法確認を行い、エッチングを行って所望のパターンを形成する。
以上、本発明の実施形態の例としてパターン形成方法について説明したが、さらに、本発明は半導体装置の製造方法にも適用することができる。
本発明の実施形態に含まれる半導体装置の製造方法は、例えば、半導体基板上に膜を形成する工程、上記膜上に所定のパターンでレジスト膜を形成する工程、上記レジスト膜をマスクとしてエッチングを行う工程を含むものとする。
また、上記レジスト膜を形成する工程は、以下の工程を含むものとする、
レジスト膜を半導体基板上に形成する工程、
上記レジスト膜上に帯電防止膜を形成する工程、
上記レジスト膜に対して電子線を露光する工程、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程、
上記レジスト膜に対して現像して所定のパターンを得る工程。
本発明の実施形態に含まれる半導体装置の製造方法は、例えば、半導体基板上に膜を形成する工程、上記膜上に所定のパターンでレジスト膜を形成する工程、上記レジスト膜をマスクとしてエッチングを行う工程を含むものとする。
また、上記レジスト膜を形成する工程は、以下の工程を含むものとする、
レジスト膜を半導体基板上に形成する工程、
上記レジスト膜上に帯電防止膜を形成する工程、
上記レジスト膜に対して電子線を露光する工程、温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程、
上記レジスト膜に対して現像して所定のパターンを得る工程。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、帯電防止膜の剥離工程はさらに第３の剥離工程を含んでもよく、レジストと帯電防止膜の組み合わせによって適宜適した方法を選択することができる。
次に本発明の実施例について説明する。
（実施例１）
前記実施形態と同様の方法でパターン形成を行った。
前記実施形態と同様の方法でパターン形成を行った。
ここで、レジストとして、ネガ型の化学増幅型レジストであるカリックスアレーンを用いた。レジスト膜をシリコン基板上に形成した反射防止膜上に形成し、約９０℃で９０秒間プリベークした。その後前記レジスト膜上に帯電防止膜を形成した。使用した帯電防止膜は、三菱レイヨン製ａｑｕａＳＡＶＥ−５７ｘｓである。帯電防止膜の膜厚は３０ｎｍであり、プリベークを８０℃で６０秒間行った。帯電防止膜プリベーク後に電子線露光を行った。その後、同一現像カップ内で帯電防止膜を温度３５℃の純水を剥離液として用い、３０秒間、枚葉法により供給した。その後連続して、同一カップ内で現像液としてはＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）系の現像液を用いて現像した。
本実施例において、帯電防止膜の剥離工程後には剥離残りは見られなかった。現像後のパターン寸法均一性は３σ＝５．１ｎｍであった。
本実施例において、帯電防止膜の剥離工程後には剥離残りは見られなかった。現像後のパターン寸法均一性は３σ＝５．１ｎｍであった。
（実施例２）
剥離液の温度を３０℃とした以外は、実施例１と同様の手順を用いてパターン形成を行った。
本実施例において、帯電防止膜の剥離工程後には剥離残りは見られなかった。現像後のパターン寸法均一性は３σ＝５．１ｎｍであった。
剥離液の温度を３０℃とした以外は、実施例１と同様の手順を用いてパターン形成を行った。
本実施例において、帯電防止膜の剥離工程後には剥離残りは見られなかった。現像後のパターン寸法均一性は３σ＝５．１ｎｍであった。
（比較例１）
剥離液の温度を２３℃とした以外は、実施例１と同様の手順を用いてパターン形成を行った。
比較例において、帯電防止膜の剥離工程後には剥離残りが見られた。現像後のパターン寸法均一性は３σ＝５．５ｎｍであった。
剥離液の温度を２３℃とした以外は、実施例１と同様の手順を用いてパターン形成を行った。
比較例において、帯電防止膜の剥離工程後には剥離残りが見られた。現像後のパターン寸法均一性は３σ＝５．５ｎｍであった。
（実施例３）
半導体基板上に化学増幅系ポジ型レジスト（塗布膜厚３５０ｎｍ）を塗布し、レジストのプリベーク（１２０℃、９０秒）を行った。その後、レジスト上に帯電防止膜（三菱レイヨン社製ａｑｕａＳＡＶＥ−５７ｘｓ、膜厚３０ｎｍ）を塗布した後、帯電防止膜プリベーク（８０℃、６０秒）を行った。その後、電子ビーム露光を行った後、帯電防止膜をつけたままレジストのポストベーク（１１０℃、９０秒）を行った。その後、現像カップにてウェハを回転させながら純水（２３℃）を３０秒かけて帯電防止膜を荒く剥離した後、続いて純水（３５℃）を３０秒かけて帯電防止膜を完全に剥離した。純水の供給を止めたあとも２０秒間ウェハを回転させてウェハ上の純水を飛ばしたのち（スピンドライ）、ウェハを回転させたまま現像液を滴下してレジストの現像を行った。
本実施例において、帯電防止膜の剥離工程後には剥離残りは見られなかった。現像後のパターン寸法均一性についても実施例１と同様に良好な結果が得られた。
半導体基板上に化学増幅系ポジ型レジスト（塗布膜厚３５０ｎｍ）を塗布し、レジストのプリベーク（１２０℃、９０秒）を行った。その後、レジスト上に帯電防止膜（三菱レイヨン社製ａｑｕａＳＡＶＥ−５７ｘｓ、膜厚３０ｎｍ）を塗布した後、帯電防止膜プリベーク（８０℃、６０秒）を行った。その後、電子ビーム露光を行った後、帯電防止膜をつけたままレジストのポストベーク（１１０℃、９０秒）を行った。その後、現像カップにてウェハを回転させながら純水（２３℃）を３０秒かけて帯電防止膜を荒く剥離した後、続いて純水（３５℃）を３０秒かけて帯電防止膜を完全に剥離した。純水の供給を止めたあとも２０秒間ウェハを回転させてウェハ上の純水を飛ばしたのち（スピンドライ）、ウェハを回転させたまま現像液を滴下してレジストの現像を行った。
本実施例において、帯電防止膜の剥離工程後には剥離残りは見られなかった。現像後のパターン寸法均一性についても実施例１と同様に良好な結果が得られた。
（結果）
帯電防止膜剥離工程後の剥離残り、および現像後の３００ｎｍ基板面内７０ｎｍコンタクトホール（１：１）パターンの寸法均一性を実施例と比較例とで比較したが、上記の通り、実施例では剥離残りが見られず、現像後のパターン寸法均一性も良好であった。
帯電防止膜剥離工程後の剥離残り、および現像後の３００ｎｍ基板面内７０ｎｍコンタクトホール（１：１）パターンの寸法均一性を実施例と比較例とで比較したが、上記の通り、実施例では剥離残りが見られず、現像後のパターン寸法均一性も良好であった。
（効果）
一定の剥離温度を用いることにより、剥離残りが防止され、その結果、面内均一性が改善された。
一定の剥離温度を用いることにより、剥離残りが防止され、その結果、面内均一性が改善された。
Claims (7)
- レジスト膜を基板上に形成する工程と、
前記レジスト膜上に帯電防止膜を形成する工程と、
前記レジスト膜に対して電子線を露光する工程と、
温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程と、
前記レジスト膜に対して現像を行い所定のパターンを形成する工程と、
を含む、パターン形成方法。 - 前記帯電防止膜を剥離する前記工程において、前記帯電防止膜上に剥離液を温度３０℃以上３５℃以下、２０秒以上４０秒以下で供給する、請求項１記載のパターン形成方法。
- 前記レジスト膜が化学増幅型レジスト膜である、請求項１記載のパターン形成方法。
- 前記帯電防止膜を剥離する前記工程は、
第２工程よりも低い温度の剥離液を用いて前記帯電防止膜を剥離する第１の剥離工程と、
次いで、３０℃以上３５℃以下の剥離液を用いて残留物を剥離する第２の剥離工程と
を含む、請求項１記載のパターン形成方法。 - 前記第１の剥離工程において、剥離液を温度２０℃以上２５℃以下、２０秒以上４０秒以下で供給する、請求項４記載のパターン形成方法。
- 前記第２の剥離工程において、剥離液を温度３０℃以上３５℃以下、２０秒以上４０秒以下で供給する、請求項４記載のパターン形成方法。
- 基板上に膜を形成する工程と、
前記膜上に所定のパターンでレジスト膜を形成する工程と、
前記レジスト膜をマスクとしてエッチングを行う工程とを含み、
前記レジスト膜を形成する前記工程は、
レジスト膜を基板上に形成する工程と、
前記レジスト膜上に帯電防止膜を形成する工程と、
前記レジスト膜に対して電子線を露光する工程と、
温度３０℃以上３５℃以下の剥離液を用いて前記帯電防止膜を剥離する工程と、
前記レジスト膜に対して現像して所定のパターンを形成する工程と、
を含む、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006250023A JP2008071974A (ja) | 2006-09-14 | 2006-09-14 | パターン形成方法およびこれを用いた半導体装置の製造方法 |
| US11/853,847 US20080070406A1 (en) | 2006-09-14 | 2007-09-12 | Pattern forming method and semiconductor device manufacturing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006250023A JP2008071974A (ja) | 2006-09-14 | 2006-09-14 | パターン形成方法およびこれを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008071974A true JP2008071974A (ja) | 2008-03-27 |
Family
ID=39189159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006250023A Pending JP2008071974A (ja) | 2006-09-14 | 2006-09-14 | パターン形成方法およびこれを用いた半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080070406A1 (ja) |
| JP (1) | JP2008071974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012226297A (ja) * | 2011-04-08 | 2012-11-15 | Dainippon Printing Co Ltd | レジスト帯電防止膜積層体、レリーフパターン製造方法及び電子部品 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219743A (ja) * | 1983-05-28 | 1984-12-11 | Tokyo Ohka Kogyo Co Ltd | ポジ型レジスト現像液 |
| US5223377A (en) * | 1990-08-29 | 1993-06-29 | Interuniversitair Micro-Elektronica Centrum Vzw | Interrupted developing process for a photoresist image |
| JP3162497B2 (ja) * | 1992-08-28 | 2001-04-25 | 富士通株式会社 | レジストの現像装置および現像方法 |
| JP2000031025A (ja) * | 1998-07-15 | 2000-01-28 | Mitsubishi Electric Corp | レジストパターンの形成方法 |
| JP4019403B2 (ja) * | 1999-03-08 | 2007-12-12 | Ｊｓｒ株式会社 | レジストパターンの形成方法 |
| US6727047B2 (en) * | 1999-04-16 | 2004-04-27 | Applied Materials, Inc. | Method of extending the stability of a photoresist during direct writing of an image upon the photoresist |
| US6969569B2 (en) * | 1999-04-16 | 2005-11-29 | Applied Materials, Inc. | Method of extending the stability of a photoresist during direct writing of an image |
| US6352818B1 (en) * | 1999-09-01 | 2002-03-05 | Taiwan Semiconductor Manufacturing Company | Photoresist development method employing multiple photoresist developer rinse |
| KR100366615B1 (ko) * | 1999-11-15 | 2003-01-06 | 삼성전자 주식회사 | 케미컬 공급노즐을 구비한 스피너장비, 이를 이용한 패턴형성방법 및 식각 방법 |
| US6250822B1 (en) * | 2000-02-04 | 2001-06-26 | Advanced Micro Device, Inc. | Semiconductor wafer manufacturing method and apparatus for an improved heat exchanger for a photoresist developer |
| US6629786B1 (en) * | 2001-04-30 | 2003-10-07 | Advanced Micro Devices, Inc. | Active control of developer time and temperature |
| US6811955B2 (en) * | 2002-09-04 | 2004-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for photoresist development with improved CD |
-
2006
- 2006-09-14 JP JP2006250023A patent/JP2008071974A/ja active Pending
-
2007
- 2007-09-12 US US11/853,847 patent/US20080070406A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012226297A (ja) * | 2011-04-08 | 2012-11-15 | Dainippon Printing Co Ltd | レジスト帯電防止膜積層体、レリーフパターン製造方法及び電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080070406A1 (en) | 2008-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100343697B1 (ko) | 반도체장치및그의제조방법 | |
| JP4485241B2 (ja) | 水溶性樹脂組成物およびそれを用いたパターン形成方法 | |
| US6753129B2 (en) | Method and apparatus for modification of chemically amplified photoresist by electron beam exposure | |
| TWI406938B (zh) | 化學溶液及使用該溶液處理基板之方法 | |
| KR102005640B1 (ko) | 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 | |
| JP4294154B2 (ja) | 微細パターン形成材料を用いた半導体装置の製造方法 | |
| JP2003234279A (ja) | レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置 | |
| US6261970B1 (en) | Thinner composition and methods and systems for using the thinner composition | |
| CN103959172A (zh) | 从衬底中去除物质的方法 | |
| WO2006025439A1 (ja) | 微細パターン形成方法 | |
| US20140137894A1 (en) | Process for removing substances from substrates | |
| JPH06124887A (ja) | 半導体装置の製造方法及びこれに使用できる基板洗浄装置 | |
| JP2008218866A (ja) | パターン形成方法およびパターン形成装置 | |
| JP2008071974A (ja) | パターン形成方法およびこれを用いた半導体装置の製造方法 | |
| US7851139B2 (en) | Pattern forming method | |
| JPH11288877A (ja) | レジストパターンの形成方法及び微細加工方法 | |
| JP2010135609A (ja) | 半導体装置の製造方法 | |
| JP2000250229A (ja) | フォトレジスト膜の現像方法 | |
| TWI830743B (zh) | 鍍敷造形物的製造方法及電路基板 | |
| JP2003307856A (ja) | レジストパターンの製造方法 | |
| JP4425720B2 (ja) | パターン形成方法 | |
| KR20220140394A (ko) | 금속 박리 공정을 이용한 반도체 소자 제조 방법 및 이로부터 제조되는 반도체 소자 | |
| JP2005136430A (ja) | パターン形成方法 | |
| US20080145768A1 (en) | Method for forming a film pattern having a reduced pattern size | |
| JPH0368951A (ja) | フォトレジスト現像液およびパターン形成方法 |