JP2008070887A - アクティブ型液晶表示パネルの製造方法 - Google Patents
アクティブ型液晶表示パネルの製造方法 Download PDFInfo
- Publication number
- JP2008070887A JP2008070887A JP2007249061A JP2007249061A JP2008070887A JP 2008070887 A JP2008070887 A JP 2008070887A JP 2007249061 A JP2007249061 A JP 2007249061A JP 2007249061 A JP2007249061 A JP 2007249061A JP 2008070887 A JP2008070887 A JP 2008070887A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- source electrode
- liquid crystal
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】Cr膜11SおよびAl系金属膜12Sからなるソース電極17は、画素電極9の図1の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜5の上面に形成されている。すると、Cr膜11Sの平面の面積が大きくなり、ひいてはCr膜11Sの周囲面の面積(周囲長×膜厚)も大きくなる。そして、このCr膜11Sの周囲面の面積の増大により、Cr膜11Sのサイドエッチング量を低減することができる。
【選択図】 図1
Description
請求項2に記載の発明は、請求項1に記載の発明において、前記S1/S2の値が7000程度以下となるようにしたことを特徴とするものである。
請求項3に記載の発明は、ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記薄膜トランジスタは半導体膜と該半導体膜に接続されたソース電極およびドレイン電極を有し、前記ソース電極は前記画素電極上に形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜を有し且つ前記画素電極上に接続された部分が前記半導体膜に接続された部分よりも幅広く形成されていることを特徴とするものである。
請求項4に記載の発明は、請求項1〜3のいずれかに記載の発明において、前記ソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って延出されていることを特徴とするものである。
請求項5に記載の発明は、請求項1または2に記載の発明において、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とにより、前記薄膜トランジスタのソース電極と該ソース電極とは分離されたダミーソース電極とを形成したことを特徴とするものである。
請求項6に記載の発明は、ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とからなる前記薄膜トランジスタのソース電極と、該ソース電極とは分離され、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とからなるダミーソース電極とを備えていることを特徴とするものである。
請求項7に記載の発明は、請求項5または6に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って設けられていることを特徴とするものである。
請求項8に記載の発明は、請求項5または6に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側とは反対側の一辺に沿って設けられていることを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記画素電極の前記薄膜トランジスタ側とは反対側の一辺下に補助容量電極が設けられていることを特徴とするものである。
そして、この発明によれば、画素電極の平面の面積をS1とし、保護金属膜の周囲面の面積をS2としたとき、S1/S2の値が15000程度以下または7000程度以下となるようにすると、ソース電極形成用の保護金属膜のエッレートの早さが抑えられ、ひいてはソース電極形成用の保護金属膜のサイドエッチング量を低減することができる。
11D、11S Cr膜
12D、12S Al系金属膜
15 ドレイン電極
17、17A ソース電極
17B ダミーソース電極
18 薄膜トランジスタ
Claims (9)
- ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とにより少なくとも前記薄膜トランジスタのソース電極を形成し、前記画素電極の平面の面積をS1とし、前記保護金属膜の周囲面の面積をS2としたとき、S1/S2の値が15000程度以下となるようにしたことを特徴とするアクティブ型液晶表示パネル。
- 請求項1に記載の発明において、前記S1/S2の値が7000程度以下となるようにしたことを特徴とするアクティブ型液晶表示パネル。
- ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記薄膜トランジスタは半導体膜と該半導体膜に接続されたソース電極およびドレイン電極を有し、前記ソース電極は前記画素電極上に形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜を有し且つ前記画素電極上に接続された部分が前記半導体膜に接続された部分よりも幅広く形成されていることを特徴とするアクティブ型液晶表示パネル。
- 請求項1〜3のいずれかに記載の発明において、前記ソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って延出されていることを特徴とするアクティブ型液晶表示パネル。
- 請求項1または2に記載の発明において、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とにより、前記薄膜トランジスタのソース電極と該ソース電極とは分離されたダミーソース電極とを形成したことを特徴とするアクティブ型液晶表示パネル。
- ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とからなる前記薄膜トランジスタのソース電極と、該ソース電極とは分離され、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とからなるダミーソース電極とを備えていることを特徴とするアクティブ型液晶表示パネル。
- 請求項5または6に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って設けられていることを特徴とするアクティブ型液晶表示パネル。
- 請求項5または6に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側とは反対側の一辺に沿って設けられていることを特徴とするアクティブ型液晶表示パネル。
- 請求項8に記載の発明において、前記画素電極の前記薄膜トランジスタ側とは反対側の一辺下に補助容量電極が設けられていることを特徴とするアクティブ型液晶表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249061A JP4609470B2 (ja) | 1999-11-24 | 2007-09-26 | アクティブ型液晶表示パネルの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33223199 | 1999-11-24 | ||
JP2007249061A JP4609470B2 (ja) | 1999-11-24 | 2007-09-26 | アクティブ型液晶表示パネルの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000170712A Division JP4102912B2 (ja) | 1999-11-24 | 2000-06-07 | アクティブ型液晶表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008070887A true JP2008070887A (ja) | 2008-03-27 |
JP4609470B2 JP4609470B2 (ja) | 2011-01-12 |
Family
ID=39292450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007249061A Expired - Fee Related JP4609470B2 (ja) | 1999-11-24 | 2007-09-26 | アクティブ型液晶表示パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4609470B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03130720A (ja) * | 1989-10-16 | 1991-06-04 | Sumitomo Metal Ind Ltd | 表示装置 |
JPH11352511A (ja) * | 1998-06-08 | 1999-12-24 | Casio Comput Co Ltd | 表示装置 |
-
2007
- 2007-09-26 JP JP2007249061A patent/JP4609470B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03130720A (ja) * | 1989-10-16 | 1991-06-04 | Sumitomo Metal Ind Ltd | 表示装置 |
JPH11352511A (ja) * | 1998-06-08 | 1999-12-24 | Casio Comput Co Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4609470B2 (ja) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6858867B2 (en) | Channel-etch thin film transistor | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
KR19980080260A (ko) | 박막장치의 제조방법 및 박막장치 | |
JPH06250211A (ja) | 液晶表示基板とその製造方法 | |
WO2020140357A1 (en) | Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor | |
JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
JP2000307118A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH06188265A (ja) | 半導体装置およびその製造方法 | |
US20070249150A1 (en) | Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same | |
US20220181356A1 (en) | Active matrix substrate and method for manufacturing same | |
US20020019082A1 (en) | Method for fabricating a thin film transistor display | |
US7561223B2 (en) | Device and method for protecting gate terminal and lead | |
JP4742320B2 (ja) | アクティブ型液晶表示パネル | |
JP5488525B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4102912B2 (ja) | アクティブ型液晶表示パネル | |
JP4892830B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4609470B2 (ja) | アクティブ型液晶表示パネルの製造方法 | |
JPH0618921A (ja) | マトリックス型表示装置 | |
JP3801687B2 (ja) | 薄膜トランジスタおよびその製法 | |
JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
JP2919369B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH0918005A (ja) | 液晶表示装置用薄膜トランジスター |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |