JP2008070620A

JP2008070620A - 液晶表示装置の駆動回路

Info

Publication number: JP2008070620A
Application number: JP2006249426A
Authority: JP
Inventors: Muneharu Kawana; 宗治川名
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2006-09-14
Filing date: 2006-09-14
Publication date: 2008-03-27

Abstract

【課題】液晶表示装置の駆動回路の回路規模を小さくする。
【解決手段】時分割ＰＷＭ生成回路１１が複数のＰＷＭ階調信号を含む時分割ＰＷＭ階調信号を生成するので、ＰＷＭ階調信号の本数が用意されず、時分割ＰＷＭ階調信号の本数が用意されればよくなる。よって、時分割ＰＷＭ階調信号の数の方がＰＷＭ階調信号の数よりも少ないので、液晶表示装置の駆動回路の回路規模が小さくなる。
【選択図】図１

Description

本発明は、ＰＷＭ階調制御によって画像データを液晶パネルに出力する液晶表示装置の駆動回路に関する。

現在、様々な電子機器で、液晶表示装置が使用されている。

液晶表示装置の液晶パネルへの表示は、通常、階調表示であり、一つの走査線に対応するラインの画像データに対応した所定の期間だけオン電圧を印加するＰＷＭ（Pulse Width Modulation）階調制御が行われている（例えば、特許文献１参照）。
特開平１０−１７７３７０号公報

しかし、高画質が追求されることにより、階調表示が多階調になり、その分、階調表示に使用される階調レベルを示す階調信号の本数が増えてしまう。よって、液晶表示装置の駆動回路の回路規模が大きくなってしまう。

本発明は、このような点に鑑みてなされたものであり、回路規模が小さい液晶表示装置の駆動回路を提供することを目的とする。

本発明では、上記課題を解決するために、ＰＷＭ階調制御によって画像データを液晶パネルに出力する液晶表示装置の駆動回路において、階調レベルを示す階調信号を複数生成する階調信号生成手段と、時分割されることによって複数の前記階調信号を含む時分割階調信号を、複数生成する時分割階調信号生成回路と、複数の前記時分割階調信号から所定の前記時分割階調信号を選択する時分割階調信号選択回路と、前記時分割階調信号選択回路によって選択された前記時分割階調信号から所定の前記階調信号を取り出す階調信号取出回路と、前記階調信号取出回路によって取り出された前記階調信号を前記画像データとして液晶パネルに出力する階調信号出力回路と、を備えていることを特徴とする液晶表示装置の駆動回路が提供される。

本発明では、時分割階調信号生成回路が複数の階調信号を含む時分割階調信号を生成するので、階調信号の本数分を必要とせず、時分割階調信号の本数分が用意されればよくなる。よって、時分割階調信号の数の方が階調信号の数よりも少ないので、液晶表示装置の駆動回路の回路規模が小さくなる。

以下、本発明の実施形態について、図面を参照して詳細に説明する。

［第一の実施形態］
まず、第一の実施形態の液晶表示装置の駆動回路について説明する。図１は、１画素分の液晶表示装置の駆動回路の概略を示す図である。

液晶表示装置の駆動回路は、ＭＰＵインタフェース１、表示ＲＡＭ２、コマンドレジスタ３、表示タイミング生成回路４、ラインラッチＡ５、ＰＭＷ選択回路６、一致検出回路７、パレット値保持回路８、走査線デコーダ９、ＰＷＭ生成回路１０、時分割ＰＷＭ生成回路１１、ラインラッチＢ１２、ＰＷＭ階調信号用バスライン１３、選択ラッチ１４、信号線電極用レベルシフタ１５、信号線電極駆動回路１６、走査線電極用レベルシフタ１７及び走査線電極駆動回路１８を備えている。

ＭＰＵインタフェース１は、外部の制御プロセッサ（図示しない）からのデータを表示ＲＡＭ２及びコマンドレジスタ３に書き込むときのインタフェースである。また、ＭＰＵインタフェース１は、表示ＲＡＭ２及びコマンドレジスタ３のデータを外部に読み出すときのインタフェースである。

コマンドレジスタ３は、ＭＰＵインタフェース１に接続され、複数の制御レジスタを有し、駆動回路を制御する。パレット値保持回路８は、コマンドレジスタ３に接続され、ＰＷＭ生成回路１０によって生成される階調レベルを示す各ＰＷＭ階調信号（Ｘ＝２^N+M＝２^L本）に対応したパルス幅をそれぞれ保持する。制御プロセッサは、図示されていないが、温度や特定の液晶表示装置の特性に応じ、コマンドレジスタ３の制御レジスタのデータを書き換え、パレット値保持回路８によって保持されたパルス幅を書き換える。

表示タイミング生成回路４は、液晶パネルの表示タイミングを生成する。この回路は、コマンドレジスタ３のデータに基づき、走査線デコーダ９に液晶パネルの走査線を選択するための走査線選択カウンタ値を出力し、ＰＷＭ生成回路１０にＰＷＭ階調信号を生成するためのＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴを出力し、時分割ＰＷＭ生成回路１１及び一致検出回路７にパラレルに入力された複数のＰＷＭ階調信号をシリアルに出力するための時分割選択信号ＳＥＬを出力し、表示ＲＡＭ２に走査線を選択する周期に対応したラインリード信号ＬＣＤ＿ＲＤを出力し、ラインラッチＡ５にラインリード信号ＬＣＤ＿ＲＤの周期に対応したラッチ信号ＬＡＴ１を出力し、一致検出回路７にシリアルに入力された複数の時分割ＰＷＭ階調信号の中から一つの時分割ＰＷＭ階調信号を取り出すためのクロック信号ＣＫ２を出力し、ラインラッチＢ１２にクロック信号ＣＫに同期したクロック信号ＣＫ１を出力する。

ＰＷＭ生成回路１０は、パレット値保持回路８からの各パルス幅とＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴとの比較結果に基づき、全てのＰＷＭ階調信号を生成し、時分割ＰＷＭ生成回路１１にそれらの信号をパラレルに出力する。

時分割ＰＷＭ生成回路１１は、時分割選択信号ＳＥＬに基づき、全てのＰＷＭ階調信号の中から所定の複数の信号を選択し、ＰＷＭ選択回路６にそれらの複数の信号をシリアルに出力する。ここでのシリアルからパラレルへの変換は、全てのＰＷＭ階調信号に対して行われる。ここで、時分割ＰＷＭ生成回路１１は、全てのＰＷＭ階調信号の数を時分割した数で除算して算出された数の信号を含むＰＷＭ階調信号用バスライン１３を用い、それらの信号を出力している。例えば、６４本のＰＷＭ階調信号は、時分割の数が２であるとすると、３２本の時分割ＰＷＭ階調信号になる。

表示ＲＡＭ２は、ＭＰＵインタフェース１に接続され、液晶表示装置の液晶パネルと同一のマトリクス状のアドレス空間を有し、それらのアドレスに液晶パネルの画像データに対応した表示データを画素単位で格納している。表示ＲＡＭ２は、ラインリード信号ＬＣＤ＿ＲＤに基づき、一つの画素の表示データを、その画素に対応するラインラッチＡ５に一つの走査線に対応するライン毎に出力する。なお、一つの画素（信号線）に対して一つのラインラッチＡが用意されている。ラインラッチＡ５は、ラッチ信号ＬＡＴ１に基づき、走査線を選択する周期で表示ＲＡＭ２が出力する一つの表示データを保持する。この一つの表示データはＮ＋Ｍビットで構成されていて、ラインラッチＡ５は、表示データの上位のＭビットをＰＷＭ選択回路６に出力し、下位のＮビットを一致検出回路７に出力する。制御プロセッサは、図示されていないが、更新したい液晶パネルのアドレスに対応する表示ＲＡＭ２の表示データを更新し、液晶パネルの表示を更新する。

ＰＷＭ選択回路６は、一つの表示データに基づき、時分割ＰＷＭ生成回路１１によって時分割されてパラレルからシリアル変換された全ての時分割ＰＷＭ階調信号から一つの時分割ＰＷＭ階調信号を選択し、その選択された時分割ＰＷＭ階調信号を選択ラッチ１４に出力する。一致検出回路７は、時分割選択信号ＳＥＬと表示データの下位のＮビットとが一致した場合、クロック信号ＣＫ２を、複数のＰＷＭ階調信号を含む時分割ＰＷＭ階調信号の中から特定のＰＷＭ階調信号を取り出すためのラッチ信号ＬＡＴ２として選択ラッチ１４に出力する。選択ラッチ１４は、ラッチ信号ＬＡＴ２が入力されると、複数のＰＷＭ階調信号を含む時分割ＰＷＭ階調信号の中から特定のＰＷＭ階調信号をラッチし、そのＰＷＭ階調信号を画像データとして出力する。

ラインラッチＢ１２は、クロック信号ＣＫ１が入力されると、選択ラッチ１４の画像データをラッチする。信号線電極用レベルシフタ１５は、ラインラッチＢ１２の画像データを、所定の電圧にレベルシフトする。信号線電極駆動回路１６は、信号線電極用レベルシフタ１５の出力信号を、信号線電極を駆動する電圧にレベルシフトして信号線に出力する。

走査線デコーダ９は、走査線選択カウンタ値に基づき、全ての走査線における選択されたか否かを示す信号を生成する。走査線電極用レベルシフタ１７は、走査線デコーダ９によって生成された信号を、所定の電圧にレベルシフトする。走査線電極駆動回路１８は、走査線電極用レベルシフタ１７の出力信号を、走査線を選択するときの電圧または選択しないときの電圧にレベルシフトして各走査線（Ｇ１〜Ｇｍ）に出力する。

このような駆動回路によると、パレット値保持回路８が複数のパルス幅を保持し、それらのパルス幅に基づいてＰＷＭ生成回路１０がＰＷＭ階調信号をそれぞれ生成する。生成されたＰＷＭ階調信号が６４ビット存在する場合、時分割ＰＷＭ生成回路１１が、６４ビットのＰＷＭ階調信号を、例えば、３２ビットの時分割ＰＷＭ階調信号に変換する。表示ＲＡＭ２が所定の画素の表示データを保持していて、その表示データの上位のＭビットに基づき、ＰＷＭ選択回路６が、３２ビットの時分割ＰＷＭ階調信号の中からその画素に対応する一つの時分割ＰＷＭ階調信号を選択する。ここで選択された一つの時分割ＰＷＭ階調信号は複数のＰＷＭ階調信号を含んでいるので、選択ラッチ１４が、さらに、画素に対応するＰＷＭ階調信号を選択する。このＰＷＭ階調信号に基づき、信号線電極駆動回路１６が、画像データを信号線に出力する。

なお、ラインラッチＡ５、ＰＷＭ選択回路６、一致検出回路７、選択ラッチ１４、ラインラッチＢ１２及び信号線電極用レベルシフタ１５は、図示されていないが、１〜ｎビットの表示データの分用意されている。

次に、時分割ＰＷＭ階調信号の時分割について説明する。図２は、時分割ＰＷＭ階調信号の時分割を示す図である。

ここで、表示タイミング生成回路４はＰＷＭ用カウンタ１９及び時分割選択用カウンタ２０を備え、ＰＷＭ生成回路１０は複数の比較器２１を備え、時分割ＰＷＭ生成回路１１は複数のＭＵＸ２２を備えている。

表示タイミング生成回路４の時分割選択用カウンタ２０は、時分割選択信号ＳＥＬを全てのＰＷＭ階調信号の数を時分割した数で除算して算出された数の分用意された複数のＭＵＸ２２に出力する。

表示タイミング生成回路４のＰＷＭ用カウンタ１９は、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴを全てのＰＷＭ階調信号の数の分用意された複数の比較器２１に出力する。パレット値保持回路８は、所定の比較器２１から出力されるＰＷＭ階調信号に対応したパルス幅をその比較器２１に出力する。比較器２１は、その比較器２１が受け持つＰＷＭ階調信号において、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴとパルス幅とを比較し、比較結果をそのＰＷＭ階調信号として出力する。このとき、ＰＷＭ階調信号は、そのＰＷＭ階調信号に対応したＭＵＸ２２に出力されている。

ＭＵＸ２２は、そのＭＵＸ２２が受け持つ複数のＰＷＭ階調信号及び時分割選択信号ＳＥＬに基づき、パラレルに入力された複数のＰＷＭ階調信号をシリアルに出力する。

このようにすると、例えば、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴ及びパルス幅ＰＫ（Ｘ−１）に基づき、比較器２１はＰＷＭ階調信号ＰＷＭ（Ｘ−１）を出力する。また、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴ及びパルス幅ＰＫ（Ｘ−２）に基づき、他の比較器２１はＰＷＭ階調信号ＰＷＭ（Ｘ−２）を出力する。これらのパラレルに入力されたＰＷＭ階調信号ＰＷＭ（Ｘ−１）及びＰＷＭ階調信号ＰＷＭ（Ｘ−２）を、時分割選択信号ＳＥＬに基づき、ＭＵＸ２２はＰＷＭ階調信号ＰＷＭ（Ｘ−１）＿（Ｘ−２）を出力する。

ここで、ＰＷＭ生成回路１０から出力されたＰＷＭ階調信号はＸ＝２^N+M＝２^L本存在し、Ｘ＝２^N+M＝２^L種類のＰＷＭ階調が行われることになる。また、ここでは、Ｎ＝１となっていて、時分割ＰＷＭ生成回路１１から出力された時分割ＰＷＭ階調信号はＸ／２¹＝２^M本存在することになる。また、Ｎ＝２となっているとすると、時分割ＰＷＭ階調信号はＸ／２²＝２^M本存在することになる。

なお、上記の説明では、２つのＰＷＭ階調信号が１つの時分割ＰＷＭ階調信号にまとめられているが、時分割選択信号ＳＥＬが制御され、ＭＵＸ２２の入力数が制御されることにより、４つの信号が１つの信号にまとめられてもよく、８つの信号が１つの信号にまとめられてもよい。

次に、ＰＷＭ階調信号ＰＷＭ（０）及びＰＷＭ階調信号ＰＷＭ（１）から時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）を生成するときにおけるタイミングチャートについて説明する。図３は、時分割ＰＷＭ階調信号のタイミングチャートである。

クロック信号ＣＫが存在し、このクロック信号ＣＫの１周期に、クロック信号ＣＫ２は時分割の数の分周期が存在する。ここでは、クロック信号ＣＫ２は２周期分存在する。ＰＷＭ用カウンタ１９がクロック信号ＣＫの立ち上がり回数をカウントすることにより、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴが３、２、１、０の順番に変化する。また、時分割選択用カウンタ２０の時分割選択信号ＳＥＬは、クロック信号ＣＫ２の立ち下がりでハイとローとを変化する。

ここで、値が２のパルス幅ＰＫ（１）及びＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴが比較器２１に入力され、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴがパルス幅ＰＫ（１）未満になると、ＰＷＭ階調信号ＰＷＭ（１）がハイになる。また、値が１のパルス幅ＰＫ（０）及びＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴが比較器２１に入力され、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴがパルス幅ＰＫ（０）未満になると、ＰＷＭ階調信号ＰＷＭ（０）がハイになる。

ＭＵＸ２２は、時分割選択信号ＳＥＬの値が１のときのＰＷＭ階調信号ＰＷＭ（１）を、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）として出力する。また、ＭＵＸ２２は、時分割選択信号ＳＥＬの値が０のときのＰＷＭ階調信号ＰＷＭ（０）を、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）として出力する。このとき、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）は、クロック信号ＣＫの１周期でＰＷＭ階調信号ＰＷＭ（１）及びＰＷＭ階調信号ＰＷＭ（０）を含むことになる。

なお、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴが変更されることにより、ＰＷＭ階調信号も変更される。

また、クロック信号ＣＫ２の生成回路（図１及び図２に図示しない）について説明する。図４は、クロック信号ＣＫ２の生成回路の概略を示す図である。

この回路は、複数の遅延回路２２及び複数の組み合わせ回路を備えている。

このような回路によると、クロック信号ＣＫが遅延回路２２に入力され、その遅延回路２２によってクロック信号ＣＫに遅延が発生して遅延されたクロック信号が出力される。色々な遅延量を持つ複数のクロック信号がそれぞれ組み合わせ回路に入力され、その組み合わせ回路がクロック信号ＣＫ２を生成して出力する。

なお、上記の回路は、一つのクロック信号ＣＫから他のクロック信号ＣＫ２を生成する回路の一例であり、上記の回路に限定されない。

次に、ラインラッチＢ１２の出力について説明する。図５は、１画素分のラインラッチＢの出力を示す図である。

パレット値保持回路８は、Ｘ＝２^N+M＝２^L種類のＰＷＭ階調信号に対応するパルス幅をＰＷＭ生成回路１０に出力する。

表示タイミング生成回路４は、ＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴをＰＷＭ生成回路１０に出力する。また、表示タイミング生成回路４は、クロック信号ＣＫ１をラインラッチＢ１２に出力し、クロック信号ＣＫ２及び時分割選択信号ＳＥＬを一致検出回路７に出力し、ラッチ信号ＬＡＴ１をラインラッチＡ５に出力する。

ＰＷＭ生成回路１０は、各パルス幅及びＰＷＭ生成カウンタ値ＰＷＭ＿ＣＮＴに基づき、Ｘ＝２^N+M＝２^L種類のＰＷＭ階調信号を時分割ＰＷＭ生成回路１１に出力する。例えば、ＰＷＭ生成回路１０は、Ｎ＝１でＭ＝５であるとき、Ｘ＝６４種類のＰＷＭ階調信号を出力する。

時分割ＰＷＭ生成回路１１は、Ｎ本の時分割選択信号ＳＥＬに基づき、Ｘ＝２^N+M＝２^L本のＰＷＭ階調信号をＸ／２＝２^M本に減少させ、Ｘ／２＝２^M本の時分割ＰＷＭ階調信号をＰＷＭ選択回路６に出力する。例えば、時分割ＰＷＭ生成回路１１は、Ｎ＝１でＭ＝５であるとき、Ｘ／２＝３２本の時分割ＰＷＭ階調信号を出力する。

ここで、一つの走査線に対応するラインは、複数の表示データ（ｎビット）によって構成され、その表示データは、Ｎ＋Ｍビットである。

ラインラッチＡ５は、一つの表示データを保持していて、ラッチ信号ＬＡＴ１に基づき、上位のＭビットをＰＷＭ選択回路６に出力し、下位のＮビットを一致検出回路７に出力する。例えば、ラインラッチＡ５は、Ｎ＝１でＭ＝５であるとき、上位の５ビットをＰＷＭ選択回路６に出力し、下位の１ビットを一致検出回路７に出力する。

ＰＷＭ選択回路６は、表示データの上位のＭビットに基づき、Ｘ／２＝２^M本の時分割ＰＷＭ階調信号の中から一つの時分割ＰＷＭ階調信号を選択して選択ラッチ１４に出力する。

一致検出回路７は、表示データの下位のＮビットが時分割選択信号ＳＥＬに一致した場合、イネーブルになる。このとき、一致検出回路７は、クロック信号ＣＫ２を選択ラッチ１４のラッチ信号ＬＡＴ２として選択ラッチ１４に出力する。また、一致検出回路７は、表示データの下位のＮビットが時分割選択信号ＳＥＬに一致しなかった場合、ディセーブルになる。このとき、一致検出回路７は、クロック信号ＣＫ２を出力しない。

表示データの上位のＭビットに基づき、その画素の時分割ＰＷＭ階調信号が選択され、表示データの下位のＮビットに基づき、選択ラッチ１４にラッチ信号ＬＡＴ２が出力されると、選択ラッチ１４は、選択された時分割ＰＷＭ階調信号の中の所定のＰＷＭ階調信号をラッチ信号ＬＡＴ２によってラッチする。

ラインラッチＢ１２は、クロック信号ＣＫ１に基づき、ＰＷＭ階調信号（画像データ）を取り込んで出力する。このラインラッチＢ１２は、ラッチすることにより、所定のラインにおける複数の表示データのタイミングを合わせている。

次に、ＰＷＭ階調信号ＰＷＭ（０）及びＰＷＭ階調信号ＰＷＭ（１）から時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）を生成し、その時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）から元のＰＷＭ階調信号ＰＷＭ（１）を取り出し、取り出されたＰＷＭ階調信号ＰＷＭ（１）をラインラッチＢ１２から信号線電極用レベルシフタ１５に出力するときにおけるラインラッチＢ１２の出力信号のタイミングチャートについて説明する。図６は、ラインラッチＢの出力信号のタイミングチャートである。なお、この図６では、ＰＷＭ階調信号ＰＷＭ（０）及びＰＷＭ階調信号ＰＷＭ（１）だけが書かれている。

図３で説明したように、クロック信号ＣＫ、クロック信号ＣＫ２及び時分割選択信号ＳＥＬが存在する。クロック信号ＣＫ１は、クロック信号ＣＫに同期している。ラインラッチＡ５のラッチ信号ＬＡＴ１の周期は、走査線の選択周期と同じである。また、ＰＷＭ階調信号ＰＷＭ（０）及びＰＷＭ階調信号ＰＷＭ（１）は、図３で説明したように決定され、図６に示したように出力されている。

一つの走査線に対応するラインにおける一つの表示データにおいて、ラッチ信号ＬＡＴ１がハイになると、ラインラッチＡ５が表示データをラッチする。その表示データに基づき、ラインラッチＡ５は表示データを出力し、表示データの上位のＭビットは値が０になり、下位のＮビットは値が１になっている。

図３で説明したように、時分割ＰＷＭ生成回路１１のＭＵＸ２２は、時分割選択信号ＳＥＬの値が１のときのＰＷＭ階調信号ＰＷＭ（１）を、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）として出力する。また、時分割ＰＷＭ生成回路１１のＭＵＸ２２は、時分割選択信号ＳＥＬの値が０のときのＰＷＭ階調信号ＰＷＭ（０）を、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）として出力する。

ＰＷＭ選択回路６は、表示データの上位のＭビットは値が０のとき、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）を選択ラッチ１４に出力するようになっている。

一致検出回路７は、表示データの下位のＮビットと時分割選択信号ＳＥＬとが一致すると、クロック信号ＣＫ２をラッチ信号ＬＡＴ２として出力する。

選択ラッチ１４は、ラッチ信号ＬＡＴ２に基づき、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）をラッチする。

ラインラッチＢ１２は、クロック信号ＣＫ１に基づき、時分割ＰＷＭ階調信号ＰＷＭ（１）＿（０）からＰＷＭ階調信号ＰＷＭ（１）をラッチして出力する。

なお、クロック信号ＣＫ１は、図４のような回路によってクロック信号ＣＫから生成される。

［第二の実施形態］
次に、上記の説明では、選択ラッチ１４がラインラッチＢ１２を介して画像データを出力しているが、以下に説明するように、選択ラッチ１４が削除されてもよい。図７は、第二の実施形態の１画素分のラインラッチＢの出力を示す図である。

第二の実施形態における液晶表示装置の駆動回路は、第一の実施形態の回路と比較されると、選択ラッチ１４が削除されている。また、クロック信号ＣＫ１が削除され、ＰＷＭ選択回路６の画像データがラインラッチＢ１２直接出力され、一致検出回路７のラッチ信号ＬＡＴ２がラインラッチＢ１２に出力されている。

ここで、第一の実施形態におけるラインラッチＢ１２と選択ラッチ１４とが、第二の実施形態では、一つのラインラッチＢ１２になっている。

１画素分の液晶表示装置の駆動回路の概略を示す図である。時分割ＰＷＭ階調信号の時分割を示す図である。時分割ＰＷＭ階調信号のタイミングチャートである。クロック信号ＣＫ２の生成回路の概略を示す図である。１画素分のラインラッチＢの出力を示す図である。ラインラッチＢの出力信号のタイミングチャートである。第二の実施形態の１画素分のラインラッチＢの出力を示す図である。

符号の説明

１ＭＰＵインタフェース２表示ＲＡＭ
３コマンドレジスタ４表示タイミング生成回路
５ラインラッチＡ６ＰＭＷ選択回路
７一致検出回路８パレット値保持回路
９走査線デコーダ１０ＰＷＭ生成回路
１１時分割ＰＷＭ生成回路１２ラインラッチＢ
１３ＰＷＭ階調信号用バスライン１４選択ラッチ
１５信号線電極用レベルシフタ１６信号線電極駆動回路
１７走査線電極用レベルシフタ１８走査線電極駆動回路

Claims

ＰＷＭ階調制御によって画像データを液晶パネルに出力する液晶表示装置の駆動回路において、
階調レベルを示す階調信号を複数生成する階調信号生成手段と、
時分割されることによって複数の前記階調信号を含む時分割階調信号を、複数生成する時分割階調信号生成回路と、
複数の前記時分割階調信号から所定の前記時分割階調信号を選択する時分割階調信号選択回路と、
前記時分割階調信号選択回路によって選択された前記時分割階調信号から所定の前記階調信号を取り出す階調信号取出回路と、
前記階調信号取出回路によって取り出された前記階調信号を前記画像データとして液晶パネルに出力する階調信号出力回路と、
を備えていることを特徴とする液晶表示装置の駆動回路。
前記時分割階調信号生成回路は、全ての前記階調信号の数を時分割した数で除算して算出された数の前記時分割階調信号を、生成することを特徴とする請求項１記載の液晶表示装置の駆動回路。