JP2008059308A

JP2008059308A - 半導体装置の設計装置及び設計方法

Info

Publication number: JP2008059308A
Application number: JP2006235836A
Authority: JP
Inventors: Masahiko Iketa; 正彦井桁
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2006-08-31
Filing date: 2006-08-31
Publication date: 2008-03-13
Also published as: US20080059934A1

Abstract

【課題】同電位の上層電源配線と下層電源配線間にスルーホールを配置不備なく、かつ少工数で自動配置設計することが可能な半導体装置の設計装置及び設計方法を提供すること。
【解決手段】設計された電源配線の中から同電位異層電源配線同士が重なっている重なり領域を抽出する（Ｓ１０１〜Ｓ１０２）。スルーホール配置可能な領域をさらに索出するために、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより重なり領域を拡張し、抽出する（Ｓ１０７〜Ｓ１０９）。また、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより新たな重なり領域を形成し、抽出する（Ｓ１１４〜Ｓ１１６）。そして、抽出した重なり領域にスルーホールを配置する（Ｓ１０５〜Ｓ１０６、Ｓ１１１〜Ｓ１１２、Ｓ１１８〜Ｓ１１９）。
【選択図】図２

Description

本発明は、半導体装置の設計装置及び設計方法に関し、詳細には、スルーホール（ビア、コンタクト等含む）を自動で配置する半導体装置の設計装置及び設計方法に関する。

半導体装置において、電源配線は、各回路機能毎に電源・ＧＮＤを分離し、互いにノイズが伝播しないように複数の電位に分類されている。各電位には上層電源配線と下層電源配線が存在し、同電位の電源配線においては、上層電源配線と下層電源配線とがクロスする箇所が多数存在する。同電位の上層電源配線と下層電源配線がクロスしている箇所には、電源補強のため、スルーホールを配置する必要がある。

特許文献１に記載のトランジスタセルの設計修正方法においては、設計時間を短縮するために、下層電源配線と上層電源配線とを接続する強化ビアの追加、上層電源配線の幅の拡大、及び上層電源配線に接続するキャパシタセルの追加のいずれかの電源配線強化処理を行っている。

特開２００４−２８１６９８号公報

半導体装置の設計において、スルーホールの配置箇所は目視により決定していた。しかしながら、目視による手動配置では、スルーホールの配置忘れ箇所が生じることはまぬがれなかった。また、手動配置では、スルーホールを配置不可能なスペース不足の箇所や電源配線が形成されていない箇所において、スルーホール配置可能なように電源配線を修正することは困難であり、スルーホールを不備なく配置することができていなかった。さらに、スルーホールの手動配置は、膨大な工数がかかり、多大な時間及びコストを要していた。

本発明の目的は、同電位の上層電源配線と下層電源配線間にスルーホールを配置不備なく、かつ少工数で自動配置設計することが可能な半導体装置の設計装置及び設計方法を提供することである。

本発明の第１視点によれば、設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、抽出した同電位異層電源配線の平面投影において同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより重なり領域を拡張する重なり領域拡張工程と、重なり領域にスルーホールを配置するスルーホール配置工程と、を含む半導体装置の設計方法が提供される。

本発明の第２視点によれば、設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、抽出した同電位異層電源配線の平面投影において同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより新たな重なり領域を形成する重なり領域形成工程と、重なり領域にスルーホールを配置するスルーホール配置工程と、を含む半導体装置の設計方法が提供される。

本発明の第３視点によれば、設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、抽出した同電位異層電源配線の平面投影において同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより重なり領域を拡張する重なり領域拡張工程と、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより新たな重なり領域を形成する重なり領域形成工程と、重なり領域にスルーホールを配置するスルーホール配置工程と、を含む半導体装置の設計方法が提供される。

本発明の第４視点によれば、設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張する電源配線拡張工程と、電源配線拡張工程後に、抽出した同電位異層電源配線の平面投影において同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、重なり領域にスルーホールを配置するスルーホール配置工程と、を含む半導体装置の設計方法が提供される。

上記第４視点の好ましい形態によれば、本発明の半導体装置の設計方法は、同電位異層電源配線のうち電源配線拡張工程において拡張した部分が重なり領域を形成しない場合には、電源配線拡張工程後に、重なり領域を形成しない部分の電源配線の拡張を元に戻す電源配線拡張取消工程をさらに含む。

本発明の第５視点によれば、設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出機能と、抽出した同電位異層電源配線の平面投影において同電位異層電源配線が重なっている重なり領域を抽出する重なり領域抽出機能と、同電位異層電源配線を異電位同層配線と接触させることなく拡張可能か、同電位異層電源配線を拡張することにより重なり領域を拡張可能か、及び同電位異層電源配線を拡張することにより重なり領域を新たに形成可能かを判断する電源配線拡張判断機能と、電源配線拡張判断機能の判断結果に基づき同電位異層電源配線の拡張及び拡張の取消を行う電源配線修正機能と、重なり領域にスルーホールを配置するスルーホール配置機能と、を備える半導体装置の設計装置が提供される。

上記第５視点の好ましい形態によれば、本発明の半導体装置の設計装置は、重なり領域のサイズを検出する重なり領域サイズ検出機能と、重なり領域にスルーホールを配置可能かどうか判断するスルーホール配置判断機能と、スルーホールに配置可能なスルーホールの個数を算出するスルーホール個数算出機能と、をさらに備える。

本発明の第１視点によれば、当初の設計におけるスルーホール配置可能領域の面積を最大限に拡大することができ、スルーホールの配置数を増大させることができる。特に、スペース不足でスルーホール配置不可能な重なり領域にスルーホールを配置することができるようになる。

本発明の第２視点によれば、当初の設計においては存在していなかったスルーホール配置領域を新たに形成し、スルーホール配置数を増大させることができる。

本発明の第３視点によれば、当初の設計におけるスルーホール配置可能領域の面積を最大限に拡大することができると共に、当初の設計においては存在していなかったスルーホール配置領域を新たに形成することができる。これにより、スルーホールの配置数を増大させることができる。

本発明の第４視点によれば、当初の設計に潜在的に存在するスルーホール配置可能領域をより少ない工程数で効率よく索出することができる。

本発明の第５視点によれば、当初の設計におけるスルーホール配置不備箇所や潜在的に存在するスルーホール配置領域の索出を短時間で実施することができる。これにより、設計する半導体装置の品質を向上させることができる。

本発明の第１視点〜第５視点によれば、潜在的に存在するスルーホール配置可能領域を具現化し、スルーホール配置数を増大させることができると共に、スルーホール配置不備箇所を低減ないし解消することができる。これにより、半導体装置全体にわたり電源補強され、半導体装置の品質を向上させることができる。さらに、スルーホールの配置に要する設計時間、工数及びコストを手動設計に比べて大幅に短縮／削減することができる。

本発明の第１実施形態に係る半導体装置の設計装置及び設計方法について説明する。まず、本発明の第１実施形態に係る半導体装置の設計装置について説明する。図１に、本発明の第１実施形態に係る半導体装置の設計装置の構成を示す概略ブロック図を示す。本発明の第１実施形態に係る半導体装置の設計装置は、図１（ａ）に示すように、配線データ等を入力する入力装置１０、半導体装置の設計処理、スルーホールの自動配置を行うための各種処理等を実施する演算装置２０、配線データ、処理結果、プログラム等を記憶する記憶装置３０、配線データ等を出力・表示する出力装置４０、通信機器（不図示）等を備える。入力装置１０には、例えば、キーボード、マウス、タッチパネル等の種々の入力機器が含まれる。出力装置４０には、例えば、ディスプレイ、プリンタ等の種々の出力機器が含まれる。演算装置２０には、例えば、ＣＰＵ等の種々の演算機器が含まれる。記憶装置３０には、例えば、メモリ、ハードディスク等の種々の記憶機器が含まれる。

演算装置２０及び記憶装置３０は、図１（ｂ）に示すように、半導体装置の配線を設計する配線設計手段５１、複数の電源配線からスルーホールを配置するための領域を抽出する重なり領域抽出手段５２、重なり領域抽出手段５２で抽出した重なり領域にスルーホールを配置可能かどうか判断するスルーホール配置判断手段５３、及び重なり領域にスルーホールを配置するスルーホール配置手段５４を備える。配線設計手段５１は、半導体装置の配線を設計するための種々の手段を備える配線設計機能５１ａを有する。重なり領域抽出手段５２は、複数の異層電源配線の中から同電位の電源配線を抽出する同電位異層電源配線抽出機能５２ａと、抽出した同電位異層電源配線の平面投影における同電位異層電源配線同士の重なり領域を抽出する重なり領域抽出機能５２ｂと、電源配線を（例えば、異電位同層配線と接触させることなく）拡張可能かどうか、及び重なり領域を拡張ないし形成可能かどうかを判断する電源配線拡張判断機能５２ｃと、電源配線拡張判断機能５２ｃの判断結果に基づいて電源配線を拡張ないし電源配線の拡張を取り消す電源配線修正機能５２ｄとを有する。スルーホール配置判断手段５３は、同電位異層電源配線の重なり領域におけるスルーホールの有無を検出するスルーホール検出機能５３ａと、重なり領域の縦・横のサイズを検出する重なり領域サイズ検出機能５３ｂと、重なり領域にスルーホールを配置可能かどうか判断するスルーホール配置判断機能５３ｃとを有する。スルーホール配置手段５４は、重なり領域に配置可能なスルーホール個数を算出するスルーホール個数算出機能５４ａと、重なり領域にスルーホールを配置するスルーホール配置機能５４ｂとを有する。上記各手段・各機能は、本発明の設計装置に具備される機能ユニットとして構成することもできる。

記憶装置３０には、本発明の半導体装置の設計装置に本発明の半導体装置の設計方法を実行させるためのプログラムが記録されている。該プログラムは、例えば、配線設計機能、同電位異層電源配線抽出機能、重なり領域抽出機能、電源配線拡張判断機能、電源配線修正機能、スルーホール検出機能、重なり領域サイズ検出機能、スルーホール配置判断機能、スルーホール個数算出機能、及びスルーホール配置機能を実行させるプログラムである。

次に、本発明の第１実施形態に係る半導体装置の設計方法について上記各機能と共に説明する。図２に、本発明の第１実施形態に係る半導体装置の設計方法のフローチャートを示す。まず、Ｓ１０１において、同電位異層電源配線抽出機能５２ａにより、設計された電源配線（１次設計）の中から複数の同電位異層電源配線を抽出する（同電位異層電源配線抽出工程）。次に、Ｓ１０２において、重なり領域抽出機能５２ｂにより、抽出した複数の同電位異層電源配線のうち平面投影的視点から見て互いに重なっている領域（重なり領域）を抽出する（重なり領域抽出工程）。ここで、重なり領域とは、例えば、図３に示すような、複数の同電位異層電源配線である上層電源配線７１と下層電源配線７２とが平面投影上重なっている領域７３（図３の網目状部分）である。

次に、Ｓ１０３において、スルーホール検出機能５３ａ及び重なり領域サイズ検出機能５３ｂにより、Ｓ１０２において抽出した重なり領域における空きスペースのＸ方向（横辺）とＹ方向（縦辺）のサイズを検出する（重なり領域サイズ検出工程）。例えば、図４に示すように、同電位の上層電源配線７１と下層電源配線７２の重なり領域の一部にスルーホール７４がすでに配置されている場合、スルーホール検出機能５３ａにより、スルーホール７４が配置された領域を検出すると共に、スルーホール７４が配置されていない領域を検出する（スルーホール検出工程）。スルーホール７４が配置されていない領域が矩形であれば、その形状のままスルーホール配置可能な領域として検出し、そのサイズを検出する。また、この領域が矩形でなければ、図４に示すように、複数の矩形領域に分割して重なり領域７３ａ〜７３ｄとして検出し、それぞれの領域のサイズを検出する。

次に、Ｓ１０４において、スルーホール配置判断機能５３ｃにより、検出した重なり領域にスルーホールを配置可能かどうか判断する（スルーホール配置判断工程）。スルーホールを配置可能と判断した場合、Ｓ１０５において、スルーホール個数算出機能５４ａにより、重なり領域に配置可能なスルーホール個数を算出し（スルーホール個数算出工程）、Ｓ１０６において、スルーホール配置機能５４ｂにより、重なり領域にスルーホールを配置する（スルーホール配置工程）。一方、スペース不足などによりスルーホールを配置不可能と判断した場合は、Ｓ１０７に移行する。

次に、Ｓ１０７において、電源配線拡張判断機能５２ｃにより、Ｓ１０２において抽出した重なり領域の拡張が可能かどうか判断する（重なり領域拡張判断工程）。例えば、図５に示すように、同電位の上層電源配線７１と下層電源配線７２の重なり領域７３にスルーホール７４がすでに形成されており、スルーホールを新たに配置するスペースがないものとする（図５（ａ））。又は、図６に示すように、重なり領域７３のスペースが狭く、スルーホールを配置するための十分なスペースがないものとする（図６（ａ））。このとき、上層電源配線７１と下層電源配線７２のうち少なくとも一方を拡張することにより、重なり領域７３の拡張が可能かどうか判断する。図５に示す形態においては、下層電源配線７２を図面上左方へ、異電位同層配線７５と接触しないように拡張することにより、重なり領域７３を拡張することができる（図５（ｂ））。また、図６に示す形態においては、両側の異電位同層配線７５と接触しないように下層電源配線７２を図面上左右に拡張することにより、重なり領域７３を拡張することができる（図６（ｂ））。このように重なり領域の拡張可能と判断した場合、Ｓ１０８において、電源配線修正機能５２ｄにより、電源配線を拡張し（重なり領域拡張工程）、重なり領域抽出機能５２ｂにより、拡張された重なり領域を抽出する。次に、Ｓ１０９〜Ｓ１１２において、上記Ｓ１０３〜Ｓ１０６と同様にしてスルーホールを配置する（図５（ｃ），図６（ｃ））。ただし、Ｓ１１０において、スペース不足などにより、拡張した重なり領域にスルーホールを配置不可能と判断した場合には、Ｓ１１３において、電源配線修正機能５２ｄにより、Ｓ１０８において拡張した重なり領域を元に戻す（重なり領域拡張取消工程）。一方、Ｓ１０７において、重なり領域の拡張不可能と判断した場合は、Ｓ１１４に移行する。

次に、Ｓ１１４において、電源配線拡張判断機能５２ｃにより、新たな重なり領域の形成が可能かどうか判断する（重なり領域形成判断工程）。例えば、図７又は図８に示すように、同電位の上層電源配線７１と下層電源配線７２との間に重なり領域が存在していないものとする（図７（ａ），図８（ａ））。このとき、上層電源配線７１と下層電源配線７２のうち少なくとも一方を拡張することにより、新たな重なり領域の形成が可能かどうか判断する。図７に示す形態においては、下層電源配線７２を図面上左方へ、異電位同層配線７５と接触しないように拡張することにより、重なり領域７３を新たに形成することができる（図７（ｂ））。また、図８に示す形態においては、上層電源配線７１と下層電源配線７２の双方を、異電位同層配線（不図示）と接触しないように拡張することにより、重なり領域を新たに形成することができる（図８（ｂ））。このように重なり領域の形成可能と判断した場合、Ｓ１１５において、電源配線修正機能５２ｄにより、電源配線を拡張し（重なり領域形成工程）、重なり領域抽出機能５２ｂにより、拡張された重なり領域を抽出する。Ｓ１１６〜Ｓ１１９において、上記Ｓ１０８〜Ｓ１１２と同様にしてスルーホールを配置し（図７（ｃ），図８（ｃ））、スルーホールの配置を完了する。ただし、Ｓ１１７において、スペース不足などにより、新たに形成した重なり領域にスルーホールを配置不可能と判断した場合には、Ｓ１２０において、上記Ｓ１１３と同様にして重なり領域の形成を取り消す（重なり領域形成取消工程）。一方、Ｓ１１４において、重なり領域の形成不可能と判断した場合は、スルーホールの配置を完了する。

本発明の第１実施形態によれば、重なり領域の拡張及び重なり領域の形成を行うことにより、スルーホール配置可能な領域をもらすことなくスルーホール設計することができる。

次に、本発明の第２実施形態に係る半導体装置の設計装置及び設計方法について説明する。第１実施形態においては、スルーホールを配置可能な重なり領域を抽出するごとに逐次スルーホールを配置していたが、第２実施形態においては、スルーホールの配置を一括して実施する。

図９に、本発明の第２実施形態に係る半導体装置の設計方法のフローチャートを示す。Ｓ２０１及びＳ２０２は、第１実施形態の同電位異層電源配線抽出工程（Ｓ１０１）及び重なり領域抽出工程（Ｓ１０２）と同様である。第１実施形態においては、次に、重なり領域サイズ検出工程（Ｓ１０３）及びスルーホール配置判断工程（Ｓ１０４）を実施していたが、第２実施形態においては、Ｓ２０３において、重なり領域拡張判断工程を実施する。拡張可能と判断すれば、Ｓ２０４において、重なり領域拡張工程及び拡張領域抽出工程を実施する。拡張不可能と判断すれば、Ｓ２０５に移行する。そして、次に、Ｓ２０５において、続けて重なり領域形成判断工程を実施する。形成可能と判断すれば、Ｓ２０６において、重なり領域形成工程及び重なり領域抽出工程を実施する。形成不可能と判断すれば、Ｓ２０７に移行する。

第２実施形態においては、次のＳ２０７において、抽出した各重なり領域について重なり領域サイズ検出工程を一括して実施する。次に、Ｓ２０８のスルーホール配置判断工程において、スルーホール配置可能と判断した重なり領域については、Ｓ２０９及びＳ２１０においてスルーホール個数算出工程及びスルーホール配置工程を実施し、スルーホール配置不可能と判断した重なり領域については、Ｓ２１１において重なり領域拡張取消工程ないし重なり領域形成取消工程を実施する。

本発明の第２実施形態に係る半導体装置の設計装置の構成は、図１に示すような第１実施形態と同様の構成を有することができる。

本発明の第２実施形態によれば、スルーホール配置工程等を一括して実施することにより、第１実施形態より効率的にスルーホール設計することができる。

次に、本発明の第３実施形態に係る半導体装置の設計装置及び設計方法について説明する。第１実施形態及び第２実施形態においては、重なり領域を抽出した後に同電位異層電源配線の拡張を行っていたが、第３実施形態においては、重なり領域を抽出する前に同電位異層電源配線の拡張を全体的に行い、その後、重なり領域を一斉に抽出する。

図１０に、本発明の第３実施形態に係る半導体装置の設計方法を示すフローチャートを示す。図１１に、本発明の第３実施形態に係る半導体装置の設計方法を説明するための電源配線の平面投影図を示す。まず、Ｓ３０１において、同電位異層電源配線７１，７２を抽出する（図１１（ａ））。次に、Ｓ３０２において、同電位異層電源配線７１，７２の重なり領域を抽出する前に、各電源配線７１，７２を全体的に拡張する（電源配線拡張工程）。このとき、同電位異層電源配線７１，７２は、可能な限り（例えば、異電位同層電源配線７５，７６と接触する直前まで）拡張する（図１１（ｂ））。次に、Ｓ３０３において、拡張した同電位異層電源配線７１，７２における重なり領域７３を一斉抽出する。Ｓ３０２において同電位異層電源配線７１，７２を拡張したが重なり領域が形成されなかった箇所については、Ｓ３０４において、同電位異層電源配線７１，７２の拡張を取り消す（元に戻す）（電源配線拡張取消工程）（図１１（ｃ））。なお、Ｓ３０４の電源配線拡張取消工程は、後のＳ３０９において実施してもよい。

次のＳ３０５〜Ｓ３０８は、第２実施形態のＳ２０７〜Ｓ２１０と同様に実施する（図１１（ｄ））。Ｓ３０２における拡張により形成された重なり領域であって、Ｓ３０６においてスルーホール配置不可能と判断された重なり領域については、Ｓ３０９において、同電位異層電源配線７１，７２の拡張を取り消す。

本発明の第３実施形態に係る半導体装置の設計装置の構成は、図１に示すような第１実施形態と同様の構成を有することができる。

本発明の第３実施形態によれば、電源配線の拡張を全体的に行ってから重なり領域を抽出することにより、重なり領域抽出工程を１回で済ますことができると共に、重なり領域拡張工程及び重なり領域形成工程のように電源配線の拡張を数段階に分ける必要が無い。したがって、第２実施形態よりもより効率的にスルーホール設計することができる。

本発明の半導体装置の設計装置及び設計方法は、上記実施形態に限定されることなく、本発明の範囲内において種々の変更、改良等を含むことができることはいうまでもない。例えば、本発明の半導体装置の設計装置が備える各機能の各手段への割り振りは、図１に示す形態に限定されるものではなく、異なる割り振りや組み合わせが可能である。また、図１に示す各機能は、複数の機能を統合して１つの機能にすることや１つの機能をさらに複数の機能に分割することも当然に可能である。さらに、図１に示す形態においては、複数の工程において実行される機能を総括して図示してあるが、各工程毎に各機能を図示できることはいうまでもない。本発明の半導体装置の設計方法は、さらなる工程の追加・削除が可能であり、工程の順序も適宜変更することが可能である。例えば、第１実施形態においては、重なり領域拡張工程と重なり領域形成工程の両工程を実施しているが、どちらか一方の工程のみを実施する形態であってもよい。

なお、図１に示す半導体装置の設計装置は、本発明に関する主要な構成のみを図示しており、本発明の設計装置が備えるすべての要素を図示することを意図するものではない。同様に、図２、図９及び図１０に示すフローチャートは、本発明に関する主要な工程のみを図示しており、本発明の設計方法が含むすべての要素を図示することを意図するものではない。

本発明の半導体装置の設計装置及び設計方法は、半導体素子、集積回路、印刷配線板などの半導体装置に適用できる。また、本発明の用途は、電源強化に限らず信号配線の補強としても適用することができる。

本発明の第１実施形態に係る半導体装置の設計装置の構成を示すブロック図。本発明の第１実施形態に係る半導体装置の設計方法を示すフローチャート。同電位異層電源配線の重なり領域の一例を示す平面投影図。同電位異層電源配線の重なり領域の一例を示す平面投影図。同電位異層電源配線の重なり領域の一例を示す平面投影図。同電位異層電源配線の重なり領域の一例を示す平面投影図。同電位異層電源配線の重なり領域の一例を示す平面投影図。同電位異層電源配線の重なり領域の一例を示す平面投影図。本発明の第２実施形態に係る半導体装置の設計方法を示すフローチャート。本発明の第３実施形態に係る半導体装置の設計方法を示すフローチャート。本発明の第３実施形態に係る半導体装置の設計方法を説明するための電源配線の平面投影図。

符号の説明

７１上層電源配線
７２下層電源配線
７３重なり領域
７４スルーホール
７５異電位同層配線（下層）
７６異電位同層配線（上層）

Claims

設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、
抽出した前記同電位異層電源配線の平面投影において前記同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、
前記同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより前記重なり領域を拡張する重なり領域拡張工程と、
前記重なり領域にスルーホールを配置するスルーホール配置工程と、
を含むことを特徴とする半導体装置の設計方法。
設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、
抽出した前記同電位異層電源配線の平面投影において前記同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、
前記同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより新たな重なり領域を形成する重なり領域形成工程と、
前記重なり領域にスルーホールを配置するスルーホール配置工程と、
を含むことを特徴とする半導体装置の設計方法。
設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、
抽出した前記同電位異層電源配線の平面投影において前記同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、
前記同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより前記重なり領域を拡張する重なり領域拡張工程と、
前記同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより新たな重なり領域を形成する重なり領域形成工程と、
前記重なり領域にスルーホールを配置するスルーホール配置工程と、
を含むことを特徴とする半導体装置の設計方法。
設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出工程と、
前記同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張する電源配線拡張工程と、
前記電源配線拡張工程後に、抽出した前記同電位異層電源配線の平面投影において前記同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出工程と、
前記重なり領域にスルーホールを配置するスルーホール配置工程と、
を含むことを特徴とする半導体装置の設計方法。
前記同電位異層電源配線のうち前記電源配線拡張工程において拡張した部分が前記重なり領域を形成しない場合には、前記電源配線拡張工程後に、前記重なり領域を形成しない部分の電源配線の拡張を元に戻す電源配線拡張取消工程をさらに含むことを特徴とする請求項４に記載の半導体装置の設計方法。
設計された電源配線の中から同電位異層電源配線を抽出する同電位異層電源配線抽出機能と、
抽出した前記同電位異層電源配線の平面投影において前記同電位異層電源配線が互いに重なっている重なり領域を抽出する重なり領域抽出機能と、
前記同電位異層電源配線を異電位同層配線と接触させることなく拡張可能か、前記同電位異層電源配線を拡張することにより前記重なり領域を拡張可能か、及び前記同電位異層電源配線を拡張することにより重なり領域を新たに形成可能かを判断する電源配線拡張判断機能と、
前記電源配線拡張判断機能の判断結果に基づき前記同電位異層電源配線の拡張及び拡張の取消を行う電源配線修正機能と、
前記重なり領域にスルーホールを配置するスルーホール配置機能と、を備えることを特徴とする半導体装置の設計装置。
前記重なり領域のサイズを検出する重なり領域サイズ検出機能と、
前記重なり領域にスルーホールを配置可能かどうか判断するスルーホール配置判断機能と、
前記スルーホールに配置可能なスルーホールの個数を算出するスルーホール個数算出機能と、をさらに備えることを特徴とする請求項６に記載の半導体装置の設計装置。