JP2008054292A

JP2008054292A - 位相調整装置および位相調整方法

Info

Publication number: JP2008054292A
Application number: JP2007176036A
Authority: JP
Inventors: Masahiro Ogawa; 雅裕小川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-07-28
Filing date: 2007-07-04
Publication date: 2008-03-06
Also published as: US20080025598A1

Abstract

【課題】人手による再調整することなく、自動でかつ高精度に撮像に用いられるパルスの位相を調整する。
【解決手段】撮像素子における第１の画素領域内の複数の画素におけるデジタル撮像信号の輝度を、輝度レベル検出部が算出する。前記撮像素子における第２の画素領域内の複数の画素における前記デジタル撮像信号の信号ばらつきを示すばらつき値を、ばらつき演算部が算出する。前記輝度レベル検出部の演算結果と、前記ばらつき演算部の演算結果とに基づいて、タイミング調整部がパルスの位相を調整する。
【選択図】図１

Description

本発明は、デジタルカメラにおける撮像処理に用いるパルスの位相（タイミング）調整を行う位相調整装置、および位相調整方法に関する。

デジタルカメラ（デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯等）は、ＣＣＤやＭＯＳセンサーといった撮像素子によって撮像されたアナログ撮像信号をデジタル撮像信号へと変換し、所定の処理を加えた上で記録するカメラである。撮像素子によって被写体を撮像するためには、撮像素子を駆動するパルスや信号レベルを検出するパルスなどが必要である。これらのパルスの位相（タイミング）については、製造に起因したばらつきもあるためにハードウェア設計時に調整することが難しい。そのため製造後に技術者が位相調整を行い、調整された位相を示す情報を記憶領域に格納することによって位相が設定されることが一般的である。

なお、本発明に関連する先行技術文献としては特許文献１があり、特許文献１では、露光時間を最小として画像を取込み、ノイズ成分が最小となる、すなわち高周波成分が最小となるように位相を調整している。
特開２００５−１５１０８１

従来、デジタルカメラの製造において、撮像素子のパルスの位相は製造後に調整を行い、同じ製造工程のデジタルカメラについては全てその情報を設定していた。しかしながら、この調整方法では撮像素子の特性ばらつきに対応できない。そのため、特性ばらつきに起因する撮像信号のばらつきによって、信号レベルを検出するポイントが最適ポイントからずれてしまい、最大信号レベルが得られないことや、Ｓ／Ｎ比が悪くなることがある。

近年、特に医療用カメラなどの領域においては、デジタルカメラ製造後に撮像素子の交換を行う可能性が出てきている。撮像素子が異なると、当然に、それを駆動するパルスの位相も異なることになるため、位相を再調整することとなる。さらに、撮像素子と信号処理装置とを接続しているケーブルにおいても信号遅延が発生する。そのため、ケーブルの交換などにより遅延量が変わると、位相の再調整が必要となる。しかしながら、技術者が位相を再調整していたのでは容易に撮像素子または接続ケーブルを交換することが難しい。

また特許文献１の方法では調整対象とするパルスの特性は考慮せず、複数のパルスに対して全て同じ方法により最適位相を求めているため、精度があまり高くない。

本願発明は、人手による再調整することなく、自動でかつ高精度に撮像に用いられるパルスの位相を調整することを課題とする。

上記課題を解決するために本発明の自動位相調整装置は、
撮像素子による撮像処理によって生成されるアナログ撮像信号を画素毎にデジタル値に変換することで得られるデジタル撮像信号に基づいて、前記撮像処理に用いられるパルスの位相を調整する位相自動調整装置であって、
前記撮像素子における第１の画素領域内の複数の画素における、前記デジタル撮像信号の輝度を算出する輝度レベル検出部と、
前記撮像素子における第２の画素領域内の複数の画素における、前記デジタル撮像信号の信号ばらつきを示すばらつき値を算出するばらつき演算部と、
前記輝度レベル検出部の演算結果と、前記ばらつき演算部の演算結果とに基づいて、前記パルスの位相を調整するタイミング調整部と、
を有する。

また、本発明の位相調整方法は、
撮像素子から出力されるアナログ撮像信号のレベルを検出する際に用いられる第１のパルスと、前記アナログ撮像信号を画素毎にデジタル値に変換する際に実施される相関二重サンプリングの基準となる信号レベルを検出するための第２のパルスと、前記アナログ撮像信号を画素毎にデジタル値に変換する際に用いられるＡＤクロック信号とのうちの、少なくとも１つの位相を調整する位相調整方法であって、
前記第２のパルスと前記ＡＤクロック信号とを初期値に固定して前記第１のパルスの位相を変化させた状態で、前記アナログ撮像信号の輝度が最大となる第１の位相を検出するステップと、
検出された第１の位相を前記第１のパルスの位相として設定するステップと、
を含む。

本発明によれば、撮像に用いるためにＴＧ（タイミングジェネレータ）から出力されるパルス（パルスＤＳ１,パルスＤＳ２,ＡＤＣＬＫ）の各位相を自動で調整することが可能となる。したがって、撮像素子自体を交換した場合や、外的要因（温度,電圧変化等）、経年劣化によって撮像素子の特性が変化して撮像素子から信号処理部までの信号遅延量が変化した場合であっても、ＴＧから出力されるパルスの位相を自動調整することが可能となる。また、製造工程においては、撮像素子の固体ばらつきに応じてパルスの位相を最適な状態に自動調整することが可能となる。

また、各パルスの特性を考慮した上で個別の方法でパルスの位相を調整することで、高精度な自動調整が可能となる。

以下、図面を参照して本発明の実施の形態について説明する。なお、以下で説明する実施の形態はあくまで一例であり、後述する改変例を含めて、様々な改変を行うことが可能である。

（装置構成）
図１は本実施の形態におけるデジタルカメラの全体構成を示す図である。本実施の形態におけるデジタルカメラは、被写体像を集光するための光学レンズ１１２と、光学レンズ１１２によって集光された被写体像を撮像する撮像素子１０１（以下はＣＣＤを例に説明）と、撮像素子１０１から出力されるアナログ撮像信号に所定の処理を加えてデジタル撮像信号に変換するアナログフロントエンド１０７と、アナログフロントエンド１０７から出力されるデジタル撮像信号に所定の処理（色補正,ＹＣ処理等）を加えて撮像信号を生成するDigital Signal Processor(以下、ＤＳＰと略する）１１１とを備える。

撮像素子１０１は複数の画素を有しており、これらの複数の画素は被写体の撮像に用いられる有効画素領域と、有効画素領域の周辺に遮光された状態で配置されてOptical Blackレベル（以下、ＯＢレベルと略する)レベルの検出に用いられるＯＢ画素領域とを備える。

アナログフロントエンド１０７は、撮像素子１０１から出力されるアナログ撮像信号の信号レベルを確定するために相関二重サンプリングを行うCorrelated Double Sampler（以下、ＣＤＳと略する）１０２と、ＣＤＳ１０２から出力される信号を調整可能なゲインで増幅するAutomatic Gain Controller（以下、ＡＧＣと略する）１０３と、ＡＧＣ１０３によって増幅された信号をデジタル撮像信号に変換するAnalog Digital Converter（以下、ＡＤＣと略する）１０４と、さらに撮像に用いるためのパルスを生成するTiming Generator（以下、ＴＧと略する）１０６と、ＴＧ１０６によって生成されたパルスを撮像素子１０１へと出力するための垂直ドライバ１０５とを備える。

また、パルスＤＳＰ１１１は、分散演算部１０８（本願発明に特徴的な構成要素である画素毎の信号レベルの分散を演算するばらつき演算部として機能する）と、所定の領域内の画素の信号レベルの平均値を求めることにより輝度を検出する輝度レベル検出部１０９と、これら分散演算部１０８と輝度レベル検出部１０９との演算・検出結果に基づいて、ＴＧ１０６が生成するパルスの位相（タイミング）調整を行うタイミング調整部１１０とを有する。また、撮像素子１０１から出力されるアナログ撮像信号は図示しないメモリ（ＳＤＲＡＭ）に格納されるものである。分散演算部１０８（ばらつき演算部）と輝度レベル検出部１０９とは、ＳＤＲＡＭ（図示省略）から各画素のデータを読み出し、その信号を基に演算を行う。

（撮像素子から出力される信号成分）
図２は撮像素子１０１から出力されるアナログ撮像信号の成分を時系列で表した図である。図２に示すように、アナログ撮像信号は、リセット期間２０１と、基準期間２０２と、信号期間２０３とを含む。リセット期間２０１は撮像素子１０１をリセットするのに用いられる期間である。基準期間２０２は撮像素子１０１から基準電圧が出力される期間であって、ＣＤＳ１０２において相関二重サンプリングを行う際の基準となる信号を検出する期間である。信号期間２０３は信号電圧が出力される期間であって、信号期間２０３においてピークとなる信号電圧と基準期間２０２における基準電圧とをサンプリングして差分をとることによってアナログ撮像信号の信号レベル２０４を得ることが可能となる。なお、図２では図中の下方向を信号成分が正の方向として規定している。

（全体フロー）
図３は本実施の形態における各パルスの位相調整の全体フロー図を示す。本実施の形態における位相調整は、主に分散演算部１０８と、輝度レベル検出部１０９と、タイミング調整部１１０とによって行われる。調整対象となるパルスは、パルスＤＳ２とパルスＤＳ１とＡＤＣＬＫとである。パルスＤＳ２（第１のパルス）は信号期間２０３においてピークとなるアナログ撮像信号の成分をサンプリングするためのパルスである。パルスＤＳ２は、撮像素子１０１から出力されるアナログ撮像信号の成分がピークとなるときに立ち上がりエッジがくるように位相調整されることが望ましい。パルスＤＳ１（第２のパルス）は相関二重サンプリングで基準となる信号成分をサンプリングするためのパルスである。パルスＤＳ１は、基準期間の中心において立ち上がりエッジがくるように位相調整されることが望ましい。ここで、ＣＤＳ１０２によって算定されるアナログ撮像信号の信号レベルは、パルスＤＳ２の立ち上がりにおけるピークの信号成分と、パルスＤＳ１の立ち上がりによって定まる基準期間内の信号成分との差分に他ならない。ＡＤＣＬＫ（ＡＤクロック信号）はＡＤＣ１０４のクロック信号であり、ＡＤ変換結果がばらつかないように位相調整されることが望ましい。

本発明においては、まずパルスＤＳ１とＡＤＣＬＫとを予め定められた初期値に固定したうえで、パルスＤＳ２の位相を初期値からずらしながら、パルスＤＳ２を決定するのに必要となるデータを測定する（Ｓ３０１）。次に上記データを評価することによって、パルスＤＳ２としての最適な位相を決定する（ステップＳ３０２）。パルスＤＳ２が決定されると、パルスＤＳ２を決定した最適値に、ＡＤＣＬＫを初期値にそれぞれ固定した状態で、パルスＤＳ１の位相を初期値からずらしながらパルスＤＳ１を決定するのに必要となるデータを測定する（ステップＳ３０３）。次にそのデータを評価することによって、パルスＤＳ１として最適な位相を決定する（ステップＳ３０４）。パルスＤＳ１とパルスＤＳ２とが決定されると、これらを最適値に固定したうえで、ＡＤＣＬＫの位相を初期値からずらしながらＡＤＣＬＫを決定するのに必要となるデータを測定する（ステップＳ３０５）。次にそのデータを評価することによって、ＡＤＣＬＫとして最適な位相を決定する（ステップＳ３０６,ステップＳ３０７）。パルスＤＳ１,パルスＤ２,およびＡＤＣＬＫの最適な位相が決定されると、決定されたこれら最適な位相に関する情報をＴＧ１０６内のレジスタに設定することによって、最適な位相でパルスが発生される。次に各ステップの詳細について説明を行う。

（パルスＤＳ２の調整）
まずは図４および図５を参照してパルスＤＳ２の位相調整について説明を行う。図４はパルスＤＳ２の位相調整に用いられるアナログ撮像信号の信号成分のタイミングチャートを示す図であり、図５はパルスＤＳ２の位相調整の詳細を示すフローチャートを示す図である。図５のフローチャートは、図３のフローチャートにおけるステップＳ３０１およびステップＳ３０２に対応する。

図４において、４０１は撮像素子出力であるアナログ撮像信号を、４０３は輝度信号をそれぞれ示す。ここでパルスＤＳ２の位相調整における輝度とは撮像素子１０１の有効画素領域の部分領域または全域（以下、パルスＤＳ２検出領域と称す）における各画素の信号レベルの平均値として定義される。撮像素子出力信号４０１が図のように示されるとき、パルスＤＳ１とＡＤＣＬＫとを固定した状態で、パルスＤＳ２を、図中４０２に示す領域のようにずらしていくと輝度信号４０３は、図中ピークを持った凸形状として現れる。この輝度信号４０３が最も大きくなった場合の位相をパルスＤＳ２の最適となる位相として決定する。ここで、画像データにおける画素毎の信号レベルとは、前述したように、パルスＤＳ２によって決定される信号成分のピーク値と、パルスＤＳ１によって決定される基準信号成分との差分である。したがって、パルスＤＳ２における信号成分とパルスＤＳ１における信号成分との大小関係が逆転している箇所では差分がマイナスとなるが、この例では信号レベルにマイナスは定義されていないので、図中においては０となっている。

図５を参照してさらに詳細に説明する。まずステップＳ５０１において、輝度の最大値の初期値を定義する。輝度の最大値の初期値としては一定以上の大きさの信号成分があればすぐに更新される程度の小さな値を設定しておく。次にステップＳ５０２において、撮像素子１０１によって撮像されたアナログ撮像信号を取り込む。その際、パルスＤＳ１とＡＤＣＬＫとを初期値にし、かつパルスＤＳ１の初期値よりも少しだけ時系列が遅い点をパルスＤＳ２の初期値にする。次にステップＳ５０３において、取り込まれたアナログ撮像信号のパルスＤＳ２検出領域（第１の画素領域）内の輝度を算出する。すなわち、パルスＤＳ２検出領域内の各画素の信号レベルの平均値を算出する。ここで、信号レベルが所定の値以上の画素については、その画素が飽和しているものと考えられるので、その画素を除いてサンプリングを行うと良い。ステップＳ５０３の処理は輝度レベル検出部１０９において行われる。次にステップＳ５０４において、算出された輝度を現在までの輝度の最大値と比較する。比較の結果、算出された輝度の方が大きい場合は、ステップＳ５０５において、算出された輝度を現在の最大値として設定する。現在までの輝度の最大値の方が大きい場合には輝度の最大値の更新は行わない。ステップＳ５０４,ステップＳ５０５の処理はタイミング調整部１１０によって行われる。次にステップＳ５０６において、パルスＤＳ１とＡＤＣＬＫとを固定したまま、パルスＤＳ２の位相を１ステップ後へずらすようタイミング調整部１１０からＴＧに対して命令を送る。位相を１ステップずらすと、再度ステップＳ５０２〜ステップＳ５０６の処理を行い、輝度の最大値を比較する。この処理を１周期間繰り返して行い、輝度が最大となったときの位相を最適なパルスＤＳ１として決定する。

（パルスＤＳ１の調整）
次に図６および図７を参照してパルスＤＳ１の位相調整について説明を行う。図６はパルスＤＳ１の位相調整に用いられる信号成分のタイミングチャートを示す図である。図７はパルスＤＳ１の位相調整の詳細を示すフローチャートを示す図であり、このフローチャートは、図３におけるフローチャートのステップＳ３０３とステップＳ３０４とに対応する。

図６において６０１は撮像素子出力信号を、６０３は輝度信号をそれぞれ示す。パルスＤＳ１の位相調整においても、輝度とは撮像素子１０１の有効画素領域の部分領域または全域（以下、パルスＤＳ１検出領域と称す）における各画素の信号レベルの平均値として定義される。撮像素子出力信号６０１が図６に示される状態にあるとき、パルスＤＳ２とＡＤＣＬＫとを固定してパルスＤＳ１を初期値から、図中、６０２に示す領域のようにずらしていくと、輝度信号６０３は急峻に減少した後、基準期間においてほぼ一定となり、再び減少してパルスＤＳ２と一致する点で０となる。この輝度信号６０３がほぼ一定となった区間（以下、安定領域と称す）の中心に、パルスの立ち上がりエッジがくるように、パルスＤＳ１の位相の最適値が決定される。

図７を参照してさらに詳細に説明する。まずステップＳ７０１において、パルスＤＳ１とＡＤＣＬＫとを初期値に、パルスＤＳ２を前述した調整方法によって決定された最適値にそれぞれ設定したうえで、撮像素子１０１によって撮像されたアナログ撮像信号を取り込む。

次にステップＳ７０２において、取り込まれたアナログ撮像信号のパルスＤＳ１検出領域（第２の画素領域）内の輝度を算出する。すなわち、パルスＤＳ１検出領域内の各画素の信号レベルの平均値を算出する。ここで、信号レベルが所定の値以上の画素については、その画素が飽和しているものと考えられるので、その画素を除いてサンプリングを行うと良い。ステップＳ７０２の処理は輝度レベル検出部１０９において行われる。

次にステップＳ７０３において、パルスＤＳ２とＡＤＣＬＫとを固定したまま、パルスＤＳ１の位相を１ステップ後へずらす。そして、ステップＳ７０４において、撮像素子１０１によって撮像されたアナログ撮像信号を取り込み、ステップＳ７０５において取り込まれたアナログ撮像信号のパルスＤＳ１検出領域内の輝度を算出する。

次にステップＳ７０６において、１ステップ前のパルスＤＳ１の位相で取り込まれたアナログ撮像信号から算出された輝度と、現在の位相で検出されたアナログ撮像信号から算出された輝度との差分をとり、この差分が所定の閾値以下であるかどうかを判定する。この差分が所定の閾値以下であった場合には、ステップＳ７０７において、現在のパルスＤＳ１の位相は、安定領域内にあると判断し、所定の閾値以下ではない場合には、現在の位相は安定領域内にないと判断する。

次にステップＳ７０８において、パルスＤＳ２とＡＤＣＬＫとを固定したまま、パルスＤＳ１の位相を１ステップ後へずらす。位相を１ステップずらすと、再度、ステップＳ７０４〜ステップＳ７０８の処理を行い、ずらした位相が安定領域内にあるかどうかを判断する。この処理を１周期間繰り返して行い、安定領域がどの位相からどの位相までであるかを判断する。最終的には、ステップＳ７０９において、安定領域と判断された位相の中央値をパルスＤＳ１の最適値として決定する。安定領域の最終的な判断において、安定領域が不連続複数存在すると判断される場合には、期間長の短い方の区間（エリア）を無視する、あるいは期間長の最も長い区間（エリア）を安定領域と判断しても良い。

なお、ノイズ成分が大きい場合には、２画素の差分のみでは安定領域を誤って検出する、あるいは検出できない可能性がある。そのような場合には、例えば、フィルタ演算等を用いることにより、３つ以上の位相における輝度の平均値と現在の位相における輝度の平均値との差分を算出して、閾値と比較しても良い。あるいは、３つ以上の位相における輝度の分散を算出して、閾値と比較しても良い。

なお、パルスＤＳ１,パルスＤＳ２の各調整フローで用いられるパルスＤＳ１の初期値は同一であっても異なるものであっても構わない。例えば、パルスＤＳ２調整フローにおけるパルスＤＳ１の初期としては、設計仕様から予想される基準期間近辺となるように設定する一方、パルスＤＳ１調整フローで最初の画像データを取り込むパルスＤＳ１の初期値は、輝度信号の急峻な現象を検出するために、リセット期間内となるように設定され得る。

（ＡＤＣＬＫの調整）
次に図８,図９を参照してＡＤＣＬＫの調整について説明を行う。図８はＡＤＣＬＫの位相調整に用いられる信号成分のタイミングチャートを示す図である。図９はＡＤＣＬＫの位相調整の詳細を示すフローチャートを示す図であり、このフローチャートは、図３のフローチャートにおけるステップＳ３０５とステップＳ３０６とに対応する。

図８において８０１は撮像素子出力信号を、８０３は分散をそれぞれ示す。分散とは、ここでは、
・撮像素子１０１を遮光状態にする、
・有効画素領域とＯＢ画素領域とのうちの少なくとも一つを含む領域における、部分領域または全域（以下、ＡＤＣＬＫ検出領域と称す）に位置する画素群の出力の基づく、
という条件下において、
上記各画素の信号レベルの分散である、
と定義される。

すなわち、分散とは、撮像素子１０１が遮光されているために理想的な状況では一定となる各画素の信号レベルがどの程度ばらついているかを示す値である。したがって、分散が小さくなるようにＡＤＣＬＫを設定する必要がある。なお、輝度を算出する画素領域と分散を算出する画素領域とは同じでも異なっていても構わない。パルスの状態が図中、８０１に示す状態においては、パルスＤＳ１とパルスＤＳ２とを最適値に固定してＡＤＣＬＫを初期値から８０２に示す領域のようにずらしていくと、分散は８０３に示す凹形状になる。この分散が最も小さな値となるようにＡＤＣＬＫの位相は決定されるべきであるが、何らかの要因によって誤った位置で分散が最小となる可能性がある。したがって、分散が最小と判断された位相において、ＡＤＣＬＫ検出領域内の輝度を所定の期待値と比較する。ＯＢ画素領域は遮光されているために、設計仕様におけるＤＣオフセットとしての期待値が存在する。ＡＤＣＬＫ検出領域内の輝度がこの期待値とかけ離れている場合には、ＡＤＣＬＫが最適であるとはいえない。したがって、分散が最小と判断された位相において、輝度と所定の期待値との差分が一定の閾値以下である場合には、その位相をＡＤＣＬＫの最適値であるとして決定する。しかしながら、輝度と所定の期待値との差分が一定の閾値より大きい場合には、分散がその次に小さな位相において、輝度と所定の期待値との差分が一定の閾値以下であるか否かを判断することになる。以上の処理を繰り返すことにより、ＡＤＣＬＫの最小値が決定される。

なお、撮像素子１０１を遮光する方法としては、メカシャッターを閉じることによって入射光を遮蔽することが考えられる。ＯＢ画素領域をＡＤＣＬＫ検出領域とする場合は、最初から遮光された状態であるために、メカシャッターを閉じる必要は必ずしもない。

図９を参照してさらに詳細にＡＤＣＬＫの調整を説明する。ステップＳ９０１において、メカシャッターを閉じることによって入射光を遮蔽する。ＯＢ画素領域をＡＤＣＬＫ検出領域とする場合には、このステップは必要ない。次にステップＳ９０２において、ノイズ成分のみを増幅させるためにアナログゲインを上げる。次にステップＳ９０３において、パルスＤＳ１,パルスＤＳ２を決定された最適値に設定し、ＡＤＣＬＫを初期値として、撮像素子１０１によって撮像されたアナログ撮像信号を取り込む。次にステップＳ９０４において、取り込まれたアナログ撮像信号のＡＤＣＬＫ検出領域内の輝度を算出する。すなわち、ＡＤＣＬＫ検出領域内の各画素の信号レベルの平均値を算出する。ステップＳ９０４の処理は輝度レベル検出部１０９において行われる。次にステップＳ９０５において、パルスＤＳ１とパルスＤＳ２とを固定したまま、ＡＤＣＬＫの位相を１ステップ後へずらす。位相を１ステップずらすと、再度、ステップＳ９０３〜ステップＳ９０４の処理を行い、１周期間これを繰り返して位相毎の輝度を算出する。算出された輝度は一旦メモリに格納される。次にステップＳ９０６において、パルスＤＳ１とパルスＤＳ２とを、予め決定しておいた最適値に設定し、ＡＤＣＬＫを初期値として、撮像素子１０１によって撮像されたアナログ撮像信号を再度取り込む。次にステップＳ９０７において、取り込まれたアナログ撮像信号のＡＤＣＬＫ検出領域内の分散σ（ｎ）を計算する。ｎは任意の正数であり、１周期内において設定可能な位相状態の数を表す。すなわち、ＡＤＣＬＫ検出領域内の各画素の信号レベルの分散を算出する。ステップＳ９０７の処理は分散演算部１０８において行われる。次にステップＳ９０８において、パルスＤＳ１とパルスＤＳ２とを固定したまま、ＡＤＣＬＫの位相を１ステップ後へずらす。位相を１ステップずらすと、再度、ステップＳ９０６〜ステップＳ９０７の処理を行い、１周期間これを繰り返して位相毎の分散を算出する。算出された分散は一旦メモリ（図示省略）に格納される。なお、この説明では輝度の分布と分散の分布は異なる画像取り込み処理で行っているが、１回の画像取り込み処理で双方を演算することも可能である。

これまでの処理によって、輝度と分散の位相毎の分布がメモリに格納されたことになる。次にこのメモリに格納されたデータを用いて、最適なＡＤＣＬＫを算定する。まず、ステップＳ９０９において、最初の位相の分散σ（１）を最小値σ（ｍｉｎ）として設定する。次にステップＳ９１０において、２番目以降の位相の分散をσ（ｎ）として、σ（ｍｉｎ）との比較を行う。σ（ｎ）の方が小さい場合には、ステップＳ９１１において、σ（ｎ）を新たな最小値σ（ｍｉｎ）とする。ステップＳ９１０の処理を最後の位相まで繰り返すことにより、分散が最小となる位相が算定される。次にステップＳ９１２において、分散が最小値となった位相における輝度と設計仕様とによって定まるその期待値と前記最小値との差分が所定の閾値以下であるか否かを判断する。差分が所定の閾値以内に収まっている場合には、ステップＳ９１３において、そのときの位相をＡＤＣＬＫの最適な位相として決定する。差分が所定の閾値より大きくなった場合には、σ（ｍｉｎ）となる位相の次に分散の小さかった位相について、ステップＳ９１３の処理を行う。最適な位相が決定されるまでステップＳ９１２,ステップＳ９１４の処理を繰り返す。

これまで説明してきた方法によって、パルスＤＳ１,パルスＤＳ２,およびＡＤＣＬＫの各位相を自動で調整することが可能となる。したがって、撮像素子１０１自体を交換した場合や、外的要因（温度,経年劣化等）によって撮像素子１０１の特性が変化した場合に、ＴＧ１０６から出力されるパルスの位相を自動調整することが可能となる。しかも各パルスの特性を考慮した上で個別の方法でパルスの位相を調整しているので、高精度な自動調整が可能となる。

なお、本発明の特徴となる構成要素である分散演算部１０８と輝度レベル検出部１０９とタイミング調整部１１０とはハードウェアとして回路で構成することも可能であるし、マイクロコンピュータを用いてソフトウェアで実現することも可能である。分散演算部１０８（ばらつき演算部）と輝度レベル検出部１０９とをハードウェア回路で構成すれば、ＣＰＵ負荷をかけずに本発明を実現することが出来る。

その他にも、これまで述べてきた実施の形態はあくまで一例に過ぎず、以下で説明する主な改変例以外にも様々な改変が可能であることは言うまでもない。

（改変例１）
図１０は欠陥画素についてはパルスの自動調整に利用しないようにした改変例１におけるデジタルカメラの全体構成を示す図である。本改変例においては、欠陥画素検出部１１３と記憶部１１４とを設けている点に特徴がある。

ＣＣＤやＭＯＳセンサーといった撮像素子１０１は製造に起因した欠陥画素を有している場合が多い。このような欠陥画素では入射光の光量によらず信号レベルが最大値か最小値近辺に固定されていることが多い。したがって、欠陥画素の値は仮に各パルスの検出領域内にあったとしても、位相調整には使用しないようにすることが望ましい。本改変例では、欠陥画素検出部１１３が欠陥画素を検出し、検出した欠陥画素のアドレスを予め記憶部１１４に記憶しておく。このようにすることにより、欠陥画素を位相調整に使用しないようにすることができ、位相調整の精度が向上する。

欠陥画素検出部１１３には様々な構成があり、例えば、デジタルカメラ起動時にメカシャッターを閉じた状態で一定時間の電荷の蓄積を行い、信号レベルが所定の閾値以上となっている画素を欠陥画素として検出する構成がある。なお、記憶部１１４は欠陥画素のアドレスを全て保持できるように構成する必要はなく、所定個数の欠陥画素のアドレスを記憶できるように構成しておけば良い。

（改変例２）
パルスＤＳ１の設定においては、隣接画素との差分が所定の閾値以下である領域を安定領域として、その安定領域の中心にパルスＤＳ１の立ち上がりエッジがくるようにパルス位相調整を行った。しかしながら、図１１に示すように、信号品質が低い場合には、安定領域となる位相期間を検出できない可能性がある。そのような場合であっても、信号成分の傾きが比較的小さなエリアを擬似的に安定領域とみなすことができる。そのために改変例２においては、安定領域が検出できなかった場合には、閾値の値を増加させることで、信号成分が一定の傾きを持っているエリアであっても擬似的な安定領域として検出するようにする。そのような擬似的な安定領域がある程度の長さ続く場合には、その中心に立ち上がりエッジがくるようにパルスＤＳ１の位相調整を行う。

また、前述したように安定領域の検出の仕方は必ずしも隣接画素との差分を求めるのみではない。したがって、１回目の安定領域の検出と２回目の安定領域の検出とを異なる構成にしても良い。例えば、１回目の安定領域の検出は３つ以上の位相における輝度の平均値と現在の位相における輝度の平均値との差分を算出したうえで、小さめに設定された閾値と比較する。２回目の安定領域の検出では隣接２画素の差分を算出したうえで、大きめに設定された閾値と比較する。要は２回目の検出において、安定領域が検出しやすいようにその検出条件を緩和することが本改変例の趣旨であり、これによって信号品質が低い場合でもパルスＤＳ１の設定を行うことが可能となる。

（改変例３）
これまでの実施の形態の説明においては、パルスＤＳ１,パルスＤＳ２,およびＡＤＣＬＫの位相調整するために１周期間において位相をずらしながら位相調整を行ってきた。しかしながら、撮像素子１０１の設計仕様が予め分かっていれば、各々のパルスがどの辺りに位相調整されるべきかについてはある程度予想することが可能である。そのため、図１２に示すように調整範囲を１周期間よりも狭くとることが可能になる。これによって、位相調整に要する時間を短くすることが可能となる。

また、本改変例においてはパルスＤＳ２が最初に調整されるが、パルスＤＳ２の位相が調整されれば、パルスＤＳ１とＡＤＣＬＫとがどの辺りの位相に調整されるべきかについては予想することが可能である。図１３においては、アナログ撮像信号１３０１からパルスＤＳ２の位相が決定されると、そこからの設計仕様上最適となる位相差の位相付近にパルスＤＳ１とＡＤＣＬＫとの位相が調整されるべきと予想し、その前後の所定範囲内のみについて、パルスＤＳ１とＡＤＣＬＫとの位相調整を行う。このように、事前に求められたパルスの位相からその他のパルスの位相を予測することによって、より調整範囲を狭くすることが可能となり、位相調整に要する処理時間を大幅に短くすることができる。なお、図１３において、符号１３０２は、信号出力レベルをサンプリングする信号を示し、１３０３は、信号出力レベルの基準レベルをサンプリングする信号を示し、１３０４はＡＤクロックを示し、１３０５は、信号１３０２と信号１３０３との間の最適位相差を示し、１３０６は信号１３０２と信号１３０４との間の最適位相差を、それぞれ示す。

もちろん、精度にこだわらないのであれば、パルスＤＳ１,パルスＤＳ２,およびＡＤＣＬＫの全てのパルスの位相を調整する必要は必ずしもなく、最初の算定したパルスの位相からの固定位相でその他のパルスの位相を求めても良いし、２番目に求めたパルスの位相から３番目に求めるパルスの位相を決定しても良い。

また、例えば、温度変化や経年劣化などの要因によって位相ずれが生じて位相調整を行う場合であっても、最適な位相は前回調整された位相の近辺に存在することが予想される。したがって、位相調整結果は、その都度メモリに記憶させておき、新たに位相調整を行う場合には、前回調整された位相の近辺のみを調整範囲として位相調整を行っても良い。

（改変例４）
パルスＤＳ１およびパルスＤＳ２の位相調整においては、輝度の大きさから最適な位相を判断しているために、一定以上の輝度がないと位相調整を行うことが難しい。医療用のデジタルカメラなどはＬＥＤといった補助光がついていることが多いので、一度位相調整を行ってみてピークとなる輝度が所定の値以下である場合には補助光を使用してもよい。

（改変例５）
本発明に用いるヒストグラムについて説明する。図１４にヒストグラム演算部を使用した自動位相調整装置の構成図を示す。

ヒストグラム演算部１１５への入力信号は、撮像素子１０１から出力されたＲ画素,Ｇｒ画素,Ｂ画素,およびＧｂ画素の信号であるとする。ヒストグラム演算部１１５は、演算に使用する画素領域と、ヒストグラムを演算する入力信号のレンジと、レンジを区間に分割する分割数とを指定できるものとする。また、ヒストグラム演算部１１５は、ヒストグラムを演算する対象となる信号を選択して切り替えることができるものとする。

ヒストグラム演算部１１５は、各信号に対して区間ごとの出現回数をカウントし、指定の画素領域の全信号の演算が終了したら、各区間の出現回数を出力するものである。これが図１４の１１６に相当する。分散演算部（ばらつき演算部）１０８、輝度レベル検出部１０９ともに、信号のレンジと出現回数から、ばらつき値、輝度レベルをそれぞれ演算することが可能である。

図１５Ａ−図１５Ｃにヒストグラム演算部１１５を用いてばらつきを演算するときの応用例について記載する。まずは図１５Ｂに示すように、ヒストグラムを演算するレンジを大きめにとっておき、入力信号（穴録撮像信号またはデジタル撮像信号）がどのレンジにあるかを、ヒストグラム出力結果を見て判断する。その後、図１５Ｃに示すように、入力信号のレンジを自動調整に適した値に変更し、自動調整を行う構成にしても良い。また、信号レンジと区間との組み合わせによって自動調整の精度が変わってくるので、システムに応じて適切な値を設定するとよい。

現在のデジタルスチルカメラには、画像処理後の画像のヒストグラムを表示できる機能があるため、このブロックを利用すれば、ヒストグラム演算部１１５を新たに設けることなく実現可能になる。このブロックを利用する場合の入力信号は、撮像素子１０１から出力される信号（アナログ撮像信号またはデジタル撮像信号）ではなく、画象処理実施後の信号になるため、画像処理の各パラメータは自動調整に適した値に変更しておく必要がある。なお、ヒストグラム演算部１１５の構成、またヒストグラム演算部１１５を利用した構成はこの限りではない。このようにヒストグラム演算部１１５を利用して自動調整を行うことによって、ＳＤＲＡＭを使用することなく、構成が可能になる。

（改変例６）
図１６にブロックメモリ回路１１７を使用した、自動位相調整装置の構成を示す。デジタルスチルカメラでは、露光調整やオートホワイトバランスの機能を実現するために、ブロックメモリ回路１１７が設けられている。本発明で使用するブロックメモリ回路１１７には、入力信号として、撮像素子１０１から出力されたＲ画素,Ｇｒ画素,Ｂ画素,およびＧｂ画素の信号が入力される。ブロックメモリ回路１１７は、演算する画素領域をブロックで構成する。１ブロックは水平方向ｎ×垂直方向ｍの画素で構成される。

ブロックメモリ回路１１７は、
・１ブロック内の画素色ごとのデータを積算する、
・１枚の画像を取り込む間に（フレームとする間に）、水平方向ｉ×垂直方向ｊブロック分の積算結果を出力する、
・ｉブロックの積算が完了したら、ｉブロック分のＲ画素,Ｇｒ画素,Ｂ画素,およびＧｂ画素それぞれの積算値を出力する、
ものであるとする。

図１７に、
・１ブロックサイズ２×２であり、
・ブロック数２×２である、
ブロックメモリの例を示す。

なお、１ブロックサイズおよびブロック数は位相調整する際には適切な値に調整するとよい。また、１ブロックサイズを小さくすることで、高精度のデータを得ることが可能となる。

分散演算部１０８（ばらつき演算部）および輝度レベル検出部１０９では、ＳＤＲＡＭから画素データを取得する代わりに、ブロックメモリ回路１１７の出力結果を利用することで、ＳＤＲＡＭを使用せずにばらつき値と輝度レベルとを算定することが可能となる。なお、フレームごとに演算領域を変更しながらパルス位相を自動調整してもよい。

（改変例７）
指定の画素領域内から出力される画素信号において、その信号レベルが、
・第１の閾値以上であり、
・第２の閾値以下である、
という条件（閾値条件という）を満たす画素信号の個数をカウントする閾値検出部１１８を備えた改変例を説明する。図１８に改変例７の構成図を示す。

閾値検出部１１８には、撮像素子１０１から出力されたＲ画素,Ｇｒ画素,Ｂ画素,およびＧｂ画素の画素信号が入力される。閾値検出部１１８は、指定画素領域から出力される画素信号群の中で、その信号レベルが上記閾値条件を満たす画素信号の個数を、画素色ごとにカウントする。この閾値条件を構成する第１,第２の閾値を自動調整に適したパラメータに設定することによって、閾値検出部１１８の出力をばらつき値として代用することも可能である。

図１９Ａに示すようにして画素領域を設定する。例えばＲ画素に着目した場合、画素領域の設定から、指定範囲にあるＲ画素の総数を割り出すことができる。閾値検出部１１８では、図１９Ｂに示すように、各画素信号の信号レベルが、第１,第２の閾値で設定された範囲内であるか否かを判断してその判断結果を出力する。画素信号全数において、範囲内でなない（すなわち、範囲外である）画素信号の個数が占める割合が多ければ、ばらつきが大きいと判断することができる。本改変例によって、ＳＤＲＡＭを使用することなく、位相自動調整装置を構成することが可能になる。

（改変例８）
周波数検波ブロックの一例である、自動焦点調整用周波数成分検波回路（以下、ＡＦ用周波数成分検波回路という）１１９を使用してパルス位相の自動調整を行う改変例を説明する。図２０にその構成例を示す。ＡＦ用周波数成分検波回路１１９には、撮像素子１０１から出力されたＲ画素,Ｇｒ画素,Ｂ画素,およびＧｂ画素から出力される画素信号が入力されるものとする。また、ＡＦ用周波数成分検波回路１１９は信号の演算処理を行う画素ブロックを複数指定できるものとする。

ＡＦ用周波数成分検波回路１１９は、高域通過フィルタ（以下、ＨＰＦと略する）を備えており、入力される信号と近隣画素の信号とをＨＰＦによってフィルタ処理することで、信号の高周波成分のエッジ情報を抽出したうえで、そのエッジ情報に基づいて画素ブロックごとに、エッジのピーク値を積算し、その積算結果を出力する。

本改変例において、ＡＤＣＬＫは撮像素子１０１を遮光した状態で位相のばらつきが小さくなるように調整される。遮光した状態で高周波領域のピーク値が大きければ、ばらつきが大きいと判断することができる。本改変例はこの理論を用いており、ＡＦ用周波数成分検波回路１１９を設けることで、位相ばらつき値を算定している。

また、周波数検波ブロックは、上述したように、通常ＡＦ（AutoFocus）を実現するために、ＡＦ用周波数成分検波回路１１９がＤＳＰ１１１に実装されているものが多い。そのため、周波数検波ブロックとして、ＡＦ用周波数成分検波回路１１９を用いれば、新たな処理ブロックを追加することなく、本改変例を構成することができる。また、パルス位相の自動調整を行う際には、ＡＦ用ではなく、パルス位相の自動調整用に適したパラメータを設定すればよい。

（改変例９）
上記周波数検波ブロック（ＡＦ用周波数成分検波回路１１９等）を用いて、画素領域の中から低周波成分の領域を抽出したうえで、抽出した低周波成分の領域で分散,および輝度レベルを演算するようにしてもよい。低周波成分の領域は、ノイズ成分が少ない領域であるので、本改変例によって、位相のばらつき値を精度高く演算することができるようになる。

（改変例１０）
本改変例では、画像データ取り込み中において、輝度レベル検出部１０９と分散演算部１０８とタイミング調整部１１０とにクロックを供給することを停止する。また、画像データ取り込み以外のタイミングでは撮像素子制御信号を生成する垂直ドライバ１０５に電源を供給することを停止する。

以下、高速化の為の改変例を説明する。

＜センサー駆動による高速化その１＞
（改変例１１）
図２２を参照してセンサーからの電荷の転送の概念について説明する。垂直基準信号期間２２０１は一画面を構成する為に基準となる信号期間であり、水平基準信号期間２２０２は１ラインを構成する為に基準となる信号期間である。垂直転送処理２２０３は、撮像素子（ＣＣＤ）１０１を構成するフォトダイオードから読み出された電荷を、垂直転送路を介して水平転送路に運ぶ転送処理である。垂直転送処理２２０３によりラインシフトが実施される。水平転送処理２２０４は、水平転送路に運ばれた電荷を電荷転送する転送処理である。

以下、改変例１１の動作を説明する。電荷の転送では、図２１に示すように、垂直基準信号２１０１の一期間中に、通常画像読み出し処理２１０２が実施される。通常画像読み出し処理２１０２では、垂直転送処理によって１ライン分の電荷が水平転送路に転送された後に、次のラインの電荷を垂直転送路に運ぶ為の垂直転送動作が実施される。通常画像読み出し処理２１０２の実施に要する期間を２１０４とする。

以上説明した電荷の転送処理において、本改変例では、実際に自動位相調整用に検波する部分のみ通常画像読出し処理２１０２を実施して、検波に使用しない部分は高速画像読み出し処理２１０３を実施する。高速画像読出し処理２１０３が実施されている期間においては、実際に画像が出力されないが、この期間を経て高速動作を実施することで検波に必要なラインに迅速に到達したのち、検波に必要なラインにおいて通常画像読出し処理２１０２を実施する。さらにその後、高速画像読出し処理２１０３によって残余のラインの転送処理を実施する。このように動作させることにより高速画像読出し処理２１０３と通常画像読み出し処理２１０２とを併用して全ての画像読み出し処理を実施するのに要する期間２１０５は、通常画像読出し処理２１０２により全ての画像読み出し処理を実施するのに要する期間２１０４に比して短期間となって高速動作が可能となる。次に図２２を参照して本改変例の動作をより詳細に説明をする。

＜通常駆動の詳細動作説明＞
垂直基準信号期間２１０１は一画面の時間長に対応しており、１ライン分の画素は、水平基準信号２２０２を基準にして出力される。具体的な駆動は以下の通りである。すなわち、垂直転送処理２２０３により垂直転送路を動作させることで１ライン分の電荷を垂直方向に転送する。これにより１ライン分の電荷は水平転送路に転送される。水平転送処理２２０４により水平転送路を動作させて、水平転送路に転送された１ライン分の電荷を1画素ずつ出力する。このような水平転送処理２２０４を１ライン分の画素分だけ繰り返して、１ラインのデータを出力する。１ラインのデータ出力を終了した後に、次のラインを転送する為に、垂直転送処理２２０３を実施する。垂直転送処理２２０３を実施した後に水平転送処理２２０４を１ライン分の画素分だけ繰り返して、次のラインの出力を行う。この動作を繰り返すことにより、一画面分のデータの出力を行う。

＜本改変例による高速駆動の詳細動作説明＞
垂直基準信号期間２１０１は、一画面の時間長に対応しているが、実際には水平基準転送ラインからＮライン目までに実施される垂直転送処理２２１３は、水平転送処理２２１５における水平転送路を用いた電荷転送が水平画素分完了するのを待つことなく実施される。垂直転送処理２２１３は水平転送処理２２１５とは独立に動作しており、実際には検波に必要となるライン位置まで垂直転送処理２２１３は高速に処理を行う。このようにして、水平転送処理２２１５と垂直転送処理２２１３とを独立に駆動させることで、水平転送路から全ての電荷を出力する前に垂直転送処理２２１３を実施することが可能になって処理の高速化が図れる。

上記動作期間中において水平転送処理２２１５によって転送されるデータは、垂直転送処理２２１３に同期していない為に無効なデータとなる。しかしながら、この期間において有効なデータは不要であるため、このデータが無効であっても不都合はない。実際にデータが必要な期間においては、全ての画像読み出し処理を前述した通常画像読み出し処理２１０２によって実施することで有効なデータを取得できる。有効なデータを取得した後は、再度、本改変例の高速駆動動作を実施することで高速化を図る。

上記転送の切替処理については、撮影したアナログ撮像信号の解像度、アナログ撮像信号のＳ／Ｎ比、およびデジタル撮像信号のＳ／Ｎ比のうちの少なくとも一つによって制御してもよい。例えば、アナログ撮像信号の解像度が位相調整に使う分には十分高いのであれば、大部分の領域は水平転送を行わずに垂直転送のみ行い、高速化を実施すればよい。逆に解像度が低い場合、あるいは解像度が高くともアナログ撮像信号自体のＳ／Ｎ比がわるく多数のラインをサンプリングして平均化しないと信号そのものが信頼できない場合においては、水平転送を行う割合を増やしても良い。なお、画面の中央のみを用いる事により、検波値の信頼性を高める事ができる。

＜センサー駆動による高速化その２＞
次に撮像素子１０１から出力されたアナログ撮像信号のサンプリング手法による高速化の為の改変例について説明する。

（改変例１２）
図２３を参照して、アナログ撮像信号のサンプリングの手法について説明する。信号の出力レベルを決める際には、水平基準信号期間２２０２において、ＣＣＤ出力２００が水平画素分出力され、パルスＤＳ２（図２３では符号２３０２で示される）に同期して信号をサンプリングすることにより信号の出力レベルが決定される。つまり、パルスＤＳ２（２３０２）の出力タイミングをタイミング調整部１１０で決定して、信号レベルを決める。

本改変例では、パルスＤＳ２（２３０２）の出力タイミングを水平基準信号期間２２０２毎に独立に異なるパラメータで動作させる事により、一画面で複数の位相に対応する輝度レベルを確認する事ができる。具体的には、最初の水平基準信号期間２２０２に対して、次の水平基準信号期間２２０２では、ΔＴ１（２３０３）だけずらしたタイミングでパルスＤＳ２（２３０２）を出力する。さらにその次の水平基準信号期間２２０２においては、最初の水平基準信号期間２２０２に対してΔＴ２（２３０４）だけずらしたタイミングでパルスＤＳ２（２３０２）を出力する。

以上のパルスＤＳ２の出力調整（一画面をＮラインで構成している撮像素子１０１については、パルスＤＳ２（２３０２）の出力タイミングをそれぞれΔ１−Δ（Ｎ−１）までずらす処理）を実施する事で、一度のデータ取り込みでそのデータの位相を精度高く微少移動させる事ができる。

このようにしてライン毎に独立の位相を設定して一画面でのサンプリングパターンを複数検出することにより、さらなる処理の高速化を図ることができる。このような構成は、処理のリアルタイム性が非常に重要となる車載装置等の分野においても、本発明を応用することができるようになる。

なお、位相の変化単位は、アナログ撮像信号の解像度、アナログ撮像信号のＳ／Ｎ比、およびデジタル撮像信号のＳ／Ｎ比の少なくとも一つに基づいて変化させることが望ましい。例えば、アナログ撮像信号やデジタル撮像信号が位相調整に使う画素としては十分に高い解像度がある場合には、多数のライン毎に位相を変化させてもよい。なお、解像度が高くとも信号自体のＳ／Ｎ比がわるく多数のラインをサンプリングして平均化しないと信号そのものが信頼できない場合には、上記の位相調整よりさらに多数のライン毎に位相を変化させる必要がある。一方、アナログ撮像信号の解像度が低いものの、アナログ撮像信号やデジタル撮像信号のＳ／Ｎ比が良好であるために多数のラインを平均化して処理する必要がない場合には、少ないライン毎に位相を変化させてもよい。

＜メモリ制御による高速化＞
（改変例１３）
次に図２４を参照して、ＣＤＳ１０２により信号の相関二重サンプリングを行った後にＡＤＣ１０４によってデジタル変換されたデジタル撮像信号について、そのメモリへの格納方法および種々の処理を改良した改変例１３を説明する。

本改変例は格納エリア制御装置２４０３をさらに備える。格納エリア制御装置２４０３は、ＣＤＳ１０２により相関二重サンプリングを行った後、ＡＤＣ１０４でデジタル変換されたデジタル映像信号の単位データエリアにおいて必要となる有効エリアのデータ（以下、有効エリアのデジタル画像出力という）だけを選択的に取り出してメモリに格納する。具体的には、水平基準信号２２０２期間中のＡＤＣ出力２４０１に有効エリア２４０２を設定し、有効エリア２４０２が終了したタイミング２４０４で、有効エリア制御装置２４０３がＡＤＣ出力２４０１を取り込んで次の動作に移行する。有効エリア２４０２以外の期間では、有効エリア制御装置２４０３は水平・垂直転送部に供給するクロックを停止させる。

このような処理を行うことにより最低限自動調整に必要なメモリサイズで処理することが可能となる。また必要なデータが揃った時点で処理を開始することができて、さらなる高速化を実現する事ができる。すなわち、自動調整を用途にとって十分高い解像度を画像が有しておれば、格納するデータエリアを小さくして（具体的には、有効エリア２４０２の期間長を短くして）、高速化を実現すればよい。逆に解像度が低い、あるいは解像度が高くとも信号自体のＳ／Ｎ比がわるくて複数ラインをサンプリングして平均化しないと信号そのものが信頼できない場合には、格納するデータエリアを大きくして（具体的には、有効エリア２４０２の期間長を長くして）、信頼度を高めてもよい。

また、有効エリア２４０２を画面の中央のみに設定する事により、検波値の信頼性を高める事もできる。なお、図２５に示すように、取り込んだデータのＡＤＣ出力レベル２５０２において、画面両端部は、画面中央部に比して、垂直,水平ともにレベルが落ち込む。これはレンズのシェーディングに基づく。このような特徴を有するために、画面の中央部のデータだけをサンプリングするのが望ましい。或いは、図２５に示すように、シェーディング補正部２４０１を設けたうえで、このシェーディング補正部２４０１に、レンズシェーディングによって発生する周辺の光量落ちを補正する補正係数２４０３を設定する。そうすれば、シェーディング補正部２４０１によってＡＤＣ出力レベル２５０２に補正係数２４０３を乗算することで信号の信頼性を高めることができる。

なお、改変例１１,１２で説明したセンサ駆動による高速化制御は、例えば、図２４における有効エリア制御装置２４０３によって実施される。

本発明によって、デジタルカメラにおける撮像に用いるパルスのタイミング調整を自動で行うことが可能になるため、少なくともデジタルカメラにおいて利用可能性がある。

本発明のデジタルカメラの全体構成図。撮像素子から出力される信号成分を時系列で表した図。本発明における位相調整の全体フロー図。本発明においてパルスＤＳ２の位相調整に用いられる信号成分のタイミングチャートを示す図。本発明におけるパルスＤＳ２の位相調整の詳細フロー図。本発明においてパルスＤＳ１の位相調整に用いられる信号成分のタイミングチャートを示す図。本発明におけるパルスＤＳ１の位相調整の詳細フロー図。本発明においてＡＤＣＬＫの位相調整に用いられる信号成分のタイミングチャートを示す図。本発明におけるＡＤＣＬＫの位相調整の詳細フロー図。本発明の改変例１におけるデジタルカメラの全体構成図。本発明の改変例２における、信号品質が悪い場合に撮像素子から出力される信号成分を時系列で表した図。本発明の改変例３における、位相調整の調整範囲の説明に供する図。改変例３における、パルスＤＳ２を用いてパルスＤＳ１とＡＤＣＬＫの最適位置を予測している図。本発明の改変例５におけるデジタルカメラの全体構成図。本発明の改変例５におけるヒストグラム出力結果。本発明の改変例５におけるヒストグラム出力結果。本発明の改変例５におけるヒストグラム出力結果。本発明の改変例６におけるデジタルカメラの全体構成図。本発明の改変例６におけるブロックメモリの例を示す図。本発明の改変例７におけるデジタルカメラの全体構成図。本発明の改変例７における画素領域の設定例。本発明の改変例７における信号レベルの例。本発明の改変例８におけるデジタルカメラの全体構成図。本発明の改変例１１における高速読み出しの図。本発明の改変例１１における高速読み出しの詳細図。本発明の改変例１２における位相調整タイミング図。本発明の改変例１３における画像格納エリア制御図。本発明の改変例１３におけるシェーディング補正制御図。

符号の説明

１０１撮像素子
１０２ＣＤＳ
１０３ＡＧＣ
１０４ＡＤＣ
１０５垂直ドライバ
１０６ＴＧ
１０７アナログフロントエンド
１０８分散演算部
１０９輝度レベル検出部
１１０タイミング調整部
１１１ＤＳＰ
１１２光学レンズ

Claims

撮像素子による撮像処理によって生成されるアナログ撮像信号を画素毎にデジタル値に変換することで得られるデジタル撮像信号に基づいて、前記撮像処理に用いられるパルスの位相を調整する位相自動調整装置であって、
前記撮像素子における第１の画素領域内の複数の画素における、前記デジタル撮像信号の輝度を算出する輝度レベル検出部と、
前記撮像素子における第２の画素領域内の複数の画素における、前記デジタル撮像信号の信号ばらつきを示すばらつき値を算出するばらつき演算部と、
前記輝度レベル検出部の演算結果と、前記ばらつき演算部の演算結果とに基づいて、前記パルスの位相を調整するタイミング調整部と、
を有する、
ことを特徴とする位相調整装置。
前記デジタル撮像信号を構成する単位データエリアにおいて、前記輝度レベル検出部による輝度算出処理と前記ばらつき演算部によるばらつき値算出処理とに用いられる有効エリアを設定する有効エリア制御装置を、
をさらに有し、
前記ばらつき演算部とタイミング調整部とは、前記有効エリア制御制御装置によって設定される前記有効エリアのデータを用いてそれらの処理を実施する、
ことを特徴とする請求項１記載の位相調整装置。
前記有効エリア制御装置は、
前記アナログ撮像信号の解像度、前記アナログ撮像信号のＳ／Ｎ比、および前記デジタル撮像信号のＳ／Ｎ比のうちの少なくとも一つに基づいて、前記有効エリアの大きさを調整する、
ことを特徴とする請求項２記載の位相調整装置。
前記有効エリア制御装置は、
前記有効エリア以外の前記デジタル撮像信号のデータエリアを出力する期間における前記パルスの転送処理速度を、前記有効エリアを出力する期間における前記タイミング調整部が生成する画素転送パルスの転送処理速度とは異なる速度に設定する、
ことを特徴とする請求項２記載の位相調整装置。
前記有効エリア制御装置は、
前記有効エリア以外の前記デジタル撮像信号のデータエリアを出力する期間における前記パルスの転送処理速度を、前記有効エリアを出力する期間における前記タイミング調整部が生成する画素転送パルスの転送処理速度より早くする、
ことを特徴とする請求項４記載の位相調整装置。
前記有効エリア制御装置は、
前記アナログ画像信号の解像度、前記アナログ画像信号のＳ／Ｎ比、および前記デジタル撮像信号のＳ／Ｎ比のうちの少なくとも一つに基づいて、前記有効エリアの期間長を調整する、
ことを特徴とする請求項４記載の位相調整装置。
前記タイミング調整部は、
前記パルスの位相をライン毎に独立に制御する、
ことを特徴とする請求項１記載の位相調整装置。
前記タイミング調整部は、
前記アナログ撮像信号の信号レベルを検出する際に用いられる第１のパルスと、
前記デジタル撮像信号を生成する際に実施される相関二重サンプリング処理における基準となる信号レベルを検出するための第２のパルスと、
前記デジタル撮像信号を生成する際に用いられるＡＤクロック信号のパルスとを、
ライン毎に独立に制御する、
ことを特徴とする請求項７記載の位相調整装置。
前記タイミング調整部は、
前記アナログ撮像信号の解像度、前記アナログ撮像信号のＳ／Ｎ比、および前記デジタル撮像信号のＳ／Ｎ比のうちの少なくとも一つに基づいて、前記パルスの位相をライン毎に独立に制御する、
ことを特徴とする請求項７記載の位相調整装置。
前記有効エリア制御装置は、前記有効エリアのデジタル映像信号が記憶処理されたうえで出力されるように制御するものであり、かつ、記憶処理を用いるクロックを、前記有効エリアの記憶処理中にだけ選択的に出力する、
ことを特徴とする請求項２記載の位相調整装置。
前記有効エリア制御装置は、
前記デジタル撮像信号に基づいて形成される画面の中央に前記有効エリアが配置されるように、前記単位データエリアにおいて前記有効エリアを配置する、
ことを特徴とする請求項２記載の位相調整装置。
前記デジタル撮像信号をシェーディング補正するシェーディング補正処理部を、
さらに有し、
前記輝度レベル検出部と前記分散演算部とは、前記シェーディング補正処理部によってシェーディング補正された前記デジタル撮像信号に基づいて、それらの処理を実施する、
ことを特徴とする請求項１記載の位相調整装置。
撮像素子から出力されるアナログ撮像信号のレベルを検出する際に用いられる第１のパルスと、前記アナログ撮像信号を画素毎にデジタル値に変換する際に実施される相関二重サンプリングの基準となる信号レベルを検出するための第２のパルスと、前記アナログ撮像信号を画素毎にデジタル値に変換する際に用いられるＡＤクロック信号とのうちの、少なくとも１つの位相を調整する位相調整方法であって、
前記第２のパルスと前記ＡＤクロック信号とを初期値に固定して前記第１のパルスの位相を変化させた状態で、前記アナログ撮像信号の輝度が最大となる第１の位相を検出するステップと、
検出された第１の位相を前記第１のパルスの位相として設定するステップと、
を含む、
ことを特徴とする位相調整方法。