JP2008053538A - 半導体発光素子、その製造方法、及び複合半導体装置 - Google Patents

半導体発光素子、その製造方法、及び複合半導体装置 Download PDF

Info

Publication number
JP2008053538A
JP2008053538A JP2006229404A JP2006229404A JP2008053538A JP 2008053538 A JP2008053538 A JP 2008053538A JP 2006229404 A JP2006229404 A JP 2006229404A JP 2006229404 A JP2006229404 A JP 2006229404A JP 2008053538 A JP2008053538 A JP 2008053538A
Authority
JP
Japan
Prior art keywords
light emitting
layer
emitting layer
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006229404A
Other languages
English (en)
Other versions
JP4929924B2 (ja
Inventor
Mikio Tajima
未来雄 田嶋
Yoshiaki Tada
善紀 多田
Yasuhiro Kamii
康宏 神井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006229404A priority Critical patent/JP4929924B2/ja
Priority to KR1020070072968A priority patent/KR100885933B1/ko
Priority to TW096126875A priority patent/TW200814374A/zh
Priority to US11/782,247 priority patent/US20080048202A1/en
Publication of JP2008053538A publication Critical patent/JP2008053538A/ja
Application granted granted Critical
Publication of JP4929924B2 publication Critical patent/JP4929924B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

【課題】製造コストを低減することができる半導体発光素子、その製造方法、及び複合半導体装置を提供する。
【解決手段】導電性基板1の主面1aには凹部11aが形成され、主面1a上には、発光機能を有する発光層2が形成されている。また、発光層2から発せられる光に対して、導電性基板1よりも反射率の高い導電性反射層11が、凹部11aを埋めるように形成されている。導電性基板1の主面1aの上方から平面的に見た場合に、導電性反射層11の端部は、発光層2の端部と一致するか、又は発光層2の内側にあるかのいずれかである。
【選択図】図1

Description

本発明は、発光機能を有する発光層が形成された半導体発光素子、その製造方法、及び複合半導体装置に関する。
基板の貼合せ工程を含む製造工程により製造される半導体発光素子が特許文献1に記載されている。このような半導体発光素子では、発光機能を有する発光層から発せられた光のうち、下方向に出る光が反射層(高導電性反射膜)で反射する。従って、半導体発光素子内から所望の方向(上方向)に出力される光の輝度を高めることができる。このような半導体発光素子は、特許文献1に記載されているように、高導電性反射膜の形成された発光機能層の高導電性反射膜側の表面と、半導体発光素子の土台として機能すると共に電極として機能する導電性平板の表面とを密着させる貼合せ工程を経て形成される。
特開2003−243699号公報
しかし、上述した半導体発光素子の製造工程では、発光機能層をエピタキシャル成長させるため、その土台として機能する基板(導電性平板とは異なる基板)を用意しなければならない。また、その基板の一方の主面にエピタキシャル成長により発光機能層を形成した後、エッチングにより基板を除去するなど、貼合せ工程に伴う多くの工程が必要になる。従って、上述した半導体発光素子では、製造コストが高いという問題があった。また、貼合せ工程を経て形成される、上述した半導体発光素子においては、高導電性反射膜と導電性平板の密着性、及び高導電性反射膜と発光機能層の密着性が悪く、必ずしも高い反射性を得ることができなかった。
本発明は、上述した問題点に鑑みてなされたものであって、比較的高輝度な発光が得られ、且つ容易に製造することができる半導体発光素子、その製造方法、及び複合半導体装置を提供することを目的とする。
本発明は、上記の課題を解決するためになされたもので、一方の主面に凹部が形成された基板と、前記一方の主面上に形成された、発光機能を有する発光層と、前記凹部を埋めるように形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層とを備え、前記一方の主面の上方から平面的に見た場合に、前記反射層の端部は、前記発光層の端部と一致するか、又は前記発光層の内側にあるかのいずれかであることを特徴とする半導体発光素子である。
また、本発明は、一方の主面に凹部が形成された基板と、前記一方の主面上に形成された、発光機能を有する発光層と、前記凹部が形成されていることにより露出した前記発光層の表面上に形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層とを備え、前記発光層のうち、前記反射層と接する表面には凹凸が形成されていることを特徴とする半導体発光素子である。
また、本発明は、一方の主面に凹部が形成された基板と、前記一方の主面上に形成された、発光機能を有する発光層と、前記凹部が形成されていることにより露出した前記発光層の表面上に形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層とを備え、前記凹部の表面の少なくとも一部が前記反射層と接していないことを特徴とする半導体発光素子である。
また、本発明の半導体発光素子において、前記一方の主面の上方から平面的に見た場合に、前記反射層の端部の少なくとも一部が前記発光層よりも外側にあることを特徴とする。
また、本発明の半導体発光素子において、前記反射層が、第1の反射層と、前記第1の反射層の内部に形成され、前記第1の反射層とは屈折率の異なる第2の反射層とを備えることを特徴とする。
また、本発明は、一方の主面に凹部が形成された基板と、前記一方の主面上に形成された、発光機能を有する発光層と、前記凹部を埋めるように形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層と、前記発光層上に形成された第1の部分と、前記第1の部分に接続され、パッド電極として機能する第2の部分とを有する第1の電極と、前記基板に形成された第2の電極と、前記第1の電極の前記第2の部分と前記基板の他方の主面との間に配置され、前記第1の電極及び前記第2の電極と電気的に接続されている保護素子とを備え、前記一方の主面の上方から平面的に見た場合に、前記反射層が前記発光層の側方に設けられていることを特徴とする複合半導体装置である。
また、本発明は、発光機能を有する発光層を基板の一方の主面上に形成する第1の工程と、前記発光層を貫通する溝を形成する第2の工程と、前記第2の工程で露出した前記基板の前記一方の主面に凹部を形成する第3の工程と、前記発光層から発せられる光に対して、前記基板よりも反射率の高い材料を前記凹部に埋めることによって反射層を形成する第4の工程と、前記基板及び前記反射層のうち、側方に露出する部分を除去する第5の工程とを備えたことを特徴とする半導体発光素子の製造方法である。
また、本発明は、発光機能を有する発光層を基板の一方の主面上に形成する第1の工程と、前記発光層を貫通する溝を形成する第2の工程と、前記第2の工程で露出した前記基板の前記一方の主面に凹部を形成する第3の工程と、前記第3の工程で露出した前記発光層の表面に凹凸を形成する第4の工程と、前記発光層から発せられる光に対して、前記基板よりも反射率の高い材料を、前記第4の工程で前記凹凸が形成された前記発光層の表面に付着させることによって反射層を形成する第5の工程とを備えたことを特徴とする半導体発光素子の製造方法である。
また、本発明は、発光機能を有する発光層を基板の一方の主面上に形成する第1の工程と、前記発光層を貫通する溝を形成する第2の工程と、前記第2の工程で露出した前記基板の前記一方の主面に凹部を形成する第3の工程と、前記発光層から発せられる光に対して、前記基板よりも反射率の高い材料を、前記第3の工程で露出した前記発光層の表面に付着させることによって反射層を形成する第4の工程とを備えたことを特徴とする半導体発光素子の製造方法である。
本発明によれば、周知の貼合せ工程を含まない製造工程により反射層を形成することによって、半導体発光素子及び複合半導体装置を容易に製造することができるという効果が得られる。また、これにより、反射層と基板の密着性、若しくは反射層と発光層の密着性が向上するので、比較的高輝度な発光を得ることができるという効果が得られる。
以下、図面を参照し、本発明の実施形態を説明する。
(第1の実施形態)
まず、本発明の第1の実施形態を説明する。図2及び図3は、本実施形態による半導体発光素子を上方から平面的に見た場合の構造を示している。図1は、図2のI−I線で半導体発光素子を切断した場合の断面構造を示している。
図1において、半導体発光素子は、主面1a(一方の主面)及び主面1b(他方の主面)を有し、主面1aに凹部11aの形成された導電性基板1(基板)と、発光機能を有する発光層2と、第1の電極3と、第2の電極4と、パッド電極9と、凹部11aに形成され、発光層2から発せられる光を反射する導電性反射層11(反射層)と、バッファ層12とを有する。発光層2は、第1のクラッド層5と、第2のクラッド層6と、活性層7とを有する。図1では、半導体発光素子の保護膜の図示を省略している。
導電性基板1は、シリコンを構成元素に含むシリコン系基板であり、シリコン(Si)若しくはシリコンカーバイド(SiC)等で構成され、導電性を有する。この導電性基板1は、バッファ層12及び発光層2をエピタキシャル成長させる土台としての基板の機能と、半導体発光素子の電流通路としての機能と、発光層2及び第1の電極3等を保持する機能とを有する。
抵抗率を小さくするため、比較的高い不純物濃度となるようにドーピングされたシリコン系材料を導電性基板1の材料として用いることができる。例えば、ボロン(B)等の3族元素を含み、P型不純物濃度が5×1018〜5×1019[cm−3]程度あり、抵抗率が0.0001〜0.01[Ω・cm]であるシリコン系基板を導電性基板1として用いることができる。また、導電性基板1として、リン(P)等の5族元素を含むN型の導電性基板を用いてもよい。導電性基板1は主面1a及び1bを備えており、主面1aは、ミラー指数で示す結晶の面方位において、(111)面である。導電性基板1の厚みは、例えば200〜700μmである。
導電性基板1の主面1aには、主面1aから導電性基板1の内部に向かって(主面1b側に向かって)湾曲する凹部11aが形成されている。以下では、半導体発光素子を主面1aの上方から平面的に見た場合に、凹部11aが形成されている領域を領域Aとし、凹部11aが形成されていない領域を領域Dとする。凹部11aの形成方法の詳細は後述するが、導電性基板1の主面1a上にバッファ層12と発光層2を形成した後、発光層2をエッチングして溝を形成し、その溝によって露出した主面1aを等方性エッチングすることによって、凹部11aが形成される。
発光層2から発せられる光に対する反射率が導電性基板1の表面よりも高い金属若しくは合金を凹部11aの内側に埋めることによって、導電性反射層11が形成される。図2に示すように、半導体発光素子を平面的に見た場合に、導電性反射層11は、半導体発光素子の端部(周縁部)を含む部分に形成されており、半導体発光素子の側面に露出している。言い換えると、半導体発光素子を平面的に見た場合に、半導体発光素子の側面に露出した導電性反射層11の端部(周縁部)の位置が発光層2の端部(周縁部)の位置と一致しており、半導体発光素子の中央(内側)に向かって延伸する形状となるように導電性反射層11が形成されている。
図2に示すように、半導体発光素子の角部31〜34の各々を中心とした1/4円を形成するように導電性反射層11が形成されている。もちろん、対角のみ(角部32と34のみ、若しくは角部31と33のみ)に導電性反射層11が形成されていてもよい。また、図3に示すように、パッド電極9を取り囲むような環状となるように導電性反射層11が形成されていてもよい。
また、導電性反射層11(凹部11a)が形成されている領域Aと、導電性反射層11(凹部11a)が形成されていない領域Dとが存在するようにしつつ、導電性反射層11同士が互いに接触していてもよい。図2では、角部31を含む導電性反射層11と、角部32を含む導電性反射層11とが点37で接触している。角部を含む導電性反射層11同士が、角部を結ぶ線分上の点で(図2の点35〜38)接触しているだけでなく、各点よりも半導体発光素子の内側の位置で接触していてもよい。ただし、パッド電極9の直下で導電性反射層11同士が接触していると、後述する電流拡散機能が失われるため、好ましくない。
また、図4に示すように、半導体発光素子の側面に露出した導電性反射層11の端部(周縁部)が発光層2の内側にあるように、半導体発光素子が形成されていてもよい。すなわち、本実施形態による半導体発光素子では、導電性反射層11の端部(周縁部)が発光層2よりも外側に位置することはなく、導電性反射層11の端部(周縁部)が発光層2の端部(周縁部)と一致するか、又は導電性反射層11の端部(周縁部)が発光層2の内側にあるかのいずれかである。もちろん、導電性反射層11の端部(周縁部)のうちの一部が発光層2の端部(周縁部)と一致し、残りが発光層2の内側にあってもよい。
導電性反射層11は、導電性基板1のシート抵抗よりも小さい抵抗値を有する導電性材料で形成されていることが望ましい。後述するバッファ層12がなく、発光層2の第1のクラッド層5がN型半導体の場合には、導電性反射層11は、仕事関数が小さい材料で形成されていることが望ましく、銀(Ag)、アルミニウム(Al)、金(Au)のうちのいずれか1つを構成元素として含む金属材料で形成されていることが望ましい。逆に、発光層2の第1のクラッド層5がP型半導体の場合には、導電性反射層11は、仕事関数が大きい材料で形成されていることが望ましく、ロジウム(Rh)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)のうちのいずれか1つを構成元素として含む金属材料で形成されていることが望ましい。
上記のような導電性反射層11を形成すると、パッド電極9、第1の電極3、発光層2、バッファ層12、導電性反射層11、導電性基板1、及び第2の電極4のそれぞれを通る電流通路i1(図1参照)の抵抗値は、導電性反射層11を通らず、パッド電極9、第1の電極3、発光層2、バッファ層12、導電性基板1、及び第2の電極4のそれぞれを通る電流通路i2の抵抗値よりも小さくなる。このため、パッド電極9から流れる電流を半導体発光素子の外側へ(横方向へ)と流すことが可能となり、導電性反射層11は電流拡散機能を有することになる。
パッド電極9直下の領域に多くの電流が流れると、活性層7のうちパッド電極9直下の部分が強く発光し、上方へと進行する光がパッド電極9で遮断され、半導体発光素子の上方向の光取り出し効率が低下するという問題がある。しかし、上記のような導電性反射層11を形成すると、パッド電極9の直下に電流阻止層(電流ブロック層)を設けなくても、発光層2の横方向の抵抗値が高い場合、パッド電極9から第1の電極3の横方向(半導体発光素子の側面方向)に電流が拡散し、活性層7のうちパッド電極9直下以外の部分が強く発光するため、上記のような問題を解消し、半導体発光素子の発光輝度を向上することができる。
また、導電性反射層11が形成されているため、発光層2から発せされる光のうち、活性層7から下方向に進む光が導電性反射層11で反射され、上方向若しくは上方向と横方向の光となる。これによって、導電性基板1で光が吸収されることなく、半導体発光素子の光取り出し効率を向上することができる。発光層2から発せられる光の波長は、発光層2を構成する半導体材料によって決まっているが、導電性反射層11に到達した光が導電性基板1で吸収されることなく発光層2と導電性反射層11の界面で良好に反射するようにするため、発光層2から発せられる光の波長に合わせて、導電性反射層11を構成する金属材料を考慮することが望ましい。
領域Dにおける導電性基板1の主面1a、及び領域Aにおける導電性反射層11上にはバッファ層12が形成されている。バッファ層12は、エピタキシャル成長によって形成されており、導電性基板1の格子定数と発光層2の格子定数の差を緩衝し、バッファ層12上に積層される発光層2を良好に結晶成長させる役割を有する。例えば7層の多層構造バッファ層を構成する場合、バッファ層12は、第1のバッファ層と第2のバッファ層が交互に積層されたものからなる。
即ち、バッファ層12は、第1及び第2のバッファ層が例えば6回繰り返し積層され、さらにその上に第1のバッファ層が形成された構造となる。第1のバッファ層はAlGa1−c−dN(0≦c≦1、0≦d≦1、0≦c+d≦1、MはIn(インジウム)又はB(ボロン))からなり、より好ましくはAlNである。また、その厚さは0.2〜20nm、より好ましくは、トンネル効果を得ることができる1〜5nmである。
第2のバッファ層は、Alを含まないか、若しくは第1のバッファ層よりもAlを小さい割合で含むAlGa1−e−fN(0≦e≦1、0≦f≦1、0≦e+f≦1、MはIn(インジウム)又はB(ボロン))からなり、より好ましくは窒化ガリウム(GaN)である。また、その厚さは第1のバッファ層の5〜50倍であることが望ましく、10〜40倍であることがより望ましい。なお、バッファ層12が設けられていなくてもよい。
発光機能を有する発光層2は、GaNなどのIII−V族化合物半導体からなり、第1導電型の半導体層である第1のクラッド層5と、第2導電型の半導体層である第2のクラッド層6と、活性層7とから構成されるダブルヘテロ構造となっている。例えば、第1のクラッド層5は、N型の不純物を添加したIII−V族化合物半導体であって、AlGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1、MはIn(インジウム)又はB(ボロン))からなる。例えば、500nm程度の厚みを有する窒化ガリウム(GaN)等の窒化物系化合物半導体で第1のクラッド層5が構成されていることが望ましい。
また、活性層7はAlGa1−X−YN(0≦X<1、0≦Y<1、0≦X+Y<1、MはIn(インジウム)又はB(ボロン))からなる。また、第2のクラッド層6はAlGa1−X−YN(0≦X<1、0≦Y<1、0≦X+Y<1、MはIn(インジウム)又はB(ボロン))からなり、P型不純物を添加した半導体であって、例えば窒化ガリウム(GaN)等の窒化物系化合物半導体で構成されていることが望ましい。半導体発光素子の基本原理はPN接合であり、活性層7を省略することもできるし、第1のクラッド層5と第2のクラッド層6の間に、トンネル効果が生じる程度の薄い井戸層を有する単一量子井戸構造(SQW)や多重量子井戸構造(MQW)を形成してもよい。
バッファ層12を設けず、P型の導電性基板1とN型の第1のクラッド層5が接触する場合、P型の導電性基板1とN型の第1のクラッド層5はヘテロ接合を形成し、かつ両者間に合金化領域が生じる。その結果、順方向電圧が半導体発光素子に印加されたとき、P型の導電性基板1とN型の第1のクラッド層5の界面における電圧降下が小さくなる。
本実施形態では発光層2とバッファ層12を区別しているが、層数に関わりなく、発光機能を有する層を少なくとも一部に含む層を総称して発光層と呼ぶことにすれば、発光層2とバッファ層12を合わせたものが本発明の発光層に相当する。
第1の電極3は発光層2の一方の主面上に形成されており、発光層2と電気的に接続されている。発光層2から発せられる光の取り出しを可能とするため、第1の電極3は、光透過性を有する材料で形成されている。また、発光層2と第1の電極3の界面では低抵抗接触(オーミック接触)が得られている。第1の電極3は、ITO(Indium Tin Oxide)、即ち酸化インジウム(In)に少量(数%程度)の酸化スズ(SnO)を混合したものからなる。第1の電極3の厚みは、例えば100nm程度である。第2のクラッド層6がP型半導体の場合、ニッケル(Ni),白金(Pt),パラジウム(Pd),ロジウム(Rh),金(Au)から選択された1種類の金属、若しくはこれらのうちいずれか1つを含む合金で第1の電極3を構成してもよい。また、第2のクラッド層6がN型半導体の場合、アルミニウム(Al)、チタン(Ti)、金(Au)等から選択された1種類の金属、若しくはこれらのうちいずれか1つを含む合金で第1の電極3を構成してもよい。
第1の電極3の上面のほぼ中央には、半導体発光素子の外部接続用のパッド電極9が形成されている。パッド電極9は金(Au)若しくはアルミニウム(Al)からなる。パッド電極9は第1の電極3の上面の全面には形成されず、半導体発光素子を平面的に見て、第1の電極3の一部がパッド電極9の外側で露出している。パッド電極9は、外部接続ワイヤを接続するボンディング工程に耐えることができる厚みを有している必要があり、例えば100nm〜100μmの厚みを有する。従って、パッド電極9は、発光層2から発せられる光に対して光透過性を有さず、わずかに光透過性を有していたとしても、外部接続ワイヤが接続されると、光を透過することが困難となる。
導電性基板1の主面1b上には主面1bのほぼ全体にわたって、第2の電極4が形成されている。導電性基板1と低抵抗接触が可能な金(Au)、又は金(Au)とゲルマニウム(Ge)、又は金(Au)とゲルマニウム(Ge)とニッケル(Ni)等の金属を真空蒸着することによって第2の電極4が形成される。第2の電極4は導電性基板1と電気的にも機械的にも接続されている。
上述した構造に代えて、活性層7と第1の電極3の間に公知の電流拡散層やコンタクト層を形成してもよい。また、活性層7と第1の電極3の間のパッド電極9直下に公知の電流拡散層を形成してもよい。さらに、導電性基板1、第1のクラッド層5、活性層7、及び第2のクラッド層6のそれぞれの導電型を本実施形態と反対の導電型としてもよい。
図1〜図5に示す各部の形状は一例であって、半導体発光素子を平面的に見た場合に、パッド電極9の形状が四角形やその他の多角形であってもよい。また、半導体発光素子を平面的に見た場合に、導電性基板1及び発光層2の形状が四角形ではなく、円形であってもよい。
次に、図5及び図6を参照し、本実施形態による半導体発光素子の製造方法を説明する。導電性基板1の主面1a上に、周知のMOCVD(Metal Organic Chemical Vapor Deposition)法によって、バッファ層12、第1のクラッド層5、活性層7、第2のクラッド層6を形成する。バッファ層12のうち、第1のバッファ層を形成する場合には、TMA(トリメチルアルミニウム)とアンモニアを反応室の中にそれぞれ決められた割合で流し込み、所定の厚みを有するAlN層を形成する。バッファ層12のうち、第2のバッファ層を形成する場合には、TMG(トリメチルガリウム)とアンモニアをそれぞれ決められた割合で流し込み、所定の厚みを有するGaN層を形成する。
続いて、バッファ層12の上に第1のクラッド層5、活性層7、第2のクラッド層6を順次積層する。さらに、第2のクラッド層6の全面上に、第2のクラッド層6と低抵抗接触するITOを、真空蒸着法、スパッタリング法、又はCVD法等により堆積して第1の電極3を形成した後、アニール処理する(図5(a))。第1の電極3を形成した後に、パッド電極9となる金属膜を蒸着し、その後、アニール処理してもよい。
続いて、凹部11aを形成する準備段階として、凹部11aの中心に相当する領域に開口部が形成されるように、SiOからなる酸化膜41を第1の電極3上に選択的に形成する(図5(b))。この酸化膜41をエッチングマスクとして、反応性イオンエッチング(RIE)によってドライエッチングを行う。これによって、第1の電極3、発光層2、及びバッファ層12を貫通して導電性基板1の主面1aに達し、断面形状がU字状の溝21が形成される。溝21の幅は200nm〜100μmであり、より好ましくは1〜3μmである。溝21の底には、導電性基板1の表面が露出している(図5(c))。
さらに、SiOからなる酸化膜42を選択的に形成する。これによって、溝21の底面、即ち導電性基板1の表面は露出した状態で、溝21の側面は酸化膜42によって被覆される(図5(d))。続いて、導電性基板1をエッチングするエッチング液(例えば、導電性基板1がシリコン基板の場合、フッ酸(HF)と硝酸(HNO)の混合液)を用いて、露出した導電性基板1の表面をエッチングする。これによって、溝21の形成により導電性基板1の露出した部分を中心として、導電性基板1の内部にほぼ等方向に広がる凹部11aが形成される。凹部11aは発光層2の直下の領域にも形成される(図5(e))。
続いて、電界めっき法により、導電性反射層11の材料となる例えば銀(Ag)を凹部11aの内部に付着させ、凹部11aを埋めることにより、導電性反射層11を形成する。電解めっき法では、導電性基板1や発光層2を構成する材料に比べて、シリコン酸化膜には金属が付着しにくいため、銀(Ag)が凹部11aに付着し、酸化膜42には付着しない条件でめっきが行われる。溝21の側面が酸化膜42によって保護されているため、導電性反射層11の材料となる金属を溝21の側面に達するまで付着しても、溝21の側面に付着する金属と発光層2との間でリーク電流が流れない。しかし、溝21の側面に達するまで導電性反射層11の材料が埋まらない程度にすることが望ましい(図6(a))。
続いて、パッド電極9を形成する領域の酸化膜42を除去した後、金(Au)を堆積し、第1の電極3の上にパッド電極9を形成する。また、真空蒸着法等により、導電性基板1の主面1b上に第2の電極4を形成し、所定の温度及び時間で加熱してアニール処理する(図6(b))。続いて、溝21の中心を通るように矢印23に沿ってダイヤモンドカッターでダイシングする(図6(c))。さらに、半導体発光素子を平面的に見た場合に、発光層2よりも外側(側方)に露出(突出)している導電性基板1及び導電性反射層11の側面をエッチングして除去することによって、図1に示す構造が完成する。ここで、導電性反射層11の端部(周辺部)が発光層2の端部(周辺部)と一致しているのが図1の構造であり、さらにエッチングして導電性反射層11の端部(周辺部)の少なくとも一部が発光層2の内側にあるのが図4の構造である。
上述した本実施形態によれば、貼合せ工程を含まない製造工程により、導電性反射層11を形成することによって、半導体発光素子を容易に製造することができる。また、貼合せ工程を含む製造工程により製造された半導体発光素子では、貼り合わされた層同士の密着性が問題となるが、本実施形態による半導体発光素子では、その問題が解消され、比較的高輝度な発光を得ることができる。
導電性反射層11を形成した後、エピタキシャル成長を行うことにより、導電性反射層11上に発光層を形成することも可能であるが、その場合には、発光層の結晶性が問題となり、発光層のうち導電性反射層11上に位置する領域は良好に光を発しない。しかし、本実施形態では、導電性基板1上にエピタキシャル成長によって発光層を形成した後に導電性反射層11を形成するので、発光層の結晶成長を良好に行うことができる。また、導電性反射層11の材料を選択する幅が広がり、発光層から発せられる光を良好に反射し、発光層と比較的低抵抗接触となる導電性反射層11の材料を容易に選択することができる。
次に、図7を参照し、本実施形態の変形例を説明する。この半導体発光素子では、導電性基板1に設けられた凹部11aの底面及び側面と、バッファ層12(バッファ層12を設けない場合には、発光層2)の下面のうち凹部11aと対向する領域とに導電性反射層11が形成されており、導電性反射層11の内部に、導電性反射層11とは屈折率の異なる反射層13が形成されている。反射層13を構成する材料は、導電性反射層11よりも屈折率の高いものであることが望ましく、絶縁材料であってもよい。発光層2から発せられた光の一部は導電性反射層11を透過し、反射層13で反射される。従って、反射層13が形成されていない場合よりも、光取り出し効率を向上することができる。この半導体発光素子を製造する場合、前述した導電性反射層11の材料となる金属を凹部11aに付着させて、空洞が残るように導電性反射層11を形成した後、その空洞に反射層13を形成する。
(第2の実施形態)
次に、本発明の第2の実施形態を説明する。図8は、本実施形態による半導体発光素子の断面構造を示している。この半導体発光素子では、バッファ層12(バッファ層12を設けない場合には、発光層2。以下同じ)の表面のうち、導電性反射層11と接する領域であって凹部11aと対向する領域(凹部11aが形成されたことによって露出したバッファ層12の下面)に凹凸14が形成されている結果、導電性反射層11の上面(バッファ層12と接する面)は、凹凸14を有する租面となっている。導電性反射層11の上面が平坦である場合、発光層2から発せられて下方向に向かう光は、導電性反射層11に対する入射角度が臨界角よりも大きくなければ、反射しない。しかし、本実施形態による半導体発光素子では、導電性反射層11の上面に凹凸14が形成されているので、乱反射によって反射する光が増加し、光取り出し効率を向上することができる。
以下、図5及び図9を参照し、本実施形態による半導体発光素子の製造方法を説明する。図5(e)に示す構造を形成するまでの製造工程は、第1の実施形態と同様である。続いて、リン酸(HPO)若しくは水酸化カリウム(KOH)の溶液をエッチング液として約70℃に温めてエッチングする。エッチング液に対する、酸化膜42を構成するSiOのエッチング速度が、バッファ層12(バッファ層12を設けない場合には、発光層2)を構成するIII−V族化合物半導体よりも遅いので、酸化膜42はエッチングされないが、凹部11aを形成することによって露出したIII−V族化合物半導体層(バッファ層12または発光層2)の表面に凹凸14が形成される(図9(a))。
続いて、電界めっき法により、導電性反射層11の材料となる例えば銀(Ag)を凹部11aの内部に付着させ、凹部11aを埋めることにより、導電性反射層11を形成する(図9(b))。パッド電極9を形成する領域の酸化膜42を除去した後、金(Au)を堆積し、第1の電極3の上にパッド電極9を形成する。また、真空蒸着法等により、導電性基板1の主面1b上に第2の電極4を形成し、所定の温度及び時間で加熱してアニール処理する(図9(c))。続いて、溝21の中心を通るように矢印23に沿ってダイヤモンドカッターでダイシングする(図9(d))。さらに、半導体発光素子を上方から平面的に見た場合に、発光層2よりも外側(側方)に露出している導電性基板1及び導電性反射層11の側面をエッチングして除去することによって、図8に示す構造が完成する。
次に、図10〜図12を参照し、本実施形態の変形例を説明する。図10に示す半導体発光素子では、図7に示す半導体発光素子と同様に、導電性反射層11の内部に、導電性反射層11とは屈折率の異なる反射層13が形成されている。従って、反射層13が形成されていない場合よりも、図7に示す半導体発光素子と同様の効果が得られ、光取り出し効率を向上することができる。
図11に示す半導体発光素子では、導電性基板1及び導電性反射層11が発光層2よりも外側(側方)へ延伸している。図12は、この半導体発光素子を上方から平面的に見た場合の構造を示している。図11は、図12のII−II線で半導体発光素子を切断した場合の断面構造を示している。図11及び図12に示すように、半導体発光素子の側面に露出した導電性反射層11の端部(周縁部)が発光層2よりも外側に位置している。導電性反射層11の端部(周縁部)のうち、一部が発光層2よりも外側にあり、残りが発光層2の内側にあってもよい。この半導体発光素子の製造工程では、図9(d)のようにダイシングした後、発光層2よりも外側(側方)に突出している導電性基板1と導電性反射層11の側面におけるエッチングを行わない。
発光層2から発せられた光の一部は、発光層2よりも外側へ向かって進む。この光を、例えば矢印51,52が示すように導電性反射層11で反射させて、良好に上方向に進行させることができ、光取り出し効率を向上することができる。また、この半導体発光素子の製造工程ではダイシング後のエッチングが省略されるので、より容易に製造することができる。なお、図11に示す半導体発光素子に対して、図7に示す反射層13を形成するようにしてもよい。この場合、図7に示す半導体発光素子と同様の効果を得ることができる。
(第3の実施形態)
次に、本発明の第3の実施形態を説明する。図13は、本実施形態による半導体発光素子の断面構造を示している。この半導体発光素子では、凹部11aが側方に向かって開口し、凹部11aの形成により導電性基板1と接触していないバッファ層12(バッファ層12を設けない場合には、発光層2)の下面に膜状の導電性反射層11が形成されている。凹部11aの表面の一部に導電性反射層11の材料が付着しており、凹部11aと導電性反射層11の間に空洞が形成されている。従って、本実施形態では、凹部11aの表面の少なくとも一部が導電性反射層11と接していない。この半導体発光素子では、第1の実施形態による半導体発光素子と比較して、化合物半導体層(バッファ層12または発光層2)と導電性基板1が接触している面積を小さくすることが可能なので、化合物半導体層と導電性基板1の線膨張係数の差に起因する応力を緩和することができる。
本実施形態による半導体発光素子では、導電性基板1及び導電性反射層11が発光層2よりも外側(側方)へ延伸している。導電性反射層11の端部(周縁部)のうち、一部が発光層2よりも外側にあり、残りが発光層2の内側にあってもよい。発光層2から発せられた光の一部は、発光層2よりも外側へ向かって進む。この光を、例えば矢印53,54が示すように導電性反射層11で反射させて、良好に上方向に進行させることができ、光取り出し効率を向上することができる。また、この半導体発光素子の製造工程ではダイシング後のエッチングが省略されるので、より容易に製造することができる。
この半導体発光素子の製造工程では、ダイシング前において、図14に示すように、導電性反射層11の端部がバッファ層12の端部よりも外側に延伸し、上方から平面的に見て溝21から露出することもある。この溝21から露出した部分は機械的に不安定であり、半導体発光素子の製造中等において、発光層2の端部まで、あるいは発光層2の内側まで千切れることもある。従って、導電性基板1が発光層2よりも外側(側方)へ延伸していても、上方から平面的に見て導電性反射層11の端部が導電性基板1の内側にある場合もある。
以下、図5及び図15を参照し、本実施形態による半導体発光素子の製造方法を説明する。図5(e)に示す構造を形成するまでの製造工程は、第1の実施形態と同様である。続いて、電界めっき法により、導電性反射層11の材料となる例えば銀(Ag)を、凹部11aの形成によって露出したバッファ層12(バッファ層12を設けない場合には、発光層2)の表面に付着させ、導電性反射層11を形成する。電解めっき法では、金属>化合物半導体>Si>SiOの順に膜が付着しやすいので、銀(Ag)が化合物半導体に付着し、導電性基板1と酸化膜42には付着しない条件でめっきが行われる(図15(a))。
続いて、パッド電極9を形成する領域の酸化膜42を除去した後、金(Au)を堆積し、第1の電極3の上にパッド電極9を形成する。また、真空蒸着法等により、導電性基板1の主面1b上に第2の電極4を形成し、所定の温度及び時間で加熱してアニール処理する(図15(b))。続いて、溝21の中心を通るように矢印23に沿ってダイヤモンドカッターでダイシングする(図15(c))。以上の工程によって、図13に示す構造が完成する。
(第4の実施形態)
次に、本発明の第4の実施形態を説明する。本実施形態は、半導体発光素子と、これを保護するための保護素子とを組み合わせた複合半導体装置に関する。化合物系半導体を発光層に使用した発光素子は、静電破壊耐量が比較的小さいため、例えば100Vよりも高いサージ電圧が印加されると、破壊に至ることがある。そこで、半導体発光素子の静電保護のため、発光素子と共にダイオードやコンデンサ等の保護素子を同一パッケージ内に搭載することが考えられる。
図16は、本実施形態による複合半導体装置の断面構造を示している。この複合半導体装置は、発光素子としての発光ダイオードと、保護素子としてのショットキーバリアダイオードで構成される。図16において、導電性基板1の発光素子形成領域8と発光層2と第1の電極3と第2の電極4とからなる部分を発光素子部又は発光素子と呼び、且つ導電性基板1の保護素子形成領域24とショットキー接触金属層18とからなる部分を保護素子部又は保護素子と呼ぶことができる。
導電性基板1は、導電型決定用不純物としてのボロン(B)等の3族元素を含むP型単結晶シリコン基板からなり、主面1aと1bを有し、且つほぼ中央に保護素子形成領域24を有している。導電性基板1のP型不純物濃度は、例えば5×1018〜5×1019[cm−3]程度であり、抵抗率は0.0001〜0.01[Ω・cm]程度である。従って、導電性基板1は、発光素子及び保護素子の電流通路として機能する。即ち、導電性基板1の中央の保護素子形成領域24はショットキーバリアダイオードの本体部として機能すると共に、この電流通路として機能し、また導電性基板1の保護素子形成領域24を囲む発光素子形成領域8は発光素子の電流通路として機能する。
さらに、導電性基板1は、発光層2のエピタキシャル成長のための基板としての機能、及び発光素子を構成するための発光層2と第1の電極3との支持体としての機能を有する。導電性基板1の主面1aの外周部分に段差が形成され、かつ中央に窪み25が形成されているが、導電性基板1の主面1aの全部を平坦にしてもよい。また、導電性基板1の導電型をN型にしてもよい。また、導電性基板1の発光素子形成領域8の不純物濃度を保護素子形成領域24よりも高くし、これにより、発光素子形成領域8の抵抗率を保護素子形成領域24よりも低くし、発光素子の動作時の発光素子形成領域8における電圧降下を低減することも可能である。
発光素子の主要部を構成するための発光層2は、導電性基板1と異種のIII−V族化合物半導体からなる複数の層(バッファ層12、第1のクラッド層5、第2のクラッド層6、及び活性層7)を有している。また、異種のIII−V族化合物半導体からなる複数の層は、主面2a(上面)から主面12a(下面)に貫通する孔16をそのほぼ中央に有している。この孔16は導電性基板1の窪み25に連続している。
孔16及び窪み25は、窪み25を形成する前の導電性基板1の上に発光層2をエピタキシャル成長させた後にエッチングによって形成される。このため、導電性基板1が除去され、導電性基板1の窪み25の表面にシリコンが露出する。また、孔16及び窪み25の壁面は発光層2の主面2aからバッファ層12の主面12aに向かって先細になるように傾斜している。なお、導電性基板1の窪み25は保護素子形成領域24に設けられている。また、孔16及び窪み25の壁面を覆うように絶縁膜17が形成されている。
第1の電極3は、第1の部分としての光透過性導電膜19と、第2の部分としてのボンディングパッド部分20とからなる。ボンディングパッド部分20は光透過性導電膜19に接続されていると共にショットキー接触金属層18にも接続されている。従って、第2の部分としてのボンディングパッド部分20は外部接続機能の他に、光透過性導電膜19とショットキー接触金属層18との相互接続機能を有する。
第1の電極3の第2の部分としてのボンディングパッド部分20の外周下部を、光透過性導電膜19を介さないで発光層2の主面2aにオーミック(低抵抗)接触させ、光透過性導電膜19を省くこともできる。このようにボンディングパッド部分20を発光層2の主面2aにオーミック接触させる場合には、光透過性導電膜19を省いても、発光層2に第1の電極3から電流を流すことができる。光透過性導電膜19が省かれる場合には、ボンディングパッド部分20の外周下部が第1の電極3の第1の部分として機能する。
光透過性導電膜19は発光層2の全領域に電流を均一に流すためには有効である。しかし、光透過性導電膜19の光透過率を100%にすることは困難又は不可能であり、光透過性導電膜19で光の吸収が生じる。また、光透過性導電膜19を設けると、必然的に半導体発光素子がコスト高になる。従って、発光効率及びコストを勘案して光透過性導電膜19を設けるか否かを決定する。
第1の電極3の第1の部分としての光透過性導電膜19は発光素子部分として機能し、発光層2の主面2a即ち第2のクラッド層6の表面のほぼ全面に配置され、ここにオーミック接触している。従って、既に説明したように、光透過性導電膜19は、発光層2に電流を均一に流すことに寄与し、且つ発光層2から放射された光の取り出しを可能にする。光透過性導電膜19は厚さ100nm程度のITO即ち酸化インジウムと酸化スズの混合物からなる。なお、光透過性導電膜19をニッケル(Ni),白金(Pt),パラジウム(Pd),ロジウム(Rh),ルテニウム(Ru),オスミウム(Os),イリジウム(Ir),金(Au)から選択された1種の金属膜、又はこれらから選択された2種の合金膜によっても形成できる。
ショットキー電極として機能するショットキー接触金属層18は、例えばチタン(Ti),白金(Pt),クロム(Cr),アルミニウム(Al),サマリウム(Sm),白金シリサイド(PtSi)、パラジウムシリサイド(PdSi)等からなり、絶縁膜17に形成された孔17aを介して導電性基板1の窪み25の表面にショットキー接触している。保護素子としてのショットキーバリアダイオードは導電性基板1の保護素子形成領域24とショットキー接触金属層18とによって形成されている。
第1の電極3の第2の部分としてのボンディングパッド部分20は、平面的に見て第1の電極3の第1の部分の内側において、発光層2の表面積よりも小さい表面積を有するように形成され、且つアルミニウム(Al)又は金(Au)等からなる外部接続用ワイヤ26を結合することができる金属からなり、光透過性導電膜19に接続されていると共にショットキー接触金属層18にも接続されている。即ち、ボンディングパッド部分20は、光透過性導電膜19の上面及び発光層2の傾斜側面を覆うように形成された、光透過性及び絶縁性を有する保護膜27の孔27aを介して光透過性導電膜19に接続され、且つ発光層2の孔16の中に配置された、ショットキー電極として機能するショットキー接触金属層18に接続されている。
ボンディングパッド部分20は、平面的に見て、即ち導電性基板1の主面1aに対して垂直な方向から見て、発光層2の少なくとも一部と保護素子形成領域24の少なくとも一部を覆い、且つ発光層2の少なくとも一部を覆わないように配置され、且つ第1の部分としての光透過性導電膜19とショットキー電極としてのショットキー接触金属層18とを電気的に接続するように形成されている。
図16では、ボンディングパッド部分20が発光層2の孔16の外側部分の上にも配置されている。なお、発光層2の孔16の壁面と第1の電極3は絶縁膜17で電気的に分離されている。ボンディングパッド部分20の上面は外部接続用ワイヤ26を結合できる面積を有し、且つ外部接続用ワイヤ26の接続を容易にするために保護膜27よりも上に突出している。
ボンディングパッド部分20は、外部接続用ワイヤ26のボンディングに耐えることができる厚み(例えば100nm〜100μm)を有する。従って、ボンディングパッド部分20を光が透過することはできない。もし、光がわずかに透過するようにボンディングパッド部分20を形成しても、ボンディングパッド部分20に外部接続用ワイヤ26等が接続されると、ボンディングパッド部分20を介して光を取り出すことは不可能又は困難になる。なお、発光層2の側面とボンディングパッド部分20との間を絶縁するために発光層2の孔16の中に設けられた絶縁膜17は孔16の外の保護膜27と同時に形成することができる。
保護素子形成領域24は、平面的に見て、ボンディングパッド部分20の内側に配置されている。保護素子形成領域24が、平面的に見てボンディングパッド部分20の外側にはみ出ても、保護素子の機能が低下することはない。
第2の電極4は金属層からなり、導電性基板1の主面1bの全面に形成されている。即ち、第2の電極4は導電性基板1の保護素子形成領域24及び発光素子形成領域8の両方の下面にオーミック接触している。なお、第2の電極4を、図16の破線で示すように、導電性基板1の主面1aの外周側に配置することもできる。
第1の電極3のボンディングパッド部分20は、発光素子の外部接続電極としての機能の他に、ショットキーバリアダイオードのショットキー接触金属層18を発光素子に接続する機能を有する。第2の電極4は、発光素子とショットキーバリアダイオードの両方の電極として機能する。従って、図16に示す複合半導体装置は、図17に示す発光素子としての発光ダイオード61と、保護素子としてのショットキーバリアダイオード62との逆並列接続回路として機能する。
ショットキーバリアダイオード62は、発光ダイオード61に所定値以上の逆方向の過電圧(例えばサージ電圧)が印加されたときに導通する。これにより、発光ダイオード61の電圧はショットキーバリアダイオード62の順方向電圧に制限され、発光ダイオード61が、静電気等に基づく逆方向の過電圧から保護される。
ショットキーバリアダイオード62の順方向の導通開始電圧は発光ダイオード61の許容最大逆方向電圧以下に設定される。即ち、ショットキーバリアダイオード62の順方向の導通開始電圧は、発光ダイオード61が破壊される恐れのある電圧よりも低い値に設定される。なお、ショットキーバリアダイオード62の順方向の導通開始電圧は、正常時に発光ダイオード61に印加される逆方向の電圧よりも高く、且つ発光ダイオード61が破壊される恐れのある電圧よりも低いことが望ましい。
図16では、さらに導電性基板1の主面1aにおいて、導電性基板1の側面1cに露出する(側面1cに向かって開口する)ように凹部11aが形成され、凹部11aは導電性反射層11で埋められている。図16では、発光層2の外側にも導電性反射層11が形成されているが、第1の実施形態と同様に、上方から平面的に見て発光層2の外側に導電性反射層11が露出するように形成されていなくてもよい。
また、第2の実施形態と同様に、バッファ層12(バッファ層12を設けない場合には、発光層2)のうち、導電性反射層11と接する表面に凹凸が形成されていてもよい。この場合、第2の実施形態と同様の効果を得ることができる。さらに、第3の実施形態と同様に、バッファ層12(バッファ層12を設けない場合には、発光層2)の下面に膜状の導電性反射層11が形成され、凹部11aの表面には導電性反射層11の材料がほとんど付着しておらず、凹部11aと導電性反射層11の間に空洞が形成されていてもよい。この場合、第3の実施形態と同様の効果を得ることができる。
本実施形態による複合型半導体装置では、保護素子形成領域24が、平面的に見てボンディングパッド部分20の下に配置されている。従って、発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、保護素子内蔵の発光素子の小型化を図ることができる。そして、導電性反射層11が発光層2の側方に設けられており、発光層2から導電性反射層11へ向かう光が導電性反射層11で反射されるので、上方向の光取り出し効率を向上することができる。
また、ボンディングパッド部分20及び第2の電極4は、発光ダイオード61とショットキーバリアダイオード62との相互接続部分として機能していると共に、外部接続導体として機能しているので、複合半導体装置の構成が単純化され、小型化及び低コスト化を達成できる。さらに、保護素子形成領域24が導電性基板1内に設けられているので、保護素子としてのショットキーバリアダイオード62を容易且つ低コストに得ることができる。
また、発光層2の横方向の抵抗値が大きい場合、第1の電極3の光透過性導電膜19によって、発光素子形成領域8を流れる電流を発光素子形成領域8の外側(横方向)へとより多く流してやることができるが、導電性反射層11を通る電流経路の抵抗値を下げることによって、その効果をより高めることができる。従って、発光層2の活性層7から発せられる光のうち、発光素子形成領域8の外周部で発生する光を多くし、光取り出し効率を向上することができる。つまり、発光素子形成領域8の外周部に電流拡散機能を有する保護素子付き高輝度半導体発光素子(複合半導体装置)を提供することができる。
次に、図18〜図21を参照し、本実施形態の変形例を説明する。図18に示す複合半導体装置では、図16と比較して、ショットキー接触金属層18が設けられておらず、導電性基板1の保護素子形成領域24の主面1a側にN型半導体領域28が形成されている。即ち、この複合半導体装置の保護素子は、導電性基板1に形成された1つのPN接合を含む保護ダイオードからなる。この保護ダイオードは、P型の導電性基板1と、この導電性基板1の保護素子形成領域24の中に島状に形成され、且つ導電性基板1の主面1a側に露出する表面を有しているN型半導体領域28とからなる。
N型半導体領域28は、導電性基板1にN型不純物を拡散又はイオン注入することによって形成されており、導電性基板1との間にPN接合を形成している。N型半導体領域28は保護素子形成領域24の表面の窪み25に露出するように配置されている。ボンディングパッド部分20の先端部分はN型半導体領域28にオーミック接触している。なお、オーミック接触を良くするための金属膜をボンディングパッド部分20とN型半導体領域28との間に配置してもよい。N型半導体領域28は、平面的に見て、ボンディングパッド部分20の内側に配置されている。この複合半導体装置でも、図16に示す複合半導体装置と同様の効果が得られる。
図19〜図21に示す複合半導体装置では、平面的に見て、発光層2を貫通して導電性基板1に達する溝が複数形成されている。つまり、図18に示す複合半導体装置の発光素子形成領域8の位置における構造が、複合半導体装置の側方へ向かって繰り返し形成されている。図20及び図21は、図19に示す複合半導体装置を上方から平面的に見た場合の構造を示している。ここで、ボンディングパッド部分20を取り囲むように発光層2が形成され、ボンディングパッド部分20の外側であって発光層2の内側には、発光層2を貫通する溝が設けられている。この発光層2を貫通する溝には絶縁層29が形成され、その内側は空洞となっている。導電性基板1の主面1aには、各々の溝の位置を中心として、導電性基板1の内部へ向かって湾曲する凹部11aが形成されており、凹部11aは導電性反射層11で埋められている。複合半導体装置を平面的に見た場合の溝及び凹部11aの形状は、図20に示すように円形でもよいし、図21に示すように四角形でもよい。
図18〜図21に示した複合半導体装置でも、第2の実施形態と同様に、バッファ層12(バッファ層12を設けない場合には、発光層2)のうち、導電性反射層11と接する表面に凹凸が形成されていてもよい。さらに、第3の実施形態と同様に、バッファ層12(バッファ層12を設けない場合には、発光層2)の下面に膜状の導電性反射層11が形成され、凹部11aの表面には導電性反射層11の材料がほとんど付着しておらず、凹部11aと導電性反射層11の間に空洞が形成されていてもよい。また、図16に示した構造と同様に、保護素子形成領域24にショットキー接触金属層が形成されていてもよい。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、第1〜第3の実施形態において、図6(c)に示すように矢印23で素子を切断せず、矢印43で切断した構造としてもよい。
本発明の第1の実施形態による半導体発光素子の断面構造を示す模式断面図である。 本発明の第1の実施形態による半導体発光素子の平面構造を示す模式平面図である。 本発明の第1の実施形態による半導体発光素子の平面構造を示す模式平面図である。 本発明の第1の実施形態による半導体発光素子(変形例)の断面構造を示す模式断面図である。 本発明の第1の実施形態による半導体発光素子の製造方法を説明するための模式断面図である。 本発明の第1の実施形態による半導体発光素子の製造方法を説明するための模式断面図である。 本発明の第1の実施形態による半導体発光素子(変形例)の断面構造を示す模式断面図である。 本発明の第2の実施形態による半導体発光素子の断面構造を示す模式断面図である。 本発明の第2の実施形態による半導体発光素子の製造方法を説明するための模式断面図である。 本発明の第2の実施形態による半導体発光素子(変形例)の断面構造を示す模式断面図である。 本発明の第2の実施形態による半導体発光素子(変形例)の断面構造を示す模式断面図である。 本発明の第2の実施形態による半導体発光素子(変形例)の平面構造を示す模式平面図である。 本発明の第3の実施形態による半導体発光素子の断面構造を示す模式断面図である。 本発明の第3の実施形態による半導体発光素子の断面構造を示す模式断面図である。 本発明の第3の実施形態による半導体発光素子の製造方法を説明するための模式断面図である。 本発明の第4の実施形態による複合半導体装置の断面構造を示す模式断面図である。 本発明の第4の実施形態による複合半導体装置の等価回路を示す回路図である。 本発明の第4の実施形態による複合半導体装置(変形例)の断面構造を示す模式断面図である。 本発明の第4の実施形態による複合半導体装置(変形例)の断面構造を示す模式断面図である。 本発明の第4の実施形態による複合半導体装置(変形例)の平面構造を示す模式平面図である。 本発明の第4の実施形態による複合半導体装置(変形例)の平面構造を示す模式平面図である。
符号の説明
1・・・導電性基板、2・・・発光層、3・・・第1の電極、4・・・第2の電極、5・・・第1のクラッド層、6・・・第2のクラッド層、7・・・活性層、9・・・パッド電極、11・・・導電性反射層、11a・・・凹部、12・・・バッファ層、13・・・反射層、14・・・凹凸

Claims (9)

  1. 一方の主面に凹部が形成された基板と、
    前記一方の主面上に形成された、発光機能を有する発光層と、
    前記凹部を埋めるように形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層とを備え、
    前記一方の主面の上方から平面的に見た場合に、前記反射層の端部は、前記発光層の端部と一致するか、又は前記発光層の内側にあるかのいずれかである
    ことを特徴とする半導体発光素子。
  2. 一方の主面に凹部が形成された基板と、
    前記一方の主面上に形成された、発光機能を有する発光層と、
    前記凹部が形成されていることにより露出した前記発光層の表面上に形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層とを備え、
    前記発光層のうち、前記反射層と接する表面には凹凸が形成されている
    ことを特徴とする半導体発光素子。
  3. 一方の主面に凹部が形成された基板と、
    前記一方の主面上に形成された、発光機能を有する発光層と、
    前記凹部が形成されていることにより露出した前記発光層の表面上に形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層とを備え、
    前記凹部の表面の少なくとも一部が前記反射層と接していない
    ことを特徴とする半導体発光素子。
  4. 前記一方の主面の上方から平面的に見た場合に、前記反射層の端部の少なくとも一部が前記発光層よりも外側にあることを特徴とする請求項2又は請求項3に記載の半導体発光素子。
  5. 前記反射層が、第1の反射層と、前記第1の反射層の内部に形成され、前記第1の反射層とは屈折率の異なる第2の反射層とを備えることを特徴とする請求項1又は請求項3に記載の半導体発光素子。
  6. 一方の主面に凹部が形成された基板と、
    前記一方の主面上に形成された、発光機能を有する発光層と、
    前記凹部を埋めるように形成され、前記発光層から発せられる光に対して、前記基板よりも反射率の高い反射層と、
    前記発光層上に形成された第1の部分と、前記第1の部分に接続され、パッド電極として機能する第2の部分とを有する第1の電極と、
    前記基板に形成された第2の電極と、
    前記第1の電極の前記第2の部分と前記基板の他方の主面との間に配置され、前記第1の電極及び前記第2の電極と電気的に接続されている保護素子とを備え、
    前記一方の主面の上方から平面的に見た場合に、前記反射層が前記発光層の側方に設けられている
    ことを特徴とする複合半導体装置。
  7. 発光機能を有する発光層を基板の一方の主面上に形成する第1の工程と、
    前記発光層を貫通する溝を形成する第2の工程と、
    前記第2の工程で露出した前記基板の前記一方の主面に凹部を形成する第3の工程と、
    前記発光層から発せられる光に対して、前記基板よりも反射率の高い材料を前記凹部に埋めることによって反射層を形成する第4の工程と、
    前記基板及び前記反射層のうち、側方に露出する部分を除去する第5の工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
  8. 発光機能を有する発光層を基板の一方の主面上に形成する第1の工程と、
    前記発光層を貫通する溝を形成する第2の工程と、
    前記第2の工程で露出した前記基板の前記一方の主面に凹部を形成する第3の工程と、
    前記第3の工程で露出した前記発光層の表面に凹凸を形成する第4の工程と、
    前記発光層から発せられる光に対して、前記基板よりも反射率の高い材料を、前記第4の工程で前記凹凸が形成された前記発光層の表面に付着させることによって反射層を形成する第5の工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
  9. 発光機能を有する発光層を基板の一方の主面上に形成する第1の工程と、
    前記発光層を貫通する溝を形成する第2の工程と、
    前記第2の工程で露出した前記基板の前記一方の主面に凹部を形成する第3の工程と、
    前記発光層から発せられる光に対して、前記基板よりも反射率の高い材料を、前記第3の工程で露出した前記発光層の表面に付着させることによって反射層を形成する第4の工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。

JP2006229404A 2006-08-25 2006-08-25 半導体発光素子、その製造方法、及び複合半導体装置 Expired - Fee Related JP4929924B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006229404A JP4929924B2 (ja) 2006-08-25 2006-08-25 半導体発光素子、その製造方法、及び複合半導体装置
KR1020070072968A KR100885933B1 (ko) 2006-08-25 2007-07-20 반도체 발광 소자, 그 형성 방법 및 화합물 반도체 소자
TW096126875A TW200814374A (en) 2006-08-25 2007-07-24 Semiconductor light emitting device, method of forming the same, and compound semiconductor device
US11/782,247 US20080048202A1 (en) 2006-08-25 2007-07-24 Semiconductor light emitting device, method of forming the same, and compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006229404A JP4929924B2 (ja) 2006-08-25 2006-08-25 半導体発光素子、その製造方法、及び複合半導体装置

Publications (2)

Publication Number Publication Date
JP2008053538A true JP2008053538A (ja) 2008-03-06
JP4929924B2 JP4929924B2 (ja) 2012-05-09

Family

ID=39112528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006229404A Expired - Fee Related JP4929924B2 (ja) 2006-08-25 2006-08-25 半導体発光素子、その製造方法、及び複合半導体装置

Country Status (4)

Country Link
US (1) US20080048202A1 (ja)
JP (1) JP4929924B2 (ja)
KR (1) KR100885933B1 (ja)
TW (1) TW200814374A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009220535A (ja) * 2008-03-18 2009-10-01 Oki Data Corp 駆動回路、光プリントヘッドおよび画像形成装置
JP2010529697A (ja) * 2007-06-12 2010-08-26 セミエルイーディーズ コーポレーション 電流誘導構造を備えた縦型led

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590775B1 (ko) * 2004-12-08 2006-06-19 한국전자통신연구원 실리콘 발광 소자
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
TWI348230B (en) * 2007-08-08 2011-09-01 Huga Optotech Inc Semiconductor light-emitting device with high heat-dissipation efficiency and method of fabricating the same
KR101534848B1 (ko) 2008-07-21 2015-07-27 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법. 그리고 발광 소자 및 그발광 소자 제조방법
US9337407B2 (en) * 2009-03-31 2016-05-10 Epistar Corporation Photoelectronic element and the manufacturing method thereof
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
EP2315269A1 (en) * 2009-10-23 2011-04-27 Nxp B.V. Light emitting diode
US8581229B2 (en) 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101020963B1 (ko) 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120004159A (ko) * 2010-07-06 2012-01-12 삼성전자주식회사 기판구조체 및 그 제조방법
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
CN103187499B (zh) * 2013-03-07 2015-11-25 天津三安光电有限公司 发光二极管及其制作方法
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
DE102014110071A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
KR102611980B1 (ko) 2016-12-14 2023-12-08 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193275A (ja) * 1993-06-30 1995-07-28 Hitachi Cable Ltd 発光ダイオード及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3559453B2 (ja) * 1998-06-29 2004-09-02 株式会社東芝 発光素子
JP3864670B2 (ja) * 2000-05-23 2007-01-10 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP4054631B2 (ja) 2001-09-13 2008-02-27 シャープ株式会社 半導体発光素子およびその製造方法、ledランプ並びにled表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193275A (ja) * 1993-06-30 1995-07-28 Hitachi Cable Ltd 発光ダイオード及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529697A (ja) * 2007-06-12 2010-08-26 セミエルイーディーズ コーポレーション 電流誘導構造を備えた縦型led
JP2009220535A (ja) * 2008-03-18 2009-10-01 Oki Data Corp 駆動回路、光プリントヘッドおよび画像形成装置
JP4545203B2 (ja) * 2008-03-18 2010-09-15 株式会社沖データ 光プリントヘッドおよび画像形成装置

Also Published As

Publication number Publication date
JP4929924B2 (ja) 2012-05-09
US20080048202A1 (en) 2008-02-28
KR100885933B1 (ko) 2009-02-26
KR20080018793A (ko) 2008-02-28
TW200814374A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
JP4929924B2 (ja) 半導体発光素子、その製造方法、及び複合半導体装置
JP4765916B2 (ja) 半導体発光素子
KR101842741B1 (ko) 광전 반도체 칩
CN100446288C (zh) 通孔垂直结构的半导体芯片及其制造方法
JP4956902B2 (ja) GaN系発光ダイオードおよびそれを用いた発光装置
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
JP4889193B2 (ja) 窒化物半導体発光素子
JP5776535B2 (ja) Iii族窒化物半導体発光素子
CN102804417B (zh) 用于半导体发光器件的接触
EP2423984A2 (en) Light emitting element
JP5589812B2 (ja) 半導体発光素子
JPWO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
US20140367697A1 (en) Light-emitting diode device and manufacturing method thereof
JP5056799B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2011029612A (ja) Iii族窒化物半導体発光素子
JP2013125929A5 (ja)
JP2008218878A (ja) GaN系LED素子および発光装置
CN110783439A (zh) 集成dbr的垂直结构led及其形成方法
JP5729328B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
US9087932B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5075786B2 (ja) 発光装置及びその製造方法
CN111106212A (zh) 垂直结构深紫外发光二极管及其制备方法
TW201505211A (zh) 發光元件
TWI431815B (zh) 半導體發光元件
JP2012178453A (ja) GaN系LED素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees