JP2008034790A - Ｉｃ整合基板とキャリアとの結合構造、その製造方法、電子デバイスの製造方法 - Google Patents

Ｉｃ整合基板とキャリアとの結合構造、その製造方法、電子デバイスの製造方法 Download PDF

Info

Publication number
JP2008034790A
JP2008034790A JP2007005660A JP2007005660A JP2008034790A JP 2008034790 A JP2008034790 A JP 2008034790A JP 2007005660 A JP2007005660 A JP 2007005660A JP 2007005660 A JP2007005660 A JP 2007005660A JP 2008034790 A JP2008034790 A JP 2008034790A
Authority
JP
Japan
Prior art keywords
carrier
dielectric layer
matching substrate
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007005660A
Other languages
English (en)
Inventor
Chih-Kuang Yang
之光 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2008034790A publication Critical patent/JP2008034790A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 ＩＣ整合基板の分離が容易で素早くかつ低コストであるＩＣ整合基板とキャリアとの結合構造を提供する。
【解決手段】 キャリア１０と、キャリア１０上に形成され、キャリア１０に貼り付けられる第１誘電体層１４とを備えるＩＣ整合基板８とを備えている。キャリア１０と第１誘電体層１４の材料を選択することによって、キャリア１０と第１誘電体層１４との間の付着力により、ＩＣ整合基板８が製造過程においてキャリア１０から剥離することなく、カット処理の際に、カットされたＩＣ整合基板８がキャリア１０から自然分離する。
【選択図】 図２

Description

本発明はＩＣ整合基板とキャリアとの結合構造およびその製造方法ならびに電子デバイスの製造方法に関する。
情報、通信、および消費性電子などの製品が小型化および多機能化への傾向がますます顕著であるとともに、チップのライン幅、ライン間隔、サイズ共に日進月歩で微小型化し、伝送速度のより速いチップが求められている。これらの変化に伴い、チップを外部と電気接続するための配線技術に対する要求がますます高くなり、高密度の細いリード線およびリード線間隔が求められる。このため、チップ配線の技術は、スルーホール型から表面実装型へ、リードフレームに金線によって接続する方式から突起によって接続する方式に、回路板も印刷回路板やフレキシブルプリント配線板から多層薄膜基板へと、次第に移り変わっている。
通常、６層ＢＴ材質の印刷回路板は、重さ約４ｇ、厚さ約１ｍｍであるため、屈曲させることができず、また、フレキシブルプリント配線板は、厚さ約５０μｍである状況では、２層配線しか製造できない。これに対し、厚さ約５０μｍの場合に多層薄膜基板では６層配線を製造することができ、その総重量は約０．２１グラムである。したがって、多層薄膜基板の屈曲特性が最もよく、かつ、最も軽い。この他、配線密度では、印刷回路板とフレキシブルプリント配線板のビアホールは少なくとも５０μｍであり、ビアホール・ボンディングパッドは少なくとも１００μｍ、ライン幅とライン間隔は２５μｍが必要である。これに対し、多層薄膜基板においては、ビアホールは少なくとも２０μｍ、ビアホール・ボンディングパッドは少なくとも２５μｍ、ライン幅とライン間隔は少なくとも２０μｍであればよいため、多層薄膜基板は、配線密度を大幅に増加させることができる。この屈曲特性により、体積に特殊な制限があるか、または、構造中に屈曲可能な設計の製品に最も適合する。
一般的に、上記多層薄膜基板は、主にＩＣパッケージ基板（IC packaging substrate）として、従来では電気信号伝送とインターフェース接合のみの役割を果たしてきた。しかし、電子製品の高機能化、データ送信速度の高速化、および回路装置の高密度化の要求に伴い、多層薄膜基板はキャパシタ、抵抗などの機能性を有する受動素子、駆動ＩＣ、またはＴＦＴなどの半導体装置を備えて機能性を大幅に向上させることにより、多層薄膜基板の技術にさらに大きな成長の余地をもたらしている。以下、ＩＣ整合基板によりこれら高機能性多層薄膜基板を表す。
光電、電子、半導体産業では、ＩＣ整合基板のサイズの縮小化、およびこれに伴って組み合わされる各種機能性電子デバイスの数量の増加により、ＩＣ整合基板の精密度に対する要求も高まり、ＩＣ整合基板の製造過程においても新たな挑戦に直面している。特に、製造過程でライン密度を如何に上げるか、または、各種電子デバイスを結合させて高機能性を備えるＩＣ整合基板とするかが、産業競争力の一つとなっている。上記ＩＣ整合基板製造の鍵となる技術の一つに、製造過程におけるＩＣ整合基板のサイズ安定性がある。従来の解決方法は、硬いキャリア上でＩＣ整合基板の製造を行って、キャリアの比較的良好なサイズ安定性により、ＩＣ整合基板の製造過程におけるサイズ安定性を向上させている。しかし、ＩＣ整合基板の製造が完了した後に、ＩＣ整合基板とキャリアとを如何に分離させるかが、この技術分野の大きな課題である。
特許文献１においては、まず、２層薄膜基板がアルミからなるキャリア上にて形成され、次に、塩酸によりアルミ・キャリアを除去する方法が開示されている。
この他、特許文献２において、犠牲キャリア製造技術により多層配線構造を有する多層薄膜基板を製造する方法が開示されている。即ち、キャリア上に熱膨張率が該キャリアより大きい多層配線構造を製造し、次に、硬化を行い、温度の上昇、下降の過程においてキャリアと多層配線構造との間に充分な張力を生じさせ、そして、支持装置を該多層配線構造に吸着させ、かつ、酸浸漬法で多層配線構造とキャリアとを分離している。
特許文献３には、レーザ剥離法でキャリアと多層配線構造を備える多層薄膜基板とを分離させる方法が開示されている。図１に示すように、透明キャリア１上に、重合体層２、金属層３、および多層配線構造４の順に形成した後、レーザ紫外線を透明キャリア１を透過させて重合体層２上に照射して重合体層２を分解し、透明キャリア１をその他の部分構造と分離させている。
しかし、上記の従来技術による分離方法は大変複雑であるため、如何に、サイズ精密度の高いＩＣ整合基板を製造し、これと同時に製造コストを上げずにＩＣ整合基板とキャリアを容易に分離する方法と構造を提供するかが、ＩＣ整合基板製造技術の目下の目標である。
米国特許第４，４８０，２８８号 米国特許第４，８１２，１９１号 米国特許第５，２５８，２３６号
本発明は、前述した従来の欠点に鑑みてなされたものであり、ＩＣ整合基板とキャリアとの分離を、容易に、素早く、かつ低コストに実現できるＩＣ整合基板とキャリアとの結合構造およびその製造方法と、電子デバイスの製造方法を提供することを目的とする。
本発明によれば、ＩＣ整合基板とキャリアとの結合構造であって、キャリアと、前記キャリア上に形成され、前記キャリアに貼り付けられる第１誘電体層を備えるＩＣ整合基板とを備え、前記キャリアと前記第１誘電体層との間の付着力により、前記ＩＣ整合基板が製造過程において前記キャリアから剥離することがない一方、カット処理の際にＩＣ整合基板が前記キャリアから自然分離されるように、前記キャリアと前記第１誘電体層の材料が選択されることを特徴とするＩＣ整合基板とキャリアとの結合構造が得られる。
前記キャリアと前記第１誘電体層との間には、何ら付着処理が施されていなくてもよい。あるいは、前記キャリアと前記第１誘電体層との間には、付着弱化処理が施されていてもよい。
前記ＩＣ整合基板が多層配線構造を備え、前記多層配線構造が、前記第１誘電体層を含む少なくとも一の誘電体層と、少なくとも一の金属層とを備え、少なくとも一の誘電体層と少なくとも一の金属層を前記キャリア上に順に交互に積層して形成されていてもよい。
前記多層配線構造の各誘電体層間は、付着強化処理が施され、それぞれ全域付着強化領域を形成していてもよい。
前記ＩＣ整合基板は、前記第１誘電体層上に形成される少なくとも一の半導体デバイスをさらに備えていてもよい。
前記第１誘電体層と前記少なくとも一の半導体デバイスとの間に付着強化処理が施され、全域付着強化領域を形成されていてもよい。
本発明によればまた、ＩＣ整合基板とキャリアとの結合構造の製造方法であって、キャリアを提供するステップと、前記キャリアに貼り付けられる第１誘電体層を備えたＩＣ整合基板を、前記キャリア上に形成するステップとを含み、前記キャリアと前記第１誘電体層との間の付着力により、前記ＩＣ整合基板が製造過程において前記キャリアから剥離することがない一方、カット処理の際にＩＣ整合基板が前記キャリアから自然分離されるように、前記キャリアと前記第１誘電体層の材料が選択することを特徴とするＩＣ整合基板とキャリアとの結合構造の製造方法が得られる。
前記キャリアと前記第１誘電体層との間に、何ら処理を施さなくてもよい。
前記キャリアと前記第１誘電体層との間に、付着弱化処理を施してもよい。
また、前記ＩＣ整合基板は多層配線構造を備えており、前記ＩＣ整合基板を形成するステップは、前記第１誘電体層を含む少なくとも一の誘電体層を形成するステップと、少なくとも一の金属層を形成することにより、前記少なくとも一の誘電体層と少なくとも一の金属層を前記キャリア上に順に交互に積層して形成するステップとを含んでいてもよい。
前記ＩＣ整合基板を形成するステップは、前記多層配線構造の各誘電体層の間に施される付着強化処理をさらに含んでいてもよい。
前記ＩＣ整合基板を形成するステップは、前記キャリア上に前記第１誘電体層を形成するステップと、前記第１誘電体層上に少なくとも一の半導体デバイスを形成するステップとを含むことを特徴とする請求項８に記載のＩＣ整合基板とキャリアとの結合構造の製造方法。
前記ＩＣ整合基板を形成するステップは、前記第１誘電体層と前記少なくとも一の半導体デバイスとの間において施される付着強化処理をさらに含んでいてもよい。
本発明によればさらに、電子デバイスの製造方法であって、前記方法と、前記ＩＣ整合基板をカットすることにより、カットされたＩＣ整合基板を前記キャリアから自然分離させて、電子デバイスを形成するステップとを含むことを特徴とする電子デバイスの製造方法が得られる。
前記ＩＣ整合基板は、テープ粘着、挟持具による挟み取り、または真空吸着によって、前記キャリアから自然に分離されるものであってもよい。
本発明の実施形態は、キャリアと、前記キャリア上に形成され、キャリアに貼り付けられる第１誘電体層を備えるＩＣ整合基板とを備えることを特徴とするＩＣ整合基板とキャリアとの結合構造を提供する。
本発明の別の実施形態は、キャリアを提供するステップと、キャリアに貼り付けられる第１誘電体層を備えるＩＣ整合基板をキャリア上に形成するステップとを含むＩＣ整合基板とキャリアとの結合構造の製造方法を提供する。
本発明の別の実施形態は、キャリアを提供するステップと、キャリアに貼り付けられる第１誘電体層を備えるＩＣ整合基板をキャリアに形成するステップと、ＩＣ整合基板をカットすることにより、カットされたＩＣ整合基板をキャリアから自然分離させ、電子デバイスを形成するステップとを含む電子デバイスの製造方法を提供する。
前述の構造と製造方法において、前記キャリアと前記第１誘電体層の材料を選択することにより、前記キャリアと前記第１誘電体層との間の付着力で、前記ＩＣ整合基板が製造過程において前記キャリアから剥離せずに、カット処理の際に、カットされたＩＣ整合基板を前記キャリアから自然分離させる。本発明のいわゆる「自然に分離する」とは、外力を加えずに、若しくはわずかな外力を加えることで（例えばテープ粘着、挟持具での挟み取り、真空吸着などの方法）、ＩＣ整合基板とキャリアとが分離して、各部構造が破壊されないことを指す。
この他、本発明における「ＩＣ整合基板」とは、従来のパッケージ用多層薄膜基板とは異なる。具体的には、本発明のＩＣ整合基板は電気接続に用いられる多層配線構造、または、少なくとも一つの半導体デバイス、例えば、受動素子、駆動電子デバイス、薄膜トランジスタ（ＴＦＴ）装置、およびその他の電子デバイスなど、またはその組み合わせなどを備えていてもよい。
本発明の技術手段によれば、従来技術が溶剤やレーザなどの煩雑な方法で多層薄膜基板とキャリアとを積極的に分離する工程を有しているのに対し、本発明は、容易に、素早く、かつ低コストの方法でＩＣ整合基板とキャリアとを分離でき、多層配線構造または少なくとも一つの半導体デバイスを備え、もしくは、その組み合わせである電子デバイスを製造することができる。
以下、図に示された実施例を参照して、本発明の目的の達成に使われる技術手段と構造の特徴を詳細に説明する。
［実施例１］
図２は、本発明の実施例に基づく、ＩＣ整合基板８とキャリア１０との結合構造２８、およびその製造方法、および電子デバイス６の製造方法の工程図である。本実施例に示すＩＣ整合基板８は、多層配線構造を備え、該多層配線構造は両面基板であって、その表面および裏面共に外部と電気接続される。尚、この両面基板は、表面が裏面と電気接続しているが、多層配線構造としてその他の接続方法によって接続してもよく、例えば、片面配線であってもよい。この他、多層配線構造の層数についても、特に制限はなく、各種応用に応じて適宜変更をすることができる。
図２を参照すると、ステップＳ１において、２００ｍｍシリコンウエハをキャリア１０とするが、このキャリアは、あらゆるサイズの基板、シリコンウエハなどを使用してもよい。
図２が示すＳ２からＳ４のステップは、キャリア１０に多層配線構造を有するＩＣ整合基板８を形成する工程図である。まず、ステップＳ２において、キャリア１０上に第１誘電体層１４を形成する。具体的には、いずれの付着処理も施さずに、図２に示したＩＣ整合基板８の第一誘電体層１４を、キャリア１０の全領域上に回転塗布する。次に、ステップＳ３からＳ４で第１誘電体層１４上に金属層２２、２４、２６と、誘電体層１６、１８、２０とを順に交互に積層して多層配線構造を備えるＩＣ整合基板８を形成する。
ＩＣ整合基板８とキャリア１０との結合構造２８において、キャリア１０と第１誘電体層１４の材料を選択することにより、単純に両者間の付着力で（例えば、付着力強化処理が施されていない場合）、ＩＣ整合基板８が製造過程において発生する応力によってキャリア１０から剥離することなく、また、最後のカット処理（ステップＳ５、詳細は後に記載する）の際に、カットされたＩＣ整合基板８をキャリア１０から自然分離させる。本実施例および以下で説明する各実施例において、いわゆる「自然に分離する」とは、外力を加えずに、若しくはわずかな外力を加えることで（例えばテープ粘着、挟持具での挟み取り、真空吸着などの方法）、ＩＣ整合基板とキャリアとを分離して、構造が破壊されないことを指す。
この他、キャリア１０とＩＣ整合基板８の周縁外側に付着する残留誘電体層材料７（図２に示す太い曲線）も、両者を固定して貼り合わせる作用を有する。本実施例によれば、誘電体層１４、１６、１８、２０は、低誘電率（＜４）のポリイミド（ＰＩ）（polyimide, デュポン社製, PI-2611）を使用し、厚みが８μｍである。上金属層２６および下金属層２２は、Ｃｒ／Ｃｕ／Ｎｉ／Ａｕ構造のＵＢＭ（Under Bump Metallurgy）を使用し、後続のはんだボールに電気接続をするために用いられる。中間の金属層２４は、Ｃｒ／Ｃｕ／Ｃｒ多層金属線を使用する。あるいは、各金属層は前記の金属層に限定せず、必要に応じて適切な金属層を使用してもよい。
また、ステップＳ２の別の実施例において、キャリア１０上に第１誘電体層１４を回転塗布する前に、両者間の付着力が比較的強ければ、先に付着弱化処理を施してもよい。例えば、第１誘電体層１４とキャリア１０の材料が、共にＰＩである場合は、シラン系の付着促進剤を利用して、この両者間のインターフェース付着力を低減することができる。次に、第１誘電体層１４をキャリア１０の全領域上に回転塗布する。ここで、理解すべきことは、第１誘電体層１４とキャリア１０の材料によって、前記付着弱化処理が必要か否か、あるいは、その他の処理方法を決定することができる。よって、キャリア１０と第１誘電体層１４との間の弱化した付着力により、ＩＣ整合基板８が、製造過程において発生する応力によってキャリア１０から剥離することなく、最後のカット処理（ステップＳ５、詳細は後に記載する）の際に、カットされたＩＣ整合基板８をキャリア１０から自然分離させる。この他、キャリア１０とＩＣ整合基板８の周縁外側に付着する残留誘電体層材料７も、両者を固定して貼り合わせる作用を有する。具体的には、残留誘電体層材料７は、ＩＣ整合基板８の複数の誘電体層の周縁の残留部分からなり、周縁洗浄処理を施さない状況で、キャリア１０とＩＣ整合基板８の周縁外側に残留する。
この他、付着強化処理を利用して、前記ＩＣ整合基板８の各誘電体層１４、１６、１８、２０の間の付着力を増強することにより、ＩＣ整合基板８の各誘電体層１４、１６、１８、２０の間にそれぞれ全域付着強化領域１５、１７、１９（図２に示す太い実線）が形成される。本実施例および以下の実施例におけるいわゆる付着強化処理とは、誘電体層表面の本来の特性によって、もしくは、Ｏ２、Ａｒプラズマ処理などで表面エネルギを増加することによって実現する。この他、ＩＣ整合基板８上にエッチング法やレーザドリル法により、誘電体層１６または１８を貫通させて導電ビアホールを形成し、金属配線２２、２４、２６同士を互いに電気的接続させる。
最後に、図２に示すステップＳ５のように、適切な位置でキャリア１０上のＩＣ整合基板８をカットすることにより、ＩＣ整合基板８をキャリア１０から自然分離させて多層配線構造を有する電子デバイス６が形成される。カットされたＩＣ整合基板８とキャリア１０との間には微弱な付着力のみが存在するため、両者は、自然に分離できる。例えば、真空吸着、挟持具による挟み取り、またはテープ粘着などの方法によって容易に両者を分離する。従来技術が溶剤やレーザなどの煩雑な方法で多層薄膜基板とキャリアとを分離して電子デバイスを形成しなければならないのに対し、本実施例は、簡単で迅速な低コストの方法でＩＣ整合基板とキャリアとを分離し、サイズ精密度が高く、軽く、かつ可撓性がよく、多層配線構造を備える電子デバイスを製造することができる。この他、カット処理後、例えば、電子デバイス６の誘電体層の最上層と底層において、エッチング法やレーザドリル法により、導電ビアホールを形成して外部と電気的接続することができる。
［実施例２］
図３は、本発明の実施例に基づく、ＩＣ整合基板３８とキャリア３０の結合構造４０、およびその製造方法、および電子デバイス３６の製造方法の工程図である。本実施例で示したＩＣ整合基板３８は、少なくとも一の半導体デバイス３５を備え、例えば、受動素子、駆動電子デバイス、薄膜トランジスタ（ＴＦＴ）装置、およびその他の電子デバイスの少なくとも一つ、もしくは、その組み合わせなどである。注意すべきは、図３では一つの半導体デバイスのみを備えるＩＣ整合基板を示しているが、この分野の通常の知識を有するものであれば分かるように、ＩＣ整合基板は複数の半導体デバイスを備えることが可能であり、後続の工程でカットすることによって数百、数千の電子デバイスを製造することができるが、ここでは表示および説明の簡略化のため、一つで示している。
図３を参照すると、ステップＳ１´において、２００ｍｍシリコンウエハをキャリア３０とするが、キャリアは、あらゆるサイズの基板、シリコンウエハなどを使用してもよい。
図３が示すステップＳ２´、Ｓ３´はキャリア３０上に少なくとも一の半導体デバイスを備えるＩＣ整合基板３８を形成する工程図である。まず、ステップＳ２´において、キャリア３０上に第１誘電体層３４を形成する。具体的には、前記形成ステップはいずれの付着処理も施さず、ＩＣ整合基板３８の第一誘電体層３４をキャリア３０の全領域上に回転塗布する。次に、ステップＳ３´において、第１誘電体層３４上に少なくとも一の半導体デバイス３５を有するＩＣ整合基板３８を形成する。ＩＣ整合基板とキャリアとの結合構造４０において、キャリア３０と第１誘電体層３４の材料を選択し、単純に両者間の付着力によって（例えば、付着力強化処理が施されていない場合）、ＩＣ整合基板３８が製造過程において発生する応力によってキャリア３０から剥離することなく、最後のカット処理（ステップＳ４´、詳細は後に記載する）の際に、カットされたＩＣ整合基板３８をキャリア３０から自然に分離する。この他、キャリア３０とＩＣ整合基板３８の周縁外側に付着する残留誘電体層材料３７（図３に示す太い曲線）も、両者を固定して貼り合わせる作用を有する。本実施例において、誘電体層３４は、低誘電率（＜４）のポリイミドＰＩ（polyimide,デュポン社製,PI-2611）を使用する。
また、ステップＳ２´の別の実施例において、キャリア３０上に第１誘電体層３４を回転塗布する前に、両者間の付着力が比較的強い場合は、先に付着弱化処理を施してもよい。例えば、第１誘電体層３４とキャリア３０の材料が共にＰＩである場合、シラン系の付着促進剤を利用して両者間のインターフェース付着力を低減することができる。次に、第１誘電体層３４をキャリア３０の全領域上に回転塗布する。ここで、理解すべきことは、第１誘電体層３４とキャリア３０の材料によって、前記付着弱化処理が必要か否か、またはその他の処理方法を決定でき、よってキャリア３０と第１誘電体層３４との間の弱化した付着力により、ＩＣ整合基板３８が、製造過程において発生する応力によってキャリア３０から剥離することなく、最後のカット処理（ステップＳ４´、詳細は後に記載する）の際に、カットされたＩＣ整合基板３８をキャリア３０から自然分離させる。この他、キャリア３０とＩＣ整合基板３８の周縁外側に付着する残留誘電体層材料３７も、両者を固定して貼り合わせる作用を有する。具体的には、残留誘電体層材料３７は誘、電体層の周縁の残留部分からなり、周縁洗浄処理を施さない状況で、キャリア３０とＩＣ整合基板３８の周縁外側に残留する。
この他、付着強化処理を利用して、前記誘電体層３４と半導体デバイス３５との間の付着力を増強することにより、全域付着強化領域３９（図３に示す太い実線）が形成される。この他、ＩＣ整合基板３８上に、エッチング法やレーザドリル法により、誘電体層と半導体デバイスの絶縁層を貫通させて導電ビアホールを形成し、金属配線と導電ビアホールにより、半導体デバイス間が相互に、または外部と電気的接続できるようにする。
最後に、図３に示すステップＳ４´のように、適切な位置でキャリア３０上のＩＣ整合基板３８をカットすることにより、ＩＣ整合基板３８をキャリア３０から自然分離させて電子デバイス３６を形成する。カットされたＩＣ整合基板３８とキャリア３０との間には微弱な付着力のみが存在するため、この両者は自然に分離できる。例えば、真空吸着、挟持具による挟み取り、またはテープ粘着などの方法によって容易に両者を分離できる。従来技術が溶剤やレーザなどの煩雑な方法で多層薄膜基板とキャリアとを分離して電子デバイスを形成しなければならないのに対し、本実施例は、簡単で迅速な低コストの方法でＩＣ整合基板とキャリアとを分離し、サイズ精密度が高く、軽くて薄く、かつ可撓性がよく、少なくとも一の半導体デバイスを備える電子デバイスを製造することができる。
注意すべきは、本発明においてキャリアは金属（例えば、アルミ）、ガラス、セラミックス、シリコンウエハ、サファイア基板、砒化ガリウム、ポリイミド（例えばKapton、PI−2611等の商用材料）等、あらゆる固体材料でよい。誘電体層の材料は、ポリイミド（ＰＩ）（例えば、PI−2611、Durimide 9005等の商用材料）、ＢＣＢ（Benzo-CycloButene、例えばCyclotene 4024）、ＰＭＭＡ（poly (methyl-methacrylate)）、液晶ポリマＬＣＰ（Liquid Crystal Polymer）等、あらゆる有機材料であってもよい。下記の表１は、実施例において採用される付着弱化処理と、種々キャリアおよび誘電体層材料の好適な組み合せである。表２は、実施例において付着処理を施していない場合の種々のキャリアおよび誘電体層材料の好適な組み合せである。
Figure 2008034790
Figure 2008034790
材料の選択と処理の原理
本発明に記載のキャリアと誘電体層材料の「選択」または「処理」によって付着力を制御する原理は、下記の文献において掲示された付着力理論が参考にできる。
１：Berg、J.C.、“Wettability”Marcel Dekker、Inc.、New York,1993.
２：Fowkes,F.M., “Contact Angle, Wettability, and Adhesion” American Chemical Society, Washington, D.C.,1964.
３：薛敬和,“接着剤全書”高立,台北,1985．
付着力理論は、付着の３つの必要条件、即ち、湿潤性、固体化、十分な変形による接合時の弾性圧の減少を説明している。この３項の原理を備えていれば、付着力を選択かつ制御して、本発明に必要な効果を実現することができる。次に、この３原理について詳細に説明する。
湿潤性原理については、Cooper & Nuttall理論を参考にして、液体１に対する固体ｓ表面の湿潤性条件を：
Ｓ＝γＳ−γｌ−γＳｌ
湿潤：Ｓ＞０
不湿潤：Ｓ＜０
γＳ：該固体が飽和蒸気雰囲気における自由エネルギ
γｌ：該液体が飽和蒸気雰囲気における自由エネルギ
γＳｌ：該固体と該液体とのインターフェースの自由エネルギ
Ｓ＝初期拡散係数
塗布方式で形成される誘電体層については湿潤性原理により、Ｓ値が大きいほど、最終の付着力も大きくなり、Ｓ値が小さいほど最終の付着力も小さくなる。この原理により、材料を選んで本発明に必要な付着力を実現できる。同様に、表面処理の方法により自由エネルギを適宜変更することができ、付着性を増強若しくは減弱したりして、本発明に必要な付着力を実現できる。付着力は、実際の大きさが製造工程の品質から受ける影響が大きいため、この分野の通常の知識を有するものであれば分かるように、本原理は、定性結果であって、具体的なＳ値によりその適用範囲を限定するものではないが、この定性原理と試行錯誤法により同時に行うことで、本発明においてキャリアと誘電体層との間の適切な付着力を得ることができ、本発明のいわゆる「自然分離」の効果を実現できる。
非塗布方式、例えば、ラミネーション、冷間鍛造などで形成された誘電体層についても、湿潤性原理を適用できる。ラミネーション、冷間鍛造などの処理のマイクロ接触点がいわゆる「塑性流動」を形成できるため、湿潤性原理を適用できる。
また、本発明の製品は固体であるので、必然的に、固体化原理に符合する。
非塗布方式で形成される誘電体層は、同時に十分な変形の原理を参考にする必要があり、接触面処理の際に十分な変形があれば付着力がより大きくなる一方、十分な変形がなければ付着力がより小さくなる。この原理を適宜利用することでも、本発明のいわゆる「自然分離」の効果を実現できる。
以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、この実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更などがあっても、本発明に含まれる。
従来のレーザ剥離法でキャリアと電子デバイスとを分離する方法を示す図である。 本発明の実施例に基づく、多層配線構造を備えたＩＣ整合基板とキャリアとの結合構造およびその製造方法ならびに電子デバイスの製造方法の工程図である。 本発明の別の実施例に基づく、少なくとも一の半導体デバイスを備えたＩＣ整合基板とキャリアとの結合構造およびその製造方法ならびに電子デバイスの製造方法の工程図である。
符号の説明
１ 透明キャリア
２ 重合体層
３、２２、２４、２６ 金属層
４ 多層配線構造
６、３６ 電子デバイス
７、３７ 残留誘電体層材料
８、３８ ＩＣ整合基板
１０、３０ キャリア
１４、３４ 第１誘電体層
１５、１７、３９ 全域付着強化領域
１６、１８、２０ 誘電体層
１９ 全域付着領域
２８、４０ ＩＣ整合基板とキャリアとの結合構造
３５ 半導体デバイス
Ｓ１〜Ｓ５ ステップ
Ｓ１´〜Ｓ４´ ステップ

Claims (16)

  1. ＩＣ整合基板とキャリアとの結合構造であって、
    キャリアと、
    前記キャリア上に形成され、前記キャリアに貼り付けられる第１誘電体層を備えるＩＣ整合基板とを備え、
    前記キャリアと前記第１誘電体層との間の付着力により、前記ＩＣ整合基板が製造過程において前記キャリアから剥離することがない一方、カット処理の際にＩＣ整合基板が前記キャリアから自然分離されるように、前記キャリアと前記第１誘電体層の材料が選択されることを特徴とするＩＣ整合基板とキャリアとの結合構造。
  2. 前記キャリアと前記第１誘電体層との間には、何ら付着処理が施されていないことを特徴とする請求項１に記載のＩＣ整合基板とキャリアとの結合構造。
  3. 前記キャリアと前記第１誘電体層との間には、付着弱化処理が施されていることを特徴とする請求項１に記載のＩＣ整合基板とキャリアとの結合構造。
  4. 前記ＩＣ整合基板が多層配線構造を備え、前記多層配線構造が、
    前記第１誘電体層を含む少なくとも一の誘電体層と、少なくとも一の金属層とを備え、少なくとも一の誘電体層と少なくとも一の金属層を前記キャリア上に順に交互に積層して形成されていることを特徴とする請求項１に記載のＩＣ整合基板とキャリアとの結合構造。
  5. 前記多層配線構造の各誘電体層間は、付着強化処理が施され、それぞれ全域付着強化領域を形成することを特徴とする請求項４に記載のＩＣ整合基板とキャリアとの結合構造。
  6. 前記ＩＣ整合基板は、前記第１誘電体層上に形成される少なくとも一の半導体デバイスをさらに備えることを特徴とする請求項１に記載のＩＣ整合基板とキャリアとの結合構造。
  7. 前記第１誘電体層と前記少なくとも一の半導体デバイスとの間に付着強化処理が施され、全域付着強化領域を形成することを特徴とする請求項６に記載のＩＣ整合基板とキャリアとの結合構造。
  8. ＩＣ整合基板とキャリアとの結合構造の製造方法であって、
    キャリアを提供するステップと、
    前記キャリアに貼り付けられる第１誘電体層を備えたＩＣ整合基板を、前記キャリア上に形成するステップとを含み、
    前記キャリアと前記第１誘電体層との間の付着力により、前記ＩＣ整合基板が製造過程において前記キャリアから剥離することがない一方、カット処理の際にＩＣ整合基板が前記キャリアから自然分離されるように、前記キャリアと前記第１誘電体層の材料が選択することを特徴とするＩＣ整合基板とキャリアとの結合構造の製造方法。
  9. 前記キャリアと前記第１誘電体層との間に、何ら処理を施さないことを特徴とする請求項８に記載のＩＣ整合基板とキャリアとの結合構造の製造方法。
  10. 前記キャリアと前記第１誘電体層との間に、付着弱化処理を施すことを特徴とする請求項８に記載のＩＣ整合基板とキャリアとの結合構造の製造方法。
  11. 前記ＩＣ整合基板は多層配線構造を備えており、
    前記ＩＣ整合基板を形成するステップは、
    前記第１誘電体層を含む少なくとも一の誘電体層を形成するステップと、
    少なくとも一の金属層を形成することにより、前記少なくとも一の誘電体層と少なくとも一の金属層を前記キャリア上に順に交互に積層して形成するステップとを含むことを特徴とする請求項８に記載のＩＣ整合基板とキャリアとの結合構造の製造方法。
  12. 前記ＩＣ整合基板を形成するステップは、前記多層配線構造の各誘電体層の間に施される付着強化処理をさらに含むことを特徴とする請求項１１に記載のＩＣ整合基板とキャリアとの結合構造の製造方法。
  13. 前記ＩＣ整合基板を形成するステップは、
    前記キャリア上に前記第１誘電体層を形成するステップと、
    前記第１誘電体層上に少なくとも一の半導体デバイスを形成するステップとを含むことを特徴とする請求項８に記載のＩＣ整合基板とキャリアとの結合構造の製造方法。
  14. 前記ＩＣ整合基板を形成するステップは、前記第１誘電体層と前記少なくとも一の半導体デバイスとの間において施される付着強化処理をさらに含むことを特徴とする請求項１３に記載のＩＣ整合基板とキャリアとの結合構造の製造方法。
  15. 電子デバイスの製造方法であって、
    請求項８〜１４のいずれか１つに記載の方法と、
    前記ＩＣ整合基板をカットすることにより、カットされたＩＣ整合基板を前記キャリアから自然分離させて、電子デバイスを形成するステップとを含むことを特徴とする電子デバイスの製造方法。
  16. 前記ＩＣ整合基板は、テープ粘着、挟持具による挟み取り、または真空吸着によって、前記キャリアから自然分離されることを特徴とする請求項１５に記載の電子デバイスの製造方法。
JP2007005660A 2006-07-27 2007-01-15 Ｉｃ整合基板とキャリアとの結合構造、その製造方法、電子デバイスの製造方法 Pending JP2008034790A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095127470A TWI381433B (zh) 2006-07-27 2006-07-27 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法

Publications (1)

Publication Number Publication Date
JP2008034790A true JP2008034790A (ja) 2008-02-14

Family

ID=38985340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007005660A Pending JP2008034790A (ja) 2006-07-27 2007-01-15 Ｉｃ整合基板とキャリアとの結合構造、その製造方法、電子デバイスの製造方法

Country Status (4)

Country Link
US (3) US20080023811A1 (ja)
JP (1) JP2008034790A (ja)
KR (1) KR100906542B1 (ja)
TW (1) TWI381433B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061240B1 (ko) 2009-09-10 2011-09-01 삼성전기주식회사 회로기판 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360205B (en) * 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
US20140342148A1 (en) * 2013-05-15 2014-11-20 Corning Incorporated Glass structures and methods of creating and processing glass structures
MY193261A (en) * 2015-07-01 2022-09-28 Qdos Interconnect Sdn Bhd Integrated circuit package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144974A (ja) * 1991-11-21 1993-06-11 Nec Corp ポリイミド多層配線基板の製造方法
JP2002009202A (ja) * 2000-06-21 2002-01-11 Fujitsu Ltd 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4480288A (en) * 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module
US4812191A (en) * 1987-06-01 1989-03-14 Digital Equipment Corporation Method of forming a multilevel interconnection device
US5215598A (en) * 1989-09-06 1993-06-01 Sanyo Electric Co., Ltd. Flexible photovoltaic device and manufacturing method thereof
CA2059020C (en) 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US6762115B2 (en) * 1998-12-21 2004-07-13 Megic Corporation Chip structure and process for forming the same
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4372463B2 (ja) 2003-06-16 2009-11-25 リンテック株式会社 半導体装置の製造方法
WO2005036633A1 (ja) 2003-10-07 2005-04-21 Nagase & Co., Ltd. 電子部材の製造方法、及び、接着材付ｉｃチップ
US7273824B2 (en) * 2004-07-08 2007-09-25 United Microelectronics Corp. Semiconductor structure and fabrication therefor
KR100688823B1 (ko) 2004-07-21 2007-03-02 삼성전기주식회사 고밀도 기판의 제조방법
JP2006156863A (ja) * 2004-12-01 2006-06-15 Hitachi Ltd 半導体装置及びその製造方法
KR100782956B1 (ko) * 2005-11-18 2007-12-07 후지쯔 가부시끼가이샤 배선 기판의 제조 방법
EP1801870A1 (en) 2005-12-22 2007-06-27 Princo Corp. Partial adherent temporary substrate and method of using the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144974A (ja) * 1991-11-21 1993-06-11 Nec Corp ポリイミド多層配線基板の製造方法
JP2002009202A (ja) * 2000-06-21 2002-01-11 Fujitsu Ltd 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061240B1 (ko) 2009-09-10 2011-09-01 삼성전기주식회사 회로기판 제조방법

Also Published As

Publication number Publication date
KR100906542B1 (ko) 2009-07-07
US7947573B2 (en) 2011-05-24
US8288246B2 (en) 2012-10-16
US20080213944A1 (en) 2008-09-04
US20080023811A1 (en) 2008-01-31
TWI381433B (zh) 2013-01-01
TW200807525A (en) 2008-02-01
KR20080011017A (ko) 2008-01-31
US20110129964A1 (en) 2011-06-02

Similar Documents

Publication Publication Date Title
JP2007173811A (ja) Ｉｃ整合基板とキャリアの結合構造、及びその製造方法と電子デバイスの製造方法
EP1890326A2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
JP4773167B2 (ja) ハイブリッド金バンプを含む微細電子素子チップ、これのパッケージ、これを含む液晶ディスプレー装置及びこのような微細電子素子チップの製造方法
US8513532B2 (en) Flexible circuit structure with stretchability and method of manufacturing the same
KR101013482B1 (ko) 반도체 장치 및 그의 제작방법
KR20170063936A (ko) 내장된 집적 회로 다이를 갖는 가요성 전자 회로 및 이의 제조 및 사용 방법
JP2017531323A (ja) 集積回路のモジュールのためのフレキシブル相互接続部並びにその製造方法およびその使用方法
US9691698B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
TW200305235A (en) Releasing layer transfer film and laminate film
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
JP2008034790A (ja) Ｉｃ整合基板とキャリアとの結合構造、その製造方法、電子デバイスの製造方法
EP1890323B1 (en) Method of manufacturing a substrate having a multilayer interconnection structure with separation of the substrate from a carrier
US7183190B2 (en) Semiconductor device and fabrication method therefor
US20140099432A1 (en) Fabrication method for flexible circuit board
JP2009095962A (ja) 薄膜半導体装置の製造方法
EP1801870A1 (en) Partial adherent temporary substrate and method of using the same
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
KR101288197B1 (ko) 플렉서블 ｖｌｓｉ 소자 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ 소자
TWI393494B (zh) 具有線路的基板條及其製造方法
JP2005183444A (ja) 基板保持キャリア及び基板の保持搬送方法
KR100730763B1 (ko) 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법
KR102534816B1 (ko) 신축성 전자 소자 및 그의 제조 방법
JP4345464B2 (ja) 電子部品が接合された回路基板用部材の製造方法
WO2020084981A1 (ja) デバイス連結体の製造方法、及び、デバイス連結体
Govaerts et al. Assembly of ultra-thin chip packages (UTCPs) for enhanced flexibility of flexible displays

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100928

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110114