KR102534816B1 - 신축성 전자 소자 및 그의 제조 방법 - Google Patents

신축성 전자 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR102534816B1
KR102534816B1 KR1020210091397A KR20210091397A KR102534816B1 KR 102534816 B1 KR102534816 B1 KR 102534816B1 KR 1020210091397 A KR1020210091397 A KR 1020210091397A KR 20210091397 A KR20210091397 A KR 20210091397A KR 102534816 B1 KR102534816 B1 KR 102534816B1
Authority
KR
South Korea
Prior art keywords
layer
pads
stretchable
electronic device
adhesive layer
Prior art date
Application number
KR1020210091397A
Other languages
English (en)
Other versions
KR20220043011A (ko
Inventor
오지영
강승열
김수정
박찬우
오힘찬
피재은
황치선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US17/459,815 priority Critical patent/US20220104343A1/en
Publication of KR20220043011A publication Critical patent/KR20220043011A/ko
Application granted granted Critical
Publication of KR102534816B1 publication Critical patent/KR102534816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 신축성 전자 소자 및 그의 제조 방법을 개시한다. 그의 소자는 하부 패드들을 갖는 배선들과, 상기 하부 패드들 상에 제공되고 상기 하부 패드들보다 넓은 제 1 상부 패드들을 갖는 칩과, 상기 하부 패드들 외곽 또는 상기 하부 패드들 사이에 제공되고, 상기 제 1 상부 패드들에 접착되는 점착 층을 포함한다.

Description

신축성 전자 소자 및 그의 제조 방법{stretchable-electric device and manufacturing method}
본 발명은 전자 소자 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 신축성 전자 소자 및 그의 제조 방법에 관한 것이다.
최근 인체에 부착할 수 있는 신축성 웨어러블 전자기기에 관심이 집중되고 있다. 또한, 그에 대한 많은 연구가 진행되고 있다. 일반적인 웨어러블 전자기기는 전기적 특성이 우수한 반도체 소자를 포함할 수 있다. 그러나, 일반적인 웨어러블 전자기기는 신축 기판과 반도체 소자의 기계적 변형력(stress)에 차이에 의해 전기적 성능이 감소하는 단점을 가질 수 있었다.
일반적인 칩 본딩 공정은 기판 상에 단차가 있게 형성된 본딩 패드가 형성된 면과 솔더 볼 그리고 칩을 예비 접합시킨다 이후 리플로우(reflow) 처리를 진행하여 칩 본딩을 완성한다. 현재 사용하는 리플로우 솔더링 방식의 경우 고온 공정으로 인해 열에 취약한 신축성 전자소자에 적용하여 사용할 수 없다. 또한 솔더링 하는 방식은 기계적 충격에 의해 반도체 칩과 접합패드 사이에 크랙 및 박리가 발생한다는 있다는 문제점이 있다.
또한 FPCB bonding시 ACF 필름을 접합하기 위한 고온 고압의 공정으로 인한 신축성 기판의 변형이 생기고 이로 인하여 신축성 전자소자의 경우 FPCB 본딩을 진행하기 어려운 문제점이 있다.
본 발명이 해결하고자 하는 과제는 칩의 교체를 용이하게 수행시킬 신축성 전자 소자를 제공하는 데 있다.
또한, 본 발명의 다른 과제는 신축성 기판 상에 칩을 안정적으로 본딩시킬 수 있는 신축성 전자 소자를 제공하는 데 있다.
그리고, 본 발명의 또 다른 과제는 기판 상의 칩 안착과 동시에 본딩되어 리풀로우 공정 시간을 단축시킬 수 있는 신축성 전자 소자의 제조 방법을 제공하는 데 있다.
본 발명은 신축성 전자 소자를 개시한다. 그의 소자는 하부 패드들을 갖는 배선들; 상기 하부 패드들 상에 제공되고 상기 하부 패드들보다 넓은 제 1 상부 패드들을 갖는 칩; 및 상기 하부 패드들 외곽 또는 상기 하부 패드들 사이에 제공되고, 상기 제 1 상부 패드들에 접착되는 점착 층을 포함한다.
일 예에 따르면, 상기 배선들 및 상기 점착 층을 실장하는 신축 기판을 더 포함할 수 있다.
일 예에 따르면, 상기 배선들 및 상기 하부 패드들 아래의 상기 신축 기판 내에 제공되는 하부 플라스틱 층을 더 포함할 수 있다.
일 예에 따르면, 상기 신축 기판 내에 제공되고, 상기 점착 층, 상기 하부 패드들, 및 상기 하부 플라스틱 층을 둘러싸는 제 1 하부 고정 층을 더 포함할 수 있다.
일 예에 따르면, 상기 제 1 하부 고정 층을 둘러싸고 상기 신축 기판 내에 제공되는 제 2 하부 고정 층을 더 포함하는 포함할 수 있다.
일 예에 따르면, 상기 제 1 하부 고정 층, 및 상기 제 2 하부 고정 층은 PDMS를 포함할 수 있다.
일 예에 따르면, 상기 하부 플라스틱 층 내에 제공되고 상기 배선들에 연결되는 박막 트랜지스터를 더 포함할 수 있다.
일 예에 따르면, 상기 신축 기판 및 상기 점착 층은 실리콘 화합물을 포함할 수 있다.
일 예에 따르면, 상기 칩을 덮는 상부 고정 층을 더 포함할 수 있다.
일 예에 따르면, 상기 칩의 외곽에 배치되고, 상기 하부 패드들 상에 제공되는 제 2 상부 패드들을 갖는 플렉시블 인쇄회로기판을 더 포함할 수 있다.
본 발명의 일 예에 따른 신축성 전자 소자는 신축 기판; 상기 신축 기판 상에 배치되고, 하부 패드들을 갖는 배선들; 상기 하부 패드들을 둘러싸고, 상기 하부 패드들로부터 이격하는 하부 고정 층; 상기 하부 고정 층 내의 상기 하부 패드들의 외곽, 또는 상기 하부 패드들 사이에 제공되는 점착 층; 및 상기 점착 층에 정렬되어 상기 점착 층 및 상기 하부 패드들 상에 제공되는 제 1 상부 패드들을 갖는 칩을 포함한다.
일 예에 따르면, 상기 신축 기판 내에 제공되어 상기 배선들에 연결되는 박막트랜지스터; 및 상기 점착 층에 정렬되어 상기 하부 패드들 상에 제공되는 제 2 상부 패드들을 갖는 플렉시블 인쇄회로기판을 더 포함할 수 있다.
본 발명의 일 예에 따른 신축성 전자 소자의 제조 방법은 더미 기판 상에 하부 패드들을 갖는 배선들을 형성하는 단계; 상기 배선들 상에 픽업 필름을 접합하는 단계; 상기 더미 기판을 제거하는 단계; 상기 하부 패드들의 외곽의 상기 픽업 필름 상에 점착 층을 형성하는 단계; 상기 픽업 필름을 제거하는 단계; 및 상기 하부 패드들보다 넓고 상기 점착 층에 접착되는 제 1 상부 패드들을 갖는 칩을 접합하는 단계를 포함한다.
일 예에 따르면, 상기 하부 패드들과 상기 점착 층 사이의 상기 픽업 필름 상에 제 1 하부 고정 층을 형성하는 단계; 및 상기 제 1 하부 고정 층, 및 상기 점착 층 상에 제 2 하부 고정 층을 형성하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 제 2 하부 고정 층 상에 신축 기판을 형성하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 신축 기판 및 상기 점착 층은 적하 방법 또는 인쇄 방법으로 형성된 실리콘 화합물을 포함할 수 있다.
일 예에 따르면, 상기 칩 및 상기 칩 외곽의 상기 신축 기판 상에 상부 고정 층을 형성하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 제 1 하부 고정 층 및 상기 제 2 하부 고정 층은 인쇄 방법으로 형성된 PDMS를 포함할 수 있다.
일 예에 따르면, 상기 더미 기판과 상기 배선들 사이에 하부 플라스틱 층을 형성하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 점착 층 외곽의 상기 배선들 상에 상부 플라스틱 층을 형성하는 단계를 더 포함할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 신축성 전자 소자는 칩의 상부 패드들 하부 면에 접합되는 점착 층을 이용하여 상기 칩의 교체를 용이하게 수행시키고, 상기 칩을 안정적으로 본딩시킬 수 있다.
또한, 신축성 전자 소자의 제조 방법은 칩의 상부 패드들 하부 면에 접합되는 점착 층을 이용하여 상기 칩을 안착과 동시에 고정시켜 리플로우 공정을 단축시킬 수 있다.
도 1은 본 발명의 개념에 따른 신축성 전자 소자의 제조 방법을 보여주는 플로우 챠트이다.
도 2 내지 도 13은 본 발명의 신축성 전자 소자의 공정 단면도들이다.
도 14는 도 4의 배선들의 일 예를 보여주는 평면도이다.
도 15는 도 11의 점착 층의 일 예를 보여주는 단면도이다.
도 16은 도 11의 점착 층의 일 예를 보여주는 단면도이다.
도 17은 도 11의 배선들의 금속 재질에 따른 영률을 보여주는 그래프이다.
도 18은 도 11의 배선들 상의 상부 플라스틱 층을 보여주는 단면도이다.
도 19는 도 13의 상부 고정 층의 일 예를 보여주는 단면도이다.
도 20은 본 발명의 개념에 따른 신축성 전자 소자의 일 예를 보여주는 단면도이다.
도 21은 본 발명의 개념에 따른 신축성 전자 소자의 일 예를 보여주는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당 업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 장치는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 명세서에서 칩, 패드, 배선, 및 점착 층은 반도체 분야에서 주로 사용되는 의미로 이해될 수 있을 것이다. 바람직한 실시 예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 위에서 설명한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.
도 1은 본 발명의 개념에 따른 신축성 전자 소자(도 12의 100)의 제조 방법을 보여준다. 도 2 내지 도 13은 본 발명의 신축성 전자 소자(100)의 공정 단면도들이다.
도 1 및 도 2를 참조하면, 더미 기판(12) 상에 하부 플라스틱 층(14)을 형성한다(S10). 하부 플라스틱 층(14)은 폴리이미드 층일 수 있다. 예를 들어, 하부 플라스틱 층(14)은 포토레지스트를 포함할 수 있다. 하부 플라스틱 층(14) 내에는 박막트랜지스터(도 21의 60)가 형성될 수 있다. 이와 달리, 박막트랜지스터(60)는 하부 플라스틱 층(14) 상에 형성될 수 있으며, 본 발명은 이에 한정되지 않는다.
도 1, 도 3 및 도 4를 참조하면, 하부 플라스틱 층(14) 상에 배선들(16)을 형성한다(S20). 배선들(16)은 금속막(15)의 증착 공정, 포토리소그래피 공정 및 식각 공정을 통해 형성될 수 있다. 예를 들어, 금속막(15)은 알루미늄(Al), 금(Au), 티타늄(Ti), 구리(Cu), 니켈(Ni), 크롬(Cr), 및 몰리브데늄(Mo)을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다.
도 3을 참조하면, 금속막(15)은 하부 플라스틱 층(14) 상에 증착될 수 있다. 예를 들어, 금속막(15)은 스퍼터링 방법 또는 금속 증발 방법을 통해 증착될 수 있다.
도 4를 참조하면, 금속막(15)은 포토리소그래피 공정 및 식각 공정을 통해 배선들(16)로 패터닝될 수 있다. 하부 플라스틱 층(14)은 배선들(16)의 모양과 동일한 모양으로 패터닝될 수 있다.
도 14는 도 4의 배선들(16)의 일 예를 보여준다.
도 4 및 도 14를 참조하면, 배선들(16)은 하부 패드들(17)을 가질 수 있다. 하부 패드들(17)은 배선들(16)의 말단에 제공될 수 있다. 하부 패드들(17)은 다양한 모양을 가질 수 있다. 예를 들어, 하부 패드들(17)의 각각은 갈퀴 모양을 가질 수 있다. 도시되지는 않았지만, 하부 패드들(17)의 각각은 원형, 사각형, 및 그리드의 모양을 가질 수 있다. 또한, 하부 패드들(17)은 배선들(16)의 절단 부분을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다.
배선들(16)은 구불구불(meander)할 수 있다. 배선들(16)은 그의 길이방향으로 신축될 경우, 배선들(16)은 직선으로 변화될 수 있다.
도 1 및 도 5를 참조하면, 배선들(16) 상에 픽업 필름(18)을 접합한다(S30). 픽업 필름(18)은 배선들(16)을 평탄하게 접합할 수 있다. 예를 들어, 픽업 필름(18)은 비닐과 같은 폴리머 필름을 포함할 수 있다.
도 1 및 도 6을 참조하면, 더미 기판(12)을 제거한다(S40). 더미 기판(12)은 하부 플라스틱 층(14)의 레이저 리프트 오프(Laser-Lift-Off: LLO) 방법에 의해 제거될 수 있다. 예를 들어, 하부 플라스틱 층(14)은 더미 기판(12)에 투과된 레이저 광에 의해 상기 더미 기판(12)으로부터 분리될 수 있다.
도 1 및 도 7을 참조하면, 배선들(16)의 하부 패드들(17) 외곽에 제 1 하부 고정 층(20)을 형성한다(S50). 제 1 하부 고정 층(20)은 하부 패드들(17)로부터 이격하여 제공될 수 있다. 또한, 제 1 하부 고정 층(20)은 배선들(16)의 측벽에 접(contact)할 수 있다. 제 1 하부 고정 층(20)은 인쇄 방법으로 형성될 수 있다. 이와 달리, 제 1 하부 고정 층(20)은 적하 방법으로 형성될 수 있다. 제 1 하부 고정 층(20)은 PDMS(Polydimethylsiloxane)를 포함할 수 있다.
도 1 및 도 8을 참조하면, 제 1 하부 고정 층(20) 내에 점착 층(22)을 형성한다(S60). 점착 층(22)은 하부 패드들(17)을 둘러싸는 제 1 하부 고정 층(20) 내에 형성될 수 있다. 점착 층(22)은 적하 방법(drop method) 또는 인쇄 방법(printing method)으로 형성될 수 있다. 점착 층(22)은 실리콘 화합물을 포함할 수 있다. 이와 달리, 점착 층(22)은 에코플렉스(Ecoflex) 또는 누시(Nusi)를 포함할 수 있다.
도 1 및 도 9를 참조하면, 점착 층(22), 제 1 하부 고정 층(20), 및 하부 플라스틱 층(14) 상에 제 2 하부 고정 층(24)을 형성한다(S70). 제 2 하부 고정 층(24)은 점착 층(22), 제 1 하부 고정 층(20), 및 하부 플라스틱 층(14)을 덮을 수 있다. 제 2 하부 고정 층(24)은 제 1 하부 고정 층(20)과 동일한 방법으로 형성될 수 있다. 제 2 하부 고정 층(24)은 적하 방법, 또는 인쇄 방법으로 형성될 수 있다. 제 2 하부 고정 층(24)은 PDMS를 포함할 수 있다.
도 1 및 도 10을 참조하면, 제 2 하부 고정 층(24) 상에 신축 기판(26)을 형성한다(S80). 신축 기판(26)은 그의 소스 용액(미도시, ex, 프리커스)의 도포 후에 경화(annealed)될 수 있다. 신축 기판(26)은 제 1 하부 고정 층(20) 및 제 2 하부 고정 층(24)보다 두꺼울 수 있다. 신축 기판(26)은 제 1 하부 고정 층(20) 및 제 2 하부 고정 층(24)보다 높은 유연성 및/또는 신축성을 가질 수 있다. 신축 기판(26)은 점착 층(22)보다 낮은 유연성 및/또는 신축성을 갖는 실리콘 화합물을 포함할 수 있다. 더불어, 신축 기판(26)은 점착 층(22)과 유사한 낮은 유연성 및/또는 신축성을 가질 수 있으며, 본 발명은 이에 한정되지 않는다.
도 1 및 도 11을 참조하면, 픽업 필름(18)을 제거한다(S90). 예를 들어, 픽업 필름(18)은 열처리 공정에 의해 제거될 수 있으며, 본 발명은 이에 한정되지 않는다. 신축 기판(26)은 그의 내부에 하부 플라스틱 층(14), 배선들(16), 하부 패드들(17), 제 1 하부 고정 층(20), 및 제 2 하부 고정 층(24)을 실장(mount)할 있다.
도 15는 도 11의 점착 층(22)의 일 예를 보여준다.
도 15를 참조하면, 점착 층(22)은 제 1 하부 고정 층(20) 및 제 2 하부 고정 층(24) 없이 신축 기판(26)의 상부 면 전체에 형성될 수 있다. 배선들(16) 및 하부 플라스틱 층(14)은 도 4 내지 도 11과 동일하게 구성될 수 있다.
도 16은 도 11의 점착 층(22)의 일 예를 보여준다.
도 16을 참조하면, 점착 층(22)은 도 11의 제 1 하부 고정 층(20), 제 2 하부 고정 층(24) 및 신축 기판(26)을 대신하여 신축 기판으로 사용될 수 있다. 점착 층(22)은 배선들(16) 및 하부 플라스틱 층(14)의 하부 면 및 측벽 상에 형성될 수 있다.
도 17은 도 11의 배선들(16)의 금속 재질에 따른 영률을 보여준다.
도 17을 참조하면, 배선들(16)은 그의 금속 재질에 따라 서로 다른 영률(Young modulus)을 가질 수 있다. 배선들(16)은 약 200GPa 보다 작은 영률을 갖는 알루미늄(Al), 금(Au), 및 구리(Cu)를 포함할 수 있다. 예를 들어, 금(Au)은 약 78.5GPa의 영률을 갖고, 알루미늄(Al)은 약 69GPa의 영률을 갖고, 구리(Cu)는 약 120GPa의 영률을 가질 수 있다. 니켈(Ni)은 약 200GPa의 영률을 갖고, 크롬(Cr)은 약 260GPa의 영률을 갖고, 몰리브데늄(Mo)은 약 300GPa의 영률을 가질 수 있다.
도 18은 도 11의 배선들(16) 상의 상부 플라스틱 층(19)을 보여준다.
도 18을 참조하여 배선들(16)이 약 200GPa 이상의 영률을 가질 경우, 상부 플라스틱 층(19)이 상기 배선들(16) 상에 제공될 수 있다. 배선들(16)이 니켈(Ni), 크롬(Cr), 및 몰리브데늄(Mo)을 포함할 경우, 상부 플라스틱 층(19)은 배선들(16) 상에 제공되어 상기 배선들(16)을 보호할 수 있다. 상부 플라스틱 층(19)은 하부 플라스틱 층(14)의 재질과 동일한 재질을 포함할 수 있다. 일 예로, 상부 플라스틱 층(19)은 폴리이미드를 포함할 수 있다.
도 1 및 도 12를 참조하면, 배선들(16) 상에 칩(30)을 접합한다(S100). 칩(30)은 발광 다이오드(LED)를 포함할 수 있다. 칩(30)은 제 1 상부 패드들(32)을 가질 수 있다. 제 1 상부 패드들(32)은 점착 층(22)에 정렬 및/또는 중첩(overlap)할 수 있다. 제 1 상부 패드들(32)은 점착 층(22) 내의 하부 패드들(17)에 접촉할 수 있다. 점착 층(22)은 하부 패드들(17)을 제 1 상부 패드들(32)에 연결시킬 수 있다. 점착 층(22)은 칩(30)의 탈부착을 용이하게 할 수 있다. 따라서, 본 발명의 신축성 전자 소자(100)는 점착 층(22)을 이용하여 칩(30)의 교체를 용이하게 수행시킬 수 있다.
칩(30)은 사용자의 외력에 의해 점착 층(22)에 탈부착될 수 있다. 칩(30)의 수명이 다하거나 칩(30)의 불량이 발생될 경우, 사용자는 칩(30)을 점착 층(22)으로부터 분리하여 신규한 칩(30)으로 교체할 수 있다. 칩(30)은 종래의 열처리 또는 퓨징 공정 없이 점착 층(22)의 접착력에 의해 용이하게 교체될 수 있다.
추가적으로, 도 1 및 도 13을 참조하여 칩(30) 상에 상부 고정 층(40)을 형성한다(S110). 상부 고정 층(40)은 칩(30)을 덮을 수 있다. 상부 고정 층(40)은 칩(30)을 신축 기판(26)에 고정시킬 수 있다. 상부 고정 층(40)은 적하 방법, 또는 인쇄 방법으로 형성된 경질 탄성중합체(hard elastomer)를 포함할 수 있다. 상부 고정 층(40)은 투명할 수 있다.
도 19는 도 13의 상부 고정 층(40)의 일 예를 보여준다.
도 19를 참조하면, 상부 고정 층(40)은 칩(30)의 양측 가장자리들 상에 형성될 수 있다. 상부 고정 층(40)은 칩(30)의 중심을 노출시키고, 상기 칩(30)의 양측 가장자리들을 신축 기판(26)에 고정시킬 수 있다. 신축 기판(26), 하부 플라스틱 층(14), 배선들(16), 하부 패드들(17), 제 1 하부 고정 층(20), 점착 층(22), 제 2 하부 고정 층(24), 제 1 상부 패드들(32), 및 칩(30)은 도 12 및 도 13과 동일하게 구성될 수 있다.
도 20은 본 발명의 개념에 따른 신축성 전자 소자(100)의 일 예를 보여준다.
도 20을 참조하면, 본 발명의 신축성 전자 소자(100)는 플렉시블 인쇄회로기판(50, FPCB: Flexible Printed Circuit Board)을 더 포함할 수 있다. 플렉시블 인쇄회로기판(50)은 제 2 상부 패드(52)를 가질 수 있다. 제 2 상부 패드(52)는 하부 패드들(17) 및 점착 층(22) 상에 제공될 수 있다. 제 2 상부 패드(52)는 점착 층(22) 상에 중첩될 수 있다. 플렉시블 인쇄회로기판(50)은 칩(30)을 외부의 제어 회로(미도시)에 연결시킬 수 있다. 또한, 플렉시블 인쇄회로기판(50)은 칩(30)을 전원(미도시)에 연결시킬 수 있으며, 본 발명은 이에 한정되지 않는다. 신축 기판(26), 하부 플라스틱 층(14), 배선들(16), 하부 패드들(17), 제 1 하부 고정 층(20), 제 2 하부 고정 층(24), 제 1 상부 패드들(32), 및 칩(30)은 도 12와 동일하게 구성될 수 있다.
도 21은 본 발명의 개념에 따른 신축성 전자 소자(100)의 일 예를 보여준다.
도 21을 참조하면, 본 발명의 신축성 전자 소자(100)는 박막트랜지스터(60)를 더 포함할 수 있다. 박막트랜지스터(60)는 하부 플라스틱 층(14) 내에 제공될 수 있다. 또한, 박막트랜지스터(60)는 하부 플라스틱 층(14)과 배선들(16) 사이에 제공될 수 있다. 그리고, 박막트랜지스터(60)는 배선들(16)에 연결될 수 있다. 박막트랜지스터(60)는 칩(30)에 인가되는 구동 전압을 제어할 수 있다. 신축 기판(26), 하부 패드들(17), 제 1 하부 고정 층(20), 점착 층(22), 제 2 하부 고정 층(24), 제 1 상부 패드들(32), 및 칩(30)은 도 12와 동일하게 구성될 수 있다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 위에서 설명한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.

Claims (20)

  1. 하부 패드들을 갖는 배선들;
    상기 하부 패드들 상에 제공되고 상기 하부 패드들보다 넓은 제 1 상부 패드들을 갖는 칩;
    상기 하부 패드들 외곽 또는 상기 하부 패드들 사이에 제공되고, 상기 제 1 상부 패드들에 접착되는 점착 층;
    상기 배선들 및 상기 점착 층을 실장하는 신축 기판; 및
    상기 배선들 및 상기 하부 패드들 아래의 상기 신축 기판 내에 제공되는 하부 플라스틱 층을 포함하는 신축성 전자 소자.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 신축 기판 내에 제공되고, 상기 점착 층, 상기 하부 패드들, 및 상기 하부 플라스틱 층을 둘러싸는 제 1 하부 고정 층을 더 포함하는 신축성 전자 소자.
  5. 제 4 항에 있어서,
    상기 제 1 하부 고정 층을 둘러싸고 상기 신축 기판 내에 제공되는 제 2 하부 고정 층을 더 포함하는 신축성 전자 소자.
  6. 제 5 항에 있어서,
    상기 제 1 하부 고정 층, 및 상기 제 2 하부 고정 층은 PDMS를 포함하는 신축성 전자 소자.
  7. 제 1 항에 있어서,
    상기 하부 플라스틱 층 내에 제공되고 상기 배선들에 연결되는 박막 트랜지스터를 더 포함하는 신축성 전자 소자.
  8. 제 1 항에 있어서,
    상기 신축 기판 및 상기 점착 층은 실리콘 화합물을 포함하는 신축성 전자 소자.
  9. 제 1 항에 있어서,
    상기 칩을 덮는 상부 고정 층을 더 포함하는 신축성 전자 소자.
  10. 제 1 항에 있어서,
    상기 칩의 외곽에 배치되고, 상기 하부 패드들 상에 제공되는 제 2 상부 패드들을 갖는 플렉시블 인쇄회로기판을 더 포함하는 신축성 전자 소자.
  11. 삭제
  12. 삭제
  13. 더미 기판 상에 하부 패드들을 갖는 배선들을 형성하는 단계;
    상기 배선들 상에 픽업 필름을 접합하는 단계;
    상기 더미 기판을 제거하는 단계;
    상기 하부 패드들의 외곽의 상기 픽업 필름 상에 점착 층을 형성하는 단계;
    상기 픽업 필름을 제거하는 단계; 및
    상기 하부 패드들보다 넓고 상기 점착 층에 접착되는 제 1 상부 패드들을 갖는 칩을 접합하는 단계를 포함하는 신축성 전자 소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 하부 패드들과 상기 점착 층 사이의 상기 픽업 필름 상에 제 1 하부 고정 층을 형성하는 단계; 및
    상기 제 1 하부 고정 층, 및 상기 점착 층 상에 제 2 하부 고정 층을 형성하는 단계를 더 포함하는 신축성 전자 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 2 하부 고정 층 상에 신축 기판을 형성하는 단계를 더 포함하는 신축성 전자 소자의 제조 방법.
  16. 제 15 항에 있어서,
    상기 신축 기판 및 상기 점착 층은 적하 방법 또는 인쇄 방법으로 형성된 실리콘 화합물을 포함하는 신축성 전자 소자의 제조 방법.
  17. 제 15 항에 있어서,
    상기 칩 및 상기 칩 외곽의 상기 신축 기판 상에 상부 고정 층을 형성하는 단계를 더 포함하는 신축성 전자 소자의 제조 방법.
  18. 제 14 항에 있어서,
    상기 제 1 하부 고정 층 및 상기 제 2 하부 고정 층은 인쇄 방법으로 형성된 PDMS를 포함하는 신축성 전자 소자의 제조 방법.
  19. 제 13 항에 있어서,
    상기 더미 기판과 상기 배선들 사이에 하부 플라스틱 층을 형성하는 단계를 더 포함하는 신축성 전자 소자의 제조 방법.
  20. 제 13 항에 있어서,
    상기 점착 층 외곽의 상기 배선들 상에 상부 플라스틱 층을 형성하는 단계를 더 포함하는 신축성 전자 소자의 제조 방법.
KR1020210091397A 2020-09-28 2021-07-13 신축성 전자 소자 및 그의 제조 방법 KR102534816B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/459,815 US20220104343A1 (en) 2020-09-28 2021-08-27 Stretchable electronic device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200125827 2020-09-28
KR20200125827 2020-09-28

Publications (2)

Publication Number Publication Date
KR20220043011A KR20220043011A (ko) 2022-04-05
KR102534816B1 true KR102534816B1 (ko) 2023-05-26

Family

ID=81182238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210091397A KR102534816B1 (ko) 2020-09-28 2021-07-13 신축성 전자 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102534816B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233324A (ja) * 2002-02-08 2003-08-22 Rohm Co Ltd フラットパネルディスプレイおよびその製造方法
JP2010201870A (ja) * 2009-03-05 2010-09-16 Brother Ind Ltd 配線基板の接合構造及び接合構造の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170044840A (ko) * 2015-10-16 2017-04-26 홍익대학교 산학협력단 회로기판과 그 제조방법 및 그 회로기판을 이용하여 이루어지는 전자소자 패키지와 그 제조방법
KR102568983B1 (ko) * 2018-04-10 2023-08-22 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233324A (ja) * 2002-02-08 2003-08-22 Rohm Co Ltd フラットパネルディスプレイおよびその製造方法
JP2010201870A (ja) * 2009-03-05 2010-09-16 Brother Ind Ltd 配線基板の接合構造及び接合構造の製造方法

Also Published As

Publication number Publication date
KR20220043011A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
US7545042B2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
US6872589B2 (en) High density chip level package for the packaging of integrated circuits and method to manufacture same
US20200118989A1 (en) Light emitting device package structure and manufacturing method thereof
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
EP1890326A2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US20090001570A1 (en) Electronic device and method of manufacturing the same
US20100178737A1 (en) Semiconductor IC and Its Manufacturing Method, and Module with Embedded Semiconductor IC and Its Manufacturing Method
KR100666919B1 (ko) 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법
JP2015056458A (ja) 半導体装置
KR20150103648A (ko) 플렉시블 기판에 대한 휨 제어
US7378746B2 (en) Composite bump
JP2004327527A (ja) 電子装置及びその製造方法並びに電子機器
KR102534816B1 (ko) 신축성 전자 소자 및 그의 제조 방법
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
US20220104343A1 (en) Stretchable electronic device and method for manufacturing the same
US20080023811A1 (en) Structure combining an ic integrated substrate and a carrier, and method of manufacturing such structure
KR101490799B1 (ko) 웨이퍼레벨 패키지 구조체, 이를 이용한 ｌｅｄ 및 이의 제조방법
US20050180117A1 (en) Semiconductor device and method of manufacturing the same
JP5370216B2 (ja) 半導体装置の製造方法
US20070145587A1 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
US6731511B2 (en) Wiring board, method of manufacturing the same, electronic component, and electronic instrument
KR20090080146A (ko) 탐침 부착용 패드 구조물 및 상기 패드 구조물의 제조방법, 패드 구조물을 갖는 기판 구조물 및 상기 기판구조물의 제조 방법
KR100829614B1 (ko) 반도체 스택 패키지 및 그의 제조 방법
JP4009872B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant