JP2008021822A - 電子部品実装装置および電子部品実装方法ならびに基板生産方法 - Google Patents

電子部品実装装置および電子部品実装方法ならびに基板生産方法 Download PDF

Info

Publication number
JP2008021822A
JP2008021822A JP2006192339A JP2006192339A JP2008021822A JP 2008021822 A JP2008021822 A JP 2008021822A JP 2006192339 A JP2006192339 A JP 2006192339A JP 2006192339 A JP2006192339 A JP 2006192339A JP 2008021822 A JP2008021822 A JP 2008021822A
Authority
JP
Japan
Prior art keywords
pass
fail
identification
unit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006192339A
Other languages
English (en)
Other versions
JP4591417B2 (ja
Inventor
Akisuke Sasaki
陽祐 佐々木
Kenji Kamakura
賢二 鎌倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006192339A priority Critical patent/JP4591417B2/ja
Publication of JP2008021822A publication Critical patent/JP2008021822A/ja
Application granted granted Critical
Publication of JP4591417B2 publication Critical patent/JP4591417B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Abstract

【課題】代表バッドマークを採用することによる利点を確保して、識別動作効率を向上させることができる電子部品実装装置および電子部品実装方法ならびに基板生産方法を提供する。
【解決手段】複数の小基板が作り込まれた多面取りの基板を対象として前工程での良否判定結果を識別しながら小基板へ電子部品を実装する部品実装において、前工程にて小基板の個別の良否を示す個別のバッドマークに加えて基板全体の良否を示す代表バッドマークが印加されている場合に、小基板の良否を示す不良率αをリアルタイムに算出し、この不良率αを予め代表バッドマークを用いることによる利点があるか否かを判断するために予め算出された限界不良率αLimと比較し、この比較の結果に基づいて、代表バッドマークの認識を実行するか否かを決定する。
【選択図】図5

Description

本発明は、電子部品を基板に実装する電子部品実装装置および電子部品実装方法ならびに基板生産方法に関するものである。
電子部品を基板に実装して実装基板を製造する電子部品実装システムは、半田印刷装置、電子部品搭載装置、リフロー装置など複数の電子部品実装用装置を連結して構成されている。電子部品実装システムの作業対象には、1枚の基板に単位基板が複数枚作り込まれたいわゆる多面取り基板など、複数の単位基板の集合体を対象とする場合がある。このような集合体は、実装工程では1枚の同一基板として取り扱われ、実装作業後には各単位基板毎に個別の製品となる(例えば特許文献1参照)。
このような集合体を対象とする場合には各単位基板毎に実装作業動作が実行されることから、各単位基板には位置認識用の認識マークが設けられており、部品搭載動作の開始に先立って行われる基板認識においては、認識手段によってこれらの認識マークを各単位基板毎に順次認識し、単位基板毎に位置検出が行われる。また前工程において実行される基板検査によって製品として使用できないと判定された不良基板には、後工程において当該単位基板が不良である旨を識別可能なように、良否識別情報としてのバッドマークが付され、これらのバッドマークは後工程における基板認識時に併せて検出される。
このバッドマーク検出に際しての動作効率を向上させるため、各単位基板毎の個別のバッドマークに加えて、1つの多面取り基板について全体の良否を示す代表バッドマークが用いられる場合がある(特許文献1、実施の形態3参照)。すなわち、全ての単位基板が良品である場合には当該集合体全体について良品である旨のマークが付され、また1つでも不良の単位基板が存在する場合には、当該集合体全体について不良品である旨のマークが付される。この方式を採用すれば、まず最初に代表バッドマークを検出して当該集合体全体について良品である旨識別された場合には、もはや各単位基板について個別に良否識別を行う必要がない。したがって、マーク検出動作回数を減少させて動作効率を向上させることができるという利点がある。
特開2002−76699号公報
しかしながら、代表バッドマークを採用する場合には、上述の利点と裏腹に却ってバッドマーク検出の動作効率を低下させる不都合が生じる場合がある。すなわち、代表バッドマークの採用によるメリットは、集合体全体について良品である確率がある程度高い場合にのみ存在し、集合体全体についての不良が高頻度で発生する場合には、本来的に必要とされる各単位基板毎のバッドマークに加えて代表バッドマークの検出動作を付加的に行うことを余儀なくされたに等しい結果となる。そして集合体全体についての不良発生の確率は、生産ラインの工程条件によって常に変動するものであるため、代表バッドマークの採用についての利点の有無を画一的に判断することは難しく、従来は作業現場において担当者が経験によってどのように対応するかを適宜判断するしか方途がなかった。
そこで本発明は、代表良否識別情報としての代表バッドマークを採用することによる利点を確保して、識別動作効率を向上させることができる電子部品実装装置および電子部品実装方法ならびに基板生産方法を提供することを目的とする。
本発明の電子部品実装装置は、前工程にて良否判定がなされた複数の単位基板の集合体を対象として各単位基板に電子部品を実装する電子部品実装装置であって、前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前工程において前記複数の単位基板全体の良否を識別するために印加された代表良否識別情報のいずれをも識別可能な良否識別部と、前記良否識別部による識別結果から前記単位基板の不良率を算出する不良率算出部と、算出された前記不良率に基づき、前記良否識別部による識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換える識別実行モード選択部と、前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装機構とを備えた。
本発明の電子部品実装方法は、前工程にて良否判定がなされた複数の単位基板の集合体を対象として各単位基板に電子部品を実装する電子部品実装方法であって、前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報を識別する良否識別工程と、前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装工程とを含み、算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換える。
本発明の基板生産方法は、前工程にて良否判定がなされた複数の単位基板の集合体を対象として各単位基板に対して所定の作業動作を実行することにより電子部品が実装された実装基板を生産する基板生産方法であって、前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報を識別する良否識別工程と、前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板に対して前記作業動作を実行する作業工程とを含み、算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換える。
本発明によれば、単位基板の良否識別のための識別実行形態を、個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに、リアルタイムに算出された単位基板の不良率に基づいて選択的に切り換えることにより、代表良否識別情報を採用することによる利点を確保して、識別動作効率を向上させることができる。
次に本発明の実施の形態を図面を参照して説明する。図1は本発明の一実施の形態の電子部品実装装置の平面図、図2は本発明の一実施の形態の電子部品実装装置の搭載ヘッド及び実装対象となる基板の構成説明図、図3は本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図、図4は本発明の一実施の形態の電子部品実装装置の制御系の構成を示すブロック図、図5は本発明の一実施の形態の電子部品実装方法の動作フロー図、図6は本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図である。
まず図1を参照して電子部品実装装置の構造を説明する。図1において基台1の中央にはX方向(基板搬送方向)に搬送路2が配設されている。搬送路2は上流側から搬入された基板3を搬送し実装ステージに位置決めする。基板3は複数の小基板13が作り込まれた全体基板であり、基板3は小基板13の集合体となっている。ここでは前工程の印刷装置にて半田印刷が行われ印刷検査工程にて良否判定がなされた後の基板3が搬入される。搬送路2の両側方には部品供給部4が配置されており、それぞれの部品供給部4にはテープフィーダ5が複数配列されている。テープフィーダ5は電子部品を保持したキャリアテープを収納し、このキャリアテープをピッチ送りすることにより電子部品を以下に説明する部品実装機構に供給する。
基台1上面の両端部上にはY軸テーブル6AおよびY軸ガイド6Bが配設されており、Y軸テーブル6AおよびY軸ガイド6B上にはX軸テーブル7が架設されている。X軸テーブル7には、搭載ヘッド8および搭載ヘッド8と一体的に移動する基板認識カメラ9が装着されている。Y軸テーブル6A,X軸テーブル7を駆動することにより搭載ヘッド8は水平移動し、部品供給部4から電子部品をノズル11(図2参照)によって吸着保持して取り出し、搬送路2に位置決めされた基板3上の各小基板13に実装する。すなわち、ここでは複数の単位基板である小基板13の集合体を対象として、各小基板13に電子部品を実装する形態となっている。
搭載ヘッド8とともに基板3上に移動した基板認識カメラ9は、基板3および基板3に保持された各小基板13を撮像して認識する(図2参照)。また部品供給部4から搬送路2に至る経路には、部品認識カメラ10が配設されている。部品供給部4から電子部品を取り出した搭載ヘッド8が搬送路2の実装ステージに位置決めされた基板3上へ移動する際に、ノズル11に保持された電子部品を部品認識カメラ10の上方でX方向に移動させることにより、部品認識カメラ10はノズル11に保持された電子部品を撮像する。そして撮像結果を認識処理部21(図4参照)によって認識処理することにより、ノズル11に保持された状態における電子部品の位置が認識されるとともに、電子部品の種類が識別される。
次に図2を参照して搭載ヘッド8および基板3について説明する。図2に示すように、搭載ヘッド8はマルチタイプであり、単位搭載ヘッド8aを複数個備えた構成となっている。これらの単位搭載ヘッド8aには、それぞれ下部に電子部品を吸着して保持するノズル11が、対象とする電子部品の種類に応じて着脱自在に装着される。また搭載ヘッド8は、共通のθ軸モータ14を備え、各単位搭載ヘッド8aにおいてノズル軸廻りの回転が可能となっている。そして単位搭載ヘッド8aはそれぞれノズル昇降用のZ軸モータ12を備えており、ノズル11を個別に昇降させることができる。
図3に示すように、各小基板13にはそれぞれ対角に位置して2つの位置検出用の認識マークMA、MBが形成されている。認識マークMA、MBを基板認識カメラ9によって撮像した画像データを認識処理部21(図4)によって認識処理することにより、各小基板13の位置が検出される。搭載ヘッド8の各単位搭載ヘッド8aによって電子部品を小基板13の部品搭載位置Pへ搭載する際には、この位置検出結果に基づいて吸着ノズル11の小基板13への位置合わせが行われる。
各小基板13には、当該基板が不良基板であることを示すバッドマーク印加用の個別マーキングスポットMS1が設定されている。前工程において半田印刷の良否判定がなされ、不良と判定された小基板13については、当該小基板13が不良品であることを明示するための個別バッドマークBM1が個別マーキングスポットMS1内に印加される(図6(b)参照)。すなわち個別バッドマークBM1は、前工程において小基板13毎に当該
小基板の良否を識別するために印加された個別良否識別情報となっている。搭載ヘッド8によって各小基板13に電子部品を実装する際には、実装動作開始に先立って基板認識カメラ9によって各小基板13毎に個別バッドマークBM1の有無を検出し、個別バッドマークBM1が検出された小基板13については、部品実装を実行しないようになっている。
そして全体基板である基板3については、当該基板3に不良であると判定された小基板3が存在することを示す代表バッドマーク印加用の代表マーキングスポットMS2が設定されている。そして前工程において不良と判定された小基板13を含む基板3については、その旨を明示するための代表バッドマークBM2が代表マーキングスポットMS2内に印加される(図6(b)参照)。すなわち、代表バッドマークBM2は、前工程において複数の小基板13全体の良否を識別するために印加された代表良否識別情報となっている。
基板認識カメラ9によって各小基板13毎に個別バッドマークBM1の検出を行う際には、これらの個別マーキングスポットMS1の撮像動作に先立って基板認識カメラ9によって代表バッドマークBM2の有無を検出し、代表バッドマークBM2が検出されなかった基板3については、個別マーキングスポットMS1を対象とした撮像動作を実行する必要がない。すなわち代表バッドマークを採用することにより、各小基板13毎に基板認識カメラ9を移動させて撮像を行う時間を省略して、良否識別のために必要な時間を短縮することができるという利点がある。
しかしながら、上述の代表バッドマークを採用する利点は、1つの基板3について全ての小基板13が良品である確率がある程度以上に高いことが期待可能な場合にのみ存在する。すなわち小基板13の不良率が高く大部分の基板3に不良の小基板13が含まれるような場合には、全ての小基板13について撮像を行った上に、さらに代表バッドマークのための撮像を余分に行ったのに等しい結果となるからである。
そして不良率αが高いほど、また1つの基板3に作り込まれている小基板13の数nが大きくなるほど、全ての小基板13が良品となる確率は小さくなり、代表バッドマークを採用する利点が得られる度合いが小さくなる。すなわち、代表バッドマークを採用することの利点の有無は、小基板13の不良率α(0≦α≦1)が、nによって定められる特定の値以上であるか否かによって決定される。
以下、上述の特定の値(ここではこの値を限界不良率αLimと称し、以下のように定義する)について説明する。n個の小基板13が作り込まれた基板3について、全体が良品である確率p1および全体が良品でない確率p2は、それぞれ
p1=(1−α)
p2=1−(1−α)
である。全体が良品の場合には、代表バッドマークの識別のみでよいことから撮像回数は1であり、また全体が良品でない場合には、代表バッドマークの識別に加えて全小基板13を対象として個別バッドマークを識別しなければならないことから、撮像回数は(n+1)となり、したがってこの場合における必要撮像回数の期待値Nは、
N=1×p1+(n+1)×p2
で表される。ここでp1,p2をα、nで表して整理すると、
N=n+1−n(1−α)
となる。代表バッドマークを採用する利点とは、このようにして求められたNがnを超えないこと、すなわち小基板13のみを対象として個別に良否識別を行う場合の撮像回数よりも多くならないことであり、
n+1−n(1−α)<n
を満たすようなα、すなわち、
αLim=1−(1/n)(1/n) で定義される限界不良率αLimとの関係で、α<αLimを満たすような不良率αの場合には、代表バッドマークを採用する利点が存在する。
ここで小基板13の不良率は、基板自体の製造品質や前工程である半田印刷工程における工程条件に左右される変動的なものであり、固定的に把握することができない。したがって代表バッドマークBM2を採用する利点も、対象とする基板の特性や装置の稼動状態に応じて変動する。このため本実施の形態に示す電子部品実装装置においては、このように変動する不良率を実際の良否識別結果に基づいてリアルタイムに算出し、算出された不良率に基づいて代表バッドマークBM2を採用することの利点の有無を判断するようにしている。
すなわち、算出された不良率αが前述の限界不良率αLimを超えている場合には、代表バッドマークBM2の利点が無いと判断して、個別バッドマークBM1のみを対象とした良否識別を行う。そして算出された不良率αが前述の限界不良率αLimに満たない場合には、代表バッドマークBM2の利点有りと判断して、代表バッドマークBM2および個別バッドマークBM1のいずれをも対象とした良否識別を行うようにしている。
次に図4を参照して電子部品実装装置の制御系の構成を説明する。図4において、制御装置20は、認識処理部21、演算部22、データ記憶部23、プログラム記憶部24、機構制御部25を含んでいる。認識処理部21は、基板認識カメラ9、部品認識カメラ10による撮像結果を認識処理する。これにより、基板3における認識対象である認識マークやバッドマークの検出が行われるとともに、搭載ヘッド8に保持された状態の電子部品の識別や位置検出が行われる。
すなわち、基板認識カメラ9および認識処理部21は、前工程において小基板13毎に当該小基板の良否を識別するために印加された個別良否識別情報としての個別バッドマークBM1および前工程において複数の小基板13全体の良否を識別するために印加された代表良否識別情報としての代表バッドマークBM2のいずれをも識別可能な良否識別部として機能する。なおここではマーキングスポットを基板認識カメラ9にて認識することにより良否識別情報としてのバッドマークの有無を検出して良否識別を行う例を示しているが、光学センサによってマーキングスポット内におけるバッドマークの有無を検出することにより、良否識別を行ってもよい。
また良否識別情報としては、本実施の形態に示すように、不良の場合のみにバッドマークを印加する方式に限らず、種々の形態が可能である。例えば良品マーク、不良品マークのいずれかを必ず印加するようにして、認識処理部21によってマーク識別を行うようにしてもよい。さらには、良否識別情報としてマーク員海外にも各種の方式が適用可能である。例えば、基板3や各小基板13に良否識別情報を記憶するICタグなどの情報記憶素子を埋め込んでおき、前工程において書き込まれた良否判定結果を電子部品実装装置に設けられた読み取りヘッドによって読み取って、良否識別を行うようにしてもよい。
演算部22は、データ記憶部23に記憶された各種データに基づき、プログラム記憶部24に記憶された各種プログラムを実行することにより、部品実装動作や基板搬送動作などの動作制御を行うとともに、各種演算処理を実行する。データ記憶部23には、生産対象の基板についての実装データのほか、全体基板3における小基板13の個数(n)・配列や、各小基板13におけるマーキングスポットの位置など、当該基板を対象とした良否識別処理を実行するために必要な基板データ23aが記憶されている。プログラム記憶部24には、部品実装動作のための実装動作プログラムのほか、不良率算出プログラム24
a、限界不良率算出プログラム24b、識別実行モード選択プログラム24cが記憶されている
不良率算出プログラム24aは、認識処理部21による個別バッドマークBM1の識別結果に基づき、小基板13の不良率を算出する処理を行うためのプログラムである。演算部22が不良率算出プログラム24aを実行することにより実現される処理機能は、良否識別部としての認識処理部21による識別結果から、小基板13の不良率を算出する不良率算出部となっている。
限界不良率算出プログラム24bは、前述の限界不良率αLimを基板データ23aに含まれるデータ(小基板13の個数n)基づいて算出するための演算処理を行うプログラムである。演算部22が限界不良率算出プログラム24bを実行することにより実現される処理機能は、代表良否識別情報を識別対象とするか否かを決定するための限界不良率を算出する限界不良率算出部となっている。
識別実行モード選択プログラム24cは、リアルタイムで算出される小基板13の不良率αを前述の限界不良率αLimと比較することにより、基板認識カメラ9および認識処理部21による良否識別の実行形態を選択的に切換える処理を行うための処理プログラムである。すなわち、算出された不良率αが限界不良率αLimに満たなければ、個別バッドマークBM1,代表バッドマークBM2のいずれをも識別対象とする第1の識別実行モードを選択し、不良率αが限界不良率αLim以上であれば、個別バッドマークBM1のみを識別対象とする第2の識別実行モードを選択する。
演算部22が識別実行モード選択プログラム24cを実行することにより実現される処理機能は、算出された不良率αに基づき、前述の良否識別部による識別実行形態を、個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換える識別実行モード選択部となっている。
機構制御部25は、演算部22が実装動作プログラムを実行することにより、基板搬送機構14、部品実装機構15の動作を制御する。このとき機構制御部25は認識処理部21による小基板13の個別良否識別情報の識別結果に基づき、当該小基板への部品実装を実行する。すなわち、良判定がなされた小基板13のみを対象として部品実装を実行する。
この電子部品実装装置は上記のように構成されており、以下電子部品実装方法について、図5のフローに沿って説明する。この電子部品実装方法は、前工程にて良否判定がなされた複数の小基板13の集合体である基板3を対象として各小基板13に電子部品を実装するものである。まず、実装動作が開始されると基板3が搬入され(ST1)、実装作業位置に位置決めされる。次いで各小基板13への部品実装可否を判断するための良否識別が、基板認識カメラ9により所定位置を撮像して認識することによって行われる。ここではまずマーキングスポットMS2を撮像して、代表バッドマークBM2を認識する(ST2)。
次いで認識結果により、全小基板が良品であるか否かを判断する(ST3)。すなわち、図6(a)に示すように、全てのマーキングスポットMS2に代表バッドマークBM2が検出されない場合には、全ての小基板13が良品であると判断して、全小基板13に対して部品実装を実行する(ST4)。これに対し、図6(b)に示すように、代表マーキングスポットMS2に代表バッドマークBM2が検出された場合には、当該基板3のいずれかの小基板13が不良であると判断して、全小基板13のバッドマーク認識を実行する
(ST5)。すなわち、基板認識カメラ9を各小基板13の個別マーキングスポットMS1に順次移動させて、個別バッドマークBM1の有無を検出する。図6(b)に示す例では、1つの小基板13*について個別バッドマークBM1有りが検出された例を示している。
このようにして、各小基板13についての良否識別が行われたならば、良品の小基板13のみを対象として部品実装を行う(ST6)。そして(ST4)、(ST7)にて電子部品の部品実装が終了すると、不良率αの算定が行われる(ST7)。すなわち、算定対象となる全小基板13の個数を分母とし、不良とされた小基板13の個数を分子として不良率αを算出する。このとき算定の対象とする基板3の枚数としては、当該生産ロットにおける生産開始時点からの累積枚数を用いてもよく、また予め設定した数量分のみを算定対象として、当該算定時点よりこの数量分だけ遡及した時点からの部分累積枚数を用いてもよい。
この後、基板3の入換えが行われ(ST8)、実装後の基板3が搬出されるとともに、新たな基板3が搬入される。そしてこの新たな基板3を対象とする良否識別の開始に際して、(ST7)にて算出された不良率αを、予め当該基板3における小基板13の個数nについて算出された限界不良率αLimと比較する(ST9)。ここで当該時点における不良率αが限界不良率αLimに満たなければ、代表バッドマークの利点有りと判断して(ST2)に移行する。すなわち第1の識別実行モードを選択して、代表バッドマークBM2の識別を含む識別動作を実行する。これに対し不良率αが限界不良率αLim以上である場合には、代表バッドマークの利点無しと判断して(ST5)に移行する。すなわち第2の識別実行モードを選択して、代表バッドマークBM2の識別を除外した識別動作を実行する。
すなわち上述の電子部品実装方法は、前工程において小基板13毎に当該単位基板の良否を識別するために印加された個別良否識別情報を識別する良否識別工程と、この良否識別工程における識別結果から小基板13の不良率αを算出する不良率算出工程と、小基板13の個別良否識別情報の識別結果に基づき、当該小基板への電子部品の実装動作を実行する部品実装工程とを含んだ形態となっている。そして算出された不良率αに基づき、良否識別工程における識別実行形態を、個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換えるようにしている。
これにより、生産ラインの工程条件によって小基板13の不良率αが常に変動する場合にあっても、良否識別の適正な識別実行モードを自動的に選定することが可能となる。したがって代表バッドマークを採用することによる利点を確保して、識別動作効率を向上させることができる。
なお上記実施の形態においては、前工程において良否判定がなされた基板に対して電子部品を実装する電子部品実装装置に本発明を適用した例を示したが、本発明の適用は電子部品実装装置には限定されない。すなわち基板に電子部品を実装することにより実装基板を製造する基板生産過程において、前工程において良否判定がなされた基板に対して、後工程において良否識別を行い、この識別結果に基づいて所定の作業動作を実行する形態であれば、作業動作の種別は問わない。
さらに上記実施の形態においては、複数の単位基板の集合体として、複数の小基板13が1枚の基板3に作り込まれた多面取り基板である例を示したが、同様の小基板が予め分割された状態で基板キャリアに複数個保持された構成の集合体であっても、本発明の適用対象となる。
本発明の電子部品実装装置は、代表良否識別情報としての代表バッドマークを採用することによる利点を確保して、識別動作効率を向上させることができるという効果を有し、電子部品を基板に実装して実装基板を製造する分野に利用可能である。
本発明の一実施の形態の電子部品実装装置の平面図 本発明の一実施の形態の電子部品実装装置の搭載ヘッド及び実装対象となる基板の構成説明図 本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図 本発明の一実施の形態の電子部品実装装置の制御系の構成を示すブロック図 本発明の一実施の形態の電子部品実装方法の動作フロー図 本発明の一実施の形態の電子部品実装装置の実装対象となる基板の平面図
符号の説明
3 基板
8 搭載ヘッド
9 基板認識カメラ(良否識別部)
13 小基板(単位基板)
MS1 個別マーキングスポット
MS2 代表マーキングスポット
BM1 個別バッドマーク(個別良否識別情報)
BM2 代表バッドマーク(代表良否識別情報)
P 電子部品搭載位置

Claims (3)

  1. 前工程にて良否判定がなされた複数の単位基板の集合体を対象として各単位基板に電子部品を実装する電子部品実装装置であって、
    前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報および前工程において前記複数の単位基板全体の良否を識別するために印加された代表良否識別情報のいずれをも識別可能な良否識別部と、
    前記良否識別部による識別結果から前記単位基板の不良率を算出する不良率算出部と、
    算出された前記不良率に基づき、前記良否識別部による識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換える識別実行モード選択部と、
    前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装機構とを備えたことを特徴とする電子部品実装装置。
  2. 前工程にて良否判定がなされた複数の単位基板の集合体を対象として各単位基板に電子部品を実装する電子部品実装方法であって、
    前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報を識別する良否識別工程と、
    前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、
    前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板への電子部品の実装動作を実行する部品実装工程とを含み、
    算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換えることを特徴とする電子部品実装方法。
  3. 前工程にて良否判定がなされた複数の単位基板の集合体を対象として各単位基板に対して所定の作業動作を実行することにより電子部品が実装された実装基板を生産する基板生産方法であって、
    前記前工程において前記単位基板毎に当該単位基板の良否を識別するために印加された個別良否識別情報を識別する良否識別工程と、
    前記良否識別工程における識別結果から前記単位基板の不良率を算出する不良率算出工程と、
    前記単位基板の個別良否識別情報の識別結果に基づき、当該単位基板に対して前記作業動作を実行する作業工程とを含み、
    算出された前記不良率に基づき、前記良否識別工程における識別実行形態を、前記個別良否識別情報および代表良否識別情報のいずれをも識別対象とする第1の識別実行モードまたは前記個別良否識別情報のみを識別対象とする第2の識別実行モードのいずれかに選択的に切り換えることを特徴とする基板生産方法。
JP2006192339A 2006-07-13 2006-07-13 電子部品実装装置および電子部品実装方法ならびに基板生産方法 Expired - Fee Related JP4591417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006192339A JP4591417B2 (ja) 2006-07-13 2006-07-13 電子部品実装装置および電子部品実装方法ならびに基板生産方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006192339A JP4591417B2 (ja) 2006-07-13 2006-07-13 電子部品実装装置および電子部品実装方法ならびに基板生産方法

Publications (2)

Publication Number Publication Date
JP2008021822A true JP2008021822A (ja) 2008-01-31
JP4591417B2 JP4591417B2 (ja) 2010-12-01

Family

ID=39077578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006192339A Expired - Fee Related JP4591417B2 (ja) 2006-07-13 2006-07-13 電子部品実装装置および電子部品実装方法ならびに基板生産方法

Country Status (1)

Country Link
JP (1) JP4591417B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160627A (ja) * 2011-02-02 2012-08-23 Yamaha Motor Co Ltd 基板処理装置
US20140345120A1 (en) * 2013-05-22 2014-11-27 Yamaha Hatsudoki Kabushiki Kaisha Printed board working apparatus
CN107708307A (zh) * 2017-08-30 2018-02-16 奥士康精密电路(惠州)有限公司 基于自动识别参数的锣板方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123492A (ja) * 1990-09-14 1992-04-23 Matsushita Electric Ind Co Ltd 多枚取りプリント基板の部品実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123492A (ja) * 1990-09-14 1992-04-23 Matsushita Electric Ind Co Ltd 多枚取りプリント基板の部品実装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160627A (ja) * 2011-02-02 2012-08-23 Yamaha Motor Co Ltd 基板処理装置
US20140345120A1 (en) * 2013-05-22 2014-11-27 Yamaha Hatsudoki Kabushiki Kaisha Printed board working apparatus
US10021819B2 (en) * 2013-05-22 2018-07-10 Yamaha Hatsudoki Kabushiki Kaisha Printed board working apparatus
CN107708307A (zh) * 2017-08-30 2018-02-16 奥士康精密电路(惠州)有限公司 基于自动识别参数的锣板方法

Also Published As

Publication number Publication date
JP4591417B2 (ja) 2010-12-01

Similar Documents

Publication Publication Date Title
US8527082B2 (en) Component mounting method, component mounting apparatus, method for determining mounting conditions, and apparatus and program for determining mounting conditions
JP4803195B2 (ja) 基板検査装置及び基板検査方法
JP5781834B2 (ja) 対基板作業検査支援装置
JP6835878B2 (ja) 生産管理装置
US7020322B2 (en) Component-mounting method and component-mounting apparatus
JP2006319332A (ja) 実装された電子部品の検査装置を備えた電子部品実装機
JP4995745B2 (ja) 部品実装装置
JP4591417B2 (ja) 電子部品実装装置および電子部品実装方法ならびに基板生産方法
JP2006114534A (ja) 部品搬送装置、表面実装機および部品試験装置
JP2008060249A (ja) 部品実装方法および表面実装機
JP4396598B2 (ja) 電子部品実装方法
JP5144599B2 (ja) 電子部品の装着方法
JP2006019380A (ja) 液剤転写状態検査方法、液剤転写状態検査装置及び表面実装機
JP4520324B2 (ja) 検査結果報知装置及び実装システム
JP2006013120A (ja) 不具合原因究明システム
JP5467550B2 (ja) 部品実装システムおよび部品実装方法
JPWO2018220788A1 (ja) 検査結果報知方法、検査結果報知装置および部品実装システム
JP5815421B2 (ja) 部品実装装置、部品実装方法、部品実装装置の制御用プログラム、記録媒体
JP4992934B2 (ja) チップ検査装置及びチップ検査方法
JP2003218595A (ja) 電子部品実装方法
JP4196529B2 (ja) 電子部品実装装置及び方法
JP2007158053A (ja) 電子部品実装装置
EP4009759B1 (en) Mounting device, mounting system, and inspection/mounting method
JP2023100538A (ja) 部品実装装置および部品実装システム
JP6924712B2 (ja) 部品実装装置および部品検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees