JP2008021229A - タイミング制御回路とタイマの異常検出方法 - Google Patents
タイミング制御回路とタイマの異常検出方法 Download PDFInfo
- Publication number
- JP2008021229A JP2008021229A JP2006194170A JP2006194170A JP2008021229A JP 2008021229 A JP2008021229 A JP 2008021229A JP 2006194170 A JP2006194170 A JP 2006194170A JP 2006194170 A JP2006194170 A JP 2006194170A JP 2008021229 A JP2008021229 A JP 2008021229A
- Authority
- JP
- Japan
- Prior art keywords
- time
- timer
- signal
- value
- predetermined time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microcomputers (AREA)
Abstract
【解決手段】 タイミング制御回路は、所定時間を計時し、当該所定時間を計時した場合に第1の計時信号を出力する第1のタイマと、前記所定時間を計時し、当該所定時間を計時した場合に第2の計時信号を出力する第2のタイマと、前記第2の計時信号が出力されたときの前記第1のタイマの計時値を保持する第1のキャプチャと、前記第1の計時信号が出力されたときの前記第2のタイマの計時値を保持する第2のキャプチャと、前記第1及び第2の計時信号に基づいて、プロセッサ部へ所定のタイミング信号を出力するタイミング信号出力回路とを有する。
【選択図】 図2
Description
前記第1の計時信号が出力されたときの前記第2のタイマの計時値を保持する第2のキャプチャと、前記第1及び第2の計時信号に基づいて、プロセッサ部へ所定のタイミング信号を出力するタイミング信号出力回路とを有する。
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1のタイミング制御回路10を有する。本実施の形態の割り込み処理システムは、主に、タイミング制御回路10、マイクロプロセッサ部20、メインメモリ30、バス40によって構成されている。
2a、2b 比較器
3a、3b コンペアレジスタ
4a、4b キャプチャレジスタ
5 コンペア出力制御部
6 割り込み出力制御部
7、8 タイマ
9 裁定手段
10 タイミング制御回路
11 タイミング信号出力回路
12 裁定手段
13 比較部
20 マイクロプロセッサ部
30 メインメモリ
40 バス
100 半導体装置
Claims (12)
- 所定時間を計時し、当該所定時間を計時した場合に第1の計時信号を出力する第1のタイマと、
前記所定時間を計時し、当該所定時間を計時した場合に第2の計時信号を出力する第2のタイマと、
前記第2の計時信号が出力されたときの前記第1のタイマの計時値を保持する第1のキャプチャと、
前記第1の計時信号が出力されたときの前記第2のタイマの計時値を保持する第2のキャプチャと、
前記第1及び第2の計時信号に基づいて、プロセッサ部へ所定のタイミング信号を出力するタイミング信号出力回路とを有するタイミング制御回路。 - 前記第1のタイマは、
クロック信号に基づいて計時値を出力する第1のカウンタと、
前記所定時間を保持する第1のレジスタと、
前記第1のカウンタの計時値と前記第1のレジスタに保持された前記所定時間とを比較する比較器とを有し、
前記第2のタイマは、
前記クロック信号に基づいて前記計時値を出力する第2のカウンタと、
前記所定時間を保持する第2のレジスタと、
前記第2のカウンタの前記計時値と前記第2のレジスタに保持された前期所定時間とを比較する比較器とを有することを特徴とする請求項1に記載のタイミング制御回路。 - 所定時間を計時し、当該所定時間を計時した場合に第1の計時信号を出力する第1のタイマと、
前記所定時間を計時し、当該所定時間を計時した場合に第2の計時信号を出力する第2のタイマと、
前記第2の計時信号が出力されたときの前記第1のタイマの計時値を保持する第1のキャプチャと、
前記第1の計時信号が出力されたときの前記第2のタイマの計時値を保持する第2のキャプチャと、
前記第1及び第2の計時信号に基づいて、プロセッサ部へ所定のタイミング信号を出力するタイミング信号出力回路とを有するタイミング制御回路と、
前記タイミング信号に基づいて動作するプロセッサ部とを有する半導体装置。 - 前記タイミング制御回路は、
クロック信号に基づいて計時値を出力する第1のカウンタと、
前記所定時間を保持する第1のレジスタと、
前記第1のカウンタの計時値と前記第1のレジスタに保持された前記所定時間とを比較する比較器と、
前記クロック信号に基づいて前記計時値を出力する第2のカウンタと、
前記所定時間を保持する第2のレジスタと、
前記第2のカウンタの前記計時値と前記第2のレジスタに保持された前期所定時間とを比較する比較器とを有することを特徴とする請求項3に記載の半導体装置。 - 前記半導体装置は、前記第1のキャプチャに保持された前記第1のカウンタの計時値、あるいは前記第2のキャプチャに保持された前記第2のカウンタの計時値と前記所定時間に対応する期待値を比較する比較部を有することを特徴とする請求項3あるいは4に記載の半導体装置。
- 前記半導体装置は、前記第1のレジスタあるいは前記第2のレジスタに保持された前記所定時間と、前記所定時間に対応する期待値を比較する比較部を有することを特徴とする請求項3乃至5に記載の半導体装置。
- 第1のタイマによって、所定時間を計時し、前記第1のタイマが当該所定時間を計時した場合に第1の計時信号を出力し、
第2のタイマによって、前記所定時間を計時し、前記第2のタイマが当該所定時間を計時した場合に第2の計時信号を出力し、
前記第2の計時信号が出力されたときの前記第1のタイマの計時値を保持し、
前記第1の計時信号が出力されたときの前記第2のタイマの計時値を保持し、
前記保持された第1のタイマの計時値、第2のタイマの計時値と前記所定時間を比較し、前記第1のタイマあるいは前記第2のタイマの異常を検出するタイマの異常検出方法。 - 前記第1の計時信号あるいは前記第2の計時信号のいずれか一方のみの計時信号が出力された場合、前記第1のタイマあるいは前記第2のタイマの異常を検出することを特徴とする請求項7に記載のタイマの異常検出方法。
- 前記第2の計時信号が出力されたときの第1のカウンタの計時値と前記所定時間に対応する期待値を比較することにより前記第1のカウンタの異常を検出し、
前記第1の計時信号が出力されたときの前記第2のカウンタの計時値と前記所定時間に対応する期待値を比較することにより前記第2のカウンタの異常を検出することを特徴とする請求項7あるいは8に記載のタイマの異常検出方法。 - 前記第1のカウンタの計時値と前記期待値の同位ビットを比較することにより前記第1のカウンタ内部の異常が発生しているビットの位置を検出し、
前記第2のカウンタの計時値と前記期待値の同位ビットを比較することにより前記第2のカウンタ内部の異常が発生しているビットの位置を検出することを特徴とする請求項7乃至9に記載のタイマの異常検出方法。 - 第1のレジスタに保持された前記所定時間と前記所定時間に対応する期待値を比較することにより前記第1のレジスタの異常を検出し、
第2のレジスタに保持された前記所定時間と前記所定時間に対応する期待値を比較することにより前記第2のレジスタの異常を検出することを特徴とする請求項7乃至10に記載のタイマの異常検出方法。 - 前記第1のレジスタに保持された前記所定時間と前期期待値の同位ビットを比較することにより前記第1のレジスタ内部の異常が発生しているビットの位置を検出し、
前記第2のレジスタに保持された前記所定時間と前期期待値の同位ビットを比較することにより前記第2のレジスタ内部の異常が発生しているビットの位置を検出することを特徴とする請求項7乃至11に記載のタイマの異常検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194170A JP4842036B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置と、タイミング制御回路の異常検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194170A JP4842036B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置と、タイミング制御回路の異常検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021229A true JP2008021229A (ja) | 2008-01-31 |
JP4842036B2 JP4842036B2 (ja) | 2011-12-21 |
Family
ID=39077099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006194170A Expired - Fee Related JP4842036B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置と、タイミング制御回路の異常検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4842036B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09251327A (ja) * | 1996-03-15 | 1997-09-22 | Pfu Ltd | 電子機器 |
JPH1021101A (ja) * | 1996-06-27 | 1998-01-23 | Nec Home Electron Ltd | マイクロコンピュータ装置 |
JPH1063371A (ja) * | 1996-08-20 | 1998-03-06 | Nec Corp | タイマ診断回路 |
JP2001127620A (ja) * | 1999-10-27 | 2001-05-11 | Nec Ic Microcomput Syst Ltd | 自己診断機能付きタイマ |
JP2005210332A (ja) * | 2004-01-22 | 2005-08-04 | Nec Electronics Corp | タイマカウンタ装置、および、タイマカウンタ装置の動作プログラム |
-
2006
- 2006-07-14 JP JP2006194170A patent/JP4842036B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09251327A (ja) * | 1996-03-15 | 1997-09-22 | Pfu Ltd | 電子機器 |
JPH1021101A (ja) * | 1996-06-27 | 1998-01-23 | Nec Home Electron Ltd | マイクロコンピュータ装置 |
JPH1063371A (ja) * | 1996-08-20 | 1998-03-06 | Nec Corp | タイマ診断回路 |
JP2001127620A (ja) * | 1999-10-27 | 2001-05-11 | Nec Ic Microcomput Syst Ltd | 自己診断機能付きタイマ |
JP2005210332A (ja) * | 2004-01-22 | 2005-08-04 | Nec Electronics Corp | タイマカウンタ装置、および、タイマカウンタ装置の動作プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4842036B2 (ja) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2954615B1 (en) | Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry | |
US7568130B2 (en) | Automated hardware parity and parity error generation technique for high availability integrated circuits | |
US7774690B2 (en) | Apparatus and method for detecting data error | |
JP2009129301A (ja) | 自己診断回路及び自己診断方法 | |
JP4842036B2 (ja) | 半導体装置と、タイミング制御回路の異常検出方法 | |
JP2011154459A (ja) | コンピュータシステムのプログラム異常動作検出装置 | |
JP2007026028A (ja) | マイクロコンピュータの異常検出装置 | |
JP2010102565A (ja) | 二重化制御装置 | |
JP4222254B2 (ja) | マイクロコンピュータ | |
JP6227196B2 (ja) | クロック診断装置及びクロック診断方法 | |
JP5987723B2 (ja) | 通信用スレーブ | |
JP6332134B2 (ja) | メモリ診断回路 | |
JP2018525712A (ja) | プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置 | |
JP2009282849A (ja) | マイクロコンピュータ | |
JP2007328403A (ja) | バス監視回路および情報処理検査システム | |
JP2010211391A (ja) | Cpuの動作監視方法および装置 | |
JPH11272509A (ja) | 半導体集積回路 | |
JP2011232910A (ja) | メモリ診断方式 | |
JP4454566B2 (ja) | プログラム暴走監視回路および方法 | |
JP2014232478A (ja) | 動作監視装置および動作監視方法 | |
JP2003108402A (ja) | Lsi装置 | |
JP3609601B2 (ja) | 自己診断機能付きタイマー回路 | |
JP5768434B2 (ja) | 相互監視システム | |
JP2006195863A (ja) | エラー検出装置 | |
JP2009289119A (ja) | ウォッチドッグ・タイマ及びマイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |