JP2008016920A - 無線通信装置 - Google Patents
無線通信装置 Download PDFInfo
- Publication number
- JP2008016920A JP2008016920A JP2006183202A JP2006183202A JP2008016920A JP 2008016920 A JP2008016920 A JP 2008016920A JP 2006183202 A JP2006183202 A JP 2006183202A JP 2006183202 A JP2006183202 A JP 2006183202A JP 2008016920 A JP2008016920 A JP 2008016920A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- correction circuit
- current
- unit
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
【課題】本発明は、時分割通信方式および常時通信方式に対応したDCオフセット補正を行うことができる、ダイレクトコンバージョン方式の無線通信装置であって、装置の小型化および製造コストの削減を図ることができる無線通信装置を提供する。
【解決手段】本発明の一実施の形態に係わるダイレクトコンバージョン方式の無線通信装置は、第一の補正回路10および第二の補正回路20の何れか一方を活性化することができる補正回路選択部SW1〜SW3,EN4を備えている。第一の補正回路10は、時分割通信方式に対応したDCオフセット補正処理を行う。第二の補正回路20は、常時通信方式に対応したDCオフセット補正処理を行う。また第一の補正回路10は、DAコンバータ13の前段に配設されており、DAコンバータ13とロジック部(オフセット検知部)12との接続、およびDAコンバータ13とベースバンド処理部30との接続を、択一的に選択できるスイッチ部SW1とを、備えている。
【選択図】図1
【解決手段】本発明の一実施の形態に係わるダイレクトコンバージョン方式の無線通信装置は、第一の補正回路10および第二の補正回路20の何れか一方を活性化することができる補正回路選択部SW1〜SW3,EN4を備えている。第一の補正回路10は、時分割通信方式に対応したDCオフセット補正処理を行う。第二の補正回路20は、常時通信方式に対応したDCオフセット補正処理を行う。また第一の補正回路10は、DAコンバータ13の前段に配設されており、DAコンバータ13とロジック部(オフセット検知部)12との接続、およびDAコンバータ13とベースバンド処理部30との接続を、択一的に選択できるスイッチ部SW1とを、備えている。
【選択図】図1
Description
この発明は、無線通信装置に係る発明であり、特に、通信方式に対応したDCオフセット補正処理を行うことができる、ダイレクトコンバージョン方式の無線通信装置に関する。
近年の携帯電話に代表されるように、電話、デジタルカメラ、電子メール、インターネットといった複数機能を融合させることにより、無線通信装置は飛躍的に発展してきている。また、当該無線通信装置の利便性と経済性を両立するために、無線通信装置の小型化、低コスト化が非常に重要となっている。当該無線通信装置の小型化等の観点から、ダイレクトコンバージョン方式の無線通信装置が注目されている。
ここで、当該ダイレクトコンバージョン方式とは、RF(高周波)信号をBB(ベースバンド)信号に直接変換する方式のことである。集積回路技術の発展に伴い、ダイレクトコンバージョン方式の無線通信装置の製造が可能となってきている。
上記ダイレクトコンバージョン方式の無線通信装置を採用することにより、無線通信装置内部においてIF(中間周波)段が不要になり、IFフィルタとして一般的なSAWフィルタなどの受動部品を大幅に減らすことができる(つまり、無線通信装置の小型化および低コストが可能となる)。ところが、当該ダイレクトコンバージョンでは信号の増幅等に起因して、DC(直流)オフセットが非常に大きな問題となる。
当該DCオフセットを補正(除去)するタイミングは通信方式により異なり、連続的もしくは間欠的に動作させる必要がある。すなわち、時分割通信方式や常時通信方式のような通信方式が異なると、DCオフセット補正(除去)回路の構成も異なる。したがって、無線通信装置において1種類のDCオフセット補正回路のみしか搭載していない場合には、当該無線通信装置は、一つの通信方式に対応したDCオフセット補正(除去)しかできなかった。
たとえば、時分割通信方式であるGSM方式では、送信・受信が間欠動作するために、送受切り替え時にDCオフセットを補正することができる。そのため、DCオフセット補正にDigital trimming方式を用いることがあるが、この方式では常時通信方式に対応したDCオフセット補正は困難である。これに対して、常時通信方式であるW−CDMA方式では送信と受信が常時行われているため、DCオフセットも常時補正する必要がある。そのため、Servo loop方式を採用することがある。しかし、この方式によるDCオフセット補正は、信号帯域の広い無線通信装置に対して有効であるが、主信号成分が減衰してしまうために、GSM方式のような信号帯域が狭い無線通信装置では有効でない。
そこで、特許文献1では、時分割通信方式および常時通信方式に対応したDCオフセット補正を行うことができる無線通信装置として、時分割通信方式の際にはDigital trimming方式に切替わり、常時通信方式の際にはServo loop方式に切替わる機構を備える構造が開示されている。
しかし、上記特許文献1に開示されている構造を有する無線通信装置の場合には、二種類のDCオフセット補正回路が必要となるので、回路規模が大きくなり、製造コストも高くなる。したがって、二種類のDCオフセット補正回路を備える、ダイレクトコンバージョン方式の無線通信装置において、当該無線通信装置の小型化および低コスト化を図ることが望まれている。
そこで、本発明は、時分割通信方式および常時通信方式に対応したDCオフセット補正を行うことができる、ダイレクトコンバージョン方式の無線通信装置であって、装置の小型化および製造コストの削減を図ることができる無線通信装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項1に記載の無線通信装置は、RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、時分割通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、常時通信方式に対応したDCオフセット補正処理を行う第二の補正回路と、前記第一の補正回路および前記第二の補正回路の何れか一方を活性化することができる補正回路選択部とを、備えており、前記第一の補正回路は、DCオフセットを検知する第一のオフセット検知部と、デジタル信号をアナログ信号に変換するDA変換部と、前記DA変換部の前段に配設されており、前記DA変換部と前記第一のオフセット検知部との接続、および前記DA変換部とベースバンド処理を行うベースバンド処理部との接続を、択一的に選択できる第一のスイッチ部とを、備えている。
また、本発明に係る請求項7に記載の無線通信装置は、RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、受信信号を信号処理する受信信号処理部と、送信信号を信号処理する送信信号処理部とを、備えており、前記受信信号処理部に対して、常時通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、前記送信信号処理部に対して、前記常時通信方式に対応した前記DCオフセット補正処理を行う第二の補正回路と、時分割通信方式に対応したDCオフセット補正処理を行う第三の補正回路と、前記受信信号処理部が発生するDCオフセットを補正する際には、前記第一の補正回路および前記第三の補正回路の何れか一方を活性化することができ、また、前記送信信号処理部が発生するDCオフセットを補正する際には、前記第二の補正回路および前記第三の補正回路の何れか一方を活性化することができる補正回路選択部とを、備えている。
また、本発明に係る請求項8に記載の無線通信装置は、RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、受信信号を信号処理する受信信号処理部と、送信信号を信号処理する送信信号処理部とを、備えており、前記受信信号処理部に対して、常時通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、前記送信信号処理部に対して、前記常時通信方式に対応した前記DCオフセット補正処理を行う第二の補正回路と、時分割通信方式に対応したDCオフセット補正処理を行う第三の補正回路とを、備えており、前記第三の補正回路は、当該第三の補正回路の出力側に配設されており、前記受信信号処理部の入力部への接続、前記送信信号処理部の入力部への接続、および開放状態のいずれかを択一に選択することができる、第一のスイッチ部および第二のスイッチ部と、当該第三の補正回路の入力側に配設されており、前記受信信号処理部の出力部への接続、前記送信信号処理部の出力部への接続、および開放状態のいずれかを択一に選択することができる、第三のスイッチ部および第四のスイッチ部とを、備えている。
本発明の請求項1に記載の無線通信装置は、RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、時分割通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、常時通信方式に対応したDCオフセット補正処理を行う第二の補正回路と、前記第一の補正回路および前記第二の補正回路の何れか一方を活性化することができる補正回路選択部とを、備えており、前記第一の補正回路は、DCオフセットを検知する第一のオフセット検知部と、デジタル信号をアナログ信号に変換するDA変換部と、前記DA変換部の前段に配設されており、前記DA変換部と前記第一のオフセット検知部との接続、および前記DA変換部とベースバンド処理を行うベースバンド処理部との接続を、択一的に選択できる第一のスイッチ部とを、備えている。
したがって、時分割通信方式に対応したDCオフセット補正処理を行う際およびベースバンド信号の送信処理の際に、共通にDA変換部を使用することができる。よって、装置の小型化および装置の製造コストの削減等を図ることができる。
また、請求項7に記載の無線通信装置は、RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、受信信号を信号処理する受信信号処理部と、送信信号を信号処理する送信信号処理部とを、備えており、前記受信信号処理部に対して、常時通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、前記送信信号処理部に対して、前記常時通信方式に対応した前記DCオフセット補正処理を行う第二の補正回路と、時分割通信方式に対応したDCオフセット補正処理を行う第三の補正回路と、前記受信信号処理部が発生するDCオフセットを補正する際には、前記第一の補正回路および前記第三の補正回路の何れか一方を活性化することができ、また、前記送信信号処理部が発生するDCオフセットを補正する際には、前記第二の補正回路および前記第三の補正回路の何れか一方を活性化することができる補正回路選択部とを、備えている。
つまり、一の無線通信回路において、時分割通信方式に対応したDCオフセット補正処理と常時通信方式に対応した前記DCオフセット補正処理とが可能となり、さらに、RF信号の受信処理時における時分割通信方式に対応したDCオフセット補正処理を行う際、および、ベースバンド信号の送信時における時分割通信方式に対応したDCオフセット補正処理を行う際に、共通に第三の補正回路を使用することができる。よって、装置の小型化および装置の製造コストの削減等を図ることができる。
また、請求項8に記載の無線通信装置は、RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、受信信号を信号処理する受信信号処理部と、送信信号を信号処理する送信信号処理部とを、備えており、前記受信信号処理部に対して、常時通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、前記送信信号処理部に対して、前記常時通信方式に対応した前記DCオフセット補正処理を行う第二の補正回路と、時分割通信方式に対応したDCオフセット補正処理を行う第三の補正回路とを、備えており、前記第三の補正回路は、当該第三の補正回路の出力側に配設されており、前記受信信号処理部の入力部への接続、前記送信信号処理部の入力部への接続、および開放状態のいずれかを択一に選択することができる、第一のスイッチ部および第二のスイッチ部と、当該第三の補正回路の入力側に配設されており、前記受信信号処理部の出力部への接続、前記送信信号処理部の出力部への接続、および開放状態のいずれかを択一に選択することができる、第三のスイッチ部および第四のスイッチ部とを、備えている。
したがって、一の無線通信回路において、時分割通信方式に対応したDCオフセット補正処理と常時通信方式に対応した前記DCオフセット補正処理とが可能となり、さらに、RF信号の受信処理時における時分割通信方式に対応したDCオフセット補正処理を行う際、および、ベースバンド信号の送信時における時分割通信方式に対応したDCオフセット補正処理を行う際に、共通に第三の補正回路を使用することができる。よって、装置の小型化および装置の製造コストの削減等を図ることができる。
本発明に係わる無線通信装置は、RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置である。また、当該無線通信装置は、時分割通信方式および常時通信方式に対応したDCオフセット補正を行うことができる(つまり、一の無線通信装置には、時分割通信方式に対応したDCオフセット補正回路および常時通信方式に対応したDCオフセット補正回路が配設されている)。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。なお、以後の説明では、RF信号の受信部−ベースバンド処理部間では、ベースバンド処理部側を「後段」と称する。これに対して、RF信号の送信部−ベースバンド処理部間では、ベースバンド処理部側を「前段」と称する。
<実施の形態1>
本実施の形態に係わる無線通信装置は、時分割通信方式に対応したDCオフセット補正回路(後述する第一の補正回路10)を構成するDAコンバータを、ベースバンド信号をRF信号として外部に送信する送信処理の際にも共通に使用することができる、構成を有する。
本実施の形態に係わる無線通信装置は、時分割通信方式に対応したDCオフセット補正回路(後述する第一の補正回路10)を構成するDAコンバータを、ベースバンド信号をRF信号として外部に送信する送信処理の際にも共通に使用することができる、構成を有する。
図1は、本実施の形態に係わる無線通信装置の一部を示す回路図である。図1では、本実施の形態に係わる無線通信装置の主要部のみを図示している。ここで、本実施の形態に係わるダイレクトコンバージョン方式の無線通信装置には、公知のダイレクトコンバージョン方式の無線通信装置と同様に、図1に示す回路ブロック以外の回路ブロックも配設されている。しかし、図1では、図面簡略化のために本実施の形態の説明と関連性の低い回路ブロックの図示を省略している。
図1に示すように、本実施の形態に係わる無線通信装置は、第一の補正回路10、第二の補正回路20、ベースバンド処理部30、受信側差動増幅器AMP1、送信側差動増幅器AMP2、および複数のスイッチSW2,SW3等を備えている。
ここで、第一の補正回路10は、Digital trimming方式の補正回路であり、時分割通信方式に対応したDCオフセット補正処理を行うことができる。また、第二の補正回路20は、Servo loop方式の補正回路であり、常時通信方式に対応したDCオフセット補正処理を行うことができる。当該補正回路10,20では、RF信号を受信してからベースバンド処理部30までの経路中に発生するDCオフセット(より具体的には、受信側差動増幅器AMP1で発生するDCオフセット)を補正することができる。
第一の補正回路10は、ADコンバータ(AD変換部)11、ロジック部(第一のオフセット検知部と把握できる)12、DAコンバータ(DA変換部と把握できる)13、スイッチ部(第一のスイッチ部と把握できる)SW1、および抵抗器R1,R2により構成されている。また、第二の補正回路20は、オフセット検知部(第二のオフセット検知部と把握できる)21、演算・増幅器22、および抵抗器R1,R2により構成されている。
上記説明および図1から分かるように、抵抗器R1、R2は、第一の補正回路10および第二の補正回路20において共通に使用されている。ここで、図1に示すように、当該抵抗器R1,R2の一方端には、固定電位(所定の固定電源もしくは接地電位等)が接続されている。
また、無線通信装置は、第一の補正回路10および第二の補正回路20の何れか一方を活性化することができる補正回路選択部を備えている。ここで、図1において、スイッチ部SW1,SW2,SW3と、当該各スイッチ部SW1,SW2,SW3を制御する制御信号EN1,EN2,EN3および演算・増幅器22の活性・非活性を制御する制御信号EN4を送信するベースバンド処理部30とにより、当該補正回路選択部は構成されている。
上述の通り、各制御信号EN1〜EN4は、ベースバンド処理部30から出力されている。つまり、当該ベースバンド処理部30が、各スイッチ部SW1〜SW3のスイッチング処理および演算・増幅器22の活性・非活性を制御している。
図1の構成において、ADコンバータ11は、アナログ信号をデジタル信号に変換する回路である。また、ロジック部12は、DCオフセット成分を検知(抽出)する回路である。また、DAコンバータ13は、デジタル信号をアナログ信号に変換する回路であり、ロジック部12で検知したDCオフセット成分を所定期間保持することができる。ここで、当該所定期間とは、今回のDCオフセット補正が行われてから、次のDCオフセット補正が行われるまでの間の期間である。また、DCオフセット検知部21は、DC成分近傍の信号(DCオフセット電圧とも把握できる)を検知(抽出)する回路である。また、演算・増幅器22は、入力信号の増幅および所定の演算処理を実行する回路である。
また、図1において、受信側差動増幅器AMP1は、差動入力端子RXIN,RXINBから入力された差動入力信号を増幅して、差動出力端子RXOUT,RXOUTBから増幅した差動出力信号を出力する。また、上記差動入力端子RXIN,RXINBには抵抗器R1,R2の他方端が接続されている。
また、図1において、スイッチ部SW1は、DAコンバータ13の前段に配設されており、当該DAコンバータとロジック部(第一のオフセット検知部)12との接続、および当該DAコンバータ13とベースバンド処理を行うベースバンド処理部30との接続を、択一的に選択できる。
つまり、スイッチ部SW1の配設により、DAコンバータ13を信号送信時にデジタル信号であるベースバンド信号をアナログ信号に変換する回路として使用できると共に、時分割通信方式に対応したDCオフセット補正処理時に第一の補正回路10の一部として使用することができる。したがって、本実施の形態では、DAコンバータ13は、信号送信時および時分割通信方式に対応したDCオフセット補正処理時に、共通して使用することができる。
本実施の形態では、スイッチ部SW1は、上述した補正回路選択部の一部を構成していると共に、DAコンバータ13とロジック部12との接続およびDAコンバータ13とベースバンド処理部30との接続を択一的に選択するスイッチ部を構成している。
なお、図1の構成から分かるように、受信側差動増幅器AMP1の差動出力端子RXOUT,RXOUTBには、第一の補正回路10および第二の補正回路20の入力が接続される。また、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBには、第二の補正回路20の出力が接続され、またスイッチ部SW2,SW3の動作次第では、第一の補正回路10の出力が接続される。
つまり、スイッチ部SW1〜SW3の動作次第では、受信側差動増幅器AMP1、ADコンバータ11、ロジック部12、スイッチSW1、DAコンバータ13、およびスイッチSW2,SW3を経て、受信側差動増幅器AMP1に帰還する第一の帰還ループが形成される。さらに、スイッチ部SW1〜SW3の動作および制御信号EN4次第では、受信側差動増幅器AMP1、DCオフセット検知部21、および演算・増幅器22を経て、受信側差動増幅器AMP1に帰還する第二の帰還ループが形成される。
以下、本実施の形態に係わる無線通信装置の動作(より具体的に、通信方式に対応して補正回路10,20の何れかを選択する動作)について説明する。
まず、無線通信装置が、時分割通信方式に対応したDCオフセット補正処理を行う場合について説明する。
当該場合には、ベースバンド処理部30は、スイッチ部SW1が端子aと接続するように、当該スイッチ部SW1に対して制御信号EN1を送信する。また、ベースバンド処理部30は、スイッチ部SW2が端子cと接続するように、またスイッチ部SW3が端子fと接続するように、当該スイッチ部SW2,SW3に対して制御信号EN2,EN3を各々送信する。さらに、ベースバンド処理部30は、演算・増幅器22が非活性となるように、当該演算・増幅器22に対して制御信号EN4を送信する。
当該各制御信号EN1〜EN4の送信により、第一の帰還ループが形成(選択)されるとともに、第二の補正回路20は非活性化される。つまり、第一の補正回路10が活性化される(アクティブになる)。
上記のように第一の補正回路10が活性化されると、受信側差動増幅器AMP1からの差動出力信号は、ADコンバータ11に入力され、アナログ信号である差動出力信号はデジタル信号に変換される。その後、当該変換されたデジタル信号は、ロジック部12において演算処理がなされ、DCオフセット成分が抽出される。そして、当該ロジック部12において当該抽出されたDCオフセット成分の量に応じたコードが生成される。当該コードは、DAコンバータ13に入力され、デジタル信号からアナログ信号(DCオフセット電流)に変換され、当該DCオフセット電流は、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに帰還される。そして、当該DCオフセット電流が抵抗器R1,R2に流れることにより、DCオフセット補正(DCオフセット電圧の補正)がなされる。
つまり、無線通信装置は、第一の補正回路10を用いて、時分割通信方式に対応したDCオフセット補正処理を実行する。なお、DAコンバータ13では、当該コードを次のDCオフセット補正処理が行われるまで保持する。
次に、無線通信装置が、常時通信方式に対応したDCオフセット補正処理を行う場合について説明する。
当該場合には、ベースバンド処理部30は、スイッチ部SW1が端子bと接続するように、当該スイッチ部SW1に対して制御信号EN1を送信する。また、ベースバンド処理部30は、スイッチ部SW2が端子dと接続するように、またスイッチ部SW3が端子eと接続するように、当該スイッチ部SW2,SW3に対して制御信号EN2,EN3を各々送信する。さらに、ベースバンド処理部30は、演算・増幅器22が活性となるように、当該演算・増幅器22に対して制御信号EN4を送信する。
当該各制御信号EN1〜EN4の送信により、第二の帰還ループが選択されるとともに、第一の補正回路10は非活性化される。つまり、第二に補正回路20が活性化される(アクティブになる)。さらに、ベースバンド処理部30から送信されるベースバンド信号を、DAコンバータ13および送信側差動増幅器AMP2等を介して、RF信号として外部に送信することができる経路が形成される。また、当該第二の補正回路20の活性状態では、受信側差動増幅器AMP1、ベースバンドフィルタ(図示せず)、受信用ADコンバータ(図示せず)等を介してベースバンド処理部へと受信信号が伝達される、受信動作も当然に可能である。
上記のように第二の補正回路20が活性化されると、受信側差動増幅器AMP1からの差動出力信号は、DCオフセット検知部21に入力され、当該DCオフセット検知部21においてDC近傍の信号が抽出される。当該抽出されたDC近傍の信号は演算・増幅器22に入力され、当該演算・増幅器22においてDCオフセット信号が抽出される。その後、演算・増幅器22は、当該DCオフセット信号に応じたDCオフセット電流を、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに帰還させる。そして、当該DCオフセット電流が抵抗器R1,R2に流れることにより、DCオフセット補正(DCオフセット電圧の補正)がなされる。
つまり、無線通信装置は、第二の補正回路20を用いて、常時通信方式に対応したDCオフセット補正処理を実行する。
以上のように、本実施の形態に係わる無線通信装置は、スイッチ部SW1を設けることにより、外部への信号の送信時および時分割通信方式に対応したDCオフセット補正処理時に、DAコンバータ13を共通に使用している。
したがって、余分なDAコンバータ13の配設を省略することができるので、図2に示す構造と比較して、無線通信装置全体の小型化が可能となると共に、製造コストの削減を図ることができる。ここで、図2は、本実施の形態のようにDAコンバータを共通使用しなかった場合の構成を示す図である。
なお、上述の通り、当該ダイレクトコンバージョン方式の無線通信装置は、時分割通信方式に対応したDCオフセット補正処理および常時通信方式に対応したDCオフセット補正処理を選択的に実行することもできることは、言うまでも無い。
また、本実施の形態に係わる無線通信装置では、第一の補正回路10および第二の補正回路20は、受信側差動増幅器AMP1からの差動出力信号を入力し、出力信号を当該受信側差動増幅器AMP1への差動入力信号にフィードバックさせることにより、DCオフセット補正処理を行っている。また、第二の補正回路20を構成するオフセット検知部21は、ローパスフィルタである。したがって、簡易な回路構成により、DCオフセットの補正を行うことができる。
また、本実施の形態に係わる無線通信装置は、ベースバンド処理を行うベースバンド処理部30が、制御信号EN1〜EN4を送出している。そして、当該制御信号EN1〜EN4により、補正回路10,20の択一的選択および、DAコンバータ13とロジック部12との接続と、DAコンバータ13とベースバンド処理部30との接続との択一的選択を行っている。
(効果)
また、本実施の形態に係わる無線通信装置では、ベースバンド処理部30が次のように構成されていても良い。つまり、DCオフセット補正処理の際に、第一の補正回路10および第二の補正回路20のうち、当該DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)にする制御を行うように、当該ベースバンド処理部30が構成されていても良い。
また、本実施の形態に係わる無線通信装置では、ベースバンド処理部30が次のように構成されていても良い。つまり、DCオフセット補正処理の際に、第一の補正回路10および第二の補正回路20のうち、当該DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)にする制御を行うように、当該ベースバンド処理部30が構成されていても良い。
上記のように、DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)とすることにより、無線通信装置の低消費電力化を図ることができる。
なお、ベースバンド処理部30が上記待機モード制御が可能なように構成されている場合において、第二の補正回路20が活性化されているときには、第一の補正回路10は待機モードになるように制御される。ただし、ベースバンド処理部30からのベースバンド信号をRF信号に変換して外部に送信する際には、ベースバンド処理部30は、DAコンバータ13を活性化させる(アクティブにする)。
なお、ベースバンド処理部30の制御において、上記各スイッチ部SW1〜SW3の制御のタイミングと補正回路10、20の待機モード解除のタイミングとが異なっていても良い。たとえば、第二の補正回路20が活性化状態にあり(つまり、第二の補正回路20を含む第二の帰還ループが選択されている)、第一の補正回路10が非活性である(つまり、待機モードである)場合について考える。当該場合において、第一の補正回路10を含む第一の帰還ループが選択させた後、当該第一の補正回路10の待機モードを解除しても良い。
なお、上記では受信側差動増幅器AMP1で発生するDCオフセットを補正する場合について言及した。しかし、ベースバンド増幅器のDCオフセット補正、ミキサのDCオフセット補正、またはバッファ・フィルタ等のDCオフセット補正にも、本実施の形態に係わる構成を適用することができる。なお、図3に、ミキサで発生するDCオフセットを補正することができる本実施の形態に係わる無線通信装置の構成図を示す。
<実施の形態2>
本実施の形態では、実施の形態1で説明した第二の補正回路20の詳細な構成について説明する。図4は、本実施の形態に係わる第二の補正回路20の構成を示すブロック図である。
本実施の形態では、実施の形態1で説明した第二の補正回路20の詳細な構成について説明する。図4は、本実施の形態に係わる第二の補正回路20の構成を示すブロック図である。
本実施の形態に係わる第二の補正回路20は、実施の形態1で説明したようにDCオフセットを検知するDCオフセット検知部(第二のオフセット検知部と把握できる)21を、備えている。ここで、当該オフセット検知部21は、ローパスフィルタである。また、本実施の形態に係わる第二の補正回路20では、図4に示すように、演算・増幅器22は、DCオフセット検知部21の後段に接続された電流対生成部22aと、当該電流対生成部22aの後段に接続された減算器22bとにより構成されている。
なお、DCオフセット検知部21の入力部は、受信側差動増幅器AMP1の差動出力端子RXOUT,RXOUTBに接続されている。また、減算器22bの出力部は、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに接続されると共に、抵抗器R1の他端、抵抗器R2の他端に接続される。
図4において、DCオフセット検知部21は、受信側差動増幅器AMP1からの送信される差動出力信号に基づいて、オフセット電圧を検知(抽出)する回路である。また、電流対生成部22aは、オフセット検知部21で検知(抽出)されたオフセット電圧を増幅すると共に、当該増幅されたオフセット電圧の電圧差に応じた、少なくとも1以上のアナログ電流対を生成する回路である。ここで、電流対を構成する各電流は、DC電流成分を含むDCオフセット電流である。
また、減算器22bは、電流対生成部22aで生成された対を形成している電流同士の減算処理を行うことにより、DCオフセット電流成分のみを生成する回路である。つまり、減算器22bでは、DCオフセット補正電流からDC電流成分を減算する処理を行っている。なお、第二の補正回路20で扱っている信号が差動信号(正の信号、負の信号であるので、減算器22bでは、(正−負)と(負−正)の2種類の減算処理を行い、その結果を増幅して出力している。
次に、図4に示した第二の補正回路20の具体的な回路例を用いて、本実施の形態に係わる第二の補正回路20の動作を説明する。図5は、第二の補正回路20の具体的な構成例を示す回路図である。
図5において、DCオフセット検知部21は、抵抗とコンデンサーとから構成されるローパスフィルタである。また、電流対生成部22aは、固定電源に接続されており、複数のトランジスタにより構成されるカレントミラー回路と、複数のトランジスタおよび抵抗器(カレントミラー回路を構成しているトランジスタの一部を含む)により構成される差動増幅回路とから構成されている。
ここで、図5に示すように、カレントミラー回路は、第一の電流I11と第二の電流I12とを生成する第一のカレントミラー回路と、第一の電流I11と電流対を構成する第三の電流I21と、第二の電流I12と電流対を構成する第四の電流I22とを生成する第二のカレントミラー回路とから成る。
また、減算器22bは、複数のトランジスタで構成される二つの減算回路により構成されている。ここで、減算回路では、電流対生成部22aから出力される対を形成するアナログ電流同士(I11とI21、もしくはI12とI22)の減算処理を行い、その結果を増幅して出力している。
第二の補正回路20が上記内容(図5の回路)で構成されている状態において、第二の帰還ループが選択され、第二の補正回路20がアクティブになると(活性化されると)、受信側差動増幅器AMP1の差動出力信号は、DCオフセット検知部21に入力される。その後、DCオフセット検知部21では、DC成分近傍の信号(オフセット電圧とも把握できる)が抽出される。
当該抽出されたオフセット電圧が電流対生成部22aに入力されると、当該オフセット電圧は、電流対生成部22aにおいて増幅される。そして、当該増幅されてたDCオフセット電圧に応じた2対の電流対(I11とI21、およびI12とI22)を生成し、当該電流対を後段の減算器22bに向けて出力する。
当該電流対を形成する各電流は減算器22bに入力されると、第一の電流I11と第三の電流I21(第一の電流と第三の電流とにより一の電流対が構成されている)とが減算処理されると共に、第四の電流I22と第二の電流I12(第二の電流と第四の電流とにより他の一の電流対が構成されている)とが減算処理され、その結果が増幅される。
当該減算処理により、DCオフセット電流成分のみが抽出され、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに入力(帰還)されると共に、抵抗器R1,R2に流れる。
このように、抵抗器R1,R2にDCオフセット電流成分を流すことにより、常時通信方式に対応したDCオフセット補正処理がなされる。
ここで、トランジスタM1とトランジスタM2のW/Lサイズが同じで、トランジスタM3とトランジスタM4のW/Lサイズが同じで、トランジスタM11とトランジスタM12のW/Lサイズが同じで、トランジスタM21とトランジスタM22のW/Lサイズが同じである場合には、図6に示す特性を有するDCオフセット電流成分が減算器22bより出力される。
以上のように、本実施の形態に係わる第二の補正回路20では、DCオフセット電流成分のみ(またはDCオフセット電流成分に僅かなDC電流を含む電流も含む。当該電流を補正電流と称することにする)を減算器22bから出力し、当該補正電流をDCオフセット補正処理の際に用いる(つまり、補正電流を受信側差動増幅器AMP1に帰還させるとと共に、抵抗器R1,R2に流す)。
これにより、DCオフセットを補正する対象の同相信号(受信側差動増幅器AMP1の差動入力部RXIN,RXINBに入力する差動入力信号)レベルの振幅変化を最小限に抑えることができる。つまり、DCオフセットの補正電流は、同相電流を含まないので、同相電流分の低消費電力化が図れる。また受信側差動増幅器AMP1に入力される上記同相信号の振幅を制限せずに済む。
なお、図5に示した第二の補正回路20では、トランジスタで構成された減算器22bを用いているため、DCオフセット電圧の0V近傍では、トランジスタM13,M14,M23,M24のゲート・ソース間電圧は閾値以下での動作となる。このため、DCオフセット電圧の0V近傍におけるDCオフセット電圧に対する補正電流(図6参照)の感度は、良くない。つまり、図6のオフセット電圧Voffsetの「0V」付近を見ると、オフセット電流Ioffset1,2の傾きは、小さい。
そこで、減算器22bにおいて、以下の電流条件による減算処理を行うようにしても良い。
つまり、第一の電流I11の電流値と第二の電流I12の電流値との間に第一の差を設け、また第三の電流I21の電流値と第四の電流I22の電流値との間に、上記第一の差と同じ大きさの第二の差を設けた状態おいて、減算器22bにおいて、第一の電流I11と第三の電流I21との減算処理を行い、第二の電流I12と第四の電流I22との減算処理を行う。
つまり、減算器22bにおいて、電流I11と電流I21、および、電流I12と電流I22とを平衡に減算するのでは無く、非平衡に減算し、当該減算後の補正電流をフィードバックする。
上記電流条件を成立させる方法として、たとえば、電流対生成部22aにおいて、トランジスタM1のW/Lサイズに対するトランジスタM2のW/Lサイズのサイズ比を、1以外の第一のサイズ比に設定する。また、トランジスタM3のW/Lサイズに対するトランジスタM4のW/Lサイズのサイズ比を、第一のサイズ比と同じ比率の第二のサイズ比に設定する。
または、上記電流条件を成立させる他の方法として、減算器22bにおいて、トランジスタM11のW/Lサイズに対するトランジスタM12のW/Lサイズのサイズ比を、1以外の第三のサイズ比に設定する。また、トランジスタM21のW/Lサイズに対するトランジスタM22のW/Lサイズのサイズ比を、第三のサイズ比と同じ比率の第四のサイズ比に設定する。
減算器22bにおいて上記電流条件にて減算処理を行うことにより、DCオフセットがゼロのときでも当該減算器22bから出力電流が流れるため、トランジスタM13,M14,M23,M24のゲート・ソース間電圧は、閾値程度もしくは閾値以上での動作となる。
なお、上記電流条件により減算処理を行った後、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに帰還する補正電流は、図7のような特性を有する。図7に示す特性を有する補正電流が抵抗器R1,R2に流れることにより、DCオフセット補正処理がなされる。
したがって、DCオフセット電圧の0V近傍における補正電流の感度を改善することができる。つまり、図7に示すように、オフセット電圧Voffsetの「0V」付近を見ると、オフセット電流Ioffset1,2の傾きは、図6の場合と比較して大きくなる。よって、小さいオフセット電圧においても、より大きな補正電流を発生させることができ、DCオフセット補正の向上をより図ることが可能となる。
なお、本実施の形態に係わる第二の補正回路20の図4以外の他のブロック図として、上記動作が可能な図8に示すServo loop回路を適用しても良い。
<実施の形態3>
本実施の形態では、実施の形態1に係わる無線通信装置において、RF信号の受信信号処理の際と、第一の補正回路10における補正処理の際とで、一つのADコンバータを共通に使用することができる構成について説明する。図9は、本実施の形態に係わる無線通信装置の要部の構成を示すブロック図である。
本実施の形態では、実施の形態1に係わる無線通信装置において、RF信号の受信信号処理の際と、第一の補正回路10における補正処理の際とで、一つのADコンバータを共通に使用することができる構成について説明する。図9は、本実施の形態に係わる無線通信装置の要部の構成を示すブロック図である。
図9に示すように、第一の補正回路10は、実施の形態1と同様に、アナログ信号をデジタル信号に変換するADコンバータ16を備えている。ただし、本実施の形態では、当該ADコンバータ16は、上述の通り、RF信号の受信信号処理の際にも使用される(ADコンバータ16の共通使用)。
当該ADコンバータ16の共通使用を可能とするために、本実施の形態に係わる第一の補正回路10は、図9に示すように、ADコンバータ16の後段にスイッチ部(第二のスイッチ部と把握できる)SW4が配設されている。当該スイッチ部SW4の配設により、ADコンバータ16とロジック部(第一のオフセット検知部と把握できる)12との接続、およびADコンバータ16とベースバンド処理部30との接続を、択一的に選択できる。
なお、図9では、図1では図示を省略した、RF信号の受信信号処理の際に使用されるバンドパスフィルタ(ローパスフィルタ)40も図示されている。当該バンドパスフィルタ40は、RF信号の受信信号処理の際に使用され、第一の補正回路10におけるDCオフセット補正処理の際には使用されない。したがって、本実施の形態では、図9に示すように、スイッチ部SW5,SW6が配設されている。
ここで、図9に示されている各スイッチ部SW1〜SW6は、ベースバンド処理部30から送信される制御信号EN1〜EN3,EN5〜EN7に基づいて、そのスイッチング動作が制御されている。また、演算・増幅器22は、ベースバンド処理部30から送信される制御信号EN4に基づいて、その活性・非活性が制御されている。
図9において上記以外の構成は、実施の形態1に係わる無線通信装置の構成と同じである。よって、ここでの他の構成についての詳細な説明は省略する。
以下、本実施の形態に係わる無線通信装置の動作(より具体的に、通信方式に対応して補正回路10,20の何れかを選択する動作)について説明する。
まず、無線通信装置が、時分割通信方式に対応したDCオフセット補正処理を行う場合について説明する。
当該場合には、ベースバンド処理部30は、スイッチ部SW1が端子aと接続するように、当該スイッチ部SW1に対して制御信号EN1を送信する。また、ベースバンド処理部30は、スイッチ部SW2が端子cと接続するように、またスイッチ部SW3が端子fと接続するように、当該スイッチ部SW2,SW3に対して制御信号EN2,EN3を各々送信する。また、ベースバンド処理部30は、スイッチ部SW4が端子hと接続するように、当該スイッチ部SW4に対して制御信号EN5を送信する。また、ベースバンド処理部30は、スイッチ部SW5,SW6が閉じるように、当該スイッチ部SW5,SW6に対して制御信号EN6,EN7を各々送信する。さらに、ベースバンド処理部30は、演算・増幅器22が非活性となるように、当該演算・増幅器22に対して制御信号EN4を送信する。
当該各制御信号EN1〜EN7の送信により、第一の帰還ループが形成(選択)されるとともに、第二の補正回路20は非活性化される。つまり、第一の補正回路10が活性化される(アクティブになる)。また、バンドパスフィルタ(ローパスフィルタ)40を機能させることも無い。
上記のように第一の補正回路10が活性化されると、受信側差動増幅器AMP1からの差動出力信号は、バンドパスフィルタ(ローパスフィルタ)40を介さず、ADコンバータ16に入力され、当該ADコンバータ16において、アナログ信号である差動出力信号はデジタル信号に変換される。
その後、当該変換されたデジタル信号は、ロジック部12において演算処理がなされ、DCオフセット成分が抽出される。そして、当該ロジック部12において当該抽出されたDCオフセット成分の量に応じたコードが生成される。当該コードは、DAコンバータ13に入力され、デジタル信号からアナログ信号(DCオフセット電流)に変換され、当該DCオフセット電流は、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに帰還される。そして、当該DCオフセット電流が抵抗器R1,R2に流れることにより、DCオフセット補正(DCオフセット電圧の補正)がなされる。
つまり、無線通信装置は、第一の補正回路10を用いて、時分割通信方式に対応したDCオフセット補正処理を実行する。なお、DCコンバータ13では、上述したコードを次のDCオフセット補正処理が行われるまで保持する。
次に、無線通信装置が、常時通信方式に対応したDCオフセット補正処理を行う場合について説明する。
当該場合には、ベースバンド処理部30は、スイッチ部SW1が端子bと接続するように、当該スイッチ部SW1に対して制御信号EN1を送信する。また、ベースバンド処理部30は、スイッチ部SW2が端子dと接続するように、またスイッチ部SW3が端子eと接続するように、当該スイッチ部SW2,SW3に対して制御信号EN2,EN3を各々送信する。また、ベースバンド処理部30は、スイッチ部SW4が端子gと接続するように、当該スイッチ部SW4に対して制御信号EN5を送信する。また、ベースバンド処理部30は、スイッチ部SW5,SW6が開くように、当該スイッチ部SW5,SW6に対して制御信号EN6,EN7を各々送信する。さらに、ベースバンド処理部30は、演算・増幅器22が活性となるように、当該演算・増幅器22に対して制御信号EN4を送信する。
当該各制御信号EN1〜EN7の送信により、第二の帰還ループが選択されるとともに、第一の補正回路10は非活性化される。つまり、第二に補正回路20が活性化される(アクティブになる)。さらに、ベースバンド処理部30から送信されるベースバンド信号を、DAコンバータ13および送信側差動増幅器AMP2等を介して、RF信号として外部に送信することができる経路が形成される。また、当該第二の補正回路20の活性状態では、受信側差動増幅器AMP1、ベースバンドフィルタ40、ADコンバータ16等を介してベースバンド処理部30へとRF受信信号が伝達される、受信動作も当然に可能である。
上記のように第二の補正回路20が活性化されると、受信側差動増幅器AMP1からの差動出力信号は、DCオフセット検知部21に入力され、当該DCオフセット検知部21においてDC近傍の信号が抽出される。当該抽出されたDC近傍の信号は演算・増幅器22に入力され、当該演算・増幅器22においてDCオフセット信号が抽出される。その後、演算・増幅器22は、当該DCオフセット信号に応じたDCオフセット電流を、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに帰還させる。そして、当該DCオフセット電流が抵抗器R1,R2に流れることにより、DCオフセット補正(DCオフセット電圧の補正)がなされる。
つまり、無線通信装置は、第二の補正回路20を用いて、常時通信方式に対応したDCオフセット補正処理を実行する。
以上のように、本実施の形態に係わる無線通信装置は、スイッチ部SW4を設けることにより、RF信号の受信時および時分割通信方式に対応したDCオフセット補正処理時に、ADコンバータ16を共通に使用している。
したがって、余分なADコンバータの配設を省略することができるので、図2に示す構成の場合よりも、無線通信装置全体の小型化が可能となると共に、製造コストの削減を図ることができる。ここで、図2は、ADコンバータの共通使用をしなかった場合の構成図でもある。
なお、上述の通り、当該ダイレクトコンバージョン方式の無線通信装置は、時分割通信方式に対応したDCオフセット補正処理および常時通信方式に対応したDCオフセット補正処理を選択的に実効することもできることは言うまでも無い。
また、本実施の形態に係わる無線通信装置は、ベースバンド処理を行うベースバンド処理部30が、制御信号EN1〜EN7を送出している。そして、当該制御信号EN1〜EN7により、補正回路10,20の択一的選択、DAコンバータ13とロジック部12との接続と、DAコンバータ13とベースバンド処理部30との接続との択一的選択、およびADコンバータ16とロジック部12との接続と、ADコンバータ16とベースバンド処理部30との接続との択一的選択を行っている。
(効果)
また、本実施の形態に係わる無線通信装置では、ベースバンド処理部30が次のように構成されていても良い。つまり、DCオフセット補正処理の際に、第一の補正回路10および第二の補正回路20の内、当該DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)にする制御を行うように、当該ベースバンド処理部30が構成されていても良い。
また、本実施の形態に係わる無線通信装置では、ベースバンド処理部30が次のように構成されていても良い。つまり、DCオフセット補正処理の際に、第一の補正回路10および第二の補正回路20の内、当該DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)にする制御を行うように、当該ベースバンド処理部30が構成されていても良い。
上記のように、DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)とすることにより、無線通信装置の低消費電力化を図ることができる。
なお、ベースバンド処理部30が上記待機モード制御が可能なように構成されている場合において、第二の補正回路20が活性化されているときには、第一の補正回路10は待機モードになるように制御される。ただし、ベースバンド処理部30からのベースバンド信号をRF信号に変換して外部に送信する際には、ベースバンド処理部30は、DAコンバータ13を活性化させる(アクティブにする)。また、受信RF信号をベースバンド処理部30へ伝達する受信信号処理を行う際には、ベースバンド処理部30は、ADコンバータ16を活性化させる(アクティブにする)。
なお、ベースバンド処理部30の制御において、上記各スイッチ部SW1〜SW6の制御のタイミングと補正回路10、20の待機モード解除のタイミングとが異なっていても良い。たとえば、第二の補正回路20が活性化状態にあり(つまり、第二の補正回路20を含む第二の帰還ループが選択されている)、第一の補正回路10が非活性である(つまり、待機モードである)場合について考える。当該場合において、第一の補正回路10を含む第一の帰還ループが選択させた後、当該第一の補正回路10の待機モードを解除しても良い。
なお、上記では受信側差動増幅器AMP1で発生するDCオフセットを補正する場合について言及した。しかし、実施の形態1でも説明したように、ベースバンド増幅器のDCオフセット補正、ミキサのDCオフセット補正、またはバッファ・フィルタ等のDCオフセット補正にも、本実施の形態に係わる構成を適用することができる。
<実施の形態4>
本実施の形態に係わる無線通信装置は、時分割通信方式に対応したDCオフセット補正回路(後述する第三の補正回路80)を、RF信号の受信信号処理の際およびベースバンド信号をRF信号として外部に送信する送信処理の際において、共通に使用することができる、構成を有する。
本実施の形態に係わる無線通信装置は、時分割通信方式に対応したDCオフセット補正回路(後述する第三の補正回路80)を、RF信号の受信信号処理の際およびベースバンド信号をRF信号として外部に送信する送信処理の際において、共通に使用することができる、構成を有する。
図10は、本実施の形態に係わる無線通信装置の要部構成を示す回路図である。図10では、本発明に係わる主要部のみを図示している。ここで、本実施の形態に係わるダイレクトコンバージョン方式の無線通信装置には、公知のダイレクトコンバージョン方式の無線通信装置と同様に、図10に示す回路ブロック以外の回路ブロックも存在する。しかし、図10では、図面簡略化のために、本実施の形態と関連の低い回路ブロックの図示を省略している。
図10に示すように、本実施の形態に係わる無線通信装置は、第一の補正回路60、第二の補正回路70、第三の補正回路80、ベースバンド処理部30、受信側差動増幅器AMP1、送信側差動増幅器AMP2、および送信側DAコンバータ51等を備えている。なお、受信側差動増幅器AMP1は、図示しない受信側ミキサの後段で、ベースバンド処理部30の前段に配設されており、送信側差動増幅器AMP2は、図示しない送信側ミキサの前段で、ベースバンド処理部30の後段に配設されている。
ここで、第一の補正回路60は、受信側(つまり、ベースバンド処理部30の前段)に配設されたServo loop方式の補正回路であり、常時通信方式に対応したDCオフセット補正処理を行うことができる。当該第一の補正回路60では、受信側差動増幅器AMP1で発生するDCオフセットを補正することができる。
また、第二の補正回路70は、送信側(つまり、ベースバンド処理部30の後段)に配設されたServo loop方式の補正回路であり、常時通信方式に対応したDCオフセット補正処理を行うことができる。当該第二の補正回路70では、送信側差動増幅器AMP2で発生するDCオフセットを補正することができる。
また、第三の補正回路80は、Digital trimming方式の補正回路であり、時分割通信方式に対応したDCオフセット補正処理を行うことができる。当該第三の補正回路80では、受信側差動増幅器AMP1および送信側差動増幅器AMP2で発生するDCオフセットを各々補正することができる。
第一の補正回路60は、オフセット検知部61、演算・増幅器62、および抵抗器R1,R2(図10では、図面簡略化のために、抵抗器R1,R2は符号60の点線領域に囲まれていない)により構成されている。
また、第二の補正回路70は、オフセット検知部71、演算・増幅器72、および抵抗器R1,R2(図10では、図面簡略化のために、抵抗器R1,R2は符号70の点線領域に囲まれていない)により構成されている。
また、第三の補正回路80は、ADコンバータ(AD変換部)81、ロジック部(オフセット検知部とも把握できる)82、DAコンバータ(DA変換部)83、スイッチ部SW11,SW12,SW13,SW14(第一のスイッチ部ないし第四のスイッチ部と把握できる)、および抵抗器R1,R2(または、抵抗器R3,R4)(図10では、図面簡略化のために、抵抗器R1〜R4は符号80の点線領域に囲まれていない)により構成されている。
また、上記説明から分かるように、抵抗器R1、R2は、第一の補正回路60および受信側差動増幅器AMP1のDCオフセット補正処理を行う際の第三の補正回路80において、共通に使用されている。また、抵抗器R3、R4は、第二の補正回路70および送信側差動増幅器AMP2のDCオフセット補正処理を行う際の第三の補正回路80において、共通に使用されている。ここで、図10に示すように、当該抵抗器R1,R2,R3,R4の一方端には、各々固定電位(所定の固定電源もしくは接地電位等)が接続されている。
なお、スイッチ部SW11〜SW14と、当該スイッチ部SW11〜SW14に入力される制御信号EN11〜EN14、演算・増幅器62,72に入力される制御信号EN15,EN16とを送信するベースバンド処理部30とにより、本実施の形態に係わる無線通信装置では、補正回路選択部を構成している。
当該補正回路選択部は、RF信号の受信信号処理のときに発生するDCオフセットを補正する際には、第一の補正回路60および第三の補正回路80の何れか一方を活性化することができる。また、ベースバンド信号をRF信号として外部に送信する送信処理のときに発生するDCオフセットを補正する際には、第二の補正回路70および第三の補正回路80の何れか一方を活性化することができる。
ここで、上述の通り、スイッチ部SW11,SW12,SW13,SW14には、スイッチング動作を制御する制御信号EN11,EN12,EN13,EN14が各々入力し、演算・増幅器62,72には、活性・非活性を制御する制御信号EN15,EN16が各々入力する。
なお、上述の通り各制御信号EN11〜EN16は、ベースバンド処理部30から出力されている。つまり、当該ベースバンド処理部30が、各スイッチ部SW11〜SW14のスイッチング処理および演算・増幅器62,72の活性・非活性を制御している。
なお、各補正回路60,70,80を構成する各ブロック回路の構成・機能は、実施の形態1および実施の形態2で説明した内容と同様である。
また、図10において、受信側差動増幅器AMP1は、差動入力端子RXIN,RXINBから入力された差動入力信号を増幅して、差動出力端子RXOUT,RXOUTBから増幅した差動出力信号を出力する。また、上記差動入力端子RXIN,RXINBには抵抗器R1,R2の他方端が接続されている。送信側差動増幅器AMP2は、差動入力端子TXIN,TXINBから入力された差動入力信号を増幅して、差動出力端子TXOUT,TXOUTBから増幅した差動出力信号を出力する。また、上記差動入力端子TXIN,TXINBには抵抗器R3,R4の他方端が接続されている。
また、図10において、スイッチ部SW11,SW12(第一のスイッチ部および第二のスイッチ部と把握できる)は各々、第三の補正回路80を構成するDAコンバータ83の後段に配設されており(つまり、第三の補正回路80の出力側に配設されており)、当該DAコンバータ83と受信側差動増幅器AMP1の差動入力端子RXIN,RXINBとの接続、当該DAコンバータ83と送信側差動増幅器AMP2の差動入力部TXIN,TXINBとの接続、および図10に示されているようにDAコンバータ83の出力部が浮いた状態(つまり、スイッチ部SW11,SW12の他端が何れの端子a1,a2,a3,a4にも接続されていない状態であり、開放状態と把握できる)の何れかを、択一的に選択できる。
また、図10において、スイッチ部SW13,SW14(第三のスイッチ部および第四のスイッチ部と把握できる)は各々、第三の補正回路80を構成するADコンバータ81の前段に配設されており(つまり、第三の補正回路80の入力側に配設されており)、当該ADコンバータ81と受信側差動増幅器AMP1の差動出力端子RXOUT,RXOUTBとの接続、当該ADコンバータ81と送信側差動増幅器AMP2の差動出力部TXOUT,TXOUTBとの接続、および図10に示されているようにADコンバータ81の出力部が浮いた状態(つまり、スイッチ部SW13,SW14の他端が何れの端子b1,b2,b3,b4にも接続されていない状態であり、開放状態と把握できる)の何れかを、択一的に選択できる。
つまり、スイッチ部SW11〜SW14の配設により(より具体的には、スイッチ部SW11〜SW14の端子a1〜a4,b1〜b4への接続状況により)、第三の補正回路80を、受信側差動増幅器AMP1で発生するDCオフセットを時分割通信方式に対応したDCオフセット補正処理を行う回路として使用できると共に、送信側差動増幅器AMP2で発生するDCオフセットを時分割通信方式に対応したDCオフセット補正処理を行う回路として使用できる。
なお、図10の構成から分かるように、第一の補正回路60の入力部は、受信側差動増幅器AMP1の差動出力端子RXOUT,RXOUTBに接続される。また、第一の補正回路60の出力部は、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに接続される。第二の補正回路70の入力部は、送信側差動増幅器AMP2の差動出力端子TXOUT,TXOUTBに接続される。また、第二の補正回路70の出力部は、送信側差動増幅器AMP2の差動入力端子TXIN,TXINBに接続される。
よって、スイッチ部SW11〜SW14の配設により(より具体的には、スイッチ部SW11〜SW14の端子a1〜a4,b1〜b4への非接続により)、第一の補正回路60を用いた、受信側差動増幅器AMP1で発生するDCオフセットを常時通信方式に対応したDCオフセット補正処理することができ、または、第二の補正回路70を用いた、送信側差動増幅器AMP2で発生するDCオフセットを常時通信方式に対応したDCオフセット補正処理することができる。
以上のことから、スイッチ部SW11〜SW14の動作および制御信号EN15次第では、受信側差動増幅器AMP1、DCオフセット検知部61、および演算・増幅器62を経て、受信側差動増幅器AMP1に帰還する第一の帰還ループが形成される。また、スイッチ部SW11〜SW14の動作および制御信号EN16次第では、送信側差動増幅器AMP2、DCオフセット検知部71、および演算・増幅器72を経て、送信側差動増幅器AMP2に帰還する第二の帰還ループが形成される。
また、スイッチ部SW11〜SW14の動作および制御信号EN15次第では、受信側差動増幅器AMP1、スイッチ部SW13,SW14、ADコンバータ81、ロジック部82、DAコンバータ83、およびスイッチ部SW11,SW12を経て、受信側差動増幅器AMP1に帰還する第三の帰還ループが形成される。
また、スイッチ部SW11〜SW14の動作および制御信号EN16次第では、送信側差動増幅器AMP2、スイッチ部SW13,SW14、ADコンバータ81、ロジック部82、DAコンバータ83、およびスイッチ部SW11,SW12を経て、送信側差動増幅器AMP2に帰還する第四の帰還ループが形成される。
なお、図10から分かるように、ベースバンド処理部30と送信側差動増幅器AMP2との間には、送信用のDAコンバータ51が配設されている。
以下、本実施の形態に係わる無線通信装置の動作(より具体的に、通信方式に対応して補正回路60,70,80の何れかを選択する動作)について説明する。
はじめに、無線通信装置が、差動増幅器AMP1,AMP2で発生したDCオフセットを第一の補正回路60および第二の補正回路70を用いて、補正する場合について説明する。
当該場合には、ベースバンド処理部30は、スイッチ部SW11〜SW14を何れの端子a1〜a4,b1〜b4とも接続しないように(つまり、スイッチ部SW11〜SW14のスイッチの一端は浮いた状態である)、当該スイッチ部SW11〜SW14に対して制御信号EN11〜EN14を送信する。さらに、ベースバンド処理部30は、演算・増幅器62,72が活性となるように、当該演算・増幅器62,72に対して制御信号EN15,EN16を送信する。
当該各制御信号EN11〜EN16の送信により、第一の帰還ループおよび第二の帰還ループが選択されるとともに、第三の補正回路80は非活性化される。つまり、第一の補正回路60および第二の補正回路70が活性化される(アクティブになる)。なお、第一の補正回路60および第二の補正回路70が活性状態であっても、RF信号の受信信号処理およびベースバンド信号の送信処理は行うことが可能である。
上記のように第一の補正回路60および第二の補正回路70が活性化されると、差動増幅器AMP1,AMP2からの差動出力信号は各々、DCオフセット検知部61,71に入力され、当該DCオフセット検知部61,71においてDC近傍の信号が各々抽出される。
当該抽出されたDC近傍の信号は各々、演算・増幅器62,72に入力され、当該演算・増幅器62,72においてDCオフセット信号が各々抽出される。その後、演算・増幅器62,72は、当該DCオフセット信号に応じたDCオフセット電流を、差動増幅器AMP1,AMP2の差動入力端子RXIN,RXINB,TXIN,TXINBに各々帰還させる。そして、当該DCオフセット電流が、抵抗器R1〜R4に流れることにより、DCオフセット補正(DCオフセット電圧の補正)が各々なされる。
つまり、無線通信装置は、第一の補正回路60および第二の補正回路70を用いて、常時通信方式に対応したDCオフセット補正処理を実行する。
次に、無線通信装置が、受信側差動増幅器AMP1で発生したDCオフセットを第三の補正回路80を用いて、補正する場合について説明する。
当該場合には、ベースバンド処理部30は、スイッチ部SW11が端子a1と接続するように、当該スイッチ部SW11に対して制御信号EN11を送信する。また、ベースバンド処理部30は、スイッチ部SW12が端子a4と接続するように、当該スイッチ部SW12に対して制御信号EN12を送信する。また、ベースバンド処理部30は、スイッチ部SW13が端子b1と接続するように、当該スイッチ部SW13に対して制御信号EN13を送信する。また、ベースバンド処理部30は、スイッチ部SW14が端子b4と接続するように、当該スイッチ部SW14に対して制御信号EN14を送信する。さらに、ベースバンド処理部30は、演算・増幅器62が非活性となるように、当該演算・増幅器62に対して制御信号EN15を送信する。
当該各制御信号EN11〜EN15の送信により、第三の帰還ループが形成(選択)されるとともに、第一の補正回路60は非活性化される。つまり、第三の補正回路80が活性化される(アクティブになる)。なお、第三の補正回路80が活性状態であっても、ベースバンド信号の送信処理、送信側差動増幅器AMP2で発生するDCオフセットの、第二の補正回路70を用いた補正処理を行うことが可能である。
上記のように第三の補正回路80が活性化されると、受信側差動増幅器AMP1からの差動出力信号は、ADコンバータ81に入力され、アナログ信号である差動出力信号はデジタル信号に変換される。その後、当該変換されたデジタル信号は、ロジック部82において演算処理がなされ、DCオフセット成分が抽出される。
そして、当該ロジック部82において、当該抽出されたDCオフセット成分の量に応じたコードが生成される。当該コードは、DAコンバータ83に入力され、デジタル信号からアナログ信号(DCオフセット電流)に変換され、当該DCオフセット電流は、受信側差動増幅器AMP1の差動入力端子RXIN,RXINBに帰還される。そして、当該DCオフセット電流が抵抗器R1,R2に流れることにより、DCオフセット補正(DCオフセット電圧の補正)がなされる。
つまり、無線通信装置は、第三の補正回路80を用いて、時分割通信方式に対応したDCオフセット補正処理(特に、受信側差動増幅器AMP1で発生したDCオフセットの補正処理)を実行する。なお、DCコンバータ83では、当該コードを次のDCオフセット補正処理が行われるまで保持する。
次に、無線通信装置が、送信側差動増幅器AMP2で発生したDCオフセットを第三の補正回路80を用いて、補正する場合について説明する。
当該場合には、ベースバンド処理部30は、スイッチ部SW11が端子a2と接続するように、当該スイッチ部SW11に対して制御信号EN11を送信する。また、ベースバンド処理部30は、スイッチ部SW12が端子a3と接続するように、当該スイッチ部SW12に対して制御信号EN12を送信する。また、ベースバンド処理部30は、スイッチ部SW13が端子b2と接続するように、当該スイッチ部SW13に対して制御信号EN13を送信する。また、ベースバンド処理部30は、スイッチ部SW14が端子b3と接続するように、当該スイッチ部SW14に対して制御信号EN14を送信する。さらに、ベースバンド処理部30は、演算・増幅器72が非活性となるように、当該演算・増幅器72に対して制御信号EN16を送信する。
当該各制御信号EN11〜EN14,EN16の送信により、第四の帰還ループが形成(選択)されるとともに、第二の補正回路70は非活性化される。つまり、第三の補正回路80が活性化される(アクティブになる)。なお、第三の補正回路80が活性状態であっても、RF信号の受信信号処理、受信側差動増幅器AMP1で発生するDCオフセットの、第一の補正回路60を用いた補正処理を行うことが可能である。
上記のように第三の補正回路80が活性化されると、送信側差動増幅器AMP2からの差動出力信号は、ADコンバータ81に入力され、アナログ信号である差動出力信号はデジタル信号に変換される。その後、当該変換されたデジタル信号は、ロジック部82において演算処理がなされ、DCオフセット成分が抽出される。
そして、当該ロジック部82において、当該抽出されたDCオフセット成分の量に応じたコードが生成される。当該コードは、DAコンバータ83に入力され、デジタル信号からアナログ信号(DCオフセット電流)に変換され、当該DCオフセット電流は、送信側差動増幅器AMP2の差動入力端子TXIN,TXINBに帰還される。そして、当該DCオフセット電流が抵抗器R3,R4に流れることにより、DCオフセット補正(DCオフセット電圧の補正)がなされる。
つまり、無線通信装置は、第三の補正回路80を用いて、時分割通信方式に対応したDCオフセット補正処理(特に、送信側差動増幅器AMP2で発生したDCオフセットの補正処理)を実行する。なお、DCコンバータ83では、当該コードを次のDCオフセット補正処理が行われるまで保持する。
以上のように、本実施の形態に係わる無線通信装置は、スイッチ部SW11〜SW14を設けることにより、受信側差動増幅器AMP1で発生するDCオフセットの補正処理の際および送信側差動増幅器AMP2で発生するDCオフセットの補正処理の際に、時分割通信方式に対応したDCオフセット補正処理が可能ある第三の補正回路80を共通に使用している。
換言すれば、当該第三の補正回路80の共通化を可能とするために、信号の受信処理のときに発生するDCオフセットを補正する際には、第一の補正回路60および第三の補正回路80の何れか一方を活性化することができ、また、信号の送信処理のときに発生するDCオフセットを補正する際には、第二の補正回路70および第三の補正回路80の何れか一方を活性化することができる補正回路選択部を、本実施の形態に係わる無線通信装置は備えている。
したがって、時分割通信方式に対応したDCオフセット補正処理が可能である、余分な補正回路の配設を省略することができるので、当該第三の補正回路80を共通使用しない構成と比べて、無線通信装置全体の小型化が可能となると共に、製造コストの削減を図ることができる。
なお、上述の通り、当該ダイレクトコンバージョン方式の無線通信装置は、時分割通信方式に対応したDCオフセット補正処理および常時通信方式に対応したDCオフセット補正処理を選択的に実行することもできることは、言うまでも無い。
また、本実施の形態に係わる無線通信装置は、ベースバンド処理を行うベースバンド処理部30が、制御信号EN11〜EN16を送出している。そして、当該制御信号EN11〜EN16により、補正回路選択部の制御(つまり、第一の補正回路60および第三の補正回路80の何れか一方を活性化し、また第二の補正回路70および第三の補正回路80の何れか一方を活性化する制御)を行っている。
(効果)
また、実施の形態1と本実施の形態とを組み合わせても良く、また、実施の形態3と本実施の形態とを組み合わせても良い。
また、実施の形態1と本実施の形態とを組み合わせても良く、また、実施の形態3と本実施の形態とを組み合わせても良い。
つまり、図11に示すように、本実施の形態に係わる無線通信装置において、DAコンバータ83の共通化(一のDAコンバータ83は、ベースバンド信号送信処理の際にDA変換処理を行うと共に、時分割通信方式に対応したDCオフセット補正処理の際にDA変換処理を行う(また所定のコードを所定の期間保持する)機能を有する)を図っても良い。
また、図12に示すように、本実施の形態に係わる無線通信装置において、DAコンバータ83の共通化およびADコンバータ81の共通化(一のADコンバータ81は、RF信号受信処理の際にAD変換処理を行うと共に、時分割通信方式に対応したDCオフセット補正処理の際にAD変換処理を行う機能を有する)を図っても良い。
当該図11,12の構成を採用することにより、図11の構成は、図10の構成と比較して、より回路規模の削減、製造コストの削減等を図ることができ、図12の構成は、図11の構成と比較して、さらに回路規模の削減、製造コストの削減等を図ることができる。
なお、図11,12の構成において、図10以外の構成で新たに追加されたスイッチ部SW20(第五のスイッチ部と把握できる)、スイッチ部SW21(第六のスイッチ部と把握できる)を制御しているのは、上記各実施の形態で説明したように、ベースバンド処理部30である。ここで、上述の通り、当該各スイッチ部SW20,SW21の制御は、ベースバンド処理部30が各スイッチ部SW20,SW21に各制御信号EN20,EN21を送信することにより実現される。
(効果)
また、本実施の形態に係わる無線通信装置では、ベースバンド処理部30が次のように構成されていても良い。つまり、DCオフセット補正処理の際に、第一の補正回路60乃至前記第三の補正回路80の内、当該DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)にする制御を行うように、当該ベースバンド処理部30が構成されていても良い。
また、本実施の形態に係わる無線通信装置では、ベースバンド処理部30が次のように構成されていても良い。つまり、DCオフセット補正処理の際に、第一の補正回路60乃至前記第三の補正回路80の内、当該DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)にする制御を行うように、当該ベースバンド処理部30が構成されていても良い。
上記のように、DCオフセット補正処理に関与していない側の補正回路を待機モード(電源オフもしくはスタンバイ)とすることにより、無線通信装置の低消費電力化を図ることができる。
なお、図11,12の構成でベースバンド処理部30が上記待機モード制御が可能なように構成されている場合において、第三の補正回路80が待機モードになるように制御されているとする。当該仮定において、ベースバンド信号の送信処理の際またはRF信号の受信信号処理の際には、ベースバンド処理部30は、共通化されているDAコンバータ83またはADコンバータ81を活性化させる(アクティブにする)。
また、ベースバンド処理部30の制御において、上記各スイッチ部SW11〜SW14の制御のタイミングと補正回路60,70,80の待機モード解除のタイミングとが異なっていても良い。たとえば、第二の補正回路70が活性化状態にあり(つまり、第二の補正回路70を含む第二の帰還ループが選択されている)、第三の補正回路80が非活性である(つまり、待機モードである)場合について考える。当該場合において、第三の補正回路80を含む第三(もしくは第四)の帰還ループが選択させた後、当該第三の補正回路80の待機モードを解除しても良い。
なお、上記各実施の形態では、ベースバンド処理部30とロジック部12,82とは別回路として構成されていた。しかし、両回路を一体化し、一のデジタル処理回路として構成しても良い。図13は、当該両回路を一体化した構成の一例であり、実施の形態3に係わる構成において両回路を一体化した場合の構成である。
図13に示すように、ロジック部が省略されており、ベースバンド処理を行うことができ、上述したロジック部の処理を行うことができるデジタル処理回路31が配設されている。
10,60 第一の補正回路、11,81 ADコンバータ(AD変換部)、12,82 ロジック部(オフセット検知部)、13,83 DAコンバータ(DA変換部)、20,70 第二の補正回路、21,61,71 オフセット検知部、22,62,72 演算・増幅器、22a 電流対生成部、22b 減算器、30 ベースバンド処理部、80 第三の補正回路、AMP1 受信側差動増幅器、AMP2 送信側差動増幅器、SW1〜SW4,SW11〜SW14,SW20,SW21 スイッチ部、R1〜R4 抵抗器。
Claims (11)
- RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、
時分割通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、
常時通信方式に対応したDCオフセット補正処理を行う第二の補正回路と、
前記第一の補正回路および前記第二の補正回路の何れか一方を活性化することができる補正回路選択部とを、
備えており、
前記第一の補正回路は、
DCオフセットを検知する第一のオフセット検知部と、
デジタル信号をアナログ信号に変換するDA変換部と、
前記DA変換部の前段に配設されており、前記DA変換部と前記第一のオフセット検知部との接続、および前記DA変換部とベースバンド処理を行うベースバンド処理部との接続を、択一的に選択できる第一のスイッチ部とを、備えている、
ことを特徴とする無線通信装置。 - 前記第二のオフセット検知部は、
前記差分出力信号に基づいて、オフセット電圧を検知する回路であり、
前記第二の補正回路は、
前記第二のオフセット検知部の後段に配設されており、前記オフセット電圧の電圧差に応じた少なくとも1以上の電流対を生成する電流対生成部と、
前記電流対生成部の後段に配設されており、対を形成している電流同士の減算処理を行うことにより、DCオフセット電流成分のみを生成する減算器とを、さらに備えている、
ことを特徴とする請求項1に記載の無線通信装置。 - 前記減算器は、
前記減算処理結果を増幅し、前記DCオフセット電流成分を生成する、
ことを特徴とする請求項2に記載の無線通信装置。 - 前記電流対生成部は、
第一の電流と第二の電流とを生成する第一のカレントミラー回路と、
前記第一の電流と前記電流対を構成する第三の電流と、前記第二の電流と前記電流対を構成する第四の電流とを生成する、第二のカレントミラー回路とを、備えており、
前記減算器は、
前記第一の電流の電流値と前記第二の電流の電流値との間に第一の差を設け、また前記第三の電流の電流値と前記第四の電流の電流値との間に、前記第一の差と同じ大きさの第二の差を設けた状態おいて、前記第一の電流と前記第三の電流との前記減算処理及び前記増幅処理を行い、前記第二の電流と前記第四の電流との減算処理及び前記増幅処理を行う、
ことを特徴とする請求項3に記載の無線通信装置。 - 前記第一の補正回路において、前記第一のオフセット検知部は、
アナログ信号をデジタル信号に変換するAD変換部と、
第二のスイッチ部と前記デジタル信号からDCオフセット成分を検出して保持する保持部とを、備えており、
前記第二のスイッチ部は、
前記AD変換部と前記保持部との接続、および前記AD変換部と前記ベースバンド処理部との接続を、択一的に選択できる、
ことを特徴とする請求項1に記載の無線通信装置。 - 前記ベースバンド処理部は、
前記DCオフセット補正処理の際に、前記第一の補正回路および前記第二の補正回路のうち、当該DCオフセット補正処理に関与していない側の補正回路を待機モードにする、
ことを特徴とする請求項1に記載の無線通信装置。 - RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、
受信信号を信号処理する受信信号処理部と、
送信信号を信号処理する送信信号処理部とを、備えており、
前記受信信号処理部に対して、常時通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、
前記送信信号処理部に対して、前記常時通信方式に対応した前記DCオフセット補正処理を行う第二の補正回路と、
時分割通信方式に対応したDCオフセット補正処理を行う第三の補正回路と、
前記受信信号処理部が発生するDCオフセットを補正する際には、前記第一の補正回路および前記第三の補正回路の何れか一方を活性化することができ、また、前記送信信号処理部が発生するDCオフセットを補正する際には、前記第二の補正回路および前記第三の補正回路の何れか一方を活性化することができる補正回路選択部とを、備えている、
ことを特徴とする無線通信装置。 - RF信号からベースバンド信号への直接変換を行うことができるダイレクトコンバージョン方式の無線通信装置において、
受信信号を信号処理する受信信号処理部と、
送信信号を信号処理する送信信号処理部とを、備えており、
前記受信信号処理部に対して、常時通信方式に対応したDCオフセット補正処理を行う第一の補正回路と、
前記送信信号処理部に対して、前記常時通信方式に対応した前記DCオフセット補正処理を行う第二の補正回路と、
時分割通信方式に対応したDCオフセット補正処理を行う第三の補正回路とを、備えており、
前記第三の補正回路は、
当該第三の補正回路の出力側に配設されており、前記受信信号処理部の入力部への接続、前記送信信号処理部の入力部への接続、および開放状態のいずれかを択一に選択することができる、第一のスイッチ部および第二のスイッチ部と、
当該第三の補正回路の入力側に配設されており、前記受信信号処理部の出力部への接続、前記送信信号処理部の出力部への接続、および開放状態のいずれかを択一に選択することができる、第三のスイッチ部および第四のスイッチ部とを、備えている、
ことを特徴とする無線通信装置。 - 前記第三の補正回路は、
DCオフセットを検知するオフセット検知部と、
デジタル信号をアナログ信号に変換するDA変換部と、
前記DA変換部の前段に配設されており、前記DA変換部と前記オフセット検知部との接続、および前記DA変換部と前記ベースバンド処理部との接続を、択一的に選択できる第五のスイッチ部とを、さらに備えている、
ことを特徴とする請求項7または請求項8に記載の無線通信装置。 - 前記第三の補正回路において、前記オフセット検知部は、
アナログ信号をデジタル信号に変換するAD変換部と、
第六のスイッチ部と、
前記デジタル信号からDCオフセット成分を検出して保持する保持部とを、備えており、前記第六のスイッチ部は、
前記AD変換部と前記保持部との接続および前記AD変換部と前記ベースバンド処理部との接続を、択一的に選択できる、
ことを特徴とする請求項9に記載の無線通信装置。 - 前記ベースバンド処理部は、
DCオフセット補正処理の際に、前記第一の補正回路ないし前記第三の補正回路のうち、当該DCオフセット補正処理に関与していない側の補正回路を待機モードにすることができる、
ことを特徴とする請求項7または請求項8に記載の無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183202A JP2008016920A (ja) | 2006-07-03 | 2006-07-03 | 無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183202A JP2008016920A (ja) | 2006-07-03 | 2006-07-03 | 無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008016920A true JP2008016920A (ja) | 2008-01-24 |
Family
ID=39073567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006183202A Pending JP2008016920A (ja) | 2006-07-03 | 2006-07-03 | 無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008016920A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206882A (ja) * | 2008-02-28 | 2009-09-10 | Renesas Technology Corp | 半導体集積回路とその動作方法 |
JP2017158085A (ja) * | 2016-03-03 | 2017-09-07 | 株式会社デンソー | 受信装置 |
-
2006
- 2006-07-03 JP JP2006183202A patent/JP2008016920A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206882A (ja) * | 2008-02-28 | 2009-09-10 | Renesas Technology Corp | 半導体集積回路とその動作方法 |
JP2017158085A (ja) * | 2016-03-03 | 2017-09-07 | 株式会社デンソー | 受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4852021B2 (ja) | 増幅装置 | |
EP3641886A1 (en) | Single-ended trans-impedance amplifier (tia) for ultrasound device | |
US8027279B2 (en) | Echo cancellation | |
JP2008219620A (ja) | 送信電力制御回路 | |
EP2482450B1 (en) | Bias control for reducing amplifier power consumption and maintaining linearity | |
US9160323B2 (en) | Differential amplifier and dual mode comparator using the same | |
JP2020524423A (ja) | 超音波デバイスのための多段トランスインピーダンス増幅器(tia) | |
KR20060129531A (ko) | 고도의 선형 가변이득 증폭기 | |
US9331683B2 (en) | Ramp signal generator with noise canceling function | |
TW200428764A (en) | Gain amplifier with DC offset cancellation circuit | |
TW201308883A (zh) | 具備直流偏移補償的增益級與相關方法 | |
JP2008016920A (ja) | 無線通信装置 | |
KR100953243B1 (ko) | 차동 단상 변환 회로 | |
TWI442723B (zh) | Echo cancellation circuit | |
JP5284875B2 (ja) | オフセット電圧補正回路 | |
JP2008278117A (ja) | デジタル/アナログ変換器のオフセットキャンセル回路 | |
JP2007281939A (ja) | 受信装置 | |
JP4277076B2 (ja) | パイロット信号検出回路及びその回路を搭載した半導体集積回路 | |
US6697612B2 (en) | Receiving section of a telephone | |
JP4937366B2 (ja) | 増幅器、及び通信装置 | |
JP2005295517A (ja) | ミキサ回路およびミキサ回路を用いた受信回路 | |
JP4222368B2 (ja) | 信号処理装置、及びダイレクトコンバージョン受信装置 | |
US10965253B2 (en) | Mute mechanism with reduced pop noise in audio amplifier systems and methods | |
JP2005197904A (ja) | 増幅器及び半導体集積回路 | |
US10797682B2 (en) | Common signal attenuation circuit and ramp signal generator using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080714 |