JP2008010662A - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2008010662A
JP2008010662A JP2006180185A JP2006180185A JP2008010662A JP 2008010662 A JP2008010662 A JP 2008010662A JP 2006180185 A JP2006180185 A JP 2006180185A JP 2006180185 A JP2006180185 A JP 2006180185A JP 2008010662 A JP2008010662 A JP 2008010662A
Authority
JP
Japan
Prior art keywords
gas
substrate
oxide film
substrate processing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006180185A
Other languages
English (en)
Other versions
JP4817991B2 (ja
Inventor
Eiichi Nishimura
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006180185A priority Critical patent/JP4817991B2/ja
Priority to KR1020070053370A priority patent/KR100869865B1/ko
Priority to US11/770,234 priority patent/US7993540B2/en
Priority to TW096123566A priority patent/TWI415177B/zh
Priority to CN200710126880A priority patent/CN100587920C/zh
Publication of JP2008010662A publication Critical patent/JP2008010662A/ja
Application granted granted Critical
Publication of JP4817991B2 publication Critical patent/JP4817991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】フッ酸に起因する残留物を容易に除去することができる基板処理方法を提供する。
【解決手段】熱酸化膜61及びBPSG膜63を有するウエハWに向けてHFガスを供給して、BPSG膜63を選択的にエッチングし、次いで、ウエハWに向けてNHガスを供給して、SiOとフッ酸との反応に基づいて発生する残留物64のHSiFとNHガスとを反応させてNHF及びSiFを発生させ、さらに、NHFを昇華させる。
【選択図】図3

Description

本発明は、基板処理方法及び基板処理装置に関し、特に、熱酸化膜と不純物を含む酸化膜とが形成された基板を処理する基板処理方法に関する。
熱酸化処理によって形成された熱酸化膜と、CVD処理等によって形成された不純物を含む酸化膜、例えば、BPSG(Boron Phosphorous Silicate Glass)膜とを有する半導体デバイス用のウエハ(基板)が知られている。BPSG膜は、ポリシリコン膜上に該ポリシリコン膜を部分的に露出させるように形成され、ポリシリコン膜のエッチングの際に、ハードマスクとして機能する。また、熱酸化膜はゲート酸化膜を構成する。
そして、このような基板ではポリシリコン膜のエッチング後、熱酸化膜を除去(エッチング)することなく、BPSG膜を選択的に除去(エッチング)することが求められている。
酸化膜をエッチングする際には、通常、CF系ガスのプラズマを用いるが、CF系ガスのプラズマはBPSG膜だけでなく熱酸化膜もエッチングするため、熱酸化膜に対するBPSG膜の選択比を確保することが困難であり、BPSG膜を選択的にエッチングすることができない。
これに対して、HFガス、又はHFガス及びHOガスの混合ガスをプラズマ化することなく用いるエッチング方法が提案されている(例えば、特許文献1参照)。この方法では、HFガスとHOとが結びつくことによって発生するフッ酸によって不純物を含む酸化膜を優先的に除去することができ、その結果、BPSG膜を選択的にエッチングすることができる。
特開平06−181188号公報
しかしながら、HFガス、又はHFガス及びHOガスの混合ガスを用いてBPSG膜をエッチングした場合、SiOとフッ酸との反応によって残留物が発生し、該残留物が半導体デバイス用のウエハの表面に付着する。この残留物は、該ウエハから製造される半導体デバイスにおいて短絡等の不具合を引き起こす。
本発明の目的は、フッ酸に起因する残留物を容易に除去することができる基板処理方法及び基板処理装置を提供することにある。
上記目的を達成するために、請求項1記載の基板処理方法は、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理方法であって、前記基板に向けてHFガスを供給するHFガス供給ステップと、前記HFガスが供給された前記基板に向けて少なくともNHガスを含む洗浄ガスを供給する洗浄ガス供給ステップとを有することを特徴とする。
請求項2記載の基板処理方法は、請求項1記載の基板処理方法において、前記HFガス供給ステップでは、HOガスを供給しないことを特徴とする。
請求項3記載の基板処理方法は、請求項1又は2記載の基板処理方法において、前記基板は前記第1の酸化膜上に形成され且つ前記第2の酸化膜に覆われたシリコン含有層を有し、前記第2の酸化膜は部分的に前記シリコン含有層を露出させ、前記シリコン含有層は、前記HFガス供給ステップの前にエッチングされることを特徴とする。
上記目的を達成するために、請求項4記載の基板処理方法は、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理方法であって、前記基板に向けてHFガスを供給するHFガス供給ステップと、前記HFガスが供給された前記基板を加熱する基板加熱ステップとを有することを特徴とする。
請求項5記載の基板処理方法は、請求項4記載の基板処理方法において、前記基板加熱ステップでは、Nガスの雰囲気下で前記基板を加熱することを特徴とする。
請求項6記載の基板処理方法は、請求項4又は5記載の基板処理方法において、前記基板加熱ステップでは、前記基板を150℃以上に加熱することを特徴とする。
上記目的を達成するために、請求項7記載の基板処理装置は、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理装置において、前記基板に向けてHFガスを供給するHFガス供給装置と、前記HFガスが供給された前記基板に向けて少なくともNHガスを含む洗浄ガスを供給する洗浄ガス供給装置とを備えることを特徴とする。
上記目的を達成するために、請求項8記載の基板処理装置は、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理装置において、前記基板に向けてHFガスを供給するHFガス供給装置と、前記HFガスが供給された前記基板を加熱する基板加熱装置とを備えることを特徴とする。
請求項1記載の基板処理方法及び請求項7記載の基板処理装置によれば、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板に向けてHFガスが供給され、さらに、該基板に向けて少なくともNHガスを含む洗浄ガスが供給される。HFガスから生成されたフッ酸は第2の酸化膜を選択的にエッチングするが、残留物を生成する。NHガスは該残留物と反応して昇華しやすい物質を生成させる。したがって、残留物をNHとの反応及び昇華を通じて除去することができる。これにより、フッ酸に起因する残留物を容易に除去することができる。
請求項2記載の基板処理方法によれば、HFガス供給ステップでは、HOガスが供給されないので、HOを殆ど含まない第1の酸化膜では、HFガスとHOとが結びつくことが殆ど無くフッ酸が殆ど発生しないため、第1の酸化膜は殆どエッチングされない。したがって、第2の酸化膜をより確実に選択的にエッチングすることができる。
請求項3記載の基板処理方法によれば、シリコン含有層は、HFガスが供給される前にエッチングされる。これにより、シリコン含有層のエッチングの際、第2の酸化膜をハードマスクとして利用することができ、もって、シリコン含有層を所望の形状へ確実にエッチングすることができる。
請求項4記載の基板処理方法及び請求項8記載の基板処理装置によれば、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板に向けてHFガスが供給され、さらに、該基板が加熱される。HFガスから生成されたフッ酸は第2の酸化膜を選択的にエッチングするが、残留物を生成する。該残留物は加熱によって分解される。したがって、残留物を加熱による分解によって除去することができる。これにより、フッ酸に起因する残留物を容易に除去することができる。
請求項5記載の基板処理方法によれば、Nガスの雰囲気下で基板が加熱される。Nガスはガス流を形成し、分解された残留物を巻き込んで運搬する。したがって、フッ酸に起因する残留物を確実に除去することができる。
請求項6記載の基板処理方法によれば、基板が150℃以上に加熱される。フッ酸に起因する残留物は150℃以上で分解する。したがって、フッ酸に起因する残留物をより確実に除去することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の第1の実施の形態に係る基板処理装置を備える基板処理システムについて説明する。
図1は、本実施の形態に係る基板処理装置を備える基板処理システムの概略構成を示す平面図である。
図1において、基板処理システム10は、半導体デバイス用のウエハ(以下、単に「ウエハ」という。)W(基板)にプラズマ処理を施す第1のプロセスシップ11と、該第1のプロセスシップ11と平行に配置され、第1のプロセスシップ11においてプラズマ処理が施されたウエハWに後述する所定の処理を施す第2のプロセスシップ12(基板処理装置)と、第1のプロセスシップ11及び第2のプロセスシップ12がそれぞれ接続された矩形状の共通搬送室としてのローダーモジュール13とを備える。
ローダーモジュール13には、上述した第1のプロセスシップ11及び第2のプロセスシップ12の他、25枚のウエハWを収容する容器としてのフープ(Front Opening Unified Pod)14がそれぞれ載置される3つのフープ載置台15と、フープ14から搬出されたウエハWの位置をプリアライメントするオリエンタ16と、ウエハWの表面状態を計測する第1及び第2のIMS(Integrated Metrology System、Therma-Wave, Inc.)17,18とが接続されている。
第1のプロセスシップ11及び第2のプロセスシップ12は、ローダーモジュール13の長手方向に沿う側壁に接続されると共にローダーモジュール13を挟んで3つのフープ載置台15と対向するように配置され、オリエンタ16はローダーモジュール13の長手方向に関する一端に配置され、第1のIMS17はローダーモジュール13の長手方向に関する他端に配置され、第2のIMS18は3つのフープ載置台15と並列に配置される。
ローダーモジュール13は、内部に配置された、ウエハWを搬送するスカラ型デュアルアームタイプの搬送アーム機構19と、各フープ載置台15に対応するように側壁に配置されたウエハWの投入口としての3つのロードポート20とを有する。搬送アーム機構19は、フープ載置台15に載置されたフープ14からウエハWをロードポート20経由で取り出し、該取り出したウエハWを第1のプロセスシップ11、第2のプロセスシップ12、オリエンタ16、第1のIMS17や第2のIMS18へ搬出入する。
第1のIMS17は光学系のモニタであり、搬入されたウエハWを載置するステージ21と、該ステージ21に載置されたウエハWを指向する光学センサ22とを有し、ウエハWの表面形状、例えば、ポリシリコン膜の膜厚、配線溝やゲート電極等のCD(Critical Dimension)値を測定する。第2のIMS18も光学系のモニタであり、第1のIMS17と同様に、ステージ23と光学センサ24とを有する。
第1のプロセスシップ11は、ウエハWにプラズマ処理を施す第1のプロセスモジュール25と、該第1のプロセスモジュール25にウエハWを受け渡すリンク型シングルピックタイプの第1の搬送アーム26を内蔵する第1のロード・ロックモジュール27とを有する。
第1のプロセスモジュール25は、円筒状の処理室容器(チャンバ)と、該チャンバ内に配置された上部電極及び下部電極(いずれも図示しない)とを有し、該上部電極及び下部電極の間の距離はウエハWにプラズマ処理としてのエッチング処理を施すための適切な間隔に設定されている。また、下部電極はウエハWをクーロン力等によってチャックするESC28をその頂部に有する。
第1のプロセスモジュール25では、チャンバ内部にCF系ガスを含む処理ガスを導入し、上部電極及び下部電極間に電界を発生させることによって導入された処理ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによってウエハWにエッチング処理を施す。
第1のプロセスシップ11では、ローダーモジュール13の内部圧力は大気圧に維持される一方、第1のプロセスモジュール25の内部圧力は真空に維持される。そのため、第1のロード・ロックモジュール27は、第1のプロセスモジュール25との連結部に真空ゲートバルブ29を備えると共に、ローダーモジュール13との連結部に大気ゲートバルブ30を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
第1のロード・ロックモジュール27の内部には、略中央部に第1の搬送アーム26が設置され、該第1の搬送アーム26より第1のプロセスモジュール25側に第1のバッファ31が設置され、第1の搬送アーム26よりローダーモジュール13側には第2のバッファ32が設置される。第1のバッファ31及び第2のバッファ32は、第1の搬送アーム26の先端部に配置されたウエハWを支持する支持部(ピック)33が移動する軌道上に配置され、プラズマ処理済みのウエハWを一時的に支持部33の軌道の上方に待避させることにより、エッチング未処理のウエハWとエッチング処理済みのウエハWとの第1のプロセスモジュール25における円滑な入れ換えを可能とする。
第2のプロセスシップ12は、ウエハWに後述する所定の処理を施す第2のプロセスモジュール34と、該第2のプロセスモジュール34に真空ゲートバルブ35を介して接続され、且つ第2のプロセスモジュール34にウエハWを受け渡すリンク型シングルピックタイプの第2の搬送アーム36を内蔵する第2のロード・ロックモジュール37とを有する。
図2は、図1における第2のプロセスモジュールの断面図であり、図2(A)は図1における線I−Iに沿う断面図であり、図2(B)は図2(A)におけるA部の拡大図である。
図2(A)において、第2のプロセスモジュール34は、円筒状の処理室容器(チャンバ)38と、該チャンバ38内に配置されたウエハWの載置台39と、チャンバ38の上方において載置台39と対向するように配置されたシャワーヘッド40と、チャンバ38内のガス等を排気するTMP(Turbo Molecular Pump)41と、チャンバ38及びTMP41の間に配置され、チャンバ38内の圧力を制御する可変式バタフライバルブとしてのAPC(Adaptive Pressure Control)バルブ42とを有する。
シャワーヘッド40は円板状の下層ガス供給部43(洗浄ガス供給装置)及び円板状の上層ガス供給部44(HFガス供給装置)からなり、下層ガス供給部43に上層ガス供給部44が重ねられている。また、下層ガス供給部43及び上層ガス供給部44はそれぞれ第1のバッファ室45及び第2のバッファ室46を有する。第1のバッファ室45及び第2のバッファ室46はそれぞれガス通気孔47,48を介してチャンバ38内に連通する。
シャワーヘッド40の下層ガス供給部43における第1のバッファ室45はNH(アンモニア)ガス供給系(図示しない)に接続されている。該NHガス供給系は第1のバッファ室45へNHガス(洗浄ガス)を供給する。該供給されたNHガスはガス通気孔47を介してチャンバ38内へ供給される。
また、シャワーヘッド40の上層ガス供給部44における第2のバッファ室46はHFガス供給系に接続されている。HFガス供給系は第2のバッファ室46へHFガスを供給する。該供給されたHFガスはガス通気孔48を介してチャンバ38内へ供給される。シャワーヘッド40の上層ガス供給部44はヒータ(図示しない)、例えば、加熱素子を内蔵する。この加熱素子は、第2のバッファ室46内のHFガスの温度を制御する。
シャワーヘッド40では、図2(B)に示すように、ガス通気孔47,48におけるチャンバ38内への開口部は末広がり状に形成される。これにより、NHガス又はHFガスをチャンバ38内へ効率よく拡散することができる。さらに、ガス通気孔47,48は断面がくびれ形状を呈するので、チャンバ38で発生した残留物等がガス通気孔47,48、引いては、第1のバッファ室45や第2のバッファ室46へ逆流するのを防止する。
また、第2のプロセスモジュール34では、チャンバ38の側壁がヒータ(図示しない)、例えば、加熱素子を内蔵する。これにより、チャンバ38内の雰囲気温度を常温より高く設定することができ、後述するBPSG膜63のフッ酸による除去を促進することができる。また、側壁内の加熱素子は、側壁を加熱することによってBPSG膜63のフッ酸による除去の際に発生した残留物が側壁の内側に付着するのを防止する。
載置台39は調温機構として冷媒室(図示しない)を内部に有する。該冷媒室には所定温度の冷媒、例えば、冷却水やガルデン液が供給され、当該冷媒の温度によって載置台39の上面に載置されたウエハWの温度が制御される。
図1に戻り、第2のロード・ロックモジュール37は、第2の搬送アーム36を内蔵する筐体状の搬送室(チャンバ)49を有する。また、ローダーモジュール13の内部圧力は大気圧に維持される一方、第2のプロセスモジュール34の内部圧力は大気圧以下、例えば、ほぼ真空に維持される。そのため、第2のロード・ロックモジュール37は、第2のプロセスモジュール34との連結部に真空ゲートバルブ35を備えると共に、ローダーモジュール13との連結部に大気ドアバルブ55を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
また、基板処理システム10は、ローダーユニット13の長手方向に関する一端に配置されたオペレーションパネル56を備える。オペレーションパネル56は、例えばLCD(Liquid Crystal Display)からなる表示部を有し、該表示部は基板処理システム10の各構成要素の動作状況を表示する。
ところで、図3(A)に示すようなシリコン基材60上に、熱酸化処理によって形成されたSiOからなる熱酸化膜61(第1の酸化膜)と、ポリシリコン膜62(シリコン含有層)62と、CVD処理等によって形成されたBPSG膜63(第2の酸化膜)とが積層されたウエハWにおいて、BPSG膜63を選択的にエッチングするためには、上述したように、HFガス、又はHFガス及びHOガスの混合ガスをプラズマ化することなく用いる。なお、BPSG膜63は、ポリシリコン膜62のエッチング後に熱酸化膜61を部分的に露出させる。
本発明者は、熱酸化膜61に対するBPSG膜63の選択比をさらに高めるべく、各種実験を行ったところ、HOが殆ど存在しない環境下において、HOガスを供給することなく、HFガスのみをウエハWに向けて供給した場合、図4のグラフに示すように、熱酸化膜61のエッチレートを5nm/分に留めたまま、BPSG膜63のエッチレートを500nm/分まで高めることができることを発見した。すなわち、熱酸化膜61に対するBPSG膜63の選択比を1000まで高めることができることを発見した。なお、本発明者は上記条件においてTEOS膜のエッチレートを20nm/分まで高めることができることも発見した。
そして、本発明者は上記高選択比実現のメカニズムについて鋭意研究を行い、以下に説明する仮説を類推するに至った。
HFガスはHOと結びつくことによってフッ酸となり、該フッ酸は酸化膜を侵して除去する。ここで、HOが殆ど存在しない環境下において、HFガスがフッ酸になるためには、酸化膜が含んでいる水(HO)分子と結びつく必要がある。
BPSG膜63はCVD処理等の蒸着によって形成されるため、膜の構造が疎であり、水分子が吸着しやすい。したがって、BPSG膜63にはある程度水分子が含まれている。BPSG膜63に達したHFガスはこの水分子と結びつきフッ酸となる。そして、このフッ酸はBPSG膜63を侵していく。
一方、熱酸化膜61は800〜900℃の環境下における熱酸化処理によって形成されるため、膜形成時に水分子を含むことがなく、また、膜の構造も密であるため、水分子が吸着しにくい。したがって、熱酸化膜61には殆ど水分子が含まれていない。供給されたHFガスが熱酸化膜61に達しても、水分子が存在しないため、フッ酸となることがない。その結果、熱酸化膜61が侵されることはない。
これにより、HOが殆ど存在しない環境下において、HOガスを供給することなく、HFガスのみをウエハWに向けて供給すると、熱酸化膜61に対するBPSG膜63の選択比を1000まで高めることができる。
ところが、BPSG膜63をフッ酸によって除去する場合、BPSG膜63中のSiOとフッ酸(HF)とが下記式に示す化学反応を起こし、
SiO+4HF → SiF+2HO↑
SiF+2HF → HSiF
残留物(HSiF)が発生する。
これに対して、本実施の形態では、残留物を除去するためにNHを用いる。具体的には、HSiFに向けてNHガスを供給することにより、下記式に示す化学反応を起こし、
SiF+2NH → 2NHF+SiF
NHF(フッ化アンモニウム)とSiF(四フッ化珪素)とを発生させる。NHFは昇華しやすい物質であり、雰囲気温度を常温より多少高く設定すれば、昇華するため、容易に除去することができる。
すなわち、本実施の形態では、SiO及びフッ酸の反応の残留物であるHSiFをNHとの反応及び昇華を通じて除去する。
次に、本実施の形態に係る基板処理方法について説明する。
図5は、図1の基板処理システムが実行する基板処理方法を示すフローチャートである。
まず、熱酸化膜61上にポリシリコン膜62が均一に形成され、且つポリシリコン膜62上にBPSG膜63が所定のパターンに従って形成されてポリシリコン膜62を部分的に露出させるウエハWを準備する。そして、該ウエハWを第1のプロセスモジュール25のチャンバ内に搬入し、ESC28上に載置する。
次いで、チャンバ内にCF系ガスを含む処理ガスを導入し、上部電極及び下部電極間に電界を発生させることによって処理ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによって露出するポリシリコン膜62にエッチング処理を施す(ステップS51)。このとき、ポリシリコン膜62がエッチングされてビアホールやトレンチが形成され、また、一部の熱酸化膜61が露出する(図3(A))。
次いで、ウエハWを第1のプロセスモジュール25のチャンバから搬出し、ローダーモジュール13を経由して第2のプロセスモジュール34のチャンバ38内に搬入する。このとき、ウエハWを載置台39上に載置する。
次いで、チャンバ38内の圧力をAPCバルブ42等によって1.3×10〜1.1×10Pa(1〜8Torr)に設定し、チャンバ38内の雰囲気温度を側壁内のヒータによって40〜60℃に設定する。そして、シャワーヘッド40の上層ガス供給部44からHFガスを流量40〜60SCCMでウエハWに向けて供給する(HFガス供給ステップ)(ステップS52)(図3(B))。なお、このとき、チャンバ38内から水分子をほぼ除去し、また、HOガスをチャンバ38内に供給しない。
ここで、BPSG膜63に達したHFガスはBPSG膜63に含まれている水分子と結びついてフッ酸となる。そして、このフッ酸はBPSG膜63を侵していき、その結果、BPSG膜63が選択的にエッチングされるが、BPSG膜63中のSiOとフッ酸との反応に基づく残留物64が発生し、ポリシリコン膜62や露出した熱酸化膜61上に堆積する(図3(C))。
次いで、HFガスのチャンバ38内への供給を中止した後、シャワーヘッド40の下層ガス供給部43からNHガスをウエハWに向けて供給する(洗浄ガス供給ステップ)(ステップS53)(図3(D))。このとき、NHガスは残留物64を構成するHSiFと反応してNHF及びSiFを発生させる。そして、チャンバ38内の雰囲気温度を常温より多少高く設定し、NHFを昇華させる(図3(E))。
次いで、ウエハWを第2のプロセスモジュール34のチャンバ38から搬出し、本処理を終了する。
図5の処理によれば、熱酸化膜61及びBPSG膜63を有するウエハWに向けてHFガスが供給され、さらに、該ウエハWに向けてNHガスが供給される。HFガスから生成されたフッ酸はBPSG膜63を選択的にエッチングするが、HSiFから構成される残留物64を生成する。NHガスはHSiFと反応してNHF及びSiFを発生させる。NHFは昇華しやすい。したがって、残留物64をNHとの反応及び昇華を通じて除去することができる。これにより、HSiFから構成される残留物64を容易に除去することができる。
図5の処理では、HFガスがウエハWに向けて供給される際、チャンバ38内から水分子がほぼ除去され、また、HOガスがチャンバ38内に供給されないので、水分子を殆ど含まない熱酸化膜61では、HFガスと水分子とが結びつくことが殆ど無くフッ酸が殆ど発生しないため、熱酸化膜61は殆ど侵されることがない。したがって、BPSG膜63をより確実に選択的にエッチングすることができる。
また、図5の処理では、ポリシリコン膜62は、HFガスの供給によってBPSG膜63が除去される前にエッチングされる。これにより、ポリシリコン膜62のエッチングの際、BPSG膜63をハードマスクとして利用することができ、もって、ポリシリコン膜62を所望の形状へ確実にエッチングすることができる。
図5の処理では、チャンバ38内から水分子がほぼ除去され、HOガスがチャンバ38内に供給されることがなく、さらに、ウエハWにおけるBPSG膜63に含まれた水分子はSiOとフッ酸との反応に用いられて消費される。したがって、チャンバ38内を非常にドライな状態に維持することができる。その結果、水分子に起因するパーティクルやウエハW上のウォーターマークの発生を抑制することができ、もって、ウエハWから製造される半導体デバイスの信頼性をより向上することができる。
なお、図5の処理では残留物64の除去の際、NHガスのみをチャンバ38内に供給したが、供給されるガスはこれに限られず、NHガスと他のガス、例えば、Nガスとの混合ガスを供給してもよい。
また、図5の処理ではBPSG膜63の選択的エッチング及び残留物64の除去を同じ第2のプロセスモジュール34で行うことができる。したがって、基板処理システム10を小型化することができる。
次に、本発明の第2の実施の形態に係る基板処理装置を備える基板処理システムについて説明する。
本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、第2のプロセスシップの構成が上述した第1の実施の形態と異なるのみである。したがって、同様の構成については説明を省略し、以下に第1の実施の形態と異なる構成や作用についてのみ説明を行う。
図6は、本実施の形態に係る基板処理装置を備える基板処理システムの概略構成を示す平面図である。
図6において、基板処理システム77は、第1のプロセスシップ11と、第1のプロセスシップ11においてプラズマ処理が施されたウエハWに後述する所定の処理を施す第2のプロセスシップ65(基板処理装置)と、ローダーモジュール13とを備える。
第2のプロセスシップ65は、ウエハWに後述する選択的エッチング処理を施す第2のプロセスモジュール66と、該第2のプロセスモジュール66に真空ゲートバルブ67を介して接続された、ウエハWに後述する加熱処理を施す第3のプロセスモジュール68と、第2のロード・ロックモジュール37とを有する。
図7は、図6における第2のプロセスモジュールの断面図であり、図7(A)は図6における線II−IIに沿う断面図であり、図7(B)は図7(A)におけるB部の拡大図である。なお、第2のプロセスモジュール66はその構成や作用が上述した第1の実施の形態における第2のプロセスモジュール34と基本的に同じであり、シャワーヘッドの構成が第2のプロセスモジュール34と異なるのみである。したがって、同様の構成や作用については説明を省略する。
図7(A)において、第2のプロセスモジュール66は、チャンバ38の上方に配置されたシャワーヘッド69を有する。シャワーヘッド69は円板状のガス供給部70(HFガス供給装置)を有し、ガス供給部70はバッファ室71を有する。バッファ室71はガス通気孔72を介してチャンバ38内に連通する。
また、シャワーヘッド69のガス供給部70におけるバッファ室71はHFガス供給系に接続されている。HFガス供給系はバッファ室71へHFガスを供給する。該供給されたHFガスはガス通気孔72を介してチャンバ38内へ供給される。シャワーヘッド69のガス供給部70はヒータ(図示しない)、例えば、加熱素子を内蔵する。この加熱素子は、バッファ室71内のHFガスの温度を制御する。
シャワーヘッド69では、シャワーヘッド40におけるガス通気孔47(48)と同様に、ガス通気孔72におけるチャンバ38内への開口部は末広がり状に形成される(図7(B))。
図6に戻り、第3のプロセスモジュール68は筐体状の処理室容器(チャンバ)73と、該チャンバ73内に配置されたウエハWの載置台としてのステージヒータ74(基板加熱装置)と、該ステージヒータ74の近傍に配置され、ステージヒータ74に載置されたウエハWを上方に持ち上げるバッファアーム75と、チャンバ73内に不活性ガス、例えば、Nガスを導入するガス導入部(図示しない)とを有する。
ステージヒータ74は、表面に酸化皮膜が形成されたアルミからなり、内蔵された電熱線等からなるヒータによって載置されたウエハWを所定の温度まで加熱する。また、バッファアーム75は、選択的エッチング処理が施されたウエハWを一時的に第2の搬送アーム37の移動軌道の上方に待避させることにより、第2のプロセスモジュール66や第3のプロセスモジュール68におけるウエハWの円滑な入れ換えを可能とする。
基板処理システム77では、ローダーモジュール13の内部圧力は大気圧に維持される一方、第2のプロセスモジュール66及び第3のプロセスモジュール68の内部圧力は真空若しくは大気圧以下に維持される。そのため、第2のロード・ロックモジュール37は、第3のプロセスモジュール68との連結部に真空ゲートバルブ76を備える。
ところで、SiOとフッ酸との反応に基づいて発生したHSiFは、加熱によって以下に示すように分解されて
SiF+Q(熱エネルギ) → 2HF↑+SiF
HFとSiFを発生させる。
本実施の形態では、上記式に示すHSiFの分解を利用し、SiO及びフッ酸の反応の残留物であるHSiFを加熱による分解を通じて除去する。
次に、本実施の形態に係る基板処理方法について説明する。
図8は、図6の基板処理システムが実行する基板処理方法を示すフローチャートである。
まず、図5の処理におけるステップS51を実行する。次いで、ウエハWを第1のプロセスモジュール25のチャンバから搬出し、ローダーモジュール13を経由して第2のプロセスモジュール66のチャンバ38内に搬入する。このとき、ウエハWを載置台39上に載置する。
次いで、図5の処理におけるステップS52を実行し、ウエハWを第2のプロセスモジュール66のチャンバ38から搬出し、第3のプロセスモジュール68のチャンバ73内に搬入する。このとき、ウエハWをステージヒータ74上に載置する。そして、ステージヒータ74により載置したウエハWを所定の温度、具体的には150℃以上まで加熱する(基板加熱ステップ)(ステップS81)。また、ガス導入部はチャンバ73内にNガスを導入し、該導入されたNガスはTMP41による減圧に応じてガス流を形成する。このとき、残留物64を構成するHSiFは加熱によってHFとSiFに分解され、分解されたHF及びSiFはガス流に巻き込まれて除去される。
次いで、ウエハWを第3のプロセスモジュール68のチャンバ73から搬出し、本処理を終了する。
図8の処理によれば、熱酸化膜61及びBPSG膜63を有するウエハWに向けてHFガスが供給され、さらに、該ウエハWが加熱される。HFガスから生成されたフッ酸はBPSG膜63を選択的にエッチングするが、HSiFから構成される残留物64を生成する。該残留物64は加熱によってHFとSiFに分解される。したがって、残留物64を加熱による分解によって除去することができる。これにより、HSiFから構成される残留物64を容易に除去することができる。
図8の処理では、ウエハWへのHFガスの供給とウエハWの加熱とを別々のプロセスモジュールで行ったが、これらの処理を1つのプロセスモジュールで行ってもよい。具体的には、図9に示すように、第2のプロセスモジュール66における載置台39内にヒータ78を配設し、チャンバ38内においてBPSG膜63がフッ酸によって除去された後、ウエハWをチャンバ38から搬出することなく、載置台39上に留め、ウエハWをヒータ78によって150℃以上に加熱する。SiOとフッ酸との反応に基づいて発生したHSiFは150℃以上で分解する。したがって、HSiFを加熱によってHFとSiFに分解して確実に除去することができる。
また、図8の処理では、ウエハWを加熱する際に、チャンバ73内にNガスが導入されてガス流が生じるので、分解されたHF及びSiFをガス流に巻き込んで確実に除去することができる。
上述した各実施の形態では、BPSG膜63が選択的にエッチングされたが、選択的にエッチングされる酸化膜はこれに限られず、少なくとも熱酸化膜61より多くの不純物を含む酸化膜であればよく、具体的には、TEOS(Tetra Ethyl Ortho Silicate)膜やBPS(Boron Silicate Glass)膜であってもよい。また、除去される残留物もHSiFに限られず、本発明は、フッ酸による酸化膜除去の際に発生する残留物の除去であれば適用することができる。
また、各実施の形態に係る基板処理装置を備える基板処理システムとして、2つのプロセスシップが平行に配置されたものについて説明したが、基板処理システムの構成はこれに限られない。具体的には、複数のプロセスモジュールがタンデムに配置されたものやクラスター状に配置されたものであってもよい。
また、図5の処理や図8の処理が施される基板は半導体デバイス用のウエハに限られず、LCDやFPD(Flat Panel Display)等に用いる各種基板や、フォトマスク、CD基板、プリント基板等であってもよい。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW等の光ディスク、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
本発明の第1の実施の形態に係る基板処理装置を備える基板処理システムの概略構成を示す平面図である。 図1における第2のプロセスモジュールの断面図であり、図2(A)は図1における線I−Iに沿う断面図であり、図2(B)は図2(A)におけるA部の拡大図である。 図1の基板処理システムが実行する基板処理方法を示す工程図である。 酸化膜の種類とエッチレートとの関係を示すグラフである。 図1の基板処理システムが実行する基板処理方法を示すフローチャートである。 本発明の第2の実施の形態に係る基板処理装置を備える基板処理システムの概略構成を示す平面図である。 図6における第2のプロセスモジュールの断面図であり、図7(A)は図6における線II−IIに沿う断面図であり、図7(B)は図7(A)におけるB部の拡大図である。 図6の基板処理システムが実行する基板処理方法を示すフローチャートである。 図7の第2のプロセスモジュールの変形例を示す断面図である。
符号の説明
W ウエハ
10,77 基板処理システム
11 第1のプロセスシップ
12,65 第2のプロセスシップ
34 第2のプロセスモジュール
38 チャンバ
39 載置台
40 シャワーヘッド
43 下層ガス供給部
44 上層ガス供給部
60 シリコン基材
61 熱酸化膜
62 ポリシリコン膜
63 BPSG膜
64 残留物
68 第3のプロセスモジュール
74 ステージヒータ

Claims (8)

  1. 熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理方法であって、
    前記基板に向けてHFガスを供給するHFガス供給ステップと、
    前記HFガスが供給された前記基板に向けて少なくともNHガスを含む洗浄ガスを供給する洗浄ガス供給ステップとを有することを特徴とする基板処理方法。
  2. 前記HFガス供給ステップでは、HOガスを供給しないことを特徴とする請求項1記載の基板処理方法。
  3. 前記基板は前記第1の酸化膜上に形成され且つ前記第2の酸化膜に覆われたシリコン含有層を有し、前記第2の酸化膜は部分的に前記シリコン含有層を露出させ、
    前記シリコン含有層は、前記HFガス供給ステップの前にエッチングされることを特徴とする請求項1又は2記載の基板処理方法。
  4. 熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理方法であって、
    前記基板に向けてHFガスを供給するHFガス供給ステップと、
    前記HFガスが供給された前記基板を加熱する基板加熱ステップとを有することを特徴とする基板処理方法。
  5. 前記基板加熱ステップでは、Nガスの雰囲気下で前記基板を加熱することを特徴とする請求項4記載の基板処理方法。
  6. 前記基板加熱ステップでは、前記基板を150℃以上に加熱することを特徴とする請求項4又は5記載の基板処理方法。
  7. 熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理装置において、
    前記基板に向けてHFガスを供給するHFガス供給装置と、
    前記HFガスが供給された前記基板に向けて少なくともNHガスを含む洗浄ガスを供給する洗浄ガス供給装置とを備えることを特徴とする基板処理装置。
  8. 熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有する基板を処理する基板処理装置において、
    前記基板に向けてHFガスを供給するHFガス供給装置と、
    前記HFガスが供給された前記基板を加熱する基板加熱装置とを備えることを特徴とする基板処理装置。
JP2006180185A 2006-06-29 2006-06-29 基板処理方法 Active JP4817991B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006180185A JP4817991B2 (ja) 2006-06-29 2006-06-29 基板処理方法
KR1020070053370A KR100869865B1 (ko) 2006-06-29 2007-05-31 기판 처리 방법 및 기판 처리 장치
US11/770,234 US7993540B2 (en) 2006-06-29 2007-06-28 Substrate processing method and substrate processing apparatus
TW096123566A TWI415177B (zh) 2006-06-29 2007-06-28 A substrate processing method and a substrate processing apparatus
CN200710126880A CN100587920C (zh) 2006-06-29 2007-06-29 基板处理方法和基板处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006180185A JP4817991B2 (ja) 2006-06-29 2006-06-29 基板処理方法

Publications (2)

Publication Number Publication Date
JP2008010662A true JP2008010662A (ja) 2008-01-17
JP4817991B2 JP4817991B2 (ja) 2011-11-16

Family

ID=39011558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180185A Active JP4817991B2 (ja) 2006-06-29 2006-06-29 基板処理方法

Country Status (4)

Country Link
JP (1) JP4817991B2 (ja)
KR (1) KR100869865B1 (ja)
CN (1) CN100587920C (ja)
TW (1) TWI415177B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200181A (ja) * 2008-02-20 2009-09-03 Tokyo Electron Ltd 基板処理方法
JP2009218276A (ja) * 2008-03-07 2009-09-24 Tokyo Electron Ltd ドライクリーニング方法および基板処理装置
JP2011530169A (ja) * 2008-07-31 2011-12-15 東京エレクトロン株式会社 化学処理及び熱処理用高スループット処理システム及びその動作方法
CN110660663A (zh) * 2018-06-28 2020-01-07 株式会社日立高新技术 蚀刻处理方法以及蚀刻处理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9205509B2 (en) 2011-08-31 2015-12-08 General Electric Company Localized cleaning process and apparatus therefor
JP6524573B2 (ja) * 2014-09-30 2019-06-05 株式会社Screenホールディングス 基板処理方法および基板処理装置
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon
KR102281826B1 (ko) * 2019-07-08 2021-07-23 세메스 주식회사 기판 처리 장치 및 방법
CN111554601B (zh) * 2020-04-27 2021-12-28 上海果纳半导体技术有限公司 晶圆前端传送系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147322A (ja) * 1989-11-01 1991-06-24 Fujitsu Ltd 半導体装置の製造方法
JPH03204930A (ja) * 1989-10-02 1991-09-06 Dainippon Screen Mfg Co Ltd 絶縁膜の選択的除去方法
JPH08330248A (ja) * 1995-03-10 1996-12-13 Toshiba Corp 半導体装置の製造方法
JP2002217414A (ja) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810681B2 (ja) * 1989-09-19 1996-01-31 日本電気株式会社 半導体装置の製造方法
US5685951A (en) * 1996-02-15 1997-11-11 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
KR19980029062A (ko) * 1996-10-25 1998-07-15 김영환 웨이퍼 세정방법
KR200164679Y1 (ko) * 1997-05-27 2000-01-15 김영환 웨이퍼 세정장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204930A (ja) * 1989-10-02 1991-09-06 Dainippon Screen Mfg Co Ltd 絶縁膜の選択的除去方法
JPH03147322A (ja) * 1989-11-01 1991-06-24 Fujitsu Ltd 半導体装置の製造方法
JPH08330248A (ja) * 1995-03-10 1996-12-13 Toshiba Corp 半導体装置の製造方法
JP2002217414A (ja) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200181A (ja) * 2008-02-20 2009-09-03 Tokyo Electron Ltd 基板処理方法
JP2009218276A (ja) * 2008-03-07 2009-09-24 Tokyo Electron Ltd ドライクリーニング方法および基板処理装置
JP2011530169A (ja) * 2008-07-31 2011-12-15 東京エレクトロン株式会社 化学処理及び熱処理用高スループット処理システム及びその動作方法
CN110660663A (zh) * 2018-06-28 2020-01-07 株式会社日立高新技术 蚀刻处理方法以及蚀刻处理装置
JP2020004837A (ja) * 2018-06-28 2020-01-09 株式会社日立ハイテクノロジーズ エッチング処理方法およびエッチング処理装置
JP7113681B2 (ja) 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置

Also Published As

Publication number Publication date
CN101097864A (zh) 2008-01-02
TWI415177B (zh) 2013-11-11
CN100587920C (zh) 2010-02-03
TW200818291A (en) 2008-04-16
KR100869865B1 (ko) 2008-11-24
JP4817991B2 (ja) 2011-11-16
KR20080001613A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
JP4817991B2 (ja) 基板処理方法
TWI389194B (zh) A substrate processing apparatus, a substrate processing method, and a memory medium
US7402523B2 (en) Etching method
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP5084250B2 (ja) ガス処理装置およびガス処理方法ならびに記憶媒体
JP5048352B2 (ja) 基板処理方法及び基板処理装置
WO2013115222A1 (ja) 基板収容容器のパージ装置及びパージ方法
JP2008192643A (ja) 基板処理装置
JP4849614B2 (ja) 基板処理方法及び基板処理システム
JP5102467B2 (ja) 基板処理方法
JP5260861B2 (ja) キャパシタ電極の製造方法と製造システムおよび記録媒体
JP2007266455A (ja) 基板処理装置、基板処理方法及び記憶媒体
US8206605B2 (en) Substrate processing method and substrate processing system
US7993540B2 (en) Substrate processing method and substrate processing apparatus
JP5232514B2 (ja) 基板処理装置および基板処理方法
JP2021052039A (ja) エッチング方法、ダメージ層の除去方法、および記憶媒体
JP5179896B2 (ja) 基板処理方法
JP5344824B2 (ja) レジストパターンの形成方法および記録媒体
JP2009164151A (ja) レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4817991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250